JP6049781B2 - 画像形成装置、制御方法、及びプログラム - Google Patents

Description

本発明は、メイン基板とサブ基板とを有する画像形成装置、画像形成装置の制御方法、及びプログラムに関する。

一般的に、画像形成装置は、電源スイッチに対する切替操作を受け付けたことに応じて、電源ＯＦＦ状態からジョブ実行可能状態に起動する。また、操作部に対するモードの切替操作を受け付けたことに応じて、低消費電力モードからジョブ実行可能状態に起動する画像形成装置も一般的である。このような画像形成装置の起動においては、画像形成装置を構成するコントローラやプリンタ装置などが、それぞれプログラムをメモリに呼び出して、必要な初期化処理を実行する。

画像形成装置には、特許文献１に開示されているものが知られている。特許文献１に記載の画像形成装置は、主に一般的な情報処理を司るメイン基板及び主に画像処理を司るサブ基板を有するコントローラを備える。このようなコントローラは、コントローラのコスト削減のために、メイン基板側にコンピュータ資源が集中して配置される一方で、サブ基板側には最低限のコンピュータ資源しか配置されないものがある。

特許文献１では、サブ基板にサブ基板のブートプログラムを記憶するブートＲＯＭを設けずに、画像形成装置の起動において、前記ブートプログラムを、メイン基板に配置されたメモリからサブ基板のメモリに展開する。

特開２００９−２２３８６６号公報

しかしながら、上述の画像形成装置の起動において、プリンタ装置は、プリンタ装置の動作に必要な設定情報などを、メイン基板とサブ基板との通信経路が確立した後に、メイン基板からサブ基板を介して取得していた。そのため、プリンタ装置が設定情報に基づいて起動処理を行う場合、メイン基板とサブ基板との通信経路が確立するまでに無駄な待機時間が発生し、画像形成装置全体として起動が遅くなるという課題が生じていた。

本発明に係る画像形成装置は、メイン基板と、前記メイン基板と通信可能に接続されるサブ基板と、前記サブ基板と通信可能に接続されるサブ装置とを有する画像形成装置において、前記メイン基板は、前記サブ基板のブートプログラム及び前記サブ装置が起動処理を行うために必要な装置情報を、前記サブ基板のメモリにメモリ転送する転送手段を備え、前記サブ基板は、前記ブートプログラムに基づいて前記サブ基板の起動処理を行う制御手段と、前記装置情報を前記サブ装置に送信する送信手段とを備え、前記サブ装置は、前記送信手段によって送信された前記装置情報を用いて前記サブ装置の起動処理を実行する実行手段を備える、ことを特徴とすることを特徴とする。

本発明に係る画像形成装置、画像形成装置の制御方法、及びプログラムによれば、高速に起動する画像形成装置を提供することができる。

実施形態における画像形成装置のハードウェア構成を示すブロック図である。 実施形態において、低消費電力モードでの画像形成装置への電力供給を示す模式図である。 従来技術における画像形成装置の起動順序を示すタイムチャートである。 実施形態における画像形成装置の起動処理を示すフローチャートである。 実施形態における、サブ基板に搭載されるメモリのメモリマップの一例を示す図である。 実施形態における画像形成装置の起動順序を示すタイムチャートである。

以下、本発明を実施するための形態について図面を参照して説明する。ただし、この実施の形態に記載している構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。また、実施形態で説明されている構成要素の組み合わせのすべてが、課題を解決するための手段に必須のものとは限らない。

［実施形態］
図１は、本実施形態における画像形成装置１のハードウェア構成を示す図である。図１のハードウェア構成図を参照して、本実施形態の要部であるコントローラ１０の詳細を説明する。本実施形態におけるコントローラ１０は、メイン基板１００と、サブ基板２００とから構成される。メイン基板１００とサブ基板２００とは相互に通信可能に接続される。

メイン基板１００は、いわゆる汎用的なＣＰＵシステムである。メイン基板１００は、ＣＰＵ１０１と、揮発性メモリであるメモリ（ＤＲＡＭ）１０２と、内部バス１５とのブリッジ機能を持つバスコントローラ１０３と、不揮発メモリ１０４と、メイン基板１００の各部への給電を管理する電力制御部１０５とを有する。さらに、メイン基板１００は、不揮発性記憶装置であるフラッシュディスク１０７およびハードディスク装置５０を制御するディスクコントローラ１０６と、ＵＳＢメモリ２０などのＵＳＢ装置を制御可能なＵＳＢコントローラ１１０とを有する。本実施形態では、不揮発性記憶装置として特にフラッシュディスク１０７およびハードディスク装置５０を例示したが、不揮発性記憶装置であればその種を問わない。さらに、メイン基板１００は、画像形成装置１が電源ＯＦＦ状態または低消費電力モードにおいても時刻情報を保持するＲＴＣ（Ｒｅａｌ−ｔｉｍｅ Ｃｌｏｃｋ）１０９と、外部機器とネットワークを介して通信を行うＬＡＮコントローラ１０８とを有する。なお、メイン基板１００のＣＰＵ１０１は、メイン基板１００の起動処理、サブ基板２００との各種情報の送受信処理、サブ基板２００のＣＰＵ２０１に対するリセット解除処理などを司る制御部として機能する。バスコントローラ１０３は、サブ基板２００との送受信処理を司る送信部として機能する。

メイン基板１００には、ユーザの操作を受け付け可能な操作部３０が接続される。本実施形態における操作部３０は、プリンタ装置７０、スキャナ装置８０、ＦＡＸ装置９０などのサブ装置に対するジョブ投入操作を受け付ける各種操作ボタンを備える。また、本実施形態における操作部３０は、画像形成装置１がジョブ実行可能状態となる通常消費電力モードと、画像形成装置１が節電状態となる低消費電力モードとを切り替える、電力モード切替ボタンを備える。

メイン基板１００には、ユーザの電源ＯＮ，ＯＦＦ切替操作を受付可能な電源スイッチ４０が接続される。本実施形態においては、電源スイッチ４０の切替操作を受け付けると、ＣＰＵ１０１への割り込みが発生する。ＣＰＵ１０１は、発生した割り込みを検知すると、画像形成装置１の電力状態に応じて電力制御部１０５を制御する。

サブ基板２００は、汎用ＣＰＵシステムと、画像処理用ハードウェアとから構成される。サブ基板２００は、基板全体を制御するＣＰＵ２０１と、揮発性メモリであるメモリ（ＤＲＡＭ）２０２と、内部バス１５とのブリッジ機能を持つバスコントローラ２０３と、ＣＰＵ２０１の動作を監視するウォッチドッグタイマ２０４とを有する。サブ基板２００とサブ装置とはデバイスコントローラ２０９，２１０を介して相互に通信可能に接続される。なお、サブ基板２００のＣＰＵ２０１は、サブ基板２００の起動処理を司る制御部として、また、サブ装置との各種情報の送受信処理を司る送信部として機能する。メモリ２０２は、サブ基板２００の記憶手段として機能する。

サブ基板２００は、サブ基板２００の各部への給電を管理する電力制御部２０５と、リアルタイムデジタル画像処理を行う画像処理プロセッサ２０８を有する。サブ基板２００は、ＣＰＵ２０１および画像処理プロセッサ２０８の指示に基づき、デバイスコントローラ２０９，２１０を介してデジタル画像データの送受信を行う。

本実施形態におけるサブ基板２００は、メイン基板１００とは異なり、サブ基板２００の起動処理を実行するためのプログラムを格納する不揮発性記憶装置を有さない構成である。これは、コントローラ１０のコスト削減のため、メイン基板１００の資源を利用しているからである。そして、サブ基板２００は、サブ基板２００の動作に必要なデータを、適宜メイン基板１００から提供を受けるように構成されている。

本実施形態における画像形成装置１では、メイン基板１００とサブ基板２００はそれぞれ、電力制御部１０５または電力制御部２０５とを介して電源装置６０が接続される。メイン基板１００とサブ基板２００との電源は電源装置６０から給電される。また、ＣＰＵ２０１は、バスコントローラ１０３，２０３を介して電源スイッチ４０の切替操作による割り込みを検知し、検知した割り込みに応じて電力制御部２０５を制御する。

なお、図１に示されるハードウェア構成図は簡略化したものを示している。例えば、ＣＰＵ１０１，２０１にはチップセット、バスブリッジ、クロックジェネレータ等のＣＰＵ周辺ハードウェアが多数含まれるが、図１には本実施形態を説明するためにこれらを省略したものを記載している。そのため、図１に示されるハードウェア構成図が本発明の範囲を制限することを意図しているものではない。

また、本実施形態における画像形成装置１では、メイン基板１００とサブ基板２００とが、それぞれ単一の基板によって構成されている例について説明している。実施形態はこれに限られず、メインドメインとサブドメインとを論理的に区分する態様であってもよい。例えば、複数基板または１基板上の論理的な区画をそれぞれメインドメインとサブドメインとして、本実施形態におけるメイン基板１００とサブ基板２００の処理を担わせる態様であってもよい。

ここで、本実施形態におけるコントローラ１０の具体的動作について、プリンタ装置７０が、用紙等の媒体に対して画像複写を行う例について説明する。操作部３０がユーザからの画像複写を指示する操作を受け付けると、メイン基板１００のＣＰＵ１０１が、サブ基板２００のＣＰＵ２０１を介して、スキャナ装置８０に対して画像読取命令を送信する。スキャナ装置８０は、原稿を光学スキャンしデジタル画像データに変換する。スキャナ装置８０は、変換したデジタル画像データを、デバイスコントローラ２１０を介して画像処理プロセッサ２０８に入力する。画像処理プロセッサ２０８は、ＣＰＵ２０１を介してメモリ２０２に転送を行い、デジタル画像データの一時保存を行う。

ＣＰＵ１０１は、デジタル画像データがメモリ２０２に一定量または全て転送されたことを確認すると、ＣＰＵ２０１を介してプリンタ装置７０に対して画像出力指示を出す。画像出力指示を受信すると、ＣＰＵ２０１は、デジタル画像データが格納されるメモリ２０２内のアドレスを、画像処理プロセッサ２０８に対して送信する。プリンタ装置７０からの同期信号に従って、メモリ２０２上のデジタル画像データは、画像処理プロセッサ２０８とデバイスコントローラ２０９とを介して、プリンタ装置７０に送信される。そして、プリンタ装置７０は、受信したデジタル画像データを用紙等の媒体に対して印刷する処理を実行する。

なお、プリンタ装置７０が同一デジタル画像データについて複数部印刷を行う場合、ＣＰＵ１０１はメモリ２０２のデジタル画像データをハードディスク装置５０に保存することができる。この場合、メイン基板１００のＣＰＵ１０１は、２部目以降の印刷については、スキャナ装置８０を経由せずともプリンタ装置７０に画像を送信することができる。

図２は、本実施形態において、低消費電力モードでの画像形成装置１への電力供給を示す模式図である。図２の模式図において、電源装置６０によって電力供給が行われている部分は白色で示し、電源装置６０によって電力供給が停止されている部分は網掛けで示している。画像形成装置１が低消費電力モードのとき、電源装置６０からはメイン基板１００の一部のみに対して電力供給される。すなわち、ＬＡＮコントローラ１０８、ＲＴＣ１０９、ＵＳＢコントローラ１１０、電力制御部１０５、ＵＳＢメモリ２０、操作部３０、電源スイッチ４０、電源装置６０に電力が供給されており、それ以外の部分への電力供給が停止されている。画像形成装置１が低消費電力モードのとき、電源装置６０からはサブ基板２００への電力供給は停止されている。

本実施形態において、画像形成装置１が低消費電力モードのとき、電力モード切替ボタンに対する電力モードの切替操作を受け付けると、ＣＰＵ１０１への割り込みが発生する。ＣＰＵ１０１は、発生した割り込みを検知すると、画像形成装置１を通常電力モードで起動させるため、電力制御部１０５及び電力制御部２０５に対して、低消費電力モードで電力供給を受けていなかった部分に対して電力供給を開始させるよう指示する。

以下、図３〜６を参照して画像形成装置１の起動処理について説明する。本実施例の説明では、画像形成装置１が低消費電力モードから復帰する場合に、ＣＰＵ１０１がフラッシュディスク１０７から読み出したサブ基板プログラムをサブ基板２００のメモリ１０２に転送する態様を例について説明する。

図３は、従来技術における画像形成装置の起動順序を示すタイムチャートである。図３に示されるタイムチャートを参照して、従来技術における画像形成装置の起動順序について説明する。なお、便宜上、従来技術における画像形成装置の各ハードウェア構成は、図１の各ハードウェア構成に則ったものとして、同一の符号を参照して説明する。

ｔ０において、メイン基板１００、サブ基板２００、プリンタ装置７０は、それぞれ起動処理を開始する。メイン基板１００は、フラッシュディスク１０７から、メイン基板１００の起動に必要なプログラム（以下「メイン基板プログラム」と記す）を呼び出し、メイン基板１００の起動処理（１）を開始する。この起動処理（１）では、ＣＰＵ１０１が、サブ基板２００のメモリ２０２にデータを書き込むための初期化処理を行う。また、プリンタ装置７０も、プリンタ装置７０の起動プログラムを呼び出し、プリンタ装置７０の起動処理を開始する。

ｔ１において、メイン基板１００のＣＰＵ１０１は、フラッシュディスク１０７から、サブ基板２００が起動処理を行うために必要なプログラム（以下、「サブ基板プログラム」と記す）を呼び出す。そして、メイン基板１００は、呼び出したサブ基板プログラムをサブ基板２００のメモリ２０２に送信する。ＣＰＵ１０１は、例えばＤｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ（ダイレクト・メモリ・アクセス、以下「ＤＭＡ」と記す）手法を用いて、サブ基板プログラムを、サブ基板２００のメモリ２０２に書き込むことができる。

ｔ３において、メイン基板１００は、サブ基板２００のＣＰＵ２０１に対してリセット解除を行う。このリセット解除によって、ＣＰＵ２０１は、メモリ２０２に展開されたサブ基板プログラムを実行して、サブ基板２００の起動処理を開始する。一方、メイン基板１００では、メイン基板プログラムの実行に従って、メイン基板の起動処理（２）を行う。具体的には、メイン基板１００のＣＰＵ１０１は、サブ基板２００のＣＰＵ２０１とのＣＰＵ間通信のための経路を確立するための処理などを行う。

ｔ４において、サブ基板２００のＣＰＵ２０１とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信経路が確立する。

ｔ５において、メイン基板１００のＣＰＵ１０１とサブ基板２００のＣＰＵ１０１とのＣＰＵ間通信経路が確立する。このとき、メイン基板１００は、プリンタ装置７０が動作するために必要な装置情報をサブ基板２００に送信する。

ｔ６において、サブ基板２００は、ｔ５で受信した装置情報をさらにプリンタ装置７０に送信する。このとき、装置情報は一旦サブ基板のメモリ２０２に格納されてもよいし、サブ基板２００によってプリンタ装置７０に転送されてもよい。次いで、プリンタ装置７０のＣＰＵ７１は、受信した装置情報に基づいてプリンタ装置７０の起動処理を開始する。一例として、プリンタ装置７０は、デジタル画像データを処理するために必要なパラメータをサブ基板２００から受信し、起動処理の際に当該パラメータに則った設定を行う。

ｔ７において、メイン基板１００、サブ基板２００、およびプリンタ装置７０すべての起動が完了し、画像形成装置１はジョブ実行可能状態となる。このとき、メイン基板１００のＣＰＵ１０１は、操作部３０に対してＧＵＩ操作画面を表示させ、ユーザからのジョブ投入を促す。

以上説明した通り、従来技術における画像形成装置の起動においては、プリンタ装置７０は、メイン基板１００とサブ基板２００とのＣＰＵ間通信経路が確立してから、装置情報を取得していた。そのため、プリンタ装置７０が装置情報を受信するまでに、無駄な待機時間（例えば、ｔ４〜ｔ６）が発生し、画像形成装置全体として起動が遅くなるという課題が生じていた。

図４は、本実施形態おける画像形成装置１の起動処理を示すフローチャートである。以下、図４のフローチャートを参照してメイン基板１００、サブ基板２００、サブ装置の処理内容を説明する。

まず、メイン基板１００の処理内容について説明する。Ｓ４０１〜Ｓ４０６に示されるフローチャートによる処理は、メイン基板１００のプログラムコードがメモリ１０２に展開され、ＣＰＵ１０１によって実行される。

Ｓ４０１において、ＣＰＵ１０１は、フラッシュディスク１０７からメイン基板プログラムを呼び出し、メイン基板１００の起動処理（１）を開始する。

Ｓ４０２において、ＣＰＵ１０１は、フラッシュディスク１０７から、サブ基板２００の起動処理に必要なサブ基板プログラムを取得する。

Ｓ４０３において、ＣＰＵ１０１は、フラッシュディスク１０７から、プリンタ装置７０の装置情報を取得する。そして、ＣＰＵ１０１は、取得したサブ基板プログラム及び装置情報を、サブ基板２００のメモリ２０２に送信する。本実施形態では、ＣＰＵ１０１は、ＤＭＡ手法を用いて、サブ基板プログラム及び装置情報を、サブ基板２００のメモリ２０２に書き込むことができる。

Ｓ４０４において、ＣＰＵ１０１は、サブ基板２００のＣＰＵ２０１に対してリセット解除を行う。

Ｓ４０５において、ＣＰＵ１０１は、メイン基板プログラムの制御下でメイン基板１００の起動処理（２）を行う。このとき、ＣＰＵ１０１は、主にメイン基板１００のＣＰＵ１０１とサブ基板２００のＣＰＵ２０１とのＣＰＵ間通信の経路を確立するための処理などを行う。

Ｓ４０６において、メイン基板１００のＣＰＵ１０１と、サブ基板２００のＣＰＵ２０１とのＣＰＵ間通信経路が確立する。ＣＰＵ１０１とＣＰＵ２０１とのＣＰＵ間通信経路が確立すると、ＣＰＵ１０１とＣＰＵ２０１とは、ジョブを処理するための種々の情報が送受信可能となる。

次に、サブ基板２００の処理内容について説明する。Ｓ４１１〜Ｓ４１６に示されるフローチャートによる処理は、サブ基板２００の揮発性メモリ２０２などに書き込まれたプログラムコードが展開され、ＣＰＵ２０１によって実行される。

Ｓ４１１において、ＣＰＵ１０１によってメモリ２０２が初期化される。

Ｓ４１２において、サブ基板２００のＣＰＵ２０１は、ＣＰＵ１０１によってリセット解除が行われたことに応じて、メモリ２０２に展開されたサブ基板プログラムを実行し、サブ基板２００の起動処理を開始する。このとき、ＣＰＵ２０１は、サブ基板２００のＣＰＵ２０１とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信の経路を確立するための処理や、ＣＰＵ２０１とメイン基板１００のＣＰＵ１０１とのＣＰＵ間通信の経路を確立するための処理などを行う。より詳細には、ＣＰＵ２０１は、サブ基板２００とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信経路を確立するために、デバイスコントローラ２０９，２１０の初期化を行う。さらに、ＣＰＵ２０１は、画像処理プロセッサ２０８のレジスタ設定処理も行う。

Ｓ４１３において、ＣＰＵ２０１は、Ｓ４０３でメモリ２０２に書き込まれた装置情報を読み出す。

Ｓ４１４において、サブ基板２００のＣＰＵ２０１とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信経路が確立する。ＣＰＵ２０１とＣＰＵ７１とのＣＰＵ間通信経路が確立すると、ＣＰＵ２０１とＣＰＵ７１とは、ジョブを処理するための種々の情報が送受信可能となる。

Ｓ４１５において、ＣＰＵ２０１とＣＰＵ７１とのＣＰＵ間通信経路が確立された時点で、ＣＰＵ２０１は、プリンタ装置７０が動作するために必要な装置情報を送信する。

Ｓ４１６において、メイン基板１００のＣＰＵ１０１と、サブ基板２００のＣＰＵ２０１とのＣＰＵ間通信の経路が確立する。ＣＰＵ１０１とＣＰＵ２０１とのＣＰＵ間通信の経路が確立すると、ＣＰＵ１０１とＣＰＵ２０１とは、ジョブを処理するための種々の情報が送受信可能となる。

最後に、プリンタ装置７０の処理内容について説明する。Ｓ４２１において、プリンタ装置７０のＣＰＵ７１は、プリンタ装置７０の起動処理を行う。

Ｓ４２２において、サブ基板２００のＣＰＵ２０１とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信経路が確立する。ＣＰＵ２０１とＣＰＵ７１とのＣＰＵ間通信経路が確立すると、ＣＰＵ２０１とＣＰＵ７１とは、ジョブを処理するための種々の情報が送受信可能となる。

Ｓ４２３において、ＣＰＵ２０１とＣＰＵ７１とのＣＰＵ間通信経路が確立された時点で、プリンタ装置７０は、プリンタ装置７０が動作するために必要な装置情報を受信する。

Ｓ４２４において、プリンタ装置７０のＣＰＵ７１は、Ｓ４２３で受信した装置情報に基づいてプリンタ装置７０の起動処理を行う。例えば、プリンタ装置７０のＣＰＵ７１は、デジタル画像データを処理するために必要なパラメータをサブ基板２００から受信し、起動処理の際に当該パラメータに則った設定を行う。また、装置情報は、サブ装置の機種の種別に応じた設定情報であってもよい。プリンタ装置７０のＣＰＵ７１は、送信されたプリンタ装置７０の機種の種別に応じた設定情報を参照して起動処理を行うことができる。

以上、図４のフローチャートによる処理に示される通り、プリンタ装置７０はＣＰＵ１０１とＣＰＵ２０１とのＣＰＵ間通信の経路が確立する（Ｓ４０６，Ｓ４１６）ことを待機することなく、プリンタ装置７０の装置情報を取得することができる（Ｓ４２３）。

図５は、本実施形態における、メモリ２０２のメモリマップの一例を示す図である。本実施形態において、メモリ２０２のメモリマップ５００には、サブ基板プログラム記憶領域５１０と、装置情報記憶領域５２０と、ワークメモリ領域５３０とが含まれる。

サブ基板プログラム記憶領域５１０は、サブ基板２００のＣＰＵ２０１によって実行されるサブ基板プログラムの記憶領域である。装置情報記憶領域５２０は、サブ装置が動作を行うために必要な装置情報の記憶領域である。ワークメモリ領域５３０は、サブ基板２００のＣＰＵ２０１が、サブ基板プログラムの処理に使用するワークメモリ領域である。

さらに、本実施形態における装置情報記憶領域５２０には、部品カウンタ情報記憶領域５２１と、パラメータ記憶領域５２２と、前回起動時刻記憶領域５２３とが含まれる。

部品カウンタ情報記憶領域５２１は、サブ装置の稼動回数を記憶する領域である。本実施形態における部品カウンタ情報は、例えばプリンタ装置７０のドラムや定着器の稼働回数などである。パラメータ記憶領域５２２は、ＣＰＵ２０１がサブ基板プログラムを実行する際に使用するパラメータを記憶する領域である。本実施形態におけるパラメータは、プリンタ装置７０がデジタル画像データを画像処理するために必要な画像パラメータなどが例示される。前回起動時刻記憶領域５２３は、画像形成装置１の前回起動時刻を記憶する領域である。本実施形態におけるプリンタ装置７０は、プリンタ装置７０の起動時間間隔に応じて起動処理に必要な調整動作が異なる。そのため、プリンタ装置７０のＣＰＵ７１は、前回起動時刻記憶領域５２３に記憶される前回起動時刻を参照して、プリンタ装置７０の起動時間間隔に応じて起動処理に必要な調整動作を切り替える。本実施形態では、画像形成装置１の前回の起動から今回の起動までの時間が長い場合は、プリンタ装置７０は装置情報による起動処理（Ｓ４２４）において多くの調整動作を行う。一方、画像形成装置１の前回の起動から今回の起動までの時間が短い場合は、プリンタ装置７０は装置情報による起動処理（Ｓ４２４）における調整動作が少なくなる。

図６は、本実施形態における画像形成装置１の起動順序を示すタイムチャートである。図６に示されるタイムチャートを参照して、本実施形態における画像形成装置１の起動順序について説明する。

ｔ０において、メイン基板１００、サブ基板２００、サブ装置７０，８０，９０は、それぞれ起動処理を開始する。メイン基板１００は、フラッシュディスク１０７から、メイン基板プログラムを呼び出し、メイン基板１００の起動処理（１）を開始する（Ｓ４０１）。また、プリンタ装置７０も、プリンタ装置７０の起動プログラムを呼び出し、プリンタ装置７０の起動処理を開始する（Ｓ４２１）。この起動処理（１）では、ＣＰＵ１０１が、サブ基板２００のメモリ２０２にデータを書き込むための初期化処理を行う。また、プリンタ装置７０も、プリンタ装置７０のメイン基板プログラムを呼び出し、プリンタ装置７０の起動処理を開始する。

ｔ１において、メイン基板１００のＣＰＵ１０１は、フラッシュディスク１０７から、サブ基板２００が起動処理を行うために必要なサブ基板プログラムを取得する（Ｓ４０２）。また、このタイミングで、メイン基板１００のＣＰＵ１０１は、フラッシュディスク１０７から、プリンタ装置７０の装置情報を取得する（Ｓ４０３）。そして、ＣＰＵ１０１は、取得したサブ基板プログラム及び装置情報を、サブ基板２００のメモリ２０２に送信する。本実施形態では、ＣＰＵ１０１は、ＤＭＡ手法を用いて、サブ基板プログラムを、サブ基板２００のメモリ２０２に書き込むことができる。なお、メイン基板１００は、サブ基板２００のＣＰＵ２０１が起動処理を開始する前に、装置情報をサブ基板２００に送信することができれば、サブ基板プログラムと同時に装置情報を送信してもよいし、サブ基板プログラムと装置情報とを順番に送信してもよい。変形例では、メイン基板１００のＣＰＵ１０１は、ＣＰＵ１０１とサブ基板２００のＣＰＵ２０１とのＣＰＵ間通信の経路が確立する前に、装置情報をサブ基板２００のメモリ２０２に送信する態様であってもよい。

ｔ３において、メイン基板１００は、サブ基板２００のＣＰＵ２０１に対してリセット解除を行う（Ｓ４０４）。このリセット解除によって、ＣＰＵ２０１は、メモリ２０２に展開されたサブ基板プログラムを実行して、サブ基板２００の起動処理を開始する。一方、メイン基板１００では、メイン基板プログラムの実行に従って、メイン基板の起動処理（２）を行う。具体的には、メイン基板１００のＣＰＵ１０１は、サブ基板２００のＣＰＵ２０１とのＣＰＵ間通信のための経路を確立するための処理などを行う。

ｔ４において、サブ基板２００のＣＰＵ２０１とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信経路が確立する（Ｓ４１４，Ｓ４２２）。サブ基板２００は、プリンタ装置７０が動作するために必要な装置情報をプリンタ装置７０に送信する（Ｓ４１５，Ｓ４２３）。

一般に、プリンタ装置７０のＣＰＵ７１は非常に簡素なプログラムをプリンタ装置７０のＲＯＭから呼び出して起動処理を行うため、コントローラ１０と比較してプリンタ装置７０の起動は迅速に行われる。そのため、メイン基板１００のＣＰＵ１０１とサブ基板２００のＣＰＵ２０１とのＣＰＵ間通信経路が確立するタイミング（ｔ５）よりも、ＣＰＵ２０１とプリンタ装置７０のＣＰＵ７１とのＣＰＵ間通信経路が確立するタイミング（ｔ４）の方が速い。よって、サブ基板２００のＣＰＵ２０１は、ＣＰＵ１０１とＣＰＵ２０１とのＣＰＵ間通信経路が確立する前に、装置情報をプリンタ装置７０に送信することができる。

ｔ４’において、プリンタ装置７０のＣＰＵ７１は、ｔ４で受信した装置情報に基づいてプリンタ装置７０の起動処理を開始する（Ｓ４２４）。一例として、プリンタ装置７０は、デジタル画像データを処理するために必要なパラメータをサブ基板２００から受信し、起動処理の際に当該パラメータに則った設定を行う。

本実施形態における画像形成装置１の起動においては、図３に示される従来技術における画像形成装置と比較して、以下の点で優位であると言える。すなわち、プリンタ装置７０が、プリンタ装置７０の装置情報を取得するために、メイン基板１００のＣＰＵ１０１とサブ基板２００のＣＰＵ２０１とがＣＰＵ間通信の経路を確立するまで待機する必要がない。そのため、プリンタ装置７０の起動処理を迅速に完了することができるため、画像処理装置１を高速に起動することができる。

ｔ５において、メイン基板１００のＣＰＵ１０１とサブ基板２００のＣＰＵ２０１とのＣＰＵ間通信経路が確立する（Ｓ４０６，Ｓ４１６）。

ｔ６において、メイン基板１００、サブ基板２００、およびプリンタ装置７０の起動が完了し、画像形成装置１はジョブ実行可能状態となる。このとき、メイン基板１００のＣＰＵ１０１は、操作部３０に対してＧＵＩ操作画面を表示させ、ユーザからのジョブ投入を促す。

以上説明した通り、本実施形態における画像形成装置１の起動においては、メイン基板１００は、サブ基板２００が起動処理を開始する前に、プリンタ装置７０が動作を行うために必要な装置情報をサブ基板２００に送信する。そのため、プリンタ装置７０はコントローラ１０内のＣＰＵ間通信経路が確立するまで無駄に待機することなく、プリンタ装置７０が装置情報を迅速に取得することができる。その結果、画像形成装置１を高速に起動することができる。

［その他の実施例］
上記実施形態では、画像形成装置１が低消費電力モードから復帰する場合に、ＣＰＵ１０１がフラッシュディスク１０７から読み出したサブ基板プログラムをサブ基板２００のメモリ２０２に転送する例について説明した。実施形態はこれに限られず、ＣＰＵ１０１がサブ基板プログラム及び装置情報をメイン基板１００のメモリ１０２から読み出しても良い。この場合、画像形成装置１が低消費電力モードに移行するときに、サブ基板プログラム及び装置情報を生成して、メモリ１０２に当該生成したサブ基板プログラム及び装置情報を格納しておく。そして、画像形成装置１が低消費電力モードから復帰する場合に、メイン基板１００のＣＰＵ１０１が、メモリ１０２に格納されたサブ基板プログラム及び装置情報をサブ基板２００のメモリ２０２に転送する。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

Claims (19)

1. メイン基板と、前記メイン基板と通信可能に接続されるサブ基板と、前記サブ基板と通信可能に接続されるサブ装置とを有する画像形成装置において、
   前記メイン基板は、
   前記サブ基板のブートプログラム及び前記サブ装置が起動処理を行うために必要な装置情報を、前記サブ基板のメモリにメモリ転送する転送手段を備え、
   前記サブ基板は、
   前記ブートプログラムに基づいて前記サブ基板の起動処理を行う制御手段と、
   前記装置情報を前記サブ装置に送信する送信手段とを備え、
   前記サブ装置は、
   前記送信手段によって送信された前記装置情報を用いて前記サブ装置の起動処理を実行する実行手段を備える、
   ことを特徴とする画像形成装置。
2. 前記転送手段は、前記メイン基板のＣＰＵを介さずに、前記装置情報を前記サブ基板の前記メモリにダイレクトメモリアクセスによって転送する
   ことを特徴とする請求項１に記載の画像形成装置。
3. 前記転送手段は、前記制御手段によって前記サブ基板の起動処理が開始される前に、前記装置情報を前記サブ基板の前記メモリにメモリ転送する
   ことを特徴とする請求項１または２に記載の画像形成装置。
4. 前記転送手段は、前記ブートプログラム及び前記装置情報を同時に前記サブ基板の前記メモリにメモリ転送する
   ことを特徴とする請求項１から３のいずれか１項に記載の画像形成装置。
5. 前記メイン基板は、前記サブ基板のＣＰＵに対するリセット解除を行うリセット解除手段をさらに備え、
   前記制御手段は、前記リセット解除が行われたことに応じて、前記サブ基板の起動処理を行う
   ことを特徴とする請求項１から４のいずれか１項に記載の画像形成装置。
6. 前記装置情報は、前記サブ装置がデジタル画像データを処理するために必要なパラメータである
   ことを特徴とする請求項１から５のいずれか１項に記載の画像形成装置。
7. 前記装置情報は、前記サブ装置の機種の種別に応じた設定情報である
   ことを特徴とする請求項１から６のいずれか１項に記載の画像形成装置。
8. 前記装置情報は、前記画像形成装置の前回起動時刻である
   ことを特徴とする請求項１から７のいずれか１項に記載の画像形成装置。
9. 前記サブ装置は、プリンタ装置である
   ことを特徴とする請求項１から８のいずれか１項に記載の画像形成装置。
10. メイン基板と、前記メイン基板と通信可能に接続されるサブ基板と、前記サブ基板と通信可能に接続されるサブ装置とを有する画像形成装置の制御方法において、
    前記サブ基板のブートプログラム及び前記サブ装置が起動処理を行うために必要な装置情報を、前記メイン基板から前記サブ基板のメモリにメモリ転送する転送ステップと、
    前記ブートプログラムに基づいて前記サブ基板の起動処理を行う制御ステップと、
    前記装置情報を前記サブ基板から前記サブ装置に送信する送信ステップと、
    前記送信ステップにおいて送信された前記装置情報を用いて前記サブ装置の起動処理を実行する実行ステップとを備える、
    ことを特徴とする制御方法。
11. 前記転送ステップにおいて、前記装置情報は、前記メイン基板のＣＰＵを介さずに、前記サブ基板の前記メモリにダイレクトメモリアクセスによって転送される
    ことを特徴とする請求項１０に記載の制御方法。
12. 前記転送ステップにおいて、前記装置情報は、前記制御ステップにおける前記サブ基板の起動処理が開始される前に、前記サブ基板の前記メモリにメモリ転送される
    ことを特徴とする請求項１０または１１に記載の制御方法。
13. 前記転送ステップにおいて、前記ブートプログラム及び前記装置情報は同時に前記サブ基板の前記メモリにメモリ転送される
    ことを特徴とする請求項１０から１２のいずれか１項に記載の制御方法。
14. 前記サブ基板のＣＰＵに対するリセット解除を、前記メイン基板から行うリセット解除ステップをさらに備え、
    前記制御ステップにおいて、前記リセット解除が行われたことに応じて、前記サブ基板の起動処理が行われる
    ことを特徴とする請求項１０から１３のいずれか１項に記載の制御方法。
15. 前記装置情報は、前記サブ装置がデジタル画像データを処理するために必要なパラメータである
    ことを特徴とする請求項１０から１４のいずれか１項に記載の制御方法。
16. 前記装置情報は、前記サブ装置の機種の種別に応じた設定情報である
    ことを特徴とする請求項１０から１５のいずれか１項に記載の制御方法。
17. 前記装置情報は、前記画像形成装置の前回起動時刻である
    ことを特徴とする請求項１０から１６のいずれか１項に記載の制御方法。
18. 前記サブ装置は、プリンタ装置である
    ことを特徴とする請求項１０から１７のいずれか１項に記載の制御方法。
19. メイン基板と、前記メイン基板と通信可能に接続されるサブ基板と、前記サブ基板と通信可能に接続されるサブ装置とを有するコンピュータを、
    前記サブ基板のブートプログラム及び前記サブ装置が起動処理を行うために必要な装置情報を、前記メイン基板から前記サブ基板のメモリにメモリ転送する転送手段と、
    前記ブートプログラムに基づいて前記サブ基板の起動処理を行う制御手段と、
    前記装置情報を前記サブ基板から前記サブ装置に送信する送信手段と、
    前記送信手段によって送信された前記装置情報を用いて前記サブ装置の起動処理を実行する実行手段と、
    を備える画像形成装置の各手段として機能させるためのプログラム。

Images