[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5925328B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP5925328B2
JP5925328B2 JP2014538290A JP2014538290A JP5925328B2 JP 5925328 B2 JP5925328 B2 JP 5925328B2 JP 2014538290 A JP2014538290 A JP 2014538290A JP 2014538290 A JP2014538290 A JP 2014538290A JP 5925328 B2 JP5925328 B2 JP 5925328B2
Authority
JP
Japan
Prior art keywords
semiconductor element
terminals
power semiconductor
heat
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014538290A
Other languages
English (en)
Other versions
JPWO2014050389A1 (ja
Inventor
康平 松井
康平 松井
智 谷本
谷本　　智
村上　善則
善則 村上
祐輔 図子
祐輔 図子
佐藤　伸二
伸二 佐藤
秀和 谷澤
秀和 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Nissan Motor Co Ltd, Sanken Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP5925328B2 publication Critical patent/JP5925328B2/ja
Publication of JPWO2014050389A1 publication Critical patent/JPWO2014050389A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力変換器などに用いられるパワー半導体モジュールに関する。
近年、パワー半導体モジュール向けの半導体素子として、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）のようなワイドバンドギャップ半導体を使用する半導体素子（以下、ワイドバンドギャップ半導体素子）が注目されている。ワイドバンドギャップ半導体素子は、シリコンを使用する従来の半導体素子と比較して高温環境での動作が可能であり、低損失、高速動作などの優れた特性を併せ備えている。このワイドバンドギャップ半導体素子を用いることで、パワー半導体モジュールを小型高性能化できる。
ところで、パワー半導体モジュールは、一般に、ヒートシンクなどの放熱部材を備えている（例えば、特許文献１参照）。この放熱部材により、半導体素子で生じる熱は外部に発散されてパワー半導体モジュールの動作は安定化される。なお、特許文献１のパワー半導体モジュールは、半導体素子の上下を挟みこむように２個の放熱部材を備えており、高い冷却効率を実現している。
国際公開第２００９／１２５７７９号
しかしながら、上述のようなパワー半導体モジュールにおいて、半導体素子で生じる熱は、パワー半導体モジュールと接続される外部の構成にまで伝導してしまうことがある。例えば、配線などを介して制御用の外部回路などに熱が伝わると、半導体素子に不具合はなくともパワー半導体モジュールの動作は不安定になる。温度への耐性が高いワイドバンドギャップ半導体素子は、従来の半導体素子と比較して高温で動作される傾向にあるので、ワイドバンドギャップ半導体素子を用いるパワー半導体モジュールでは、外部構成への熱伝導の問題はより深刻である。
本発明は、かかる点に鑑みてなされたものであり、半導体素子で生じる熱の外部への伝導を抑制可能なパワー半導体モジュールを提供することを目的とする。
本発明のパワー半導体モジュールは、セラミック基板と、前記セラミック基板の一方の主面側に配置される半導体素子と、前記半導体素子に接続される端子と、前記セラミック基板の他方の主面側に配置される第１の放熱部材と、前記セラミック基板の前記一方の主面側において、前記半導体素子から間隔をあけて配置される第２の放熱部材と、を備え、前記端子は、前記第２の放熱部材と接続されることを特徴とする。
この構成によれば、半導体素子に接続される端子が第２の放熱部材と接続されるので、半導体素子から端子に伝わる熱は主に第２の放熱部材へと伝導され、端子からパワー半導体モジュール外への熱伝導は抑制される。すなわち、半導体素子で生じる熱の外部への伝導を抑制できる。
本発明のパワー半導体モジュールにおいて、前記端子は、前記半導体素子を制御する制御端子であることが好ましい。この構成によれば、入出力電流の流れる端子などと比較して高温になる制御端子を、第２の放熱部材で効率良く冷却できる。また、制御端子及び配線を介して半導体素子と接続される外部の制御回路などへの熱伝導を抑制できる。
本発明のパワー半導体モジュールにおいて、前記半導体素子と前記端子とは、金属板を介して接続されており、前記端子は、前記金属板より熱伝導率の低い材料で形成されることが好ましい。この構成によれば、端子の熱伝導率を低く抑えることで、半導体素子で生じる熱の外部への伝導をさらに抑制できる。
本発明のパワー半導体モジュールにおいて、前記半導体素子は、ワイドバンドギャップ半導体材料を使用した半導体素子であっても良い。この構成によれば、高温になりがちなワイドバンドギャップ半導体素子を用いるパワー半導体モジュールにおいて、外部への熱伝導を適切に抑制できる。
本発明のパワー半導体モジュールにおいて、前記第２の放熱部材は、絶縁性を有し、前記半導体素子は、前記第２の放熱部材と接続する複数の端子を介して複数の外部配線と接続されても良い。この構成によれば、絶縁性を有する第２の放熱部材に複数の端子を接続するので、絶縁を保ちながら複数の端子を冷却できる。
本発明によれば、半導体素子で生じる熱の外部への伝導を抑制可能なパワー半導体モジュールを提供できる。
本実施の形態に係るパワー半導体モジュールの構成例を示す模式図である。 本実施の形態に係る放熱部材の構成例を示す断面模式図である。 本実施の形態に係るパワー半導体モジュールの回路図である。 端子温度の検証結果を示す図である。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図１は、本実施の形態に係るパワー半導体モジュールの構成例を示す模式図である。図１Ａは、素子配置面側から見た平面模式図であり、図１Ｂは、素子配置面に垂直な断面を示す断面模式図である。なお、図１Ａでは、説明の便宜上、一部の構成を破線で示している。
図１に示すように、パワー半導体モジュール１は、各構成を支持するセラミック基板１１を備えている。セラミック基板１１は、窒化ケイ素、窒化アルミニウム、酸化アルミニウムなどの絶縁性の材料で構成されており、略長方形状の平面形状を有している。
セラミック基板１１の素子配置面となる一方の主面（上側の主面）１１ａには、複数の金属板１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇが設けられており、セラミック基板１１の他方の主面（下側の主面）１１ｂには、金属板１２ｈが設けられている。金属板１２ａ〜１２ｈは、いずれも銅板であり、セラミック基板１１にろう接されている。なお、金属板１２ａ〜１２ｈは、銅以外の金属で構成されても良い。
金属板１２ａ上には、半導体素子であるトランジスタ１３ａ及びダイオード１４ａが配置されている。トランジスタ１３ａ及びダイオード１４ａの下面には、それぞれ電極（不図示）が露出するように形成されており、半田によって、この電極と金属板１２ａとは電気的に接続されている。また、トランジスタ１３ａ及びダイオード１４ａの上面にはそれぞれ電極が露出するように形成されており、当該電極には後述する接続関係を形成するように導電性ワイヤ２１ａ，２１ｂ，２１ｃ，２１ｄが接続されている。
同様に、金属板１２ｂ上には、半導体素子であるトランジスタ１３ｂ及びダイオード１４ｂが配置されている。トランジスタ１３ｂ及びダイオード１４ｂの下面には、それぞれ電極（不図示）が露出するように形成されており、半田によって、この電極と金属板１２ｂとが電気的に接続されている。また、トランジスタ１３ｂ及びダイオード１４ｂの上面にはそれぞれ電極が露出するように形成されており、当該電極には後述する接続関係を構成するように導電性ワイヤ２１ｅ，２１ｆ，２１ｇ，２１ｈが接続されている。
トランジスタ１３ａ，１３ｂ、ダイオード１４ａ，１４ｂは、シリコンよりバンドギャップの広い半導体（ワイドバンドギャップ半導体）材料を用いて形成されている。このような半導体材料を用いた半導体素子は、シリコンを用いる従来の半導体素子と比較して損失を低減できる。また、このような半導体素子は、２００℃以上の比較的高い温度でも動作可能である。ワイドバンドギャップ半導体材料としては、例えば、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などを用いることができる。
上述のように、トランジスタ１３ａ，１３ｂ、ダイオード１４ａ，１４ｂには、ワイドバンドギャップ半導体材料が用いられており、高温での動作が可能になっている。このため、これら半導体素子の周辺には、高融点のＡｕ−Ｇｅ半田（融点は約３５０℃）やＡｕ−Ｓｎ半田（融点は約２８５℃）などが用いられる。このような半田を用いれば、２００℃以上の高温環境でも、適切な電気的接続を実現できる。なお、半田の濡れを良くするために、半導体素子の電極や金属板１２ａ〜１２ｈの表面などを金メッキしても良い。
トランジスタ１３ａ，１３ｂは、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）である。トランジスタ１３ａ，１３ｂとしてＦＥＴを用いることで、高いスイッチング速度を実現し、パワー半導体モジュール１を用いた電力変換器の変換効率を高めることができる。なお、トランジスタ１３ａ，１３ｂは、ＦＥＴであることに限られず、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであっても良い。
金属板１２ａ，１２ｂ，１２ｃには、それぞれ、入出力電流の流れる入出力端子２２ａ，２２ｂ，２２ｃが接続されている。金属板１２ｄには、トランジスタ１３ａのゲート電位を制御するための制御端子（ゲート端子）２２ｄが接続されており、金属板１２ｅには、トランジスタ１３ａのソース電位を制御するための制御端子（ソース端子）２２ｅが接続されている。また、金属板１２ｆには、トランジスタ１３ｂのゲート電位を制御するための制御端子（ゲート端子）２２ｆが接続されており、金属板１２ｇには、トランジスタ１３ａのソース電位を制御するための制御端子（ソース端子）２２ｇが接続されている。
これらの端子（入出力端子２２ａ〜２２ｃ、及び制御端子２２ｅ〜２２ｇ）は、金属板１２ａ〜１２ｃと比較して熱伝導率の低い材料で形成されている。つまり、各端子は、銅（約３９８Ｗ／ｍ・Ｋ）より熱伝導率の低いアルミニウム（約２３６Ｗ／ｍ・Ｋ）、鉄（約８４Ｗ／ｍ・Ｋ）、白金（約７０Ｗ／ｍ・Ｋ）、ステンレス（１０〜２５Ｗ／ｍ・Ｋ）などの材料で形成されている。
電流方向に垂直な断面積は、制御端子２２ｄ〜２２ｇより入出力端子２２ａ〜２２ｃで大きくなっており、入出力端子２２ａ〜２２ｃの電気抵抗は、制御端子２２ｅ〜２２ｇより小さくなっている。また、制御端子２２ｄ〜２２ｇは、構造的な強度を保てる最小限の断面積（例えば、厚みが０．１ｍｍ〜０．５ｍｍ程度、又は直径が１ｍｍ程度）となるように形成されており、熱を伝導し難くなっている。
金属板１２ｈの下面には、放熱部材（第１の放熱部材）４１の銅ベース４１ａが半田で固定されている。銅ベース４１ａの固定には、半導体素子の接続などに用いられる半田より低融点の半田が使用される。例えば、上述した半導体素子の周辺においてＡｕ−Ｇｅ半田を用いる場合、銅ベース４１ａの固定には、Ａｕ−Ｓｎ半田を用いることができる。銅ベース４１ａには、放熱フィン４１ｃを有するヒートシンク４１ｂが固定されている。ヒートシンク４１ｂは、例えば、ボルト（不図示）を介して銅ベース４１ａに固定される。このように、金属板１２ｈの下面に固定された放熱部材４１で、半導体素子の温度は動作可能な範囲に保たれる。
銅ベース４１ａの上方には、セラミック基板１１の周囲を覆う樹脂製のケース５１が取り付けられており、ケース５１の内部にはシリコーンゲルが封入されている。シリコーンゲルとしては、例えば、２００℃以上の温度でも末端のシロキサンが変質しないものを選ぶ。また、ケース５１にはＰＰＳ樹脂やポリイミド樹脂など高耐熱の樹脂が用いられる。
ケース５１の上面には、半導体素子から間隔をあけた位置に放熱部材（第２の放熱部材）６１が取り付けられている。この放熱部材６１は、熱伝導性及び絶縁性を有する放熱基板６１ａと、放熱フィン６１ｂとを備えている。放熱基板６１ａは、例えば、窒化ケイ素、窒化アルミニウム、酸化アルミニウムなどの熱伝導率の高い絶縁性材料で構成されたセラミック基板であり、略長方形状の平面形状を有している。放熱フィン６１ｂは、銅やアルミニウムなどの金属で構成されており、ろう接又は半田付けで放熱基板６１ａに固定されている。なお、放熱部材６１の構成は、図１に示すものに限定されない。
図２は、放熱部材６１の構成例を示す断面模式図である。放熱部材６１は、例えば、図２Ａに示すように、放熱フィン６１ｂとなる複数の板状物が放熱基板６１ａに取り付けられていても良いし、図２Ｂに示すように、折り曲げられた金属板が放熱フィン６１ｂとして放熱基板６１ａに取り付けられていても良い。さらに、図２Ｃに示すように、放熱フィン６１ｂの固定されたヒートシンクが放熱基板６１ａに取り付けられていても良い。
図１に示すように、放熱部材６１には複数の端子が接続されている。具体的には、放熱基板６１ａの表面には、入出力端子２２ａ〜２２ｃ及び制御端子２２ｄ〜２２ｇに対応する導体パターン７１ａ〜７１ｇが形成されており、入出力端子２２ａ〜２２ｃ及び制御端子２２ｄ〜２２ｇは、この導体パターン７１ａ〜７１ｇに半田付けされている。入出力電流の流れる入出力端子２２ａ，２２ｂ，２２ｃには、それぞれ幅広の導体パターン７１ａ，７１ｂ，７１ｃが接続されている。制御端子２２ｄ，２２ｅ，２２ｆ，２２ｇには、それぞれ導体パターン７１ｄ，７１ｅ，７１ｆ，７１ｇが接続されている。なお、放熱基板６１ａは絶縁性を有しているので、端子間の絶縁は保たれている。
複数の端子は、それぞれ、導体パターン７１ａ〜７１ｇを介して外部配線（不図示）と接続されている。これにより、複数の端子は、各導体パターン７１ａ〜７１ｇ及び外部配線を通じて、パワー半導体モジュール１の外部の構成に接続される。例えば、入出力電流の流れる入出力端子２２ａ〜２２ｃは、導体パターン７１ａ〜７１ｃ及び外部配線を通じて電源又は電流の供給先に接続されている。また、制御端子２２ｄ〜２２ｇは、それぞれ導体パターン７１ｄ〜７１ｇ及び外部配線を通じて制御回路に接続されている。
このように構成されたパワー半導体モジュール１において、半導体素子と接続される複数の端子は、熱伝導率の高い放熱部材６１（例えば、１０Ｗ／ｍ・Ｋ以上）に接続されており、半導体素子から各端子に伝わる熱は、放熱部材６１で拡散される。つまり、各端子は放熱部材６１で強制的に冷却される。また、パワー半導体モジュール１の各端子は、金属板１２ａ〜１２ｃより熱伝導率の低い材料で形成されているので、金属板１２ａ〜１２ｃと同じ材料で各端子を形成する場合と比べて、半導体素子から端子への熱伝導は抑制される。このように、本実施の形態のパワー半導体モジュール１では、半導体素子と端子との間に温度差を生じさせることで、半導体素子で生じる熱の外部への伝導を抑制している。
図３は、本実施の形態に係るパワー半導体モジュール１の回路図である。以下、図１及び図３を参照して説明する。図３に示すように、パワー半導体モジュール１において、電力供給用の入出力端子２２ａと入出力端子２２ｃとの間には、ｎチャネル型ＦＥＴであるトランジスタ１３ａと、ｎチャネル型ＦＥＴであるトランジスタ１３ｂとが直列に接続されている。具体的には、トランジスタ１３ａの下面において露出するドレイン電極には、金属板１２ａが接続されており、入出力端子２２ａを通じて電源との間で電流が流れるようになっている。また、トランジスタ１３ｂの上面において露出するソース電極は、導電性ワイヤ２１ｅによって金属板１２ｃと接続されている。これにより、トランジスタ１３ｂのソース電極には、入出力端子２２ｃを通じて電源との間で電流が流れるようになっている。
トランジスタ１３ａの上面において露出するソース電極は、導電性ワイヤ２１ａによって金属板１２ｂと接続されている。また、トランジスタ１３ｂの下面において露出するドレイン電極は、金属板１２ｂと接続されている。これにより、トランジスタ１３ａのソース電極及びトランジスタ１３ｂのドレイン電極は、金属板１２ｂと接続される共通の入出力端子２２ｂに接続されている。
トランジスタ１３ａの上面において露出するゲート電極は、導電性ワイヤ２１ｂによって金属板１２ｄと接続されており、金属板１２ｄに接続される制御端子２２ｄを通じてトランジスタ１３ａのスイッチングを制御する制御電位が印加される。また、トランジスタ１３ｂの上面において露出するゲート電極は、導電性ワイヤ２１ｆによって金属板１２ｆと接続されており、金属板１２ｆに接続される制御端子２２ｆを通じてトランジスタ１３ｂのスイッチングを制御する制御電位が印加される。
また、トランジスタ１３ａの上面において露出するソース電極は、導電性ワイヤ２１ｃによって金属板１２ｅと接続されており、金属板１２ｅに接続される制御端子２２ｅでトランジスタ１３ａのソース電位は制御される。また、トランジスタ１３ｂの上面において露出するソース電極は、導電性ワイヤ２１ｇによって金属板１２ｇと接続されており、金属板１２ｇに接続される制御端子２２ｇでトランジスタ１３ｂのソース電位は制御される。トランジスタ１３ａ、１３ｂは、共にｎチャネル型のＦＥＴであるから、ゲート電極とソース電極との電位差がしきい値電圧より大きくなるとオンし、ゲート電極とソース電極との電位差がしきい値電圧より小さくなるとオフする。
また、図３に示すように、トランジスタ１３ａに対して並列にダイオード１４ａが接続されている。具体的には、ダイオード１４ａの下面において露出するカソードは、金属板１２ａを介して入出力端子２２ａと接続されており、ダイオード１４ａの上面において露出するアノードは、導電性ワイヤ２１ｄ及び金属板１２ｂを介して入出力端子２２ｂと接続されている。これにより、ダイオード１４ａは、電源から逆方向バイアスが印加される。
同様に、トランジスタ１３ｂに対して並列にダイオード１４ｂが接続されている。具体的には、ダイオード１４ｂの下面において露出するカソードは、金属板１２ｂを介して入出力端子２２ｂと接続されている。また、ダイオード１４ｂの上面において露出するアノードは、導電性ワイヤ２１ｈ及び金属板１２ｃを介して入出力端子２２ｃと接続されている。これにより、ダイオード１４ｂは、電源から逆方向バイアスが印加される。
このパワー半導体モジュール１において、例えば、トランジスタ１３ａのゲート電極とソース電極との電位差が大きくなってトランジスタ１３ａがオンされ、又はトランジスタ１３ｂのゲート電極とソース電極との電位差が大きくなってトランジスタ１３ｂがオンされると、トランジスタ１３ａのソース電極とドレイン電極との間、又はトランジスタ１３ｂのソース電極とドレイン電極との間には、実質的な電位差が無くなる。このため、トランジスタ１３ａ、１３ｂのオン、オフに応じて入出力端子２２ｂに流れる電流を制御できる。例えば、このようなパワー半導体モジュール１を複数使用することで、直流を交流に変換するインバータ(パワー半導体モジュール１が２個の場合は単相交流、３個の場合は三相交流)を構成できる。
本実施の形態のパワー半導体モジュール１では、半導体素子を制御する制御端子２２ｄ〜２２ｇが熱伝導率の高い放熱部材６１に接続されている。このため制御端子２２ｄ及び配線を介して接続される制御回路などへの熱伝導を防止できる。つまり、半導体素子からの熱で制御回路が不安定になることはないので、パワー半導体モジュール１の動作を安定化できる。特に、本実施の形態のパワー半導体モジュール１では、ワイドギャップ半導体材料を使用した半導体素子が用いられているので、半導体素子の性能が最大限に発揮されるように高温動作させる場合でも、外部への熱伝導を適切に抑制できる。
図４は、端子温度の検証結果を示す図である。図４Ａは、熱伝導率の高い放熱基板を使用したパワー半導体モジュールの検証結果を示し、図４Ｂは、熱伝導率の低い絶縁基板を使用したパワー半導体モジュールの検証結果を示している。すなわち、図４Ａの検証結果が、本実施の形態のパワー半導体モジュール１に対応する。なお、図４Ａと図４Ｂとで、放熱基板の使用の有無以外の条件は同じにした。
図４は、パワー半導体モジュールを、放熱基板又は絶縁基板に相当する基板Ｂ側から見た温度分布を示している。なお、基板Ｂには、複数の放熱フィンＦが設けられている。図４では、８０℃〜１００℃の領域をａで、１００℃〜１２０℃の領域をｂで、１２０℃〜１４０℃の領域をｃで、１４０℃〜１６０℃の領域をｄで、１６０℃以上の領域をｅで、それぞれ示す。
図４Ａに示すように、熱伝導率の高い放熱基板を使用したパワー半導体モジュールでは、制御端子に相当する端子Ｔ１，Ｔ２，Ｔ３，Ｔ４はいずれも１６０℃以下であった。より詳細には、端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の温度は、１５０℃以下となっていた。また、入出力端子に相当する端子Ｔ５，Ｔ６，Ｔ７の温度は１２０℃〜１６０℃であった。このように、制御端子に相当する端子Ｔ１，Ｔ２，Ｔ３，Ｔ４が低温になるのは、熱伝導率の高い基板Ｂで端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の熱を十分に拡散できるからである。
これに対して、図４Ｂに示すように、熱伝導率の低い絶縁基板を使用したパワー半導体モジュールでは、制御端子に相当する端子Ｔ１，Ｔ２，Ｔ３，Ｔ４はいずれも１６０℃以上であった。より詳細には、端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の温度は、２００℃以上になっていた。入出力端子に相当する端子Ｔ５，Ｔ６，Ｔ７については、１２０℃〜１６０℃であった。入出力端子は、幅広の導電パターン（図１Ａの導電パターン７１ａ〜７１ｃに相当）に接続されており、放熱に有利なためである。
このように、熱伝導率の高い放熱基板を使用しないパワー半導体モジュールでは、半導体素子からの熱で制御端子は高温になる。高温動作を可能にするワイドギャップ半導体材料を用いる半導体素子では、その傾向はさらに顕著である。これに対し、熱伝導率の高い放熱基板を使用したパワー半導体モジュールでは、放熱基板で端子が冷却される。このため、端子から外部への熱伝導を抑制できる。
以上、本発明の構成によれば、半導体素子（トランジスタ１３ａ，１３ｂ、ダイオード１４ａ，１４ｂ）に接続される端子（入出力端子２２ａ〜２２ｃ、制御端子２２ｄ〜２２ｇ）が、放熱部材（第２の放熱部材）６１と接続されるので、半導体素子から端子に伝わる熱は主に放熱部材６１へと伝導され、端子からパワー半導体モジュール１外への熱伝導は抑制される。よって、半導体素子で生じる熱の外部への伝導を抑制できる。また、半導体素子と端子とは、金属板１２ａ〜１２ｇを介して接続されており、端子は、金属板１２ａ〜１２ｇより熱伝導率の低い材料で形成されているので、端子の熱伝導率を低く抑えて、半導体素子で生じる熱の外部への伝導をさらに抑制できる。
また、半導体素子を制御する制御端子２２ｄ〜２２ｇが放熱部材６１に接続されているので、入出力電流の流れる入出力端子２２ａ〜２２ｃなどと比較して高温になる制御端子を、放熱部材６１で効率良く冷却できる。また、制御端子２２ｄ〜２２ｇ及び配線を介して半導体素子と接続される外部の制御回路などへの熱伝導を抑制できる。また、半導体素子には、ワイドバンドギャップ半導体材料が使用されており、高温になりがちであるが、本発明の構成により、外部への熱伝導を適切に抑制できる。
また、放熱部材６１は、絶縁性を有し、半導体素子は、放熱部材６１と接続する複数の端子を介して複数の外部配線と接続されているので、絶縁を保ちながら複数の端子を冷却できる。
なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。例えば、トランジスタ又はダイオードには、シリコンなどの半導体材料が用いられていても良い。また、入出力端子又は制御端子は、金属板と同じ材料で形成されていても良い。また、上記実施の形態において、図面に示される各構成の位置、大きさ、形状などは、本発明の効果が発揮される範囲において変更して実施可能である。その他、本発明は、その目的を逸脱しない限りにおいて変更して実施可能である。
本出願は、２０１２年９月２７日出願の特願２０１２−２１３６２０に基づく。この内容は、全てここに含めておく。

Claims (5)

  1. セラミック基板と、
    前記セラミック基板の一方の主面側に配置される半導体素子と、
    前記半導体素子に接続される複数の端子と、
    前記セラミック基板の他方の主面側に配置される第１の放熱部材と、
    前記セラミック基板の前記一方の主面側において、前記半導体素子から間隔をあけて配置され、放熱フィンと導体パターンを備えた絶縁性を有する放熱基板とから構成された第２の放熱部材と、を備え、
    前記複数の端子は、前記第２の放熱部材の放熱基板における導体パターンと接続されることを特徴とするパワー半導体モジュール。
  2. 前記複数の端子は、前記半導体素子を制御する制御端子であることを特徴とする請求項１に記載のパワー半導体モジュール。
  3. 前記半導体素子と前記端子とは、金属板を介して接続されており、
    前記端子は、前記金属板より熱伝導率の低い材料で形成されることを特徴とする請求項１に記載のパワー半導体モジュール。
  4. 前記半導体素子は、ワイドバンドギャップ半導体材料を使用した半導体素子であることを特徴とする請求項１に記載のパワー半導体モジュール。
  5. 前記半導体素子は、前記第２の放熱部材の放熱基板における導体パターンと接続する複数の端子を介して複数の外部配線と接続されることを特徴とする請求項１から請求項４のいずれかに記載のパワー半導体モジュール。
JP2014538290A 2012-09-27 2013-08-23 パワー半導体モジュール Active JP5925328B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012213620 2012-09-27
JP2012213620 2012-09-27
PCT/JP2013/072596 WO2014050389A1 (ja) 2012-09-27 2013-08-23 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP5925328B2 true JP5925328B2 (ja) 2016-05-25
JPWO2014050389A1 JPWO2014050389A1 (ja) 2016-08-22

Family

ID=50387798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014538290A Active JP5925328B2 (ja) 2012-09-27 2013-08-23 パワー半導体モジュール

Country Status (2)

Country Link
JP (1) JP5925328B2 (ja)
WO (1) WO2014050389A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113661567A (zh) * 2019-03-11 2021-11-16 株式会社电装 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7270576B2 (ja) * 2020-04-20 2023-05-10 三菱電機株式会社 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236664A (ja) * 1995-02-23 1996-09-13 Toshiba Corp 半導体の冷却装置
JPH0951060A (ja) * 1995-08-09 1997-02-18 Mitsubishi Materials Corp パワーモジュール用基板の端子構造
JP2000323630A (ja) * 1999-03-11 2000-11-24 Mitsubishi Materials Corp 半導体装置
JP2006074853A (ja) * 2004-08-31 2006-03-16 Mitsubishi Electric Corp 車載用電力変換装置
JP2007189133A (ja) * 2006-01-16 2007-07-26 Yaskawa Electric Corp パワーモジュール
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2009105389A (ja) * 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP2009231685A (ja) * 2008-03-25 2009-10-08 Mitsubishi Electric Corp パワー半導体装置
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP4954356B1 (ja) * 2011-10-12 2012-06-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
WO2013084417A1 (ja) * 2011-12-09 2013-06-13 富士電機株式会社 電力変換装置
WO2013172183A1 (ja) * 2012-05-18 2013-11-21 三菱電機株式会社 パワーモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP5463845B2 (ja) * 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236664A (ja) * 1995-02-23 1996-09-13 Toshiba Corp 半導体の冷却装置
JPH0951060A (ja) * 1995-08-09 1997-02-18 Mitsubishi Materials Corp パワーモジュール用基板の端子構造
JP2000323630A (ja) * 1999-03-11 2000-11-24 Mitsubishi Materials Corp 半導体装置
JP2006074853A (ja) * 2004-08-31 2006-03-16 Mitsubishi Electric Corp 車載用電力変換装置
JP2007189133A (ja) * 2006-01-16 2007-07-26 Yaskawa Electric Corp パワーモジュール
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2009105389A (ja) * 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP2009231685A (ja) * 2008-03-25 2009-10-08 Mitsubishi Electric Corp パワー半導体装置
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP4954356B1 (ja) * 2011-10-12 2012-06-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
WO2013084417A1 (ja) * 2011-12-09 2013-06-13 富士電機株式会社 電力変換装置
WO2013172183A1 (ja) * 2012-05-18 2013-11-21 三菱電機株式会社 パワーモジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113661567A (zh) * 2019-03-11 2021-11-16 株式会社电装 半导体装置
CN113661567B (zh) * 2019-03-11 2024-01-05 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JPWO2014050389A1 (ja) 2016-08-22
WO2014050389A1 (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
JP6217756B2 (ja) 半導体モジュール
CN109166833B (zh) 电力用半导体模块
CN111788682B (zh) 半导体装置
JP4803241B2 (ja) 半導体モジュール
WO2013018811A1 (ja) パワー半導体モジュール
US20170154834A1 (en) Semiconductor module that have multiple paths for heat dissipation
WO2015005181A1 (ja) 電力変換部品
JP2012175070A (ja) 半導体パッケージ
JP2014183078A (ja) 半導体装置
JP5182274B2 (ja) パワー半導体装置
WO2013172183A1 (ja) パワーモジュール
JP2022160154A (ja) 半導体装置
JP6480856B2 (ja) 半導体モジュール
JP5925328B2 (ja) パワー半導体モジュール
JP6684996B2 (ja) 半導体装置
WO2014192093A1 (ja) 半導体装置
JP2015006017A (ja) 電力変換装置
KR101365501B1 (ko) 반도체장치
JPWO2018029801A1 (ja) 半導体装置
JP4794822B2 (ja) パワー半導体装置
JP6763246B2 (ja) 半導体装置
JP6540587B2 (ja) パワーモジュール
JP2014072385A (ja) 半導体装置
JP2019121612A (ja) 電子デバイス
JP4943373B2 (ja) デバイス実装方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160419

R150 Certificate of patent or registration of utility model

Ref document number: 5925328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250