JP5784657B2 - フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 - Google Patents
フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5784657B2 JP5784657B2 JP2013036348A JP2013036348A JP5784657B2 JP 5784657 B2 JP5784657 B2 JP 5784657B2 JP 2013036348 A JP2013036348 A JP 2013036348A JP 2013036348 A JP2013036348 A JP 2013036348A JP 5784657 B2 JP5784657 B2 JP 5784657B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- focus position
- spherical aberration
- assist
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70641—Focus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
図1は、第1実施形態に係るレチクルに形成されたマスクパターンおよびアシストパターンの概略構成を示す平面図である。
図1において、レチクル1には、マスクパターン2が形成され、マスクパターン2にはアシストパターン3、4が付加されている。なお、マスクパターン2は露光時における解像限界以上の寸法に設定し、アシストパターン3、4は露光時における解像限界以下の寸法に設定することができる。また、マスクパターン2およびアシストパターン3、4はCrなどの遮光膜で構成することができる。ここで、アシストパターン3、4は、被加工層の段差に基づいて、露光時の球面収差に対する感度を設定することができる。なお、例えば、マスクパターン2とアシストパターン3との間隔SPを調整することで、露光時の球面収差に対する感度を変化させることができる。
図3(a)において、レチクル21には、マスクパターン22A、22Bが形成されている。マスクパターン22Aにはアシストパターン23A、24Aが付加され、マスクパターン22Bにはアシストパターン23B、24Bが付加されている。なお、マスクパターン22Aとアシストパターン23Aとの間隔SAは、マスクパターン22Bとアシストパターン23Bとの間隔SBと等しくすることができる。
本願の説明においては、ポジ型レジストを用いレジストパタンで残しパタンを形成することを例に説明をするが、ポジ型レジストで抜きパタンを形成する場合は、レチクルの抜き残しを反転させることで、レジストの抜き残しも反転形成されるが、今回の説明では省略する。
図5(a)において、レチクル31には、マスクパターン32A、32Bが形成されている。マスクパターン32Aにはアシストパターン33A、34Aが付加され、マスクパターン32Bにはアシストパターン33B、34Bが付加されている。なお、マスクパターン32Aとアシストパターン33Aとの間隔SAは、マスクパターン32Bとアシストパターン33Bとの間隔SBと異ならせることができる。
図7(a)は、第2実施形態に係るフォーカス位置調整装置およびその周辺装置の概略構成を示すブロック図、図7(b)は、図7(a)のフォーカス位置調整装置が用いられる露光装置の概略構成を示す断面図、図7(c)および図7(d)は図7(a)のフォーカス位置調整装置が用いられる半導体装置の製造方法を示す断面図である。
図7(a)において、フォーカス位置調整装置41には、段差見積部41aと、アシストパターン発生部41bと、球面収差換算部41cとが設けられている。段差見積部41aは、被加工層Tの段差を見積ることができる。アシストパターン発生部41bは、被加工層Tの段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターン33A、34A、33B、34Bをマスクパターン32A、32Bにそれぞれ付加することができる。球面収差換算部41cは、被加工層Tの段差を球面収差に換算することができる。また、フォーカス位置調整装置41の周辺装置には、CADシステム42およびマスクデータ作成部43が設けられている。また、図7(b)において、露光装置44には、光源G、レチクル31、レンズLおよび球面収差制御部44Aが設けられている。球面収差制御部44Aは、露光装置44の球面収差を制御することができる。なお、露光装置44の球面収差を制御する方法としては、例えば、レンズLの温度や圧力を調整する方法を挙げることができる。
図8において、レイアウト領域50において、1層目には素子領域51が設けられ、2層目には素子領域52が設けられ、3層目には素子領域53が設けられている。ここで、素子領域51、52、53が互いに重なっている領域54では、それ以外の領域に比べて高さが高くなると見なすことができる。このため、領域54では、図5のマスクパターン32Bにアシストパターン33B、34Bを付加し、それ以外の領域では、図5のマスクパターン32Aにアシストパターン33A、34Aを付加するようにしてもよい。これにより、領域54とそれ以外の領域との段差に起因するベストフォーカス位置のズレを緩和することができ、寸法精度を向上させることができる。
図9は、第3実施形態に係る露光方法の一例を示すフローチャートである。
図9において、段差誘発レイヤがあるかどうかを判断し(S1)、段差誘発レイヤがない場合は、図3に示すように、アシストパターンを発生させる(S2)。そして、そのアシストパターンに基づいてレチクルを作成し(S3)、そのレチクルを介してレジスト膜を露光する(S10)。
図10において、フォーカス位置調整装置41には、CPUなどを含むプロセッサ61、固定的なデータを記憶するROM62、プロセッサ61に対してワークエリアなどを提供するRAM63、人間とコンピュータとの間の仲介を行うヒューマンインターフェース64、外部との通信手段を提供する通信インターフェース65、プロセッサ61を動作させるためのプログラムや各種データを記憶する外部記憶装置66を設けることができ、プロセッサ61、ROM62、RAM63、ヒューマンインターフェース64、通信インターフェース65および外部記憶装置66は、バス67を介して接続されている。
Claims (5)
- 被加工層の段差を見積る段差見積部と、
前記被加工層の段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターンをマスクパターンに付加するアシストパターン発生部と、
前記被加工層の段差を前記球面収差に換算する球面収差換算部とを備えることを特徴とするフォーカス位置調整装置。 - 第1のマスクパターンと、
前記第1のマスクパターンに付加された第1のアシストパターンと、
第2のマスクパターンと、
前記第2のマスクパターンに付加され、前記第1のアシストパターンに対して露光時の球面収差に対する感度が異なる第2のアシストパターンとを備えることを特徴とするレチクル。 - 前記第1のマスクパターンと前記第1のアシストパターンとの間隔が、前記第2のマスクパターンと前記第2のアシストパターンとの間隔と異なることを特徴とする請求項2に記載のレチクル。
- 被加工層の段差を見積るステップと、
前記被加工層の段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターンをマスクパターンに付加するステップと、
前記被加工層の段差を前記球面収差に換算するステップとをコンピュータに実行させることを特徴とするパターン生成プログラム。 - 被加工層上のレジスト膜を塗布する工程と、
被加工層の段差に応じて球面収差に対する感度が異なるアシストパターンが付加されたマスクパターンを介して前記レジスト膜を露光する工程と、
前記露光されたレジスト膜を現像することで前記マスクパターンを前記レジスト膜に転写する工程と、
前記マスクパターンが転写された前記レジスト膜をマスクとして前記被加工層を加工する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036348A JP5784657B2 (ja) | 2013-02-26 | 2013-02-26 | フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 |
US13/949,617 US8910096B2 (en) | 2013-02-26 | 2013-07-24 | Focus position adjusting apparatus, reticle, focus position adjusting program, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036348A JP5784657B2 (ja) | 2013-02-26 | 2013-02-26 | フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014165398A JP2014165398A (ja) | 2014-09-08 |
JP5784657B2 true JP5784657B2 (ja) | 2015-09-24 |
Family
ID=51387807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013036348A Active JP5784657B2 (ja) | 2013-02-26 | 2013-02-26 | フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8910096B2 (ja) |
JP (1) | JP5784657B2 (ja) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2564337B2 (ja) * | 1987-12-04 | 1996-12-18 | 株式会社日立製作所 | マスク及びパターン転写方法並びに半導体集積回路の製造方法 |
JPH05107739A (ja) * | 1991-10-14 | 1993-04-30 | Nikon Corp | フオトマスク及び露光方法並びに投影露光装置 |
JP3212643B2 (ja) * | 1991-09-30 | 2001-09-25 | 沖電気工業株式会社 | 位相差マスク |
JP2725578B2 (ja) * | 1993-11-11 | 1998-03-11 | 日本電気株式会社 | 半導体装置とその製造方法 |
JP4197362B2 (ja) * | 1997-02-12 | 2008-12-17 | パナソニック株式会社 | 投影露光用フォトマスク、そのマスクデータの生成方法、そのフォトマスクを用いた投影露光方法及び半導体素子の製造方法 |
JP3080024B2 (ja) * | 1997-02-20 | 2000-08-21 | 日本電気株式会社 | 露光方法および球面収差量の測定方法 |
JP3927774B2 (ja) | 2000-03-21 | 2007-06-13 | キヤノン株式会社 | 計測方法及びそれを用いた投影露光装置 |
JP4143614B2 (ja) | 2000-03-21 | 2008-09-03 | キヤノン株式会社 | 計測方法 |
JP2003045042A (ja) * | 2001-07-31 | 2003-02-14 | Toshiba Corp | 情報記録媒体の厚みムラ補正方法および厚みムラ補正方法を用いた情報記録再生装置 |
JP2005055815A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Corp | フォトマスク、パターン形成方法及び半導体装置の製造方法 |
US7115343B2 (en) * | 2004-03-10 | 2006-10-03 | International Business Machines Corporation | Pliant SRAF for improved performance and manufacturability |
US7463367B2 (en) * | 2004-07-13 | 2008-12-09 | Micron Technology, Inc. | Estimating overlay error and optical aberrations |
JP4658589B2 (ja) | 2004-12-28 | 2011-03-23 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US7882456B2 (en) * | 2005-04-09 | 2011-02-01 | Cadence Design Systems, Inc. | Optical lithography correction process |
JP4703693B2 (ja) * | 2008-08-08 | 2011-06-15 | 株式会社東芝 | 露光方法、半導体装置の製造方法、及びマスクデータの作成方法 |
JP2010177374A (ja) | 2009-01-28 | 2010-08-12 | Toshiba Corp | パターン検証方法および半導体装置の製造方法 |
JP5728259B2 (ja) * | 2011-03-10 | 2015-06-03 | キヤノン株式会社 | プログラム及び決定方法 |
NL2008957A (en) * | 2011-07-08 | 2013-01-09 | Asml Netherlands Bv | Methods and systems for pattern design with tailored response to wavefront aberration. |
-
2013
- 2013-02-26 JP JP2013036348A patent/JP5784657B2/ja active Active
- 2013-07-24 US US13/949,617 patent/US8910096B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140240683A1 (en) | 2014-08-28 |
JP2014165398A (ja) | 2014-09-08 |
US8910096B2 (en) | 2014-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9747401B2 (en) | Methods for modifying an integrated circuit layout design | |
US7503028B2 (en) | Multilayer OPC for design aware manufacturing | |
TW201001211A (en) | Electrically driven optical proximity correction | |
US11024623B2 (en) | Layout modification method for exposure manufacturing process | |
TWI485509B (zh) | 圖案產生方法 | |
TWI711107B (zh) | 製造系統、半導體製程機台以及電弧放電保護方法 | |
US8975195B2 (en) | Methods for optical proximity correction in the design and fabrication of integrated circuits | |
WO2010088139A2 (en) | Compact abbe's kernel generation using principal component analysis | |
KR20130112785A (ko) | 마스크 패턴 생성 방법 | |
US11506984B2 (en) | Simulation of lithography using multiple-sampling of angular distribution of source radiation | |
US11150551B2 (en) | Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same | |
US9651855B2 (en) | Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography | |
JP5784657B2 (ja) | フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 | |
JP2013062433A (ja) | パターン生成方法、パターン形成方法およびパターン生成プログラム | |
US11302787B2 (en) | Integrated circuit layouts with source and drain contacts of different widths | |
TW202201904A (zh) | 用於產生多閘控通電控制訊號的系統及其方法 | |
JP5340534B2 (ja) | 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法 | |
JP5322443B2 (ja) | マスクパターンデータ作成方法および半導体装置の製造方法 | |
US9396299B2 (en) | Reticle mark arrangement method and nontransitory computer readable medium storing a reticle mark arrangement program | |
US20230288795A1 (en) | Method Of Fabricating Mask And Method Of Fabricating Semiconductor Device Using The Mask | |
US8533636B2 (en) | Tolerable flare difference determination | |
KR20230116422A (ko) | 포토마스크 레이아웃의 생성 방법 및 이를 이용하는 반도체 장치의 제조 방법 | |
JP2015146398A (ja) | 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム | |
TW201351031A (zh) | 遮罩資料產生方法 | |
US11023651B2 (en) | Optical proximity correction (OPC) modeling methods and methods for manufacturing semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5784657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |