[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5784657B2 - フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 - Google Patents

フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP5784657B2
JP5784657B2 JP2013036348A JP2013036348A JP5784657B2 JP 5784657 B2 JP5784657 B2 JP 5784657B2 JP 2013036348 A JP2013036348 A JP 2013036348A JP 2013036348 A JP2013036348 A JP 2013036348A JP 5784657 B2 JP5784657 B2 JP 5784657B2
Authority
JP
Japan
Prior art keywords
pattern
focus position
spherical aberration
assist
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013036348A
Other languages
English (en)
Other versions
JP2014165398A (ja
Inventor
説田 雄二
雄二 説田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013036348A priority Critical patent/JP5784657B2/ja
Priority to US13/949,617 priority patent/US8910096B2/en
Publication of JP2014165398A publication Critical patent/JP2014165398A/ja
Application granted granted Critical
Publication of JP5784657B2 publication Critical patent/JP5784657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70641Focus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

本発明の実施形態は、フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法に関する。
半導体装置では、演算回路、記憶回路および周辺回路が同一半導体チップ上に混載され、これらの間でプロセス段差が発生することがある。一方、半導体装置の微細化に伴って焦点深度が低下している。このような場合、露光時におけるベストフォーカスを全ての領域で確保するのが困難となり、プロセスマージンが不足して不良品が発生することがあった。
特開2010−40968号公報
本発明の一つの実施形態は、プロセス段差に伴うベストフォーカス位置の変動を緩和することが可能なフォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、段差見積部と、アシストパターン発生部と、球面収差換算部とが設けられている。段差見積部は、被加工層の段差を見積る。アシストパターン発生部は、前記被加工層の段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターンをマスクパターンに付加する。球面収差換算部は、前記被加工層の段差を前記球面収差に換算する。
図1は、第1実施形態に係るレチクルに形成されたマスクパターンおよびアシストパターンの概略構成を示す平面図である。 図2は、第1実施形態に係るレチクルに形成されたマスクパターンおよびアシストパターンのスペースとベストフォーカス位置の関係を示す図である。 図3(a)は、プロセス段差に伴うベストフォーカス位置の変動を球面収差にて緩和させない時のレチクルおよび露光対象の概略構成を示す断面図、図3(b)は、図3(a)の工程で形成されたレジストパターンを示す断面図である。 図4は、図3(a)の工程におけるプロセス段差に伴うベストフォーカス位置を示す図である。 図5(a)は、プロセス段差に伴うベストフォーカス位置の変動を球面収差にて緩和させた時のレチクルおよび露光対象の概略構成を示す断面図、図5(b)は、図5(a)の工程で形成されたレジストパターンを示す断面図である。 図6は、図5(a)の工程におけるプロセス段差に伴うベストフォーカス位置を示す図である。 図7(a)は、第2実施形態に係るフォーカス位置調整装置およびその周辺装置の概略構成を示すブロック図、図7(b)は、図7(a)のフォーカス位置調整装置が用いられる露光装置の概略構成を示す断面図、図7(c)および図7(d)は図7(a)のフォーカス位置調整装置が用いられる半導体装置の製造方法を示す断面図である。 図8は、図7(a)のフォーカス位置調整装置のプロセス段差の見積もりに用いられるレイアウト構成の一例を示す平面図である。 図9は、第3実施形態に係る露光方法の一例を示すフローチャートである。 図10は、図7(a)のフォーカス位置調整装置のハードウェア構成を示すブロック図である。
以下に添付図面を参照して、実施形態に係るパターン生成方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1は、第1実施形態に係るレチクルに形成されたマスクパターンおよびアシストパターンの概略構成を示す平面図である。
図1において、レチクル1には、マスクパターン2が形成され、マスクパターン2にはアシストパターン3、4が付加されている。なお、マスクパターン2は露光時における解像限界以上の寸法に設定し、アシストパターン3、4は露光時における解像限界以下の寸法に設定することができる。また、マスクパターン2およびアシストパターン3、4はCrなどの遮光膜で構成することができる。ここで、アシストパターン3、4は、被加工層の段差に基づいて、露光時の球面収差に対する感度を設定することができる。なお、例えば、マスクパターン2とアシストパターン3との間隔SPを調整することで、露光時の球面収差に対する感度を変化させることができる。
図2は、第1実施形態に係るレチクルに形成されたマスクパターンおよびアシストパターンのスペース(SP)とベストフォーカス位置の関係を示す図である。なお、L1は球面収差の値を0mλ(無収差)、L2は球面収差の値を30mλ、L3は球面収差の値を60mλとした場合を示す。
図2において、球面収差がない場合(L1)は、マスクパターン2とアシストパターン3との間隔SPを変化させても、ベストフォーカス位置は変化しない。一方、球面収差がある場合(L2もしくはL3)は、マスクパターン2とアシストパターン3との間隔SPを変化させると、ベストフォーカス位置が変化する。そして、マスクパターン2とアシストパターン3との間隔SPには、ベストフォーカス位置が球面収差の変化に鈍感な範囲R1と、ベストフォーカス位置が球面収差の変化に敏感な範囲R2がある。
このため、マスクパターン2とアシストパターン3との間隔SPを範囲R2に設定し、球面収差を変化させることにより、ベストフォーカス位置を変化させることができる。一方、マスクパターン2とアシストパターン3との間隔SPを範囲R1に設定した場合、球面収差を変化させた場合においても、ベストフォーカス位置が変化しないようにすることができる。またR2の領域が一番収差に対して敏感であるが、マスクのSPに制限がある場合などには、R2以外の範囲を適宜使うこともあり得る。
この結果、間隔SPが範囲R1に設定されたアシストパターン3と、例えば間隔SPが範囲R2に設定されたアシストパターン3とを同一のレチクル上に混在させ、被加工層の段差に応じて球面収差を変化させることにより、被加工層の高低に対応したベストフォーカス位置を同一のレチクル上に設定することができる。従って、被加工層に高低差がある場合においても、被加工層に高低差ごとにレチクルを使い分けることなく、被加工層の全ての領域でプロセスマージンを確保することが可能となり、不良品を低減することができる。
図3(a)は、第1実施形態に係るプロセス段差に伴うベストフォーカス位置の変動を球面収差にて緩和させない時のレチクルおよび露光対象の概略構成を示す断面図、図3(b)は、図3(a)の工程で形成されたレジストパターンを示す断面図、図4は、図3(a)の工程におけるプロセス段差に伴うベストフォーカス位置を示す図である。
図3(a)において、レチクル21には、マスクパターン22A、22Bが形成されている。マスクパターン22Aにはアシストパターン23A、24Aが付加され、マスクパターン22Bにはアシストパターン23B、24Bが付加されている。なお、マスクパターン22Aとアシストパターン23Aとの間隔SAは、マスクパターン22Bとアシストパターン23Bとの間隔SBと等しくすることができる。
本願の説明においては、ポジ型レジストを用いレジストパタンで残しパタンを形成することを例に説明をするが、ポジ型レジストで抜きパタンを形成する場合は、レチクルの抜き残しを反転させることで、レジストの抜き残しも反転形成されるが、今回の説明では省略する。
一方、半導体基板11上には、コアパタン12および周辺パターン13が形成されている。コアパタン12および周辺パターン13上には、層間絶縁膜14が形成され、層間絶縁膜14上には、下層樹脂膜15が形成されている。下層樹脂膜15上には、レジスト膜16が形成されている。ここで、コアパタン12と周辺パターン13との間には高低差があり、この高低差に対応してレジスト膜16に段差D1が発生している。下層樹脂膜15は段差をある程度緩和させる事が出来るが、それだけでは十分では無く、コアパタン12と周辺パタン13には段差D1が残存する。また下層樹脂膜15の代わりに反射防止膜を用いることも出来る。何れの形態においても露光はレジスト膜16に対して行う。
そして、レチクル21を介してレジスト膜16に露光した後、そのレジスト膜16を現像することにより、図3(b)に示すように、マスクパターン22A、22Bがそれぞれ転写されたレジストパターン16A、16Bが下層樹脂膜15上に形成される。
ここで、図4に示すように、レジスト膜16の段差D1に起因して、マスクパターン22Aのベストフォーカス位置LAと、マスクパターン22Bのベストフォーカス位置LBが乖離する。このため、露光時のフォーカス位置をマスクパターン22Aのベストフォーカス位置LAに合わせると、マスクパターン22Bの位置ではフォーカスズレが発生し、レジストパターン16Bの寸法がマスクパターン22Bと乖離する。
図5(a)は、プロセス段差に伴うベストフォーカス位置の変動を球面収差にて緩和させた時のレチクルおよび露光対象の概略構成を示す断面図、図5(b)は、図5(a)の工程で形成されたレジストパターンを示す断面図、図6は、図5(a)の工程におけるプロセス段差に伴うベストフォーカス位置を示す図である。
図5(a)において、レチクル31には、マスクパターン32A、32Bが形成されている。マスクパターン32Aにはアシストパターン33A、34Aが付加され、マスクパターン32Bにはアシストパターン33B、34Bが付加されている。なお、マスクパターン32Aとアシストパターン33Aとの間隔SAは、マスクパターン32Bとアシストパターン33Bとの間隔SBと異ならせることができる。
そして、レチクル31を介してレジスト膜16を露光した後、そのレジスト膜16を現像することにより、図5(b)に示すように、マスクパターン32A、32Bがそれぞれ転写されたレジストパターン16A、16B´が下層樹脂膜15上に形成される。
ここで、図6に示すように、レジスト膜16の段差D1に起因するベストフォーカス位置LBの変動が緩和されるようにマスクパターン32Bとアシストパターン33Bとの間隔SBを調整し、レジスト膜16の段差D1に対応した球面収差が発生するように露光条件を設定する。この結果、マスクパターン32Bでは、ベストフォーカス位置をLBからLB´にシフトさせることができ、マスクパターン32Aのベストフォーカス位置LAと、マスクパターン32Bのベストフォーカス位置LB´とを一致させることができる。このため、露光時のフォーカス位置をマスクパターン32Aのベストフォーカス位置LAに合わせた場合においても、マスクパターン32Bの位置でもベストフォーカスに設定することができ、レジストパターン16B´の寸法がマスクパターン32Bと乖離するのを防止することができる。
例えば、レジスト膜16の段差D1が40nmであるとすると、図2を参照し、マスクパターン32Aとアシストパターン33Aとの間隔SAを130nm、マスクパターン32Bとアシストパターン33Bとの間隔SBを220nmのマスクで有れば球面収差の値を60mλの値に設定する。この結果、マスクパターン32A、32B間でベストフォーカス位置を40nmだけ異ならせることができ、レジスト膜16の段差D1に起因するベストフォーカス位置の変動をレチクル31に吸収させることができる。
(第2実施形態)
図7(a)は、第2実施形態に係るフォーカス位置調整装置およびその周辺装置の概略構成を示すブロック図、図7(b)は、図7(a)のフォーカス位置調整装置が用いられる露光装置の概略構成を示す断面図、図7(c)および図7(d)は図7(a)のフォーカス位置調整装置が用いられる半導体装置の製造方法を示す断面図である。
図7(a)において、フォーカス位置調整装置41には、段差見積部41aと、アシストパターン発生部41bと、球面収差換算部41cとが設けられている。段差見積部41aは、被加工層Tの段差を見積ることができる。アシストパターン発生部41bは、被加工層Tの段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターン33A、34A、33B、34Bをマスクパターン32A、32Bにそれぞれ付加することができる。球面収差換算部41cは、被加工層Tの段差を球面収差に換算することができる。また、フォーカス位置調整装置41の周辺装置には、CADシステム42およびマスクデータ作成部43が設けられている。また、図7(b)において、露光装置44には、光源G、レチクル31、レンズLおよび球面収差制御部44Aが設けられている。球面収差制御部44Aは、露光装置44の球面収差を制御することができる。なお、露光装置44の球面収差を制御する方法としては、例えば、レンズLの温度や圧力を調整する方法を挙げることができる。
そして、CADシステム42において、半導体集積回路の設計レイアウトデータN1が作成され、フォーカス位置調整装置41に送られる。そして、段差見積部41aにおいて、設計レイアウトデータN1に基づいて被加工層Tの段差が見積られる。そして、アシストパターン発生部41bにおいて、被加工層Tの段差に基づいて、球面収差に対する感度が異なるアシストパターン33A、34A、33B、34Bが付加されたマスクパターン32A、32Bが生成され、そのパターンデータD1がマスクデータ作成部13に送られる。また、球面収差換算部41cにおいて、被加工層Tの段差が球面収差に換算され、その値D2が露光装置44に送られる。
そして、マスクデータ作成部43において、パターンデータD1で指定されるレイアウトパターンに対応したマスクデータが作成される。そして、レチクル31には、マスクデータ作成部43にて作成されたマスクデータで特定されるマスクパターン32A、32Bおよびアシストパターン33A、34A、33B、34Bが形成される。また、球面収差制御部44Aにおいて、フォーカス位置調整装置41から送られた球面収差の値D2に対応するように露光装置44の球面収差が制御される。
一方、下地層K上には被加工層Tが形成され、被加工層T上にはレジスト膜Rが塗布されている。なお、下地層Kは、例えば、半導体基板であってもよいし、層間絶縁膜であってもよいし、配線層であってもよい。被加工層Tは、例えば、シリコン酸化膜またはシリコン窒化膜などの絶縁体膜であってもよいし、アモルファスシリコンまたは多結晶シリコンなどの半導体膜であってもよいし、AlまたはCuなどの金属膜であってもよい。ここで、被加工層Tには高低差があり、その高低差に対応した段差が発生している。
そして、図7(b)に示すように、光源Gからは紫外光などの露光光が出射され、レチクル31およびレンズLを介してレジスト膜Rに入射することで、レジスト膜Rが露光される。この時、球面収差制御部44Aにおいて、被加工層T上のレジスト膜Rの段差に対応した球面収差が発生するように露光条件が設定される。
次に、図7(c)に示すように、レジスト膜Rが露光された後、そのレジスト膜Rが現像されることで、レチクル31のマスクパターン32A、32Bにそれぞれ対応したレジストパターンRA、RBが被加工層T上に形成される。
次に、図7(d)に示すように、レジストパターンRA、RBをマスクとして被加工層Tを加工することで、レジストパターンRA、RBにそれぞれ対応した加工パターンTA、TBが下地層K上に形成される。
ここで、レジスト膜Rの段差に起因するベストフォーカス位置の変動が緩和されるようにマスクパターン32A、32Bにそれぞれアシストパターン33A、34A、33B、34Bを付加し、レジスト膜Rの段差に対応した球面収差が発生するように露光条件を設定することで、マスクパターン32A、32B間でレジスト膜R上のフォーカス位置を最適化することができ、加工パターンTA、TBの寸法精度を向上させることができる。
図8は、図7(a)のフォーカス位置調整装置のプロセス段差の見積もりに用いられるレイアウト構成の一例を示す平面図である。
図8において、レイアウト領域50において、1層目には素子領域51が設けられ、2層目には素子領域52が設けられ、3層目には素子領域53が設けられている。ここで、素子領域51、52、53が互いに重なっている領域54では、それ以外の領域に比べて高さが高くなると見なすことができる。このため、領域54では、図5のマスクパターン32Bにアシストパターン33B、34Bを付加し、それ以外の領域では、図5のマスクパターン32Aにアシストパターン33A、34Aを付加するようにしてもよい。これにより、領域54とそれ以外の領域との段差に起因するベストフォーカス位置のズレを緩和することができ、寸法精度を向上させることができる。
このように、前工程で使用されているレイヤの論理処理を行い、CMP段差シミュレーションにて段差を予測し、その予測結果に基づいてマスクパターンにアシストパターンのSPを定義して配置発生してもよい。
また、上述した実施形態では、高さの低い方のフォーカス位置を高さの高い方のベストフォーカス位置にシフトさせる方法について説明したが、高さの高い方のフォーカス位置を高さの低い方のベストフォーカス位置にシフトさせるようにしてもよい。あるいは、高さの低い方のフォーカス位置と、高さの高い方のフォーカス位置とをその中間の高さのベストフォーカス位置にシフトさせるようにしてもよい。
また、上述した実施形態では、1段の段差がある場合のフォーカス位置の調整方法について説明したが、2段以上の段差がある場合においても適用してもよい。また、上述した実施形態では、球面収差に正の値を加担させる方法について説明したが、球面収差に負の値を加担させるようにしてもよい。これにより、球面収差に正の値を加担させた場合に対して、ベストフォーカス位置を反対方向にシフトさせることができる。
(第3実施形態)
図9は、第3実施形態に係る露光方法の一例を示すフローチャートである。
図9において、段差誘発レイヤがあるかどうかを判断し(S1)、段差誘発レイヤがない場合は、図3に示すように、アシストパターンを発生させる(S2)。そして、そのアシストパターンに基づいてレチクルを作成し(S3)、そのレチクルを介してレジスト膜を露光する(S10)。
一方、段差誘発レイヤがある場合は、段差誘発レイヤを論理合成し(S4)、段差のある領域および段差の値を算出する(S5)。そして、その段差の値を球面収差に換算し(S6)、その球面収差を露光装置に反映させる(S7)。また、図5に示すように、その段差に起因するフォーカスズレが緩和されるようにアシストパターンを発生させる(S8)。そして、そのアシストパターンに基づいてレチクルを作成し(S9)、そのレチクルを介してレジスト膜を露光する(S10)。
図10は、図7(a)のフォーカス位置調整装置のハードウェア構成を示すブロック図である。
図10において、フォーカス位置調整装置41には、CPUなどを含むプロセッサ61、固定的なデータを記憶するROM62、プロセッサ61に対してワークエリアなどを提供するRAM63、人間とコンピュータとの間の仲介を行うヒューマンインターフェース64、外部との通信手段を提供する通信インターフェース65、プロセッサ61を動作させるためのプログラムや各種データを記憶する外部記憶装置66を設けることができ、プロセッサ61、ROM62、RAM63、ヒューマンインターフェース64、通信インターフェース65および外部記憶装置66は、バス67を介して接続されている。
なお、外部記憶装置66としては、例えば、ハードディスクなどの磁気ディスク、DVDなどの光ディスク、USBメモリやメモリカードなどの可搬性半導体記憶装置などを用いることができる。また、ヒューマンインターフェース64としては、例えば、入力インターフェースとしてキーボードやマウスやタッチパネル、出力インターフェースとしてディスプレイやプリンタなどを用いることができる。また、通信インターフェース65としては、例えば、インターネットやLANなどに接続するためのLANカードやモデムやルータなどを用いることができる。
ここで、外部記憶装置66には、フォーカス位置調整プログラム66Aがインストールされている。フォーカス位置調整プログラム66Aは、レジスト膜の段差に起因するベストフォーカス位置の変動が緩和されるようにマスクパターンにアシストパターンを付加させ、レジスト膜の段差に対応した球面収差が発生するように露光条件を設定させることができる。
そして、フォーカス位置調整プログラム66Aがプロセッサ61にて実行されると、レジスト膜の段差に基づいてパターンデータD1および球面収差の値D2が算出され、マスクデータ作成部43および露光装置44にそれぞれ送られる。
なお、プロセッサ61に実行させるフォーカス位置調整プログラム66Aは、外部記憶装置66に格納しておき、プログラムの実行時にRAM63に読み込むようにしてもよいし、フォーカス位置調整プログラム66AをROM62に予め格納しておくようにしてもよいし、通信インターフェース65を介してフォーカス位置調整プログラム66Aを取得するようにしてもよい。また、フォーカス位置調整プログラム66Aは、スタンドアロンコンピュータに実行させてもよいし、クラウドコンピュータに実行させてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 レチクル、2 マスクパターン、3,4 アシストパターン、41 フォーカス位置調整装置、41a 段差見積部、41b アシストパターン発生部、41c 球面収差換算部、42 CADシステム、43 マスクデータ作成部、44 露光装置、44A 球面収差制御部、K 下地層、T 被加工層、R レジスト膜、G 光源、L レンズ、61 プロセッサ、62 ROM、63 RAM、64 ヒューマンインターフェース、65 通信インターフェース、66 外部記憶装置、66A フォーカス位置調整プログラム、67 バス

Claims (5)

  1. 被加工層の段差を見積る段差見積部と、
    前記被加工層の段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターンをマスクパターンに付加するアシストパターン発生部と、
    前記被加工層の段差を前記球面収差に換算する球面収差換算部とを備えることを特徴とするフォーカス位置調整装置。
  2. 第1のマスクパターンと、
    前記第1のマスクパターンに付加された第1のアシストパターンと、
    第2のマスクパターンと、
    前記第2のマスクパターンに付加され、前記第1のアシストパターンに対して露光時の球面収差に対する感度が異なる第2のアシストパターンとを備えることを特徴とするレチクル。
  3. 前記第1のマスクパターンと前記第1のアシストパターンとの間隔が、前記第2のマスクパターンと前記第2のアシストパターンとの間隔と異なることを特徴とする請求項2に記載のレチクル。
  4. 被加工層の段差を見積るステップと、
    前記被加工層の段差に基づいて、露光時の球面収差に対する感度が異なるアシストパターンをマスクパターンに付加するステップと、
    前記被加工層の段差を前記球面収差に換算するステップとをコンピュータに実行させることを特徴とするパターン生成プログラム。
  5. 被加工層上のレジスト膜を塗布する工程と、
    被加工層の段差に応じて球面収差に対する感度が異なるアシストパターンが付加されたマスクパターンを介して前記レジスト膜を露光する工程と、
    前記露光されたレジスト膜を現像することで前記マスクパターンを前記レジスト膜に転写する工程と、
    前記マスクパターンが転写された前記レジスト膜をマスクとして前記被加工層を加工する工程とを備えることを特徴とする半導体装置の製造方法。
JP2013036348A 2013-02-26 2013-02-26 フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 Active JP5784657B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013036348A JP5784657B2 (ja) 2013-02-26 2013-02-26 フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法
US13/949,617 US8910096B2 (en) 2013-02-26 2013-07-24 Focus position adjusting apparatus, reticle, focus position adjusting program, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013036348A JP5784657B2 (ja) 2013-02-26 2013-02-26 フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014165398A JP2014165398A (ja) 2014-09-08
JP5784657B2 true JP5784657B2 (ja) 2015-09-24

Family

ID=51387807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013036348A Active JP5784657B2 (ja) 2013-02-26 2013-02-26 フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8910096B2 (ja)
JP (1) JP5784657B2 (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564337B2 (ja) * 1987-12-04 1996-12-18 株式会社日立製作所 マスク及びパターン転写方法並びに半導体集積回路の製造方法
JPH05107739A (ja) * 1991-10-14 1993-04-30 Nikon Corp フオトマスク及び露光方法並びに投影露光装置
JP3212643B2 (ja) * 1991-09-30 2001-09-25 沖電気工業株式会社 位相差マスク
JP2725578B2 (ja) * 1993-11-11 1998-03-11 日本電気株式会社 半導体装置とその製造方法
JP4197362B2 (ja) * 1997-02-12 2008-12-17 パナソニック株式会社 投影露光用フォトマスク、そのマスクデータの生成方法、そのフォトマスクを用いた投影露光方法及び半導体素子の製造方法
JP3080024B2 (ja) * 1997-02-20 2000-08-21 日本電気株式会社 露光方法および球面収差量の測定方法
JP3927774B2 (ja) 2000-03-21 2007-06-13 キヤノン株式会社 計測方法及びそれを用いた投影露光装置
JP4143614B2 (ja) 2000-03-21 2008-09-03 キヤノン株式会社 計測方法
JP2003045042A (ja) * 2001-07-31 2003-02-14 Toshiba Corp 情報記録媒体の厚みムラ補正方法および厚みムラ補正方法を用いた情報記録再生装置
JP2005055815A (ja) * 2003-08-07 2005-03-03 Toshiba Corp フォトマスク、パターン形成方法及び半導体装置の製造方法
US7115343B2 (en) * 2004-03-10 2006-10-03 International Business Machines Corporation Pliant SRAF for improved performance and manufacturability
US7463367B2 (en) * 2004-07-13 2008-12-09 Micron Technology, Inc. Estimating overlay error and optical aberrations
JP4658589B2 (ja) 2004-12-28 2011-03-23 Okiセミコンダクタ株式会社 半導体装置の製造方法
US7882456B2 (en) * 2005-04-09 2011-02-01 Cadence Design Systems, Inc. Optical lithography correction process
JP4703693B2 (ja) * 2008-08-08 2011-06-15 株式会社東芝 露光方法、半導体装置の製造方法、及びマスクデータの作成方法
JP2010177374A (ja) 2009-01-28 2010-08-12 Toshiba Corp パターン検証方法および半導体装置の製造方法
JP5728259B2 (ja) * 2011-03-10 2015-06-03 キヤノン株式会社 プログラム及び決定方法
NL2008957A (en) * 2011-07-08 2013-01-09 Asml Netherlands Bv Methods and systems for pattern design with tailored response to wavefront aberration.

Also Published As

Publication number Publication date
US20140240683A1 (en) 2014-08-28
JP2014165398A (ja) 2014-09-08
US8910096B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
US9747401B2 (en) Methods for modifying an integrated circuit layout design
US7503028B2 (en) Multilayer OPC for design aware manufacturing
TW201001211A (en) Electrically driven optical proximity correction
US11024623B2 (en) Layout modification method for exposure manufacturing process
TWI485509B (zh) 圖案產生方法
TWI711107B (zh) 製造系統、半導體製程機台以及電弧放電保護方法
US8975195B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits
WO2010088139A2 (en) Compact abbe's kernel generation using principal component analysis
KR20130112785A (ko) 마스크 패턴 생성 방법
US11506984B2 (en) Simulation of lithography using multiple-sampling of angular distribution of source radiation
US11150551B2 (en) Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same
US9651855B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography
JP5784657B2 (ja) フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法
JP2013062433A (ja) パターン生成方法、パターン形成方法およびパターン生成プログラム
US11302787B2 (en) Integrated circuit layouts with source and drain contacts of different widths
TW202201904A (zh) 用於產生多閘控通電控制訊號的系統及其方法
JP5340534B2 (ja) 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法
JP5322443B2 (ja) マスクパターンデータ作成方法および半導体装置の製造方法
US9396299B2 (en) Reticle mark arrangement method and nontransitory computer readable medium storing a reticle mark arrangement program
US20230288795A1 (en) Method Of Fabricating Mask And Method Of Fabricating Semiconductor Device Using The Mask
US8533636B2 (en) Tolerable flare difference determination
KR20230116422A (ko) 포토마스크 레이아웃의 생성 방법 및 이를 이용하는 반도체 장치의 제조 방법
JP2015146398A (ja) 加工変換差予測装置、加工変換差予測方法および加工変換差予測プログラム
TW201351031A (zh) 遮罩資料產生方法
US11023651B2 (en) Optical proximity correction (OPC) modeling methods and methods for manufacturing semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

R151 Written notification of patent or utility model registration

Ref document number: 5784657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350