JP5532601B2 - Power module substrate and manufacturing method thereof - Google Patents
Power module substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP5532601B2 JP5532601B2 JP2008325564A JP2008325564A JP5532601B2 JP 5532601 B2 JP5532601 B2 JP 5532601B2 JP 2008325564 A JP2008325564 A JP 2008325564A JP 2008325564 A JP2008325564 A JP 2008325564A JP 5532601 B2 JP5532601 B2 JP 5532601B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- metal plate
- ceramic substrate
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法に関する。 The present invention relates to a method for manufacturing a power module substrate used in a semiconductor device that controls a large current and a high voltage.
一般に、半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高いため、このパワーモジュール用基板としては、例えば特許文献1に示されるように、AlN、Al2O3、Si3N4、SiC等からなるセラミックス基板上にアルミニウム板等の金属板をAl−Si系等のろう材を介して接合させたものが用いられている。このような回路基板は、例えば特許文献2に示されるように、予め回路パターン状に打ち抜き加工された金属板を、ろう材を用いてセラミックス基板に接合することにより製造することができる。この回路基板は、回路パターンの表面にはんだ材を介して電子部品(半導体チップ等のパワー素子)が搭載されて、パワーモジュールとなる。 In general, a power module for supplying power among semiconductor elements has a relatively high calorific value. As this power module substrate, for example, as shown in Patent Document 1, AlN, Al 2 O 3 , Si 3 N 4. A metal plate such as an aluminum plate joined to a ceramic substrate made of SiC or the like via a brazing material such as an Al-Si type is used. Such a circuit board can be manufactured, for example, as shown in Patent Document 2, by bonding a metal plate previously punched into a circuit pattern to a ceramic substrate using a brazing material. This circuit board is a power module in which electronic components (power elements such as semiconductor chips) are mounted on the surface of a circuit pattern via a solder material.
金属板とセラミックス基板とは、例えば特許文献3に示されるように、ろう材を介在させて高温状態で積層方向に加圧することにより接合できる。
上述のようにセラミックス基板と金属板とを接合した場合、ろう材の量が不足すると、金属板とセラミックス基板との間でろう材が不足する箇所が生じたり、セラミックス基板の反りによって接合部分が剥離したりして、回路層がはがれる等の問題が生じるおそれがある。また、金属板全面にろう材が付着せず、セラミックス基板に対して金属板を確実に接合できないおそれがある。さらに、接合が十分でない場合、温度変化を繰り返す温度サイクル条件下において剥離が生じてしまう場合もある。 When the ceramic substrate and the metal plate are bonded as described above, if the amount of the brazing material is insufficient, a portion where the brazing material is insufficient between the metal plate and the ceramic substrate is generated, or the bonded portion is caused by warping of the ceramic substrate. There is a possibility that problems such as peeling and circuit layer peeling will occur. Further, the brazing material does not adhere to the entire surface of the metal plate, and there is a possibility that the metal plate cannot be reliably bonded to the ceramic substrate. Furthermore, if bonding is not sufficient, peeling may occur under temperature cycle conditions that repeat temperature changes.
一方、十分な量のろう材を用いると、溶融したろう材の余剰分がセラミックス基板および金属板の側面を経由して金属板の表面に付着し、この表面を変質させ、回路パターン上に固着される電子部品のボンディングワイヤの接着性が損なわれるという問題がある。 On the other hand, if a sufficient amount of brazing material is used, the excess of the molten brazing material adheres to the surface of the metal plate via the ceramic substrate and the side of the metal plate, alters this surface, and adheres to the circuit pattern. There is a problem that the adhesiveness of the bonding wire of the electronic component is impaired.
したがって、回路パターン表面にろう材を付着させずにセラミックス基板と金属板とを確実に接合できるように、ろう材の量を適切に設定するとともに、積層したセラミックス基板および金属板を均一に加圧して接合する必要があるが、複雑な回路パターン状に形成された金属板を均一に加圧するのは困難である。さらに、セラミックス基板および金属板を加圧する加圧板の平面度、平行度、セラミックス基板および金属板の各厚さ等を精密に形成することは困難であり、これらのばらつきのため、回路面へのろう材の付着をなくしきれないという問題があった。 Therefore, the amount of brazing material is set appropriately and the laminated ceramic substrate and metal plate are pressed uniformly so that the ceramic substrate and the metal plate can be reliably bonded without adhering the brazing material to the circuit pattern surface. However, it is difficult to uniformly pressurize a metal plate formed in a complicated circuit pattern. Furthermore, it is difficult to precisely form the flatness, parallelism, thickness of each ceramic substrate and metal plate, etc., for pressing the ceramic substrate and the metal plate. There was a problem that the adhesion of the brazing material could not be completely eliminated.
本発明は、このような事情に鑑みてなされたもので、金属板とセラミックス基板とを確実に接合でき、回路面へのろう材の付着を防止できるパワーモジュール用基板およびその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a power module substrate capable of reliably joining a metal plate and a ceramic substrate and preventing adhesion of a brazing material to a circuit surface and a method for manufacturing the same. For the purpose.
本発明のパワーモジュール用基板は、セラミックス基板と、このセラミックス基板にAl−Si系合金からなるろう材によってろう付けされ回路パターンをなすAlからなる金属層とを有し、前記金属層は、2枚の金属板と、この金属板の同質材からなり前記金属板間に接合された緩衝性多孔質層とを備え、前記緩衝性多孔質層の表面および端面近傍には、前記ろう材の余剰分が吸収保持されている。 The power module substrate of the present invention has a ceramic substrate and a metal layer made of Al brazed to the ceramic substrate with a brazing material made of an Al—Si based alloy to form a circuit pattern. A metal plate and a buffer porous layer made of the same material of the metal plate and joined between the metal plates, and the surplus brazing material is provided near the surface and end face of the buffer porous layer. Minutes are absorbed and retained.
また、本発明は、前記パワーモジュール用基板の製造方法であって、第1金属板および第2金属板と、これら金属板の同質材からなり前記金属板間に挟まれた緩衝性多孔質層と、この緩衝性多孔質層と前記第1金属板との間または前記緩衝性多孔質層と前記第2金属板との間の少なくともいずれか一方に配置された第1ろう材層と、前記第2金属板の外面に配置された第2ろう材層とを有する金属積層体を形成する金属積層工程と、前記第2ろう材層を前記セラミックス基板に接触させるように前記セラミックス基板と前記金属層積層体とを積層し、これらを厚さ方向に加圧しながら加熱することにより、前記金属積層体の前記各金属板と前記緩衝性多孔質層とを接合するとともに、前記第2金属板と前記セラミックス基板とを接合して、前記セラミックス基板に前記金属層を接合する接合工程とを有する。 The present invention is also a method for manufacturing the power module substrate , comprising a first metal plate and a second metal plate, and a buffering porous layer made of the same material of these metal plates and sandwiched between the metal plates. And a first brazing material layer disposed between at least one of the buffer porous layer and the first metal plate or between the buffer porous layer and the second metal plate, and A metal lamination step of forming a metal laminate having a second brazing filler metal layer disposed on the outer surface of the second metal plate; and the ceramic substrate and the metal so as to bring the second brazing filler metal layer into contact with the ceramic substrate. Layered laminates and heating them while pressing them in the thickness direction, thereby joining the metal plates of the metal laminate and the buffering porous layer, and the second metal plate, Bonding the ceramic substrate to the front And a bonding step of bonding the metal layer to the ceramic substrate.
この発明によれば、金属層とセラミックス基板とを接合するろう材の余剰分は、表面張力によってセラミックス基板側から回路パターン側へ向かって広がる際に緩衝性多孔質層に毛管現象によって吸収されるので、金属板の回路パターン面には到達しない。また、緩衝性多孔質層が金属板間に配置されることにより、金属層およびセラミックス基板の厚さや加圧板の平面度にばらつきがあっても、金属層とセラミックス基板との加圧を均一にすることができる。したがって、金属板とセラミックス基板とが確実に接合され、回路面へのろう材の付着が防止されたパワーモジュール用基板を得ることができる。 According to this invention, the surplus of the brazing material that joins the metal layer and the ceramic substrate is absorbed by the buffer porous layer by capillary action when spreading from the ceramic substrate side to the circuit pattern side due to surface tension. Therefore, it does not reach the circuit pattern surface of the metal plate. In addition, since the buffer porous layer is disposed between the metal plates, even if the thickness of the metal layer and the ceramic substrate and the flatness of the pressure plate vary, the pressure between the metal layer and the ceramic substrate can be made uniform. can do. Therefore, it is possible to obtain a power module substrate in which the metal plate and the ceramic substrate are securely bonded to each other, and adhesion of the brazing material to the circuit surface is prevented.
このパワーモジュール用基板の製造方法において、前記金属積層工程において、前記緩衝性多孔質層と前記第1金属板との間または前記緩衝性多孔質層と前記第2金属板との間の他方に、さらに第3ろう材層を配置することが好ましい。
この場合、金属層とセラミックス基板とを接合するろう材の余剰分が少なくても、各層間を確実にろう付けすることができる。
In this method of manufacturing a power module substrate, in the metal lamination step, between the buffer porous layer and the first metal plate or between the buffer porous layer and the second metal plate. Further, it is preferable to dispose a third brazing material layer.
In this case, even if there is little surplus of the brazing material which joins a metal layer and a ceramic substrate, each layer can be brazed reliably.
本発明のパワーモジュール用基板およびその製造方法によれば、金属板とセラミックス基板とが確実に接合され、回路面へのろう材の付着が防止されたパワーモジュール用基板を得ることができる。 According to the power module substrate and the method of manufacturing the same of the present invention, it is possible to obtain a power module substrate in which the metal plate and the ceramic substrate are securely bonded and the brazing material is prevented from adhering to the circuit surface.
以下、本発明の一実施形態について、図面を参照しながら説明する。
図1に、本発明に係るパワーモジュール用基板が用いられるパワーモジュール10を示す。パワーモジュール10は、表面に回路パターンPが形成されたパワーモジュール用基板20と、このパワーモジュール用基板20の表面に搭載された半導体チップ等の電子部品11と、パワーモジュール用基板20の裏面に接合される冷却器13とから構成される。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a
電子部品11は、Sn−Ag−Cu系、Zn−Al系若しくはPb−Sn系等のはんだ材12によってパワーモジュール用基板20の回路パターンP上に接合され、回路端子部に対してアルミニウムからなるボンディングワイヤ(図示略)により接続されている。なお、回路パターンPの表面には、ニッケルめっき等のめっき被膜14が形成されている。
The electronic component 11 is bonded onto the circuit pattern P of the
冷却器13は、アルミニウム合金の押し出し成形によって形成され、その長さ方向に沿って冷却水を流通させるための多数の流路13aが形成されている。この冷却器13とパワーモジュール用基板20との間は、ろう付け、はんだ付け、ボルト等によって接合される。
The
このように、パワーモジュール用基板20に対して、冷却器13の接合、電子部品11のはんだ付け、ワイヤボンディング等を行うことにより、パワーモジュール10が製造される。
In this way, the
次に、パワーモジュール用基板20の製造方法について説明する。パワーモジュール用基板20は、金属層24となる金属積層体30とセラミックス基板22とを積層し(金属積層工程)、これらを高温状態で加熱して金属層24とセラミックス基板22とを接合する(接合工程)ことにより製造される。
ここで、セラミックス基板22は、本実施形態ではAlN(窒化アルミニウム)を母材として形成されている。なお、このセラミックス基板22は、例えばAlN、Si3N4(窒化珪素)等の窒化物系セラミックス、若しくはAl2O3(アルミナ)等の酸化物系セラミックスから形成されていてもよい。
Next, a method for manufacturing the
Here, in this embodiment, the
まず、セラミックス基板22上に配置する金属積層体30を形成する(金属積層工程)。
金属積層体30は、図2に示すように、第1金属板31および第2金属板32と、これら金属板31,32間に配置された緩衝性多孔質層33と、この緩衝性多孔質層33と第1金属板31との間に配置された第1ろう材層34と、第2金属板32の外面に配置された第2ろう材層35と、緩衝性多孔質層33と第2金属板32との間に配置された第3ろう材層36とを備える。
なお、セラミックス基板22の表面に接合される回路層用の金属積層体30は、パワーモジュール10の回路パターンPの形状に形成されており、セラミックス基板22の裏面に接合される放熱層用の金属積層体30も、必要な大きさ、形状に形成されているが、ここでは詳細な形状の図示は省略する。
First, the metal laminated
As shown in FIG. 2, the
The circuit
第1金属板31、第2金属板32および緩衝性多孔質層33は、本実施形態ではAlにより形成されているが、例えばアルミニウム合金から形成されていてもよい。緩衝性多孔質層33は、Al粉末を焼結して製造された焼結シート材である。
各ろう材層34,35,36に用いられるろう材は、本実施形態ではAl−Si系合金であるが、たとえばAl−Ge系、Al−Cu系、Al−Mg系またはAl−Mn系等の合金であってもよい。
The
The brazing material used for each
次に、図2に示すように、第2ろう材層35をセラミックス基板22に接触させるように金属積層体30とセラミックス基板22とを積層し、これらを厚さ方向に加圧しながら加熱して、セラミックス基板22に金属層24を接合する(接合工程)。
この接合工程においては、セラミックス基板22の両面に金属積層体30を配置した積層体が、面方向に複数個並べられ、一対の加圧板40間に配置される。加圧板40はカーボンからなり、ばね等の手段によって互いに近接する方向に付勢されている。
Next, as shown in FIG. 2, the
In this joining step, a plurality of laminates in which the
金属積層体30は、加圧板40間で厚さ方向に加圧されることにより、緩衝性多孔質層33が変形可能となっている。緩衝性多孔質層33の変形によって、金属積層体30、セラミックス基板22の厚さ、加圧板40の平面度等のばらつきが吸収されるので、金属積層体30に対して加えられる圧力は均一となる。
When the
第1金属板31および第2金属板32間の第1ろう材層34および第3ろう材層36は、加圧板40間で加圧および加熱されることにより溶融し、緩衝性多孔質層33と第1金属板31および緩衝性多孔質層33と第2金属板32をろう付けする。第1ろう材層34および第3ろう材層36は、このろう付けに十分な量が用いられている。このため、第1ろう材層34および第3ろう材層36の余剰ろう材が緩衝性多孔質層33に毛管現象によって吸収され、図3に示すように、緩衝性多孔質層33の両面にAlの中実層33aが形成される。
The first
さらに、セラミックス基板22に接触している第2ろう材層35は、溶融してセラミックス基板22と第2金属板32とをろう付けする。第2ろう材層35は、このろう付けに十分な量が用いられているので、余剰ろう材35aがセラミックス基板22と第2金属板32との間から押し出される。このとき、セラミックス基板22に比較して、第2金属板32の方が溶融状態のろう材に対するぬれ性が高いため、余剰ろう材35aはその量が十分に多い場合には第2金属板32の端面に沿って流れて緩衝性多孔質層33に到達し、毛管現象によってここに吸収される。
Further, the second
このとき、緩衝性多孔質層33の変形によって、金属積層体30には均一な圧力が加えられる。したがって、溶融状態の各余剰ろう材は、各金属板31,32、緩衝性多孔質層33およびセラミックス基板22間の特定の部分に集中することなく、均一に流出する。したがって、緩衝性多孔質層33で吸収しきれない余剰ろう材が第1金属板31の表面にしみ出すことがない。
At this time, a uniform pressure is applied to the
以上のように、金属積層工程および接合工程を行うことにより、図4に示すパワーモジュール用基板20が製造される。このパワーモジュール用基板20においては、金属層24は2枚の金属板31,32と、これら金属板31,32間に接合された緩衝性多孔質層33とを備えている。緩衝性多孔質層33の表面および端面近傍には、金属層30内の各層の接合に用いられたろう材の余剰分が吸収保持されており、これにより中実層33aが形成されている。なお、余剰ろう材の量が少ない場合、緩衝性多孔質層33の中心部には、ろう材を吸収保持していない多孔質部33bが形成される。
As described above, the
余剰ろう材を回路パターンPの表面にしみ出させないためには、余剰ろう材の量に対して緩衝性多孔質層33の吸収保持能力が十分であることが必要である。また、多孔質部33bがあると、パワーモジュール用基板20の耐衝撃性を向上できる。したがって、各ろう材層34,35,36におけるろう材の量は、緩衝性多孔質層33の吸収保持能力に応じて、余剰分が確実に緩衝性多孔質層33に吸収され、パワーモジュール用基板20に求められる性能に応じて、適宜設定される。
In order to prevent the surplus brazing material from oozing out on the surface of the circuit pattern P, it is necessary that the absorption holding capacity of the buffer
以上説明したように、本発明によれば、余剰ろう材の吸収および圧力に応じた変形が可能な緩衝性多孔質層33が金属層24に含まれているので、ろう付け時に金属積層体30に加えられる圧力が面方向に均一になり、余剰ろう材が局部的に大量に生じることを防止できるとともに、余剰ろう材を緩衝性多孔質層33(すなわち金属層24)に保持させることができる。したがって、漏出した余剰ろう材を緩衝性多孔質層33全体に効率よく吸収させ、回路パターンPの回路面へのろう材の付着を防止することができる。また、金属層24に与えられる厚さ方向の圧力を面方向に均一にできるので、複数のパワーモジュール用基板20を面方向に並べてろう付けを行うことができる。したがって、加圧板40を含む接合装置を厚さ方向に大型化せずに、パワーモジュール用基板20を効率よく量産することができる。
As described above, according to the present invention, the
なお、本発明は前記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。たとえば、前記実施形態では、緩衝性多孔質層を焼結シート材としたが、たとえば粉末焼結材、線材を編んだメッシュ材、不織布等、接合圧力に対する変形と溶融ろう材の吸収保持が可能な材料であればよい。 In addition, this invention is not limited to the thing of the structure of the said embodiment, In a detailed structure, it is possible to add a various change in the range which does not deviate from the meaning of this invention. For example, in the above embodiment, the buffer porous layer is made of a sintered sheet material. However, for example, a powder sintered material, a mesh material knitted with a wire material, a non-woven fabric, etc. can be deformed with respect to the joining pressure and absorbed and held in the molten brazing material Any material can be used.
10 パワーモジュール
11 電子部品
12 はんだ材
13 冷却器
13a 流路
14 めっき被膜
20 パワーモジュール用基板
22 セラミックス基板
24 金属層
30 金属積層体
31 第1金属板
32 第2金属板
33 緩衝性多孔質層
33a 中実層
34 第1ろう材層
35 第2ろう材層
35a 余剰ろう材
36 第3ろう材層
40 加圧板
P 回路パターン
DESCRIPTION OF
Claims (3)
前記金属層は、2枚の金属板と、この金属板の同質材からなり前記金属板間に接合された緩衝性多孔質層とを備え、
前記緩衝性多孔質層の表面および端面近傍には、前記ろう材の余剰分が吸収保持されていることを特徴とするパワーモジュール用基板。 A ceramic substrate and a metal layer made of Al brazed to the ceramic substrate with a brazing material made of an Al-Si alloy to form a circuit pattern;
The metal layer includes two metal plates and a buffer porous layer made of a homogeneous material of the metal plates and bonded between the metal plates,
The power module substrate, wherein a surplus of the brazing material is absorbed and held near the surface and end face of the buffer porous layer.
第1金属板および第2金属板と、これら金属板の同質材からなり前記金属板間に挟まれた緩衝性多孔質層と、この緩衝性多孔質層と前記第1金属板との間または前記緩衝性多孔質層と前記第2金属板との間の少なくともいずれか一方に配置された第1ろう材層と、前記第2金属板の外面に配置された第2ろう材層とを有する金属積層体を形成する金属積層工程と、
前記第2ろう材層を前記セラミックス基板に接触させるように前記セラミックス基板と前記金属層積層体とを積層し、これらを厚さ方向に加圧しながら加熱することにより、前記金属積層体の前記各金属板と前記緩衝性多孔質層とを接合するとともに、前記第2金属板と前記セラミックス基板とを接合して、前記セラミックス基板に前記金属層を接合する接合工程とを有することを特徴とするパワーモジュール用基板の製造方法。 A method for manufacturing a power module substrate according to claim 1,
A first metal plate and a second metal plate, a buffer porous layer made of the same material of these metal plates and sandwiched between the metal plates, and between the buffer porous layer and the first metal plate or A first brazing filler metal layer disposed on at least one of the buffer porous layer and the second metal plate; and a second brazing filler metal layer disposed on the outer surface of the second metal plate. A metal lamination step of forming a metal laminate,
By laminating the ceramic substrate and the metal layer laminate so that the second brazing material layer is in contact with the ceramic substrate, and heating them while pressurizing them in the thickness direction, each of the metal laminates A bonding step of bonding the metal plate and the buffering porous layer, bonding the second metal plate and the ceramic substrate, and bonding the metal layer to the ceramic substrate. A method for manufacturing a power module substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325564A JP5532601B2 (en) | 2008-12-22 | 2008-12-22 | Power module substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325564A JP5532601B2 (en) | 2008-12-22 | 2008-12-22 | Power module substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147398A JP2010147398A (en) | 2010-07-01 |
JP5532601B2 true JP5532601B2 (en) | 2014-06-25 |
Family
ID=42567479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008325564A Active JP5532601B2 (en) | 2008-12-22 | 2008-12-22 | Power module substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5532601B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5589637B2 (en) * | 2010-07-21 | 2014-09-17 | 三菱マテリアル株式会社 | Power module substrate and manufacturing method thereof |
KR101156810B1 (en) | 2010-11-15 | 2012-06-18 | 삼성전기주식회사 | Manufacturing Method of Multilayered Board |
KR101878492B1 (en) * | 2011-02-01 | 2018-07-13 | 미쓰비시 마테리알 가부시키가이샤 | Method for producing substrate for power module, substrate for power module, substrate for power module with heat sink, and power module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62148124A (en) * | 1985-12-23 | 1987-07-02 | Sumitomo Cement Co Ltd | Metal-ceramics bonding member |
JPH04365361A (en) * | 1991-06-13 | 1992-12-17 | Toshiba Corp | Heat conductive substrate |
JP3180621B2 (en) * | 1995-06-09 | 2001-06-25 | 三菱マテリアル株式会社 | Power module substrate |
JP3795354B2 (en) * | 2001-07-19 | 2006-07-12 | 同和鉱業株式会社 | Method for producing metal / ceramic bonding substrate |
JP4702294B2 (en) * | 2007-01-23 | 2011-06-15 | 三菱マテリアル株式会社 | Power module substrate manufacturing method, power module substrate, and power module |
-
2008
- 2008-12-22 JP JP2008325564A patent/JP5532601B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010147398A (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI727146B (en) | Substrate for power module with heat sink attached | |
JP5892281B2 (en) | Power module substrate with heat sink and power module | |
TWI702693B (en) | Substrate for power module with cooler and manufacturing method thereof | |
KR102224535B1 (en) | Method for manufacturing power-module substrate | |
KR102220852B1 (en) | Method for manufacturing bonded body and method for manufacturing power-module substrate | |
JP5077102B2 (en) | Power module substrate and manufacturing method thereof | |
JP5957862B2 (en) | Power module substrate | |
JP2011210822A (en) | Cooling device | |
JP2012099794A5 (en) | Power semiconductor module and manufacturing method thereof | |
JP6201827B2 (en) | Manufacturing method of power module substrate with heat sink | |
KR102542686B1 (en) | Manufacturing method of a light emitting module with a cooler and a light emitting module with a cooler | |
TWI750332B (en) | Substrate for power module with heat sink attached | |
JP2010098057A (en) | Substrate for power module with heat sink, power module with heat sink and substrate for power module with buffer layer | |
JP5884291B2 (en) | Power module board unit with heat sink | |
JP5532601B2 (en) | Power module substrate and manufacturing method thereof | |
JP5141566B2 (en) | Insulated circuit board manufacturing method, insulated circuit board, and power module substrate | |
JP6028497B2 (en) | Power module substrate and manufacturing method thereof | |
JP5251772B2 (en) | Power module substrate manufacturing method and manufacturing intermediate | |
JP5914968B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
JP6904094B2 (en) | Manufacturing method of insulated circuit board | |
JP2007273661A (en) | Semiconductor device | |
JP5146296B2 (en) | Power module substrate manufacturing method | |
JP5552803B2 (en) | Power module substrate manufacturing method | |
JP5045613B2 (en) | Power module substrate and manufacturing method thereof | |
JP5056811B2 (en) | Power module substrate manufacturing method, manufacturing apparatus, and manufacturing intermediate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5532601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |