[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5594215B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5594215B2
JP5594215B2 JP2011079149A JP2011079149A JP5594215B2 JP 5594215 B2 JP5594215 B2 JP 5594215B2 JP 2011079149 A JP2011079149 A JP 2011079149A JP 2011079149 A JP2011079149 A JP 2011079149A JP 5594215 B2 JP5594215 B2 JP 5594215B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
insulating resin
forming
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011079149A
Other languages
English (en)
Other versions
JP2012216576A (ja
Inventor
明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Priority to JP2011079149A priority Critical patent/JP5594215B2/ja
Publication of JP2012216576A publication Critical patent/JP2012216576A/ja
Application granted granted Critical
Publication of JP5594215B2 publication Critical patent/JP5594215B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、小型、薄型で、反りがなく、放熱性に優れる半導体装置及びその製造方法に関する。
パワー半導体モジュールは、家電製品、産業用機器、自動車・電鉄用機器等の種々の製品において電力を制御するために用いられる半導体装置である。
従来、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)、FWD(Free Wheel Diode)等のパワー半導体素子の複数個を同一のパッケージに収納してなるパワー半導体モジュールにおいては、樹脂ケースを用いるパッケージ構造が主に採用されていた(特許文献1参照)。
従来のパワー半導体モジュールの模式図を図6に示す。
図6において、セラミックス基板の表面に銅パターンを接合してなるDBC(Direct Bonded Copper)絶縁基板60の一方の面上に、パワー半導体素子61がハンダ(図示を省略)で接合されている。パワー半導体素子61と外部導出端子62は、ボンディングワイヤ63又は銅パターンで接続されている。DBC絶縁基板60のもう一方の面は、銅パターン(図示を省略)で放熱ベース64に接合されている。DBC絶縁基板60やパワー半導体素子61などは、樹脂ケース65に収納され、必要に応じて内部に樹脂等(図示を省略)が充填され、樹脂製の蓋66で覆われる。
パワー半導体モジュールには大電流通電性、高放熱特性、耐熱性等の特性が求められ、これまでにも様々な検討が行われてきているが、近年、パワー半導体モジュールに対する要求性能は更に高まってきている。例えば、ハイブリッド自動車、太陽光発電システム、産業用モーター回路システム等に使用されるパワー半導体モジュールに関しては、高出力化が求められている。また、自動車のように部品の設置スペースに制約がある製品に使用されるパワー半導体モジュールに関しては、小型化、薄型化が求められている。
パワー半導体モジュールの高出力化、小型化、薄型化を図るためには、半導体チップから発生する熱の対策がこれまで以上に重要となり、パワー半導体モジュールの耐熱性や放熱特性をさらに高める必要がある。
パワー半導体モジュールの耐熱性を高める方法としては、半導体チップの材料である半導体基板として、Si(シリコン)基板に代えて、より耐熱性に優れ、高温作動が可能であるSiC(シリコンカーバイド)基板やGaN(ガリウムナイトライド)基板を用いる方法が注目されてきている。これらの半導体基板の特性を生かすためには、パワー半導体チップを封止する樹脂材料は耐熱性に優れることが好ましい。
しかしながら、従来封止材として広く使用されているシリコンゲル封止材は耐熱性が低く、酸素存在下、200℃付近で分解するおそれがあった。また、無機フィラーを添加した高耐熱性エポキシ樹脂が耐熱性に優れる樹脂として知られているが、無機フィラーを添加して用いると、樹脂溶融粘度が高くなるため樹脂流動性が低下し、ボイド、配線断絶等を発生させるおそれがあった。
また近年においては、パワー半導体モジュールの放熱特性の向上や小型化、薄型化を図る方策として、新たな構造の半導体モジュールが提案されている。
例えば、特許文献2には、パワー半導体素子(以下、「半導体チップ」という。)の上下に、裏面金属層を有する絶縁基板をそれぞれ有し、さらに、それぞれの絶縁基板の裏面には放熱板、ヒートシンク及びヒートパイプ等の放熱構造体を有するパワー半導体モジュールが開示されている。この構造を有するパワー半導体モジュールにおいては、上下から半導体チップを冷却することができる。このように上下から半導体チップを冷却することで、パワー半導体モジュールの放熱特性の向上が期待される。
しかしながら、従来の半導体チップは、主に片面のみから放熱するように設計されていたため、従来の半導体チップをそのまま両面放熱構造を有するパワー半導体モジュールに使用することはできなかった。
また、パワー半導体モジュールのさらなる高性能化のためには、半導体チップは、耐熱性に優れ、小型、薄型であることが好ましい。
しかしながら、半導体チップやこれを含む半導体装置を薄くすると、高温になると反りが生じ、半導体チップ等が破損し易いという問題があった。
半導体チップの反りを防ぐ方策として、例えば、特許文献3には、半導体チップの表面上にポリイミド等からなる絶縁性厚膜を形成することで半導体チップの反りを抑制するという方法が開示されている。
しかしながら、この半導体チップは片面から放熱する構造を有するものであり、上記の両面放熱構造を有するパワー半導体モジュールに使用することはできなかった。
また、半導体チップやこれを含む半導体装置の反りはその製造工程においても問題になってきている。すなわち、ダイシングや基板等の薄化加工等の工程において半導体基板に反りが生じると、破損や不良品が発生しやすくなる。
したがって、半導体基板の反りを抑制しながら薄型半導体装置を製造できる方法が求められていた。
特開平8−213547号公報 特開2008−124430号公報 特開2003−273357号公報
本発明は、上述した実情に鑑みてなされたものであって、小型、薄型で、反りがなく、放熱性に優れる半導体装置と、この半導体装置を半導体基板の反りを抑制しながら製造することができる半導体装置の製造方法を提供することを目的とする。
本発明者は、上記課題を解決すべく鋭意研究した結果、半導体チップの表面側に形成された表面第1電極と、前記半導体チップの裏面側に形成された裏面電極とを有し、前記半導体チップを構成する半導体基板の厚さが200μm以下である半導体装置であって、前記半導体チップの表面上の全面に形成された、熱膨脹率が2〜21ppm/℃である絶縁樹脂層と、前記絶縁樹脂層表面上の内周部に形成された表面第2電極と、前記絶縁樹脂層表面上の少なくとも外周部に、前記表面第2電極を取り囲むように形成されたガード電極と、及び前記絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の貫通ビアと、を有することを特徴とする半導体装置は、小型、薄型で、反りがなく、放熱性に優れることを見出し、本発明を完成するに至った。
かくして本発明の第1によれば、下記(1)〜(7)の半導体装置が提供される。
(1)半導体チップの表面側に形成された表面第1電極と、前記半導体チップの裏面側に形成された裏面電極とを有し、前記半導体チップを構成する半導体基板の厚さが200μm以下である半導体装置であって、前記半導体チップの表面上の全面に形成された、熱膨脹率が2〜21ppm/℃である絶縁樹脂層と、前記絶縁樹脂層表面上の内周部に形成された表面第2電極と、前記絶縁樹脂層表面上の少なくとも外周部に、前記表面第2電極を取り囲むように形成されたガード電極と、及び前記絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の貫通ビアと、を有することを特徴とする半導体装置。
(2)前記表面第1電極と前記表面第2電極とが、前記貫通ビアにより接合されていることを特徴とする(1)に記載の半導体装置。
(3)前記ガード電極と前記表面第2電極の面積の合計が、前記裏面電極の面積に対して50%以上100%未満である、(1)又は(2)に記載の半導体装置。
(4)前記貫通ビアの設置面積の合計が、前記表面第1電極の面積に対して25〜50%である、(1)〜(3)のいずれかに記載の半導体装置。
(5)前記絶縁樹脂層が、ポリイミド樹脂、ポリベンズイミダゾール樹脂及びポリベンズオキサゾール樹脂からなる群から選ばれる一種又は二種以上の絶縁性樹脂から構成されている、(1)〜(4)のいずれかに記載の半導体装置。
(6)前記絶縁樹脂層が、感光性ポリイミド前駆体を用いて形成されたポリイミド樹脂から構成されている、(1)〜(5)のいずれかに記載の半導体装置
(7)前記貫通ビアが、めっき法又は金属ポスト材を用いる金属接合法により形成されたものである、(1)〜(6)のいずれかに記載の半導体装置。
本発明の第2によれば、下記(8)〜(15)の半導体装置の製造方法が提供される。
(8)以下の工程1〜6を有することを特徴とする半導体装置の製造方法。
(工程1)表面第1電極が形成された半導体基板の前記表面第1電極上に、1又は2以上の貫通ビア形成用金属ポストを形成する工程
(工程2)工程1の後、前記貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に、熱膨脹率が2〜21ppm/℃の絶縁樹脂層を形成する絶縁樹脂層形成用樹脂を塗布し、300〜450℃で加熱して絶縁樹脂層を形成する工程
(工程3)工程2の後、前記絶縁樹脂層表面を薄化処理して、絶縁樹脂層を平坦化し、貫通ビア形成用金属ポストの上面を露出させる工程
(工程4)工程3の後、前記絶縁樹脂層上に、表面第2電極及びガード電極を形成する工程
(工程5)前記半導体基板の裏面の薄板化処理により、半導体基板の厚みを200μm以下にする工程
(工程6)工程5の後、前記半導体基板の裏面に裏面電極を形成する工程
(9)工程1〜6の後に、前記半導体基板をダイシングにより個片化する工程を有する(8)に記載の半導体装置の製造方法。
(10)前記工程1が、以下の工程1a〜1dをこの順で有する工程である、(8)又は(9)に記載の半導体装置の製造方法。
(工程1a)表面第1電極が形成された半導体基板の表面にめっきレジスト膜を成膜する工程
(工程1b)前記表面第1電極の所定部が露出するように、めっきレジスト膜に開口部を設ける工程
(工程1c)前記開口部に金属を充填し、貫通ビア形成用金属ポストを形成する工程
(工程1d)めっきレジスト膜を除去する工程
(11)前記工程1が、表面第1電極が形成された半導体基板の前記表面第1電極上に、貫通ビア形成用金属ポストを金属接合法により形成する工程である、(8)又は(9)に記載の半導体装置の製造方法。
(12)前記工程2が、以下の工程2aである、(8)〜(11)のいずれかに記載の半導体装置の製造方法。
(工程2a)前記絶縁樹脂層形成用樹脂として感光性ポリイミド樹脂組成物を用いて成膜し、次いで、ダイシングラインが露出するように、得られた感光性ポリイミド前駆体膜に開口部を設けた後、300〜450℃で加熱して絶縁樹脂層を形成する工程
(13)前記工程4が、以下の工程4a及び4bを有するものである、(8)〜(12)のいずれかに記載の半導体装置の製造方法。
(工程4a)前記工程3の後、前記絶縁樹脂層上の全面に金属膜を形成する工程
(工程4b)前記工程4aの後、エッチング処理前に対して少なくとも50%以上の面積を有するように金属膜のエッチング処理を行い、表面第2電極及びガード電極を形成する工程
(14)工程4の後に工程5を行う、(8)〜(13)のいずれかに記載の半導体装置の製造方法。
(15)工程4aの後に工程5、6を行い、次いで工程4bを行う、(13)に記載の半導体装置の製造方法。
本発明の半導体装置は、半導体チップが絶縁性及び耐熱性に優れる絶縁性樹脂で封止されてなる。したがって、本発明の半導体装置は水分等から半導体チップが保護され、素子劣化が生じにくい。
また、本発明の半導体装置は、半導体基板と封止樹脂の熱膨張率を制御することができ、半導体装置の製造時や使用時において、封止界面の熱応力差による界面応力を低減でき、半導体装置製造歩留まり、製品信頼性が大幅に向上する。
さらに、本発明の半導体装置は、裏面電極と表面第2電極を有するものであり、薄型構造と両面放熱構造が達成される。また、これらの電極の面積比を調整することで半導体装置の反りが抑制される。
本発明の製造方法によれば、小型、薄型で、反りがなく、放熱性に優れる半導体装置を、半導体基板の反りを抑制しながら効率よく製造することができる。
第1の実施形態である半導体装置1Aの模式図である。 第2の実施形態である半導体装置1Bの模式図である。 半導体装置の製造工程図である。 半導体装置の製造工程図である。 半導体装置の製造工程図である。 従来のパワー半導体モジュールの模式図である。
以下、本発明を、1)半導体装置、及び、2)半導体装置の製造方法に項分けして説明する。
1)半導体装置
本発明の半導体装置は、半導体チップの表面側に形成された表面第1電極と、前記半導体チップの裏面側に形成された裏面電極とを有し、前記半導体チップを構成する半導体基板の厚さが200μm以下である半導体装置であって、前記半導体チップの表面上の全面に形成された、熱膨脹率が2〜21ppm/℃である絶縁樹脂層と、前記絶縁樹脂層表面上の内周部に形成された表面第2電極と、前記絶縁樹脂層表面上の少なくとも外周部に、前記表面第2電極を取り囲むように形成されたガード電極と、及び前記絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の貫通ビアと、を有することを特徴とする。
以下本発明の半導体装置について、図面を参照しながら詳細に説明する。
本発明の半導体装置の一例を図1に示す。図1中、(a)は、半導体装置1Aを上から見た図であり、(b)は、(a)におけるX−Yの断面を横から見た図である。
半導体装置1AはIGBTであり、表面第1電極3(エミッタ電極)と表面第1電極4(ゲート電極)が半導体基板2の表面に形成され、裏面電極9(コレクタ電極)が半導体基板2の裏面に形成された構造の半導体チップを有する。
また、半導体チップの表面は絶縁樹脂層10で封止されており、該絶縁樹脂層10を貫通して貫通ビア7が形成されている。さらに、表面第2電極5(第2エミッタ電極)、表面第2電極6(第2ゲート電極)及びガード電極8が絶縁樹脂層10の表面に形成されている。
半導体装置1Aにおいて、半導体基板2としては、Si(シリコン)基板、SiC(シリコンカーバイド)基板、GaN(ガリウムナイトライド)基板等が挙げられ、耐熱性の観点からは、SiC(シリコンカーバイド)基板、GaN(ガリウムナイトライド)基板が好ましい。半導体基板2の厚さは200μm以下、好ましくは30〜200μmである。200μm以下であることで、薄型の半導体装置が得られる。
半導体装置1Aにおいて、半導体チップの表面部は絶縁樹脂層10により封止されている。
絶縁樹脂層10は、熱膨張率が2〜21ppm/℃の樹脂層を形成することができる絶縁性樹脂から構成されている。
絶縁樹脂層10の熱膨張率を、半導体チップを構成する基板や金属等の熱膨張率と近い値にすることで、本発明の半導体装置を放熱基板等に金属接合する際に、半導体装置の反りを抑制することができる。また、半導体装置の使用時に半導体チップが発熱しても、半導体チップと絶縁樹脂層10間の熱応力差が低減され、接合面、封止面での剥離等の問題が解消される。
特に、絶縁樹脂層10は半導体チップの表面部を封止することから、絶縁樹脂層10の熱膨張率は、半導体チップを構成する半導体基板10の熱膨張率に近い値であることが好ましい。例えば、半導体基板としてSiC基板を用いる場合は、絶縁樹脂層10は、熱膨脹率が2〜8ppm/℃の樹脂層を形成する絶縁性樹脂から構成されることが好ましく、4〜6ppm/℃がより好ましい。
また、絶縁樹脂層10を構成する絶縁性樹脂の弾性率は2〜8GPaが好ましい。後述するように、絶縁樹脂層に対して、薄化処理が行われるが、このとき、弾性率が8Gpaを越えると樹脂が硬く脆くなり、切削時に表面荒れを起こすおそれがある。一方、弾性率が2Gpaを下回ると切削時に樹脂が伸びやすくなり、加工速度が低下するおそれや、綺麗な加工がしにくくなるおそれがある。
また、前記絶縁性樹脂層10を構成する絶縁性樹脂は、ガラス転移温度(Tg)が300℃以上であることが好ましい。絶縁性樹脂のガラス転移温度(Tg)が300℃以上であることで、耐熱性に優れる半導体装置が得られる。
絶縁樹脂層10を構成する絶縁性樹脂としては、例えば、ポリイミド樹脂、ポリベンズイミダゾール樹脂及びポリベンズオキサゾール樹脂等が挙げられる。これらの樹脂は一種単独で、あるいは二種以上を組み合わせて用いることができる。これらの中でも、電気的特性、機械的特性、及び耐熱性に優れ、さらに、目的の熱膨張率を有する絶縁樹脂層を容易に得ることができることから、ポリイミド樹脂が好ましい。
上記の熱膨張率を有するポリイミドを合成する方法としては、剛直構造の芳香族テトラカルボン酸又はその酸無水物と剛直構造芳香族ジアミンとを重縮合させることによってポリアミド酸を合成し、次いで熱イミド化、化学イミド化等の手法でポリイミド樹脂に変換する方法が挙げられる。
また、熱膨脹率の制御は、柔軟構造の芳香族テトラカルボン酸又はその酸無水物、柔軟構造の芳香族ジアミンを必要に応じで共重合することで達成できる。
ここで、「剛直構造」とは、運動性が低く、自身では湾曲できない、棒状の剛直鎖を形成していることを意味し、「柔軟構造」とは、前記剛直構造ではないことを意味する。
剛直構造の芳香族テトラカルボン酸等としては、例えば、ピロメリット酸二無水物、3,3’,4,4’−ベンゾフェノンテトラカルボン酸二無水物、ベンゼン−1,2,3,4−テトラカルボン酸二無水物、2,2’,3,3’−ベンゾフェノンテトラカルボン酸二無水物、2,3,3’,4’−ベンゾフェノンテトラカルボン酸二無水物、ナフタレン−2,3,6,7−テトラカルボン酸二無水物、ナフタレン−1,2,5,6−テトラカルボン酸二無水物、ナフタレン−1,2,4,5−テトラカルボン酸二無水物、ナフタレン−1,2,5,8−テトラカルボン酸二無水物、ナフタレン−1,2,6,7−テトラカルボン酸二無水物、4,8−ジメチル−1,2,3,5,6,7−ヘキサヒドロナフタレン−1,2,5,6−テトラカルボン酸二無水物、4,8−ジメチル−1,2,3,5,6,7−ヘキサヒドロナフタレン−2,3,6,7−テトラカルボン酸二無水物、2,6−ジクロロナフタレン−1,4,5,8−テトラカルボン酸二無水物、2,7−ジクロロナフタレン−1,4,5,8−テトラカルボン酸二無水物、2,3,6,7−テトラクロロナフタレン−1,4,5,8−テトラカルボン酸二無水物、1,4,5,8−テトラクロロナフタレン−2,3,6,7−テトラカルボン酸二無水物、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物、2,2’,3,3’−ビフェニルテトラカルボン酸二無水物、2,3,3’,4’−ジフェニルテトラカルボン酸二無水物、2,3”,4,4”−p−テルフェニルテトラカルボン酸二無水物、2,2”,3,3”−p−テルフェニルテトラカルボン酸二無水物、2,3,3”,4”−p−テルフェニルテトラカルボン酸二無水物、2,2−ビス(2,3−ジカルボキシフェニル)−プロパン二無水物、2,2−ビス(3,4−ジカルボキシフェニル)−プロパン二無水物、ビス(2,3−ジカルボキシフェニル)エーテル二無水物、ビス(3,4−ジカルボキシフェニル)エーテル二無水物、ビス(2,3−ジカルボキシフェニル)メタン二無水物、ビス(3,4−ジカルボキシフェニル)メタン二無水物、ビス(2,3−ジカルボキシフェニル)スルホン二無水物、ビス(3,4−ジカルボキシフェニル)スルホン二無水物、1,1−ビス(2,3−ジカルボキシフェニル)エタン二無水物、1,1−ビス(3,4−ジカルボキシフェニル)エタン二無水物、ペリレン−2,3,8,9−テトラカルボン酸二無水物、ペリレン−3,4,9,10−テトラカルボン酸二無水物、ペリレン−4,5,10,11−テトラカルボン酸二無水物、ペリレン−5,6,11,12−テトラカルボン酸二無水物、フェナンスレン−1,2,7,8−テトラカルボン酸二無水物、フェナンスレン−1,2,6,7−テトラカルボン酸二無水物、フェナンスレン−1,2,9,10−テトラカルボン酸二無水物等の芳香族テトラカルボン酸二無水物及びその水添加物;シクロペンタン−1,2,3,4−テトラカルボン酸二無水物、シクロブタンテトラカルボン酸二無水物、ビシクロ[2,2,2]オクタ−7−エン−2−エキソ,3−エキソ,5−エキソ,6−エキソテトラカルボン酸2,3:5,6−二無水物、ビシクロ[2,2,1]ヘプタン−2−エキソ,3−エキソ,5−エキソ,6−エキソテトラカルボン酸2,3:5,6−二無水物等の脂環式酸二無水物;ピラジン−2,3,5,6−テトラカルボン酸二無水物、ピロリジン−2,3,4,5−テトラカルボン酸二無水物、チオフェン−2,3,4,5−テトラカルボン酸二無水物等の複素環誘導体酸二無水物;これらに対応するテトラカルボン酸等が挙げられる。
これらの中でも、熱膨張率と残留応力が小さく、銅基板等との密着性に優れる膜をより簡便に得られることから、本発明においては、剛直構造の芳香族テトラカルボン酸等として、ピロメリット酸、ピロメリット酸二無水物(PMDA)、ビフェニルテトラカルボン酸、及びビフェニルテトラカルボン酸二無水物(s−BPDA)からなる群より選ばれる少なくとも1種を使用することが好ましい。
剛直構造の芳香族ジアミンとしては、例えば、4,4’−ジアミノベンズアニリド、4,4’−ジアミノ−2,2’−ジトリフルオロメチルビフェニル、2,2’−ジ(p−アミノフェニル)−5,5’−ビスベンゾオキサゾール、2,2’−ジ(p−アミノフェニル)−6,6’−ビスベンゾオキサゾール、2,2’−ジ(p−アミノフェニル)−5,5’−ビスベンズイミダゾール、3,6−(4−アミノフェニル)ピリダジン、4,4’−ジアミノベンズアニリド、p−フェニレンジアミン(PPDA)、4,4’−ジアミノビフェニル、m−フェニレンジアミン、1−イソプロピル−2,4−フェニレンジアミン、p−フェニレンジアミン、4,4’−ジアミノジフェニルスルフィド、3,3’−ジアミノジフェニルスルフィド、4,4’−ジアミノジフェニルスルホン、3,3’−ジアミノジフェニルスルホン、4,4’−ジアミノジフェニルエーテル、3,3’−ジアミノジフェニルエーテル、1,4−ビス(4−アミノフェノキシ)ベンゼン、ベンジジン、4,4”−ジアミノ−p−テルフェニル、3,3”−ジアミノ−p−テルフェニル、ビス(p−アミノシクロヘキシル)メテン、ビス(p−β−アミノ−t−ブチルフェニル)エーテル、ビス(p−β−メチル−δ−アミノペンチル)ベンゼン、p−ビス(2−メチル−4−アミノペンチル)ベンゼン、p−ビス(1,1−ジメチル−5−アミノペンチル)ベンゼン、1,5−ジアミノナフタレン、2,6−ジアミノナフタレン、2,4−ビス(β−アミノ−t−ブチル)トルエン、2,4−ジアミノトルエン、m−キシレン−2,5−ジアミン、p−キシレン−2,5−ジアミン、m−キシリレンジアミン、p−キシリレンジアミン等が挙げられる。
これらの中でも、2,2’−ジ(p−アミノフェニル)−5,5’−ビスベンゾオキサゾール(略称=NPN)、2,2’−ジ(p−アミノフェニル)−6,6’−ビスベンゾオキサゾール(略称=OPO)、2,2’−ジ(p−アミノフェニル)−5,5’−ビスベンズイミダゾール、3,6−(p−アミノフェニル)ピリダジン(略称=DAPPZ)、4,4’−ジアミノベンズアニリド(略称=DABA)が特に好ましい。
熱膨脹率を制御するために用いられる、柔軟構造の芳香族テトラカルボン酸又はその酸無水物としては、例えば、3,3’,4,4’−ベンゾフェノンテトラカルボン酸二無水物(BTDA)等の2つ以上の芳香族環が、カルボニル基(>C=O)や酸素原子(−O−)により結合した構造の芳香族テトラカルボン酸等が挙げられる。
柔軟構造ジアミンとしては、例えば、2,5−ビス(4−アミノベンゾイル)チオフェン)等の主鎖のヘテロ環に結合する置換基の結合位置がオルト位やメタ位となる構造を含有するジアミン;オキシジアニリン等の主鎖にエーテル構造を含有するジアミン;1,3−ジアミノプロピル−1,1,3,3−テトラメチルジシロキサン等の主鎖にシロキサン構造を有するジアミン等が挙げられる。そのほかの柔軟構造ジアミンの具体例としては、4,4’−ジアミノジフェニルプロパン、3,3’−ジアミノジフェニルプロパン、4,4’−ジアミノジフェニルエタン、3,3’−ジアミノジフェニルエタン、4,4’−ジアミノジフェニルメタン、及び3,3’−ジアミノジフェニルメタンなどが挙げられる。
次に、絶縁樹脂層を形成する際に用いられるポリイミド樹脂の製造方法の一例を示す。
1.シリコン基板と熱膨脹率を合わせたポリイミド樹脂の合成
反応器に、2,2’−ジ(p−アミノフェニル)−6,6’−ビスベンゾオキサゾール27.28g(0.0652モル)、1,3−ジアミノプロピル1,1,3,3−テトラメチルジシロキサン0.5g(0.002モル)、並びに溶剤として、N,N−ジメチルアセトアミド100g、及びN−メチル−2−ピロリドン100gを投入し、混合溶液とした。この溶液に、氷冷攪拌下、3,3’−4,4’−ビフェニルテトラカルボン酸二無水物20.6g(0.07モル)を粉体のまま加え、氷冷下で2時間攪拌したのち、さらに室温で2時間攪拌した。次いで、反応液に、5−アミノテトラゾール(0.0056モル)を加え、室温で24時間攪拌することによりポリアミド酸ワニスを得た。このワニスをシリコン基板上に塗工後、最終キュア温度400℃1時間で製膜した。得られた膜の熱膨脹率は4.5ppm/℃、ガラス転移温度(Tg)は400℃以上であった。この膜はシリコン基板と強い密着性を示すことから、半導体基板としてシリコン基板を用いる場合、この樹脂は絶縁樹脂層の形成用の樹脂として有用である。また、この膜は、SiC基板の熱膨脹率に近く、SiC基板への応用にも適している。基板密着性を確保する目的で適宜、基板をカップリング剤処理することは有効である。カップリング剤としては、一般的なシランカップリング剤、アルミカップリング剤、チタネート系カップリング剤などが使用できる。シランカップリング剤処理は簡便で効果的である。
2.銅と熱膨脹率を合わせたポリイミド樹脂の合成
反応器に、2,2’−ジ(p−アミノフェニル)−6,6’−ビスベンゾオキサゾール20.25g(0.048モル)、2,5−ビス(p−アミノベンゾイル)チオフェン6.06g(0.0188モル)、並びに溶剤として、N,N−ジメチルアセトアミド100g、及びN−メチル−2−ピロリドン100gを投入し、混合溶液とした。この溶液に、氷冷攪拌下、3,3’−4,4’−ビフェニルテトラカルボン酸二無水物20.6g(0.07モル)を粉体のまま加え、氷冷下で2時間攪拌したのち、さらに室温で2時間攪拌した。次いで、反応液に、5−アミノテトラゾール0.476g(0.0056モル)を加え、室温で24時間攪拌することによりポリアミド酸ワニスを得た。このワニスを銅基板上に塗工後、最終キュア温度350℃1時間で製膜した。得られた膜の熱膨脹率は14.7ppm/℃、ガラス転移温度(Tg)は350℃以上であった。この膜は銅基板と強い密着性を示すことから、表面第1電極や表面第2電極を銅で形成するときに、この樹脂は絶縁樹脂層の形成用の樹脂として有用である。
3.DBC基板と熱膨脹率を合わせたポリイミド樹脂の合成
反応器に、2,2’−ジ(p−アミノフェニル)−6,6’−ビスベンゾオキサゾール25.87g(0.0618モル)、2,5−ビス(p−アミノベンゾイル)チオフェン0.866g(0.0027モル)、並びに溶剤としてN,N−ジメチルアセトアミド100g、及びN−メチル−2−ピロリドン100gを投入し、混合溶液とした。この溶液に、氷冷攪拌下、ピロメリット酸二無水物15.3g(0.07モル)を粉体のまま加え、氷冷下で2時間攪拌したのち、さらに室温で2時間攪拌した。次いで、反応液に、5−アミノテトラゾール0.476(0.0056モル)を加え、室温で24時間攪拌することによりポリアミド酸ワニスを得た。このワニスを銅基板上に塗工後、最終キュア温度350℃1時間で製膜した。得られた膜の熱膨脹率は8.2ppm/℃、ガラス転移温度(Tg)は350℃以上であった。この膜はDBC基板の熱膨脹率と近い。また銅との強い密着性を示す。半導体素子の表面第1電極や表面第2電極を銅で形成し、この素子をDBC基板に金属接合する半導体素子の絶縁樹脂層の形成用の樹脂として有用である。
また、絶縁樹脂層10が、感光性ポリイミド前駆体を用いて形成されたポリイミド樹脂から構成されていてもよい。後述するように、感光性ポリイミド前駆体を用いることで、ダイシングラインや貫通ビアホールを容易に開口することができる。
このポリイミド樹脂としては、特開2004−285129号公報に記載された感光性ポリイミド前駆体を含有する感光性ポリイミド樹脂組成物(本明細書において、感光性ポリイミド前駆体を含有する樹脂組成物を、「感光性ポリイミド樹脂組成物」という。)を用いて形成されるもの等が挙げられる。
半導体装置1Aにおいて、裏面電極9は、図示を省略する銅貼り基板と金属接合されていてもよい。裏面電極9が銅貼り基板と金属接合された構造とすることで、半導体チップの裏面側からも放熱させることができる。
ここで「金属接合」とは、高温(通常300℃以上、好ましくは400℃以上)条件下においても接合部位の溶融破断が起きない耐熱金属接合をいう。金属接合の方法としては、ナノ金粒子、ナノ銀粒子、ナノ銅粒子等のナノ金属粒子により直接接合する方法、耐熱温度300℃以上の高耐熱ハンダにより接合する方法、高周波接合により金属同士を接合する方法等が挙げられる。
半導体装置1Aにおいて、表面第2電極5と表面第2電極6は、貫通ビア7を介して、それぞれ、表面第1電極3と表面第1電極4とに接続されている。
このように、貫通ビアを利用する構造を採用することで薄型化が達成される。また、表面第2電極5と表面第2電極6は放熱機能も兼ね備えることになる。
上述のように、裏面電極9が銅貼り基板と金属接合された構造とし、かつ、貫通ビアを利用する構造を採用して表面第2電極5と表面第2電極6に放熱機能をも付与することで(すなわち、裏面電極と表面第2電極とからなる両面放熱構造とする)、高い放熱性が達成された半導体装置を得ることができる。
貫通ビア7は、例えば、めっき法又は金属ポスト材を用いる金属接合法により形成することができる。貫通ビア7を形成する材料としては、銅、アルミニウム、タングステン、パラジウム、金等が挙げられる。
貫通ビア7の設置断面積の合計は、表面第1電極(エミッタ電極3とゲート電極4)の断面積の合計に対して、25〜50%が好ましく、25〜35%がより好ましい。貫通ビア7の設置断面積の合計が25%以上であることで、十分な導電性を得ることができる。加えて、表面第1電極表面で発生する熱を表面第2電極面に効率よく伝達することができ、デバイス表面の温度上昇による変換効率の低下や、熱応力発生による半導体チップの劣化を抑制することができる。一方、貫通ビア7の設置断面積の合計が50%以下であることで、貫通ビアの形成にかかるコストを抑えることができる。
半導体装置1Aにおいて、絶縁樹脂層10の表面には、表面第2電極5、6に加えて、ガード電極8が形成されている。ガード電極8は、絶縁樹脂層10表面上の少なくとも外周部に、表面第2電極5,6を取り囲むように形成されている。
このように、ガード電極8が、表面第2電極5,6を取り囲むように形成されているため、絶縁体の表面漏れ電流をより効率よく低減させることができる。
ガード電極8と表面第2電極5、6の面積の合計は、裏面電極9の面積に対して、50%以上100%未満が好ましく、65〜98%がより好ましい。
ガード電極と表面第2電極5、6の面積の合計が、裏面電極の面積に対して50%以上であることで、高温条件化における半導体装置の反りを抑制することができる。このため、半導体装置の使用時に半導体チップが発熱しても、半導体チップと絶縁樹脂層10間の熱応力差が低減され、接合面、封止面での剥離等の問題が解消される。
図1に示す半導体装置1Aのごとく、表面ゲート電極を絶縁樹脂層10表面上の少なくとも外周部に、表面第2電極5、6を取り囲むように形成することにより、表面第2電極5、6の面積を増加させることなく、表面第2電極5、6の面積及び表面ゲート電極8の面積の合計を増加させることができ、結果として、高温条件化における半導体装置の反りを抑制することができる。
半導体装置1Aとは、表面第2電極や貫通ビアの配置が異なる半導体装置の一例を図2に示す。
図2中、(a)は、半導体装置1Bを上から見た図であり、(b)は、(a)におけるX−Yの断面を横から見た図である。
半導体装置1Bは、2つの表面第2電極5(第2エミッタ電極)、1つの表面第2電極6(第2ゲート電極)及び1つのガード電極8を有している。図2に示す半導体装置1Bも、半導体チップの表面側に形成された表面第1電極と、前記半導体チップの裏面側に形成された裏面電極とを有し、前記半導体チップを構成する半導体基板の厚さが200μm以下である半導体装置である。そして、前記半導体チップの表面上の全面に形成された絶縁樹脂層の熱膨脹率は2〜21ppm/℃であって、前記絶縁樹脂層表面上の内周部に形成された表面第2電極と、前記絶縁樹脂層表面上の少なくとも外周部に、前記表面第2電極を取り囲むように形成されたガード電極と、及び前記絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の貫通ビアとを有している。
図2に示す半導体装置1Bも、小型、薄型で、反りがなく、放熱性に優れる半導体装置である。
本発明の半導体装置は、図1,2に示す半導体装置に限定されず、本発明の主旨を逸脱しない範囲で、半導体基板の種類、表面第1電極、裏面電極、絶縁樹脂層、表面第2電極、ガード電極、貫通ビアの形状や配置などを自由に変更することができる。
2)半導体装置の製造方法
本発明の半導体装置の製造方法は、以下の工程1〜6を有することを特徴とする。
(工程1)表面第1電極が形成された半導体基板の前記表面第1電極上に、1又は2以上の貫通ビア形成用金属ポストを形成する工程
(工程2)工程1の後、前記貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に、熱膨脹率が2〜21ppm/℃の絶縁樹脂層を形成する絶縁樹脂層形成用樹脂を塗布し、300〜450℃で加熱して絶縁樹脂層を形成する工程
(工程3)工程2の後、前記絶縁樹脂層表面を薄化処理して、絶縁樹脂層を平坦化し、貫通ビア形成用金属ポストの上面を露出させる工程
(工程4)工程3の後、前記絶縁樹脂層上に、表面第2電極及びガード電極を形成する工程
(工程5)半導体基板の裏面の薄板化処理により、半導体基板の厚みを200μm以下にする工程
(工程6)工程5の後、前記半導体基板の裏面に裏面電極を作成する工程
また、前記工程1〜6の後に半導体基板をダイシングにより個片化する工程を有していてもよい。
前記工程1における貫通ビア形成用金属ポストを形成する方法としては、例えば、めっき法や金属ポスト材を用いる金属接合法が挙げられる。
前記工程1の貫通ビア形成用金属ポストをめっき法によって形成する場合は、例えば、以下の工程1a〜1dをこの順で有する工程によって、前記金属ポストを形成することができる。
(工程1a)表面第1電極が形成された半導体基板の表面にめっきレジスト膜を成膜する工程
(工程1b)前記表面第1電極の所定部が露出するように、めっきレジスト膜に開口部を設ける工程
(工程1c)前記開口部に金属を充填し、貫通ビア形成用金属ポストを形成する工程
(工程1d)めっきレジスト膜を除去する工程
前記工程1の貫通ビア形成用金属ポストを金属接合法によって形成する場合は、例えば、表面第1電極が形成された半導体基板の前記表面第1電極上に、貫通ビア形成用金属ポストを金属接合により形成することによって、前記金属ポストを形成することができる。
前記工程2において用いる絶縁樹脂層形成用樹脂としては、先に半導体装置の項で列記したものと同様のものを使用することができる。
また、あらかじめダイシングラインを開口させる場合には、工程2に代えて以下の工程2aを行ってもよい。
(工程2a)前記絶縁樹脂層形成用樹脂として感光性ポリイミド樹脂組成物を用いて成膜し、次いで、ダイシングラインが露出するように、得られた膜に開口部を設けた後、300〜450℃で加熱して絶縁樹脂層を形成する工程
前記工程3における薄化処理としては、例えば、切削法や研磨法が挙げられ、これらを組み合わせてもよい。
工程4における表面第2電極及びガード電極を形成する方法としては、例えば、以下の工程4a及び4bを含む方法が挙げられる。
(工程4a)工程3の後、前記絶縁樹脂層上の全面に金属膜を形成する工程
(工程4b)工程4aの後、エッチング処理前に対して処理後の金属膜の面積が50%以上となるように、前記金属膜のエッチング処理を行い、表面第2電極及びガード電極を形成する工程
また、工程4a、4bに代えて、マスク蒸着法等を用いて、表面第2電極及びガード電極を形成してもよい。
工程4〜6の順番は、工程4の後に工程5、6を行ってもよく、工程4aの後に工程5、6を行い、次いで工程4bを行ってもよい。
以下、本発明の半導体装置の製造方法を、図面を参照しながらより具体的に説明する。
めっきレジスト膜を成膜して、めっき法により貫通ビアを形成する工程を有する半導体装置の製造方法を図3に示す。
図3中、図3(a)〜(e)が上記工程1(工程1a〜工程1d)、図3(f)が工程2、図3(g)が工程3、図3(h)が工程4、図3(i)が工程5、図3(j)が工程6のそれぞれを説明する図である。
なお、本発明の半導体装置の製造方法は、この工程に記載のものに限定されない。
工程1a:先ず、図3(a)に示すように、表面第1電極(図示を省略)を有する半導体素子12が形成されたシリコン基板11aを用意する。
次いで、図3(b)に示すように、表面第1電極(図示を省略)を有する半導体素子12が形成されたシリコン基板11a上にめっきレジスト13を成膜する。塗工膜厚はめっき厚みを考慮して決定できる。通常はめっき厚みが30〜60μm厚になるようにすると良い。また、めっきレジスト13を成膜する代わりに、めっき対応感光性シートを用いてもよい。
工程1b:図3(c)に示すように、めっきレジスト13をパターニングすることにより必要な部位に貫通ビアホール14aを開口する。このとき、表面第1電極上を開口することが好ましい。
工程1c:図3(d)に示すように、前記貫通ビアホール14a内をめっきにより金属を充填し、貫通ビア形成用金属ポスト14を形成する。めっきの方法は特に制限されないが、電解めっき法を用いることが好ましい。
工程1d:図3(e)に示すように、めっき終了後、常法によりめっきレジストを除去する。また、必要に応じて、前記貫通ビア形成用金属ポスト14の表面には、めっき法や蒸着法等によってニッケルやクロム等の保護金属膜を形成してもよく、蒸着法等によってSiO膜やSiN膜等の無機パッシベーション膜を形成してもよい。
なお、図3(a)〜(e)に示す工程の代わりに、金属ポスト材を表面第1電極に金属接合することで、同様の貫通ビア形成用金属ポスト14を形成してもよい。
工程2:図3(f)に示すように、基板11a上全体に貫通ビア形成用金属ポスト14が埋め込まれるように絶縁樹脂層形成用樹脂を塗布し、300〜450℃で加熱して絶縁樹脂層15を形成し、半導体素子12と前記金属ポスト14を封止する。
このとき、絶縁樹脂層15がポリイミド樹脂から構成される場合、熱イミド化(300〜450℃)のキュア温度でめっき充填物(貫通ビア形成用金属ポスト14)も同時にアニールされる。したがって、貫通ビア形成用金属ポスト14と表面第1電極との密着性向上、貫通ビアの強度向上、貫通ビアの電気伝導性向上、貫通ビアと絶縁樹脂層15との密着性向上等が達成される。
工程3:図3(g)に示すように、基板11aを台座(図示を省略)に固定して、絶縁樹脂層15の表面を薄化加工し、絶縁樹脂層15の厚みを均一にするとともに、貫通ビア形成用金属ポスト14の上面を露出させる。薄化加工の加工法については特に制限されない。例えば、切削法や研磨法が挙げられ、これらを組み合わせてもよい。
なかでも、切削法は加工速度に優れるため好ましい。切削法においては、公知の切削加工機(例えば、DiSCO社製、サーフェイスブレーナーDFS8920等)を用いることができる。
工程4:図3(h)に示すように、切削面に金属膜を形成し、パターン化することで表面第2電極16を形成する。金属膜の形成方法は特に制限されない。例えば、スパッタ蒸着法によって金属膜を形成することができる。パターン化の方法としては、上記のように金属膜をエッチング処理する方法(工程4a、4b)等が挙げられる。
工程5:図3(i)に示すように、金属膜面を固定して基板11aの裏面を切削、研磨して薄板化する。
工程6:図3(j)に示すように、薄板化された基板11bの裏面に裏面電極17を形成する。このとき、表面第2電極16と裏面電極17の金属膜は残留応力が均等になるように膜組成、膜厚を調整して製膜するのが好ましい。両面金属箔の残留応力を調整することで、基板11aを薄板化した後であっても、基板の反りを抑制することができる。
上記工程1〜6を終えた後、図3(k)に示すように、ダイシングにより半導体チップを個別化する。個別化しても薄板状基板11bに対して上限の残留応力が均等化しているので半導体チップの平坦化が維持されている。
図3に示す工程によれば、絶縁樹脂層15の熱膨張率の制御と、表面第2電極16の存在により、半導体基板を薄板化した後であっても、半導体基板の反りを抑制することができる。
感光性ポリイミド前駆体膜を利用して、ダイシングラインを開口する工程を有する半導体装置の製造方法を図4に示す。
図4中、図4(a)が工程1、図4(b)、(c)が工程2(工程2a)、図4(d)が工程3、図4(e)が工程4、図4(f)が工程5、図4(g)が工程6のそれぞれを説明する図である。
工程1:先ず、図4(a)に示すように、図3(a)〜(e)を用いて先に説明したものと同様の方法や、金属ポスト材を表面第1電極に金属接合する方法により、貫通ビア形成用金属ポスト14を形成する。
工程2a:図4(b)に示すように、基板11a上全体に貫通ビア形成用金属ポスト14が埋め込まれるように感光性ポリイミド樹脂組成物を塗布し、50〜100℃でプリベークして感光性ポリイミド前駆体膜18を形成する。
次いで、図4(c)に示すように、感光性ポリイミド前駆体膜18をパターニングすることにより、ダイシングラインを露出させるように開口する。その後300〜450℃で加熱して絶縁樹脂層15を形成し、半導体素子12と前記金属ポスト14を封止する。
工程3:図4(d)に示すように、絶縁樹脂層15の表面を薄化加工する。具体的には、先に図3(g)を用いて説明した方法を用いることができる。
工程4:図4(e)に示すように、表面第2電極16を形成する。具体的には、先に図3(h)を用いて説明した方法を用いることができる。
工程5:図4(f)に示すように、金属膜面を固定して基板11aの裏面を切削、研磨して薄板化する。
工程6:図4(g)に示すように、薄板化された基板11bの裏面に裏面電極17を形成する。
近年のダイシング工程においては、工程の簡略化や精度の観点からダイシングラインを開口することが求められることがある。
図4に記載される製造方法によれば、レジスト膜を用いることなく、容易にダイシングラインを開口することができる。
また、感光性ポリイミド前駆体膜は、貫通ビアホールを形成するために利用することもできる。なお、この場合、上記工程1〜3に代えて、先に絶縁樹脂層形成用樹脂(感光性ポリイミド樹脂組成物)を塗布し、次いで金属ポストを形成する工程を行うことになる。
この方法により、本発明の半導体装置を製造する方法を図5に示す。
図5中、図5(a)〜(d)が工程1〜3に代えて行う工程、図5(e)が工程4、図5(f)が工程5、図5(g)が工程6のそれぞれを説明する図である。
先ず、図5(a)に示すように、表面第1電極(図示せず)を有する半導体素子12が形成された基板11aを用意する。
次いで、図5(b)に示すように、基板11a上全体に感光性ポリイミド樹脂組成物を塗布し、50〜100℃でプリベークして感光性ポリイミド前駆体膜18を形成する。
その後、図5(c)に示すように、感光性ポリイミド前駆体膜18をパターニングすることにより必要な部位に貫通ビアホール14aを開口する。このとき、表面第1電極上を開口することが好ましい。
次に、図5(d)に示すように、300〜450℃で加熱して絶縁樹脂層15を形成し、前記貫通ビアホール14a内をめっきにより金属を充填し、貫通ビア形成用金属ポスト14を形成し、最後に、絶縁樹脂層15の表面を薄化加工により平坦化する。
工程4:図5(e)に示すように、表面第2電極16を形成する。具体的には、先に図3(h)を用いて説明した方法を利用することができる。
工程5:図5(f)に示すように、金属膜面を固定して基板11aの裏面を切削、研磨して薄板化する。
工程6:図5(g)に示すように、薄板化された基板11bの裏面に裏面電極17を形成する。
図5に記載される製造方法によれば、レジスト膜を成膜することなく、めっき法により貫通ビアを形成することができる。
1A・・・半導体装置1A
1B・・・半導体装置1B
2・・・半導体基板
3・・・表面第1電極(エミッタ電極)
4・・・表面第1電極(ゲート電極)
5・・・表面第2電極(第2エミッタ電極)
6・・・表面第2電極(第2ゲート電極)
7・・・貫通ポスト
8・・・ガード電極
9・・・裏面電極
10・・・絶縁樹脂層
11a・・・半導体基板
11b・・・薄板化半導体基板
12・・・半導体素子
13・・・めっきレジスト膜
14・・・貫通ビア形成用金属ポスト
14a・・・貫通ビアホール
15・・・絶縁樹脂層
16・・・表面第2電極
17・・・裏面電極
18・・・感光性ポリイミド前駆体膜
19・・・ダイシングライン開口部
60・・・DBC絶縁基板
61・・・パワー半導体素子
62・・・外部導出端子
63・・・ボンディングワイヤ
64・・・放熱ベース
65・・・樹脂ケース
66・・・樹脂製蓋

Claims (15)

  1. 半導体チップの表面側に形成された表面第1電極と、前記半導体チップの裏面側に形成された裏面電極とを有し、前記半導体チップを構成する半導体基板の厚さが200μm以下である半導体装置であって、
    前記半導体チップの表面上の全面に形成された、熱膨脹率が2〜21ppm/℃である絶縁樹脂層と、
    前記絶縁樹脂層表面上の内周部に形成された表面第2電極と、
    前記絶縁樹脂層表面上の少なくとも外周部に、前記表面第2電極を取り囲むように形成されたガード電極と、及び
    前記絶縁樹脂層内を貫通し、前記表面第1電極と前記表面第2電極とを接続する1又は2以上の貫通ビアと、
    を有することを特徴とする半導体装置。
  2. 前記表面第1電極と前記表面第2電極とが、前記貫通ビアにより接合されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記ガード電極と前記表面第2電極の面積の合計が、前記裏面電極の面積に対して50%以上100%未満である、請求項1又は2に記載の半導体装置。
  4. 前記貫通ビアの設置面積の合計が、前記表面第1電極の面積に対して25〜50%である、請求項1〜3のいずれかに記載の半導体装置。
  5. 前記絶縁樹脂層が、ポリイミド樹脂、ポリベンズイミダゾール樹脂及びポリベンズオキサゾール樹脂からなる群から選ばれる一種又は二種以上の絶縁性樹脂から構成されている、請求項1〜4のいずれかに記載の半導体装置。
  6. 前記絶縁樹脂層が、感光性ポリイミド前駆体を用いて形成されたポリイミド樹脂から構成されている、請求項1〜5のいずれかに記載の半導体装置
  7. 前記貫通ビアが、めっき法又は金属ポスト材を用いる金属接合法により形成されたものである、請求項1〜6のいずれかに記載の半導体装置。
  8. 以下の工程1〜6を有することを特徴とする半導体装置の製造方法。
    (工程1)表面第1電極が形成された半導体基板の前記表面第1電極上に、1又は2以上の貫通ビア形成用金属ポストを形成する工程
    (工程2)工程1の後、前記貫通ビア形成用金属ポストを覆うように、前記半導体基板表面に、熱膨脹率が2〜21ppm/℃の絶縁樹脂層を形成する絶縁樹脂層形成用樹脂を塗布し、300〜450℃で加熱して絶縁樹脂層を形成する工程
    (工程3)工程2の後、前記絶縁樹脂層表面を薄化処理して、絶縁樹脂層を平坦化し、貫通ビア形成用金属ポストの上面を露出させる工程
    (工程4)工程3の後、前記絶縁樹脂層上に、表面第2電極及びガード電極を形成する工程
    (工程5)前記半導体基板の裏面の薄板化処理により、半導体基板の厚みを200μm以下にする工程
    (工程6)工程5の後、前記半導体基板の裏面に裏面電極を形成する工程
  9. 工程1〜6の後に、前記半導体基板をダイシングにより個片化する工程を有する請求項8に記載の半導体装置の製造方法。
  10. 前記工程1が、以下の工程1a〜1dをこの順で有する工程である、請求項8又は9に記載の半導体装置の製造方法。
    (工程1a)表面第1電極が形成された半導体基板の表面にめっきレジスト膜を成膜する工程
    (工程1b)前記表面第1電極の所定部が露出するように、めっきレジスト膜に開口部を設ける工程
    (工程1c)前記開口部に金属を充填し、貫通ビア形成用金属ポストを形成する工程
    (工程1d)めっきレジスト膜を除去する工程
  11. 前記工程1が、表面第1電極が形成された半導体基板の前記表面第1電極上に、貫通ビア形成用金属ポストを金属接合法により形成する工程である、請求項8又は9に記載の半導体装置の製造方法。
  12. 前記工程2が、以下の工程2aである、請求項8〜11のいずれかに記載の半導体装置の製造方法。
    (工程2a)前記絶縁樹脂層形成用樹脂として感光性ポリイミド樹脂組成物を用いて成膜し、次いで、ダイシングラインが露出するように、得られた感光性ポリイミド前駆体膜に開口部を設けた後、300〜450℃で加熱して絶縁樹脂層を形成する工程
  13. 前記工程4が、以下の工程4a及び4bを有するものである、請求項8〜12のいずれかに記載の半導体装置の製造方法。
    (工程4a)前記工程3の後、前記絶縁樹脂層上の全面に金属膜を形成する工程
    (工程4b)前記工程4aの後、エッチング処理前に対して少なくとも50%以上の面積を有するように金属膜のエッチング処理を行い、表面第2電極及びガード電極を形成する工程
  14. 工程4の後に工程5を行う、請求項8〜13のいずれかに記載の半導体装置の製造方法。
  15. 工程4aの後に工程5、6を行い、次いで工程4bを行う、請求項13に記載の半導体装置の製造方法。
JP2011079149A 2011-03-31 2011-03-31 半導体装置及びその製造方法 Expired - Fee Related JP5594215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011079149A JP5594215B2 (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011079149A JP5594215B2 (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012216576A JP2012216576A (ja) 2012-11-08
JP5594215B2 true JP5594215B2 (ja) 2014-09-24

Family

ID=47269123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011079149A Expired - Fee Related JP5594215B2 (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5594215B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
KR102057210B1 (ko) * 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
WO2015005181A1 (ja) * 2013-07-08 2015-01-15 株式会社 村田製作所 電力変換部品
CN110277321B (zh) * 2019-05-30 2021-04-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110828395A (zh) * 2019-09-30 2020-02-21 全球能源互联网研究院有限公司 一种功率半导体器件结构及其封装方法
JPWO2023080086A1 (ja) * 2021-11-05 2023-05-11
JPWO2023080087A1 (ja) * 2021-11-05 2023-05-11
WO2024127935A1 (ja) * 2022-12-14 2024-06-20 ローム株式会社 半導体装置、半導体モジュール、および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304648A (ja) * 1987-06-04 1988-12-12 Matsushita Electric Ind Co Ltd バンプ形成方法
JP3351345B2 (ja) * 1998-06-26 2002-11-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP2001060591A (ja) * 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP3457926B2 (ja) * 2000-04-11 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004285129A (ja) * 2003-03-19 2004-10-14 Nippon Zeon Co Ltd 感光性ポリイミド前駆体、感光性ポリイミド樹脂組成物、及び該樹脂組成物を用いた半導体素子の製造方法

Also Published As

Publication number Publication date
JP2012216576A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
JP5594215B2 (ja) 半導体装置及びその製造方法
WO2012133098A1 (ja) 半導体装置及びその製造方法
TWI296569B (en) Polyimide metal laminated matter
JP5723498B1 (ja) ポリイミド樹脂組成物、及びそれを用いた熱伝導性接着フィルム
CN101068009B (zh) 功率组件
JP5870934B2 (ja) 金属ベース回路基板の製造方法
TWI500733B (zh) 半導體裝置製造用遮罩片材及使用其之半導體裝置的製造方法
TW201139588A (en) Heat resistant adhesive
JP6445965B2 (ja) 積層体、太陽電池用部材、太陽電池、表示装置用部材、表示装置及び積層体の製造方法
JP5486309B2 (ja) 半導体装置用プライマー樹脂及び半導体装置
JP3719234B2 (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
JP2013229613A (ja) 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP5585133B2 (ja) 半導体素子及び半導体素子の製造方法
JP2004035650A (ja) ポリイミド樹脂、これを含有する樹脂組成物、電子部品用被覆材料及び電子部品用接着剤
KR20180008308A (ko) 반도체 장치의 제조 방법
JP6698306B2 (ja) リードフレーム固定用接着テープ
JP6487829B2 (ja) 熱伝導性熱硬化型接着剤組成物及び熱伝導性熱硬化型接着シート
JPH0940931A (ja) 耐熱性接着剤及び半導体装置
CN108140635A (zh) 半导体封装件及其制造方法
JP5890253B2 (ja) 熱伝導性熱硬化型接着剤組成物及び熱伝導性熱硬化型接着剤シート
JP2007073921A (ja) 半導体用フィルム付複合金属層、半導体用フィルム、これを用いた配線回路付フィルム及び半導体用フィルム付半導体装置、半導体装置並びに半導体装置の製造方法
JPH07252459A (ja) 耐熱性接着剤
JP6173656B2 (ja) 両面接着フィルム及びこれを用いた電子部品モジュール
JP2006021455A (ja) ポリイミド金属積層体
JP2019057574A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140721

R150 Certificate of patent or registration of utility model

Ref document number: 5594215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees