JP5273150B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents
シリコンエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP5273150B2 JP5273150B2 JP2010530704A JP2010530704A JP5273150B2 JP 5273150 B2 JP5273150 B2 JP 5273150B2 JP 2010530704 A JP2010530704 A JP 2010530704A JP 2010530704 A JP2010530704 A JP 2010530704A JP 5273150 B2 JP5273150 B2 JP 5273150B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- silicon
- film
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 83
- 229910052710 silicon Inorganic materials 0.000 title claims description 83
- 239000010703 silicon Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000013078 crystal Substances 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 28
- 238000001947 vapour-phase growth Methods 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 description 46
- 238000000034 method Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 7
- 239000012808 vapor phase Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000009036 growth inhibition Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、シリコン単結晶基板にシリコン単結晶膜を気相成長させるシリコンエピタキシャルウェーハの製造方法に関する。
パワーＭＯＳＦＥＴ、ＩＧＢＴ等のパワー素子の素材として、シリコン単結晶基板の表面にエピタキシャル膜を形成したシリコンエピタキシャルウェーハが使用されている。シリコンエピタキシャルウェーハの製造工程、特にエピタキシャル処理工程における重大な問題の一つとしてオートドープがある。オートドープは、シリコン単結晶基板の表面にエピタキシャル膜を形成する過程で、基板中のドーパント物質が裏面から拡散により表面側のエピタキシャル膜中に混入する現象であり、この混入によりエピタキシャル膜の抵抗分布が半径方向で不均一化するという問題を生じる。
この問題を解決するために、シリコンエピタキシャルウェーハの製造では、エピタキシャル処理に先立って、シリコン単結晶基板の裏面に保護膜を形成することが行われている。この保護膜として、例えばシリコン酸化膜が形成され、この膜をシリコン単結晶基板の裏面に形成することにより、ウェーハの裏面からドーパントが放出されてエピタキシャル膜へオートドープすることが防止される。通常、図５のように、この保護膜２２はシリコン単結晶基板２０の裏面側の主表面２１のみに形成され、ウェーハの面取り部２３（テーパ面）には形成されない。
これは、仮にシリコン単結晶基板の裏面の主表面と共に、面取り部もシリコン酸化膜で被覆した場合に、裏面の平面部（主表面）はサセプターに接触しているため問題は発生しないが、面取り部のシリコン酸化膜上には、シリコンの多結晶からなる塊状の突起（以後ノジュールという）が発生し、これが半導体素子製造工程で脱落し、その微小破片がシリコンエピタキシャルウェーハの表面に付着してしまい、露光用マスクを傷つけたり、酸化膜のピンホールの原因となったり、酸化膜のパターニング不良、蒸着金属配線の断線など様々なトラブルの原因となる。
このノジュールは、上述のように面取り部に保護膜を形成しない、或いはそこに形成された保護膜をエピタキシャル処理に先立って除去することにより、発生が防止される。このため、面取り部に保護膜が存在しない状態でエピタキシャル処理が行われる。
しかし、エピタキシャル成長時に、この保護膜が形成されていない面取り部から、オートドープが生じてしまうというが問題があった。
しかし、エピタキシャル成長時に、この保護膜が形成されていない面取り部から、オートドープが生じてしまうというが問題があった。
これに対して、特許文献１では、面取りの角度を調整することによって、面取り部上に形成した保護膜に生じるノジュールを抑制する方法が記載されているが、この場合でもノジュール防止には十分ではなく、また、面取りの角度が、要求される基板の規格に合わない場合があるという問題があった。
そこで、本発明は、このような問題点に鑑みてなされたもので、シリコン単結晶膜を気相成長させる際に、簡易な方法で、ノジュールとオートドープを同時に防止することができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶基板の主表面上にシリコン単結晶膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、シリコン単結晶基板のシリコン単結晶膜を気相成長させる主表面以外の表面に保護膜を形成する工程の後、気相成長原料ガスとＨＣｌガスを（０．６〜５）：１の流量比で同時に流しながら前記シリコン単結晶基板の主表面上に前記シリコン単結晶膜を気相成長させる工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このように、保護膜をシリコン単結晶基板の裏面のみならず面取り部にも形成して、シリコン単結晶膜を気相成長させることで、オートドープを効果的に防止することができる。また、シリコン単結晶膜を気相成長させる際に、気相成長原料ガスとＨＣｌガスを同時に流しながら行うことで、基板の面取り部上の保護膜にノジュールが発生することを防止することができる。
これにより、簡易な方法で、オートドープとノジュールが同時に抑制された良質なシリコンエピタキシャルウェーハを製造することができる。
これにより、簡易な方法で、オートドープとノジュールが同時に抑制された良質なシリコンエピタキシャルウェーハを製造することができる。
このように、本発明において、反応炉内のクリーニングに用いられているＨＣｌガスを用いることで、特別な配管設備や除外設備を付加することなく、より簡便かつ低コストで本発明の製造方法を実施することができる。
このような流量比で気相成長原料ガスとＨＣｌガスを流しながら気相成長させることで、ノジュールのより確実な防止と、良質なシリコン単結晶膜の成長の両方を、効率的に行うことができる。なお、前記気相成長原料ガスはキャリアガスによって希釈されていてもよいが、その場合はキャリアガスを除外した気相成長原料成分のみの流量比を用いればよい。
本発明であれば、簡易な方法で、オートドープとノジュールが同時に防止された良質なシリコンエピタキシャルウェーハを製造することができる。
従来、シリコンエピタキシャルウェーハの製造において、シリコン単結晶膜を気相成長させる際のオートドープ防止のための保護膜は、ノジュールが発生しないようにウェーハの面取り部には形成されなかった（図５参照）。
しかし、本発明者らは、オートドープを抑えるには、基板の面取り部にも保護膜を形成することが不可欠であると考え、面取り部に保護膜を形成した場合に問題となるノジュールの防止策について検討を行った。その結果、気相成長時に気相成長原料ガスとＨＣｌガスを共に（０．６〜５）：１の流量比で反応炉内に供給することで、面取り部でのシリコンの成長を阻害してノジュールの発生を抑制できることを見出して、本発明を完成させた。
しかし、本発明者らは、オートドープを抑えるには、基板の面取り部にも保護膜を形成することが不可欠であると考え、面取り部に保護膜を形成した場合に問題となるノジュールの防止策について検討を行った。その結果、気相成長時に気相成長原料ガスとＨＣｌガスを共に（０．６〜５）：１の流量比で反応炉内に供給することで、面取り部でのシリコンの成長を阻害してノジュールの発生を抑制できることを見出して、本発明を完成させた。
以下、図を参照して、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明においてシリコン単結晶膜を気相成長させる際の反応炉内の温度、時間、ガス供給のタイミングの一例を示すグラフである。図３は、本発明の製造方法の実施態様の一例を示すフロー図である。
図１は、本発明においてシリコン単結晶膜を気相成長させる際の反応炉内の温度、時間、ガス供給のタイミングの一例を示すグラフである。図３は、本発明の製造方法の実施態様の一例を示すフロー図である。
本発明の製造方法では、まず、図３の工程（ａ）に示すように、シリコン単結晶基板１０を準備する。
このとき用意されるシリコン単結晶基板１０としては、例えば、チョクラルスキー法によってシリコン単結晶棒を育成し、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経て作製されたシリコン単結晶基板を用意する。
このように用意されたシリコン単結晶基板１０は、後工程でシリコン単結晶膜１３が形成される主表面１１を有し、その外縁は面取り加工により、例えば、ウェーハ表面側の主表面に続くテーパ面、最外周面、ウェーハ裏面側のテーパ面をへて裏面側の主表面に達するラウンド形状となっている。そして、本発明であれば、例えば、面取りテーパ面の角度が２０°未満であるようなノジュールの発生しやすいシリコン単結晶基板についても、ノジュールを効果的に防止することができるため、好適である。
このとき用意されるシリコン単結晶基板１０としては、例えば、チョクラルスキー法によってシリコン単結晶棒を育成し、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経て作製されたシリコン単結晶基板を用意する。
このように用意されたシリコン単結晶基板１０は、後工程でシリコン単結晶膜１３が形成される主表面１１を有し、その外縁は面取り加工により、例えば、ウェーハ表面側の主表面に続くテーパ面、最外周面、ウェーハ裏面側のテーパ面をへて裏面側の主表面に達するラウンド形状となっている。そして、本発明であれば、例えば、面取りテーパ面の角度が２０°未満であるようなノジュールの発生しやすいシリコン単結晶基板についても、ノジュールを効果的に防止することができるため、好適である。
次に、図３の工程（ｂ）に示すように、シリコン単結晶基板１０のシリコン単結晶膜１３を気相成長させる主表面１１以外の表面に保護膜１２を形成する。
保護膜としては、例えばシリコン酸化膜を形成することができる。
また、形成方法としては、例えば、シリコン単結晶基板を裏返して平板状の板に載せて、表面側の主表面を除く面、即ち裏面側の主表面、面取り部の表面（表面側の面取りテーパ面、裏面側の面取りテーパ面及び最外周面）にシリコン酸化膜からなる保護膜をＣＶＤ法により形成する。
即ち、シリコン単結晶基板を裏返して平板状の板に載せて保護膜形成のためのＣＶＤを行うことにより、ＣＶＤガスが表面側の面取りテーパ面にまで回り込んで保護膜が形成され、表面側の主表面は、板と接しているため保護膜が形成されない。
保護膜としては、例えばシリコン酸化膜を形成することができる。
また、形成方法としては、例えば、シリコン単結晶基板を裏返して平板状の板に載せて、表面側の主表面を除く面、即ち裏面側の主表面、面取り部の表面（表面側の面取りテーパ面、裏面側の面取りテーパ面及び最外周面）にシリコン酸化膜からなる保護膜をＣＶＤ法により形成する。
即ち、シリコン単結晶基板を裏返して平板状の板に載せて保護膜形成のためのＣＶＤを行うことにより、ＣＶＤガスが表面側の面取りテーパ面にまで回り込んで保護膜が形成され、表面側の主表面は、板と接しているため保護膜が形成されない。
また、このような本発明の保護膜１２の形成方法としては、上記の方法以外にも、例えば、シリコン単結晶基板の表裏全面にシリコン酸化膜を形成して、その後基板表面側の主表面上のシリコン酸化膜のみをフッ酸等で除去することができる。
そして、上記のように保護膜１２を形成した後に、後工程でシリコン単結晶膜１３が形成される基板表面側の主表面１１に仕上げ加工を施してもよい。
そして、上記のように保護膜１２を形成した後に、後工程でシリコン単結晶膜１３が形成される基板表面側の主表面１１に仕上げ加工を施してもよい。
次に、図３の工程（ｃ）に示すように、気相成長原料ガスとＨＣｌガスを同時に流しながら、シリコン単結晶基板１０の主表面１１上にシリコン単結晶膜１３を気相成長させて、シリコンエピタキシャルウェーハ１４を製造する。
本発明の気相成長工程において、ガスを流すタイミングとしては、例えば、図１に示すように、まず反応炉内にＨ２ガスを流しながら昇温し、成長温度に達してから、キャリアガスで希釈されたＴＣＳ（ＳｉＨＣｌ３）ガス等の気相成長原料ガス及びドープガスを流すと共に、ＨＣｌガスを同時に流すようにする。この場合、気相成長を開始する前に、シリコン単結晶基板１０を反応炉内に載置しない状態で該反応炉内にＨＣｌガスを流し、炉内をクリーニングするようにするのが好ましい。
本発明の気相成長工程において、ガスを流すタイミングとしては、例えば、図１に示すように、まず反応炉内にＨ２ガスを流しながら昇温し、成長温度に達してから、キャリアガスで希釈されたＴＣＳ（ＳｉＨＣｌ３）ガス等の気相成長原料ガス及びドープガスを流すと共に、ＨＣｌガスを同時に流すようにする。この場合、気相成長を開始する前に、シリコン単結晶基板１０を反応炉内に載置しない状態で該反応炉内にＨＣｌガスを流し、炉内をクリーニングするようにするのが好ましい。
このような、表面側の主表面以外の全面に保護膜が形成された状態の基板上にシリコン単結晶膜を気相成長させることで、基板の裏面のみならず面取り部からのオートドープを効果的に防止することができる。
また、このシリコン単結晶膜の気相成長の際に気相成長原料ガスと共に成長阻害ガスであるＨＣｌガスを同時に流すことで、基板の面取り部の保護膜上でのノジュールの核となる微小シリコン粒の形成が抑制されて、ノジュールの発生を簡易な方法で防止することができる。
また、このシリコン単結晶膜の気相成長の際に気相成長原料ガスと共に成長阻害ガスであるＨＣｌガスを同時に流すことで、基板の面取り部の保護膜上でのノジュールの核となる微小シリコン粒の形成が抑制されて、ノジュールの発生を簡易な方法で防止することができる。
このように、本発明において、反応炉内のクリーニングに用いられているＨＣｌガスを用いることで、特別な配管設備や除外設備を付加することなく、比較的簡便かつ低コストで本発明の製造方法を実施することができる。
このとき、反応炉内に流すＨＣｌガスの流量としては、気相成長原料ガスとＨＣｌガスを（０．６〜５）：１の流量比で同時に流しながら、シリコン単結晶膜１３を気相成長させる。
上記のような流量比で気相成長原料ガスとＨＣｌガスを流しながら気相成長させることで、確実なノジュールの防止と、良質なシリコン単結晶膜の成長の両方を、効率的に行うことができる。
上記のような流量比で気相成長原料ガスとＨＣｌガスを流しながら気相成長させることで、確実なノジュールの防止と、良質なシリコン単結晶膜の成長の両方を、効率的に行うことができる。
このような本発明の製造方法によれば、簡易な方法で、後工程のデバイス製造工程等での不良の原因となるノジュールとオートドープの両方が効果的に防止された、良質なシリコンエピタキシャルウェーハを製造することができる。
また、本発明の製造方法は、シリコン単結晶基板としてＳＯＩウェーハを用いて、そのＳＯＩ層上にシリコン単結晶膜を気相成長させて、厚膜ＳＯＩウェーハを製造する際にも適用することができる。
ＳＯＩウェーハの場合には、表面の外周面にテラスと呼ばれるＢＯＸ酸化膜が露出した領域が存在する場合がある。このため、本発明の製造方法によれば、当該テラス部分に露出したＢＯＸ酸化膜に発生するノジュールについても防止することができる。
ＳＯＩウェーハの場合には、表面の外周面にテラスと呼ばれるＢＯＸ酸化膜が露出した領域が存在する場合がある。このため、本発明の製造方法によれば、当該テラス部分に露出したＢＯＸ酸化膜に発生するノジュールについても防止することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
まず、直径１５０ｍｍ、厚さ６２５μｍ、面取り部の幅が２５０μｍのシリコン単結晶基板を用意した。
次に、保護膜としてシリコン酸化膜をＣＶＤ法により、基板の表面側の主表面以外に形成した。このシリコン酸化膜の膜厚は、基板の裏面側の主表面部分が０．５μｍであった。
まず、直径１５０ｍｍ、厚さ６２５μｍ、面取り部の幅が２５０μｍのシリコン単結晶基板を用意した。
次に、保護膜としてシリコン酸化膜をＣＶＤ法により、基板の表面側の主表面以外に形成した。このシリコン酸化膜の膜厚は、基板の裏面側の主表面部分が０．５μｍであった。
次に、エピタキシャル成膜工程では、図１に示すように、反応炉内に基板を載置して、水素雰囲気で１１００℃〜１１５０℃程度にまで昇温し、その後ドープガスと共に、キャリアガスで２０％の濃度に希釈した気相成長原料ガスであるＴＣＳを１５〜２５（ｌ／ｍｉｎ）すなわち気相成長原料成分では３〜５（ｌ／ｍｉｎ）を、さらにＨＣｌガスを１〜５（ｌ／ｍｉｎ）同時に流しながら、所定の厚さまでシリコン単結晶膜を気相成長させた後、水素雰囲気にて冷却してシリコンエピタキシャルウェーハを取り出した。
（比較例１）
実施例１と同様に、ただし、エピタキシャル成膜工程では、図２に示すように、ＨＣｌガスを流さないでシリコン単結晶膜を気相成長させて、シリコンエピタキシャルウェーハを製造した。
実施例１と同様に、ただし、エピタキシャル成膜工程では、図２に示すように、ＨＣｌガスを流さないでシリコン単結晶膜を気相成長させて、シリコンエピタキシャルウェーハを製造した。
実施例１及び比較例１で製造したシリコンエピタキシャルウェーハの面取り部（表面側の面取りテーパ面及び最外周縁面）におけるノジュールの有無を走査型電子顕微鏡により観察した。
図４（Ａ）に示すように、実施例１で製造したシリコンエピタキシャルウェーハにはノジュールの発生は見られなかった。一方、図４（Ｂ）に示すように、比較例１で製造したシリコンエピタキシャルウェーハにはノジュールの発生が見られた。
以上より、本発明の製造方法であれば、面取り部等に保護膜を形成してシリコン単結晶膜を気相成長させてもノジュールの発生が防止できることがわかる。
図４（Ａ）に示すように、実施例１で製造したシリコンエピタキシャルウェーハにはノジュールの発生は見られなかった。一方、図４（Ｂ）に示すように、比較例１で製造したシリコンエピタキシャルウェーハにはノジュールの発生が見られた。
以上より、本発明の製造方法であれば、面取り部等に保護膜を形成してシリコン単結晶膜を気相成長させてもノジュールの発生が防止できることがわかる。
（実施例２、比較例２）
まず、直径１５０ｍｍ、厚さ６２５μｍ、面取り部の幅が２５０μｍのシリコン単結晶基板を用意した。
次に、保護膜としてシリコン酸化膜をＣＶＤ法により、基板の表面側の主表面以外に形成した。このシリコン酸化膜の膜厚は、基板の裏面側の主表面部分が０．５μｍであった。
まず、直径１５０ｍｍ、厚さ６２５μｍ、面取り部の幅が２５０μｍのシリコン単結晶基板を用意した。
次に、保護膜としてシリコン酸化膜をＣＶＤ法により、基板の表面側の主表面以外に形成した。このシリコン酸化膜の膜厚は、基板の裏面側の主表面部分が０．５μｍであった。
次に、エピタキシャル成膜工程では、図１に示すように、反応炉内に基板を載置して、水素雰囲気で１１００℃〜１１５０℃程度にまで昇温し、その後ドープガスと共に、キャリアガスで２０％の濃度に希釈した気相成長原料ガスであるＴＣＳを１５（ｌ／ｍｉｎ）すなわち気相成長原料成分では３（ｌ／ｍｉｎ）を流し、さらに同時に流すＨＣｌガスを０〜６（ｌ／ｍｉｎ）の間で変更して気相成長原料ガスとＨＣｌガスの流量比を変えて、それぞれの流量比で所定の厚さまでシリコン単結晶膜を気相成長させた後、水素雰囲気にて冷却してシリコンエピタキシャルウェーハを取り出した。このシリコンエピタキシャルウェーハのノジュールの発生の有無を表１に示す。
表１に示すように、ＨＣｌガスの流量が６（ｌ／ｍｉｎ）（流量比０．５：１）の場合には、ＨＣｌガス流量が多すぎるため、ＨＣｌガスによるエッチング作用の方がＴＣＳによる成膜作用より大きくなり、シリコン単結晶膜を成長させることができなかった。また、ＨＣｌガスの流量が０．５（ｌ／ｍｉｎ）（流量比６：１）以下の場合には、ＨＣｌガス流量が少なすぎてノジュールが発生してしまった。ＨＣｌガスの流量が０．６〜５（ｌ／ｍｉｎ）（流量比０．６〜５：１）の場合には、ノジュールは発生せず、良好なシリコン単結晶膜を成長させることができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (1)
- シリコン単結晶基板の主表面上にシリコン単結晶膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、シリコン単結晶基板のウェーハ表面側の主表面に続くテーパ面、最外周面、ウェーハ裏面側のテーパ面、及びウェーハ裏面に保護膜を形成する工程の後、気相成長原料ガスとＨＣｌガスを（０．６〜５）：１の流量比で同時に流しながら前記シリコン単結晶基板の主表面上に前記シリコン単結晶膜を気相成長させる工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010530704A JP5273150B2 (ja) | 2008-09-26 | 2009-09-02 | シリコンエピタキシャルウェーハの製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008248302 | 2008-09-26 | ||
| JP2008248302 | 2008-09-26 | ||
| PCT/JP2009/004325 WO2010035409A1 (ja) | 2008-09-26 | 2009-09-02 | シリコンエピタキシャルウェーハの製造方法 |
| JP2010530704A JP5273150B2 (ja) | 2008-09-26 | 2009-09-02 | シリコンエピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010035409A1 JPWO2010035409A1 (ja) | 2012-02-16 |
| JP5273150B2 true JP5273150B2 (ja) | 2013-08-28 |
Family
ID=42059423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010530704A Active JP5273150B2 (ja) | 2008-09-26 | 2009-09-02 | シリコンエピタキシャルウェーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5273150B2 (ja) |
| WO (1) | WO2010035409A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5445075B2 (ja) * | 2009-11-27 | 2014-03-19 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| JP5839343B2 (ja) * | 2012-11-21 | 2016-01-06 | 信越半導体株式会社 | 気相成長装置の汚染検出方法及びエピタキシャルウェーハの製造方法 |
| JP6381229B2 (ja) * | 2014-02-26 | 2018-08-29 | 三菱電機株式会社 | 炭化珪素エピタキシャルウエハの製造方法 |
| JP6924593B2 (ja) * | 2017-03-21 | 2021-08-25 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP6881283B2 (ja) * | 2017-12-27 | 2021-06-02 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| CN108428630B (zh) * | 2018-03-23 | 2021-01-01 | 南京国盛电子有限公司 | 一种200mm肖特基管用掺磷硅外延片的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248527A (ja) * | 1988-03-29 | 1989-10-04 | Shin Etsu Handotai Co Ltd | 半導体単結晶ウェーハの処理方法 |
| JPH04245431A (ja) * | 1991-01-30 | 1992-09-02 | Kyushu Electron Metal Co Ltd | 半導体基板の酸化膜除去方法とその装置 |
| JP2004349405A (ja) * | 2003-05-21 | 2004-12-09 | Shin Etsu Handotai Co Ltd | 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2006120865A (ja) * | 2004-10-21 | 2006-05-11 | Sumco Corp | 半導体基板の製造方法及び半導体基板 |
| JP2008522442A (ja) * | 2004-12-01 | 2008-06-26 | アプライド マテリアルズ インコーポレイテッド | シリコンエピタキシャル膜形成時のＣｌ２および／またはＨＣｌの使用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231645A (ja) * | 2001-02-02 | 2002-08-16 | Ngk Insulators Ltd | 窒化物半導体膜の製造方法 |
-
2009
- 2009-09-02 JP JP2010530704A patent/JP5273150B2/ja active Active
- 2009-09-02 WO PCT/JP2009/004325 patent/WO2010035409A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248527A (ja) * | 1988-03-29 | 1989-10-04 | Shin Etsu Handotai Co Ltd | 半導体単結晶ウェーハの処理方法 |
| JPH04245431A (ja) * | 1991-01-30 | 1992-09-02 | Kyushu Electron Metal Co Ltd | 半導体基板の酸化膜除去方法とその装置 |
| JP2004349405A (ja) * | 2003-05-21 | 2004-12-09 | Shin Etsu Handotai Co Ltd | 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2006120865A (ja) * | 2004-10-21 | 2006-05-11 | Sumco Corp | 半導体基板の製造方法及び半導体基板 |
| JP2008522442A (ja) * | 2004-12-01 | 2008-06-26 | アプライド マテリアルズ インコーポレイテッド | シリコンエピタキシャル膜形成時のＣｌ２および／またはＨＣｌの使用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2010035409A1 (ja) | 2012-02-16 |
| WO2010035409A1 (ja) | 2010-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7659207B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer | |
| JP5719815B2 (ja) | エピタキシコーティングされたシリコンウェーハの製造法 | |
| KR101968381B1 (ko) | 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2007084428A (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| US8287649B2 (en) | Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same | |
| TWI604094B (zh) | 半導體磊晶晶圓的製造方法及半導體磊晶晶圓 | |
| JP5757088B2 (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ | |
| KR101559977B1 (ko) | 실리콘 에피텍셜 웨이퍼 및 그 제조방법 | |
| JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| JP2006120865A (ja) | 半導体基板の製造方法及び半導体基板 | |
| JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
| JP2005064336A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JPH0782997B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| JP2013191889A (ja) | シリコンエピタキシャルウェーハ | |
| JP2011187887A (ja) | エピタキシャルウエハの製造方法 | |
| JP2010021441A (ja) | エピタキシャル基板ウェーハ | |
| JP2003168636A (ja) | エピタキシャルウエーハ製造方法 | |
| JP2003197547A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP6347330B2 (ja) | エピタキシャルウェーハの製造方法 | |
| KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 | |
| JP2023108951A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2010027880A (ja) | エピタキシャルウェーハの製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5273150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |