[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4913046B2 - エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するiii−v基板構造を形成する方法 - Google Patents

エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するiii−v基板構造を形成する方法 Download PDF

Info

Publication number
JP4913046B2
JP4913046B2 JP2007515194A JP2007515194A JP4913046B2 JP 4913046 B2 JP4913046 B2 JP 4913046B2 JP 2007515194 A JP2007515194 A JP 2007515194A JP 2007515194 A JP2007515194 A JP 2007515194A JP 4913046 B2 JP4913046 B2 JP 4913046B2
Authority
JP
Japan
Prior art keywords
layer
region
recess
transistor device
mode transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007515194A
Other languages
English (en)
Other versions
JP2008500733A (ja
Inventor
ワン,キューチュル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2008500733A publication Critical patent/JP2008500733A/ja
Application granted granted Critical
Publication of JP4913046B2 publication Critical patent/JP4913046B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0163Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/05Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/86Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of Schottky-barrier gate FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、電界効果トランジスタに関し、より詳細には、ノイズマージンが改善されつとともに閾値電圧が一様である高電子移動度電界効果トランジスタ(HEMT)に関する。
当該技術分野で知られているように、無線周波数信号を増幅させるためにマイクロ波及びミリメートル波周波数で使用される能動デバイスにはいくつかのタイプがある。一般に、これらの周波数で使用されるより一般的な半導体デバイスの1つは、電界効果トランジスタ、特に、金属半導体電界効果トランジスタ(MESFET)及び高電子移動度トランジスタ(HEMT)である。これらトランジスタの各々は、ガリウム砒素等のIII−V族材料から提供される。HEMTをMESFETから区別するのは、HEMTでは、電荷がドープされた電荷ドナー層からドープされていないチャネル層まで移送されるのに対して、MESFETでは、電荷層とチャネル層とが同じ層である、ということである。HEMTでは、ドープされていないチャネル層があるため、ドープされていないチャネル層の電荷輸送特性が、MESFETタイプ構造のドープされたチャネル層の特性より優れている。したがって、HEMTは、MESFETより高い周波数動作を提供する。
HEMTでは、電荷ドナー層は一般に、アルミニウムガリウム砒素等のバンドギャップが広い材料であり、チャネル層は、ガリウム砒素又はインジウムガリウム砒素等のよりバンドギャップが狭い材料である。なお、バンドギャップは、半導体材料の価電子帯と伝導帯との間のポテンシャルギャップを言うということを留意しなければならない。
一般に、2つのタイプのHEMT構造がある。一方のタイプは、単にHEMTと呼ばれ、他方のタイプはシュードモフィック(pseudomorphic)HEMT又はpHEMTと呼ばれる。HEMTとシュードモフィックHEMTとの相違は、シュードモフィックHEMTでは、HEMT構造に組み込まれる層のうちの1つ又は複数が、デバイスの他の材料の格子定数とは大幅に異なる格子定数を有する材料から構成される、ということである。したがって、格子定数が一致しないことになるため、チャネル層を提供する材料の結晶構造が歪む。
上述したように、HEMT構造では、電荷がドナー層からドープされていないチャネル層に移送される。III−V族材料の場合、ドープされた電荷ドナー層は、アルミニウムガリウム砒素等、バンドギャップが広い材料から構成され、チャネル層は、通常、電子輸送特性がより優れた材料から構成される。通常、ガリウム砒素等、バンドギャップが狭い材料が使用される。シュードモフィックHEMTでは、ドープされていないガリウム砒素チャネル層の代りに、インジウムガリウム砒素等、バンドギャップがより狭い材料から成るチャネル層が使用される。しかしながら、いずれの場合も、HEMT構造及びシュードモフィックHEMT構造の各々を使用して、高周波数マイクロ波信号及びミリメートル波信号が増幅される。
高電子移動度トランジスタの低ノイズ且つ高周波数用途の場合、デバイスのコンタクト層を通して且つ電荷ドナー層の上に幅の狭いリセスが配置されることが重要である。すなわち、リセス開口は、リセス内に配置されるゲート電極のゲート長よりわずかに長いだけであることが好ましい。この構成により、比較的高い周波数動作特性と比較的低いノイズフィギュア(雑音指数)とを有するHEMT及びシュードモフィックHEMTが提供された。MESFETの電力用途に対し、一般に、ゲート・ドレインブレークダウン電圧特性が比較的高いMESFETを提供するために、ゲートより大きいリセス開口が必要であることが知られている。
HEMTに戻ると、大部分のHEMT構造において一般に上面であるエッチングされたアルミニウムガリウム砒素面に、多数の表面準位(状態)がある。こうした表面準位は、GaAs面にも存在する。表面準位が1014cm−2程度もあると推定した著者もいた。これらの準位は、ガリウム及び酸化アルミニウムから生じる可能性が最も高い。これらの準位は、一旦占有すると、電子を捕獲し、そのためトランジスタのドレイン側のゲート金属縁に集中する電界を低減させることにより、ゲート・ドレインブレークダウン電圧特性を増大させるということが示唆されている。
高電子移動度トランジスタのブレークダウン電圧特性により、それらの使用が比較的低電力、低ノイズの用途に制限されていた。これは、HEMTの出力インピーダンスが一般にドレインバイアスレベルに関連するために起こる。ブレークダウン電圧特性が低いことにより、HEMTの動作ドレイン電圧が制限される。所与のDC電圧レベルに対し、高電力用途の場合に、比較的高いドレイン電圧且つ低いドレイン電流でHEMTにバイアスをかける方がその逆より概して有利である。高ドレイン電圧でバイアスがかけられることにより、HEMTに対しより高い出力インピーダンスが可能となり、したがって大部分の用途で一般にもたらされる50Ωシステム特性インピーダンスに対するより容易なインピーダンス整合が可能になる。特に、この整合は、広範囲の動作周波数にわたってより容易になされる。さらに、こうしたデバイスから高レベルのRF電圧ゲインを提供するためには、一般に、比較的高ドレイン電圧DCバイアスでデバイスを動作させることが必要である。しかしながら、上述したように、HEMTに対しより高いブレークダウン電圧でバイアスをかけることが望ましいが、これは、一般に、HEMTが比較的低いブレークダウン電圧特性を有するため可能ではない。
したがって、高電子移動度トランジスタは、比較的低電力、低ノイズの用途で使用される。それは、既知の高電子移動度トランジスタは、一般に、比較的低いゲート・ドレイン逆ブレークダウン電圧特性を有するためである。HEMTの高周波数特性及びMESFETに比べて比較的高いHEMTのゲインは、より高電力の用途に対して有用であるためこの状況は望ましくない。
当該技術分野において同様に知られているように、用途によっては、基板上のいくつかのトランジスタを、同じ基板の他のトランジスタが高速デジタル論理機能を提供する間に、たとえば無線周波数信号で動作させることが望ましい。HEMTを使用する1つのタイプの高速論理回路は、直接結合型FET論理(DCFL)回路である。こうした用途では、複数のFET、たとえば同じ半導体基板上に形成されるDFET(デプレッション型FET)及びEFET(エンハンスメント型FET)は、異なる閾値を有する。
より詳細には、エンハンスメント/デプレッション(E/D)pHEMT技術は、レーダ、通信システムのための電子的に操縦されるアレイのようなもので使用される多機能MMIC技術の発展における次の段階であると考えられる。E/D pHEMTは、多機能MMIC技術に基づく従来のGaAsと比較して、性能、サイズ及びコストにおける大幅な改善を提供する。GaAsベースのpHEMTを用いる直接結合型FET論理回路(DCFL)を実装する1つの欠点は、低電圧スイング(およそ600mv)である。この低電圧スイングは、23%アルミニウムモル分率のAlGaAsの固有材料特性による。また、優れた性能のDCFLを実装するために、別の重要な要素は、ウェハにわたって閾値電圧が一様であるということである。
発明の概要
本発明によれば、III−V基板構造を有する半導体構造が提供され、III−V基板構造は、構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを備える。構造は、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。構造は、チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスInGaPエッチストップ/ショットキーコンタクト層と、InGaP層の上に配置される第1の層と、第1の層の上に配置されるデプレッションモードトランジスタデバイスエッチストップ層と、デプレッションモードトランジスタデバイスエッチストップ層の上に配置される第2の層とを含む。デプレッションモードトランジスタデバイスは、第2の層及びデプレッションモードトランジスタデバイスエッチストップ層を貫通し第1の層で終端(終止)するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、第2の層、デプレッションモードトランジスタデバイスエッチストップ層、第1の層を貫通しInGaP層で終止するゲートリセスを有する。第1の層の材料はInGaPとは異なる。
こうした構造により、InGaP層の上の第1の層に使用される材料がInGaPとは異なる材料であるため、InGaP層のエッチング停止の有効性が向上する。
一実施の形態では、デプレッションモードトランジスタデバイスは、第1の層とショットキー接触するゲート電極を含み、エンハンスメントモードデバイスは、InGaP層とショットキー接触するゲート電極を含む。
本発明の1つの特徴によれば、III−V基板構造を有する半導体構造が提供され、III−V基板構造は、構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを備える。構造は、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。構造は、チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスInGaPエッチストップ/ショットキーコンタクト層と、InGaP層の上に配置されるAlGaAs層と、AlGaAs層の上に配置されるAlAsデプレッションモードトランジスタデバイスエッチストップ層と、AlAsデプレッションモードトランジスタデバイスエッチストップ層の上に配置されるGaAs層とを含む。デプレッションモードトランジスタデバイスは、GaAs層及びAlAsデプレッションモードトランジスタデバイスエッチストップ層を貫通しAlGaAs層で終止するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、GaAs層、AlAsデプレッションモードトランジスタデバイスエッチストップ層、AlGaAs層を貫通しInGaP層で終止するゲートリセスを有する。
一実施の形態では、デプレッションモードトランジスタデバイスは、AlGaAs層とショットキー接触するゲート電極を含み、エンハンスメントモードデバイスは、InGaP層とショットキー接触するゲート電極を含む。
一実施の形態では、構造は、第2のGaAs層を含むとともに、第2のGaAs層とオーミック接触するトランジスタデバイスのためのソース電極及びドレイン電極を含む。
一実施の形態では、InGaP層はIn0.48Ga0.52Pであり、該層は、最初に述べたGaAs層及びAl0.23GaAs層と格子整合し、それにより構造に蓄積される歪みが低減する。
本発明の別の特徴によれば、III−V基板構造を形成する方法が提供され、III−V基板構造は、構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有し、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。本方法は、チャネル層の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、InGaP層の上の第1の層と、第1の層の上のデプレッションモードトランジスタデバイスエッチストップ層と、デプレッションモードトランジスタデバイスエッチストップ層の上の第2の層とを提供することを含む。本方法は、構造の第1の領域の上に配置される窓(ウインドウ)を有する第1のマスクを提供することを含み、該第1のマスクは構造の第2の領域をマスクする。窓によって露出される構造の第1の領域の部分にエッチング液を接触させ、それにより第2の層、デプレッションモードトランジスタデバイスエッチストップ層を貫通し第1の層で終止する第1のリセスを形成する。第1のマスクを除去する。エッチングされた構造の上に第2のマスクを提供し、該第2のマスクは、構造の第2の領域の上に配置される窓を有し、構造の第1の領域をマスクする。窓によって露出した構造の第2の領域の部分にエッチング液を接触させ、それにより第2の領域に第2のリセスを形成し、該第2のリセスは、第2の層、デプレッションモードトランジスタデバイスエッチストップ層、第1の層を貫通し、InGaP層で終止する。第1の層に使用される材料は、InGaPとは異なる。
こうした方法により、InGaP層の上の層に使用される材料はInGaPとは異なる材料であるため、InGaP層のエッチング停止の有効性が向上する。
本発明の別の特徴によれば、III−V基板構造を形成する方法が提供され、III−V基板構造は、構造の第1の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第2の領域に配置されるデプレッションモードトランジスタデバイスとを有し、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。本方法は、チャネル層の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層と、InGaP層の上のAlGaAs層と、AlGaAs層の上のAlAsデプレッションモードトランジスタデバイスエッチストップ層と、AlAsデプレッションモードトランジスタデバイスエッチストップ層の上のGaAs層とを提供することを含む。本方法は、エッチングされた構造の上に第1のマスクを提供することを含み、該第1のマスクは構造の第1の領域の上に配置される窓を有し、構造の第2の領域をマスクする。窓によって露出される構造の第1の領域の部分にエッチング液を接触させ、それにより、GaAs層内に、次いでAlAs層内に入り、AlGaAs層で終止する第1のリセスを形成する。第1のマスクを除去する。エッチングされた構造の上に第2のマスクを提供し、該第2のマスクは、構造の第2の領域の上に配置される窓を有し、構造の第1の領域をマスクする。窓によって露出された構造の第2の領域の部分にエッチング液を接触させ、それによりGaAs層内に、次いでAlAs層内に、次いでAlGaAs層内に入りInGaP層で終止する第2のリセスを形成する。
一実施の形態では、第1の領域のAlGaAs層とショットキー接触するゲート電極を形成し、第2の領域のInGaP層とショットキー接触するゲート電極を形成する。
一実施の形態では、第2のGaAs層を形成し、この第2のGaAs層とオーミック接触するトランジスタデバイスのためのソース電極及びドレイン電極を形成する。
本発明は、E/D pHEMT回路の性能及び歩留まりを向上させる2つの特質を提供する。すなわち、1)InGaPは、エッチング選択性を大幅に改善することにより、E/D pHEMT多機能回路の製造可能性及び歩留まりを向上させる。2)InGaPのバンドギャップが広がることにより、デジタル論理回路に対する電圧スイングをより大きくすることができ、そのため論理回路に対する動作マージンが改善され、回路性能及び歩留まりが向上する。3)GaAs、Al0.23GaAs及びIn0.48GaPは格子整合し、したがって層間に歪みが蓄積されない。したがって、48%InGaPの上のショットキー接触は、歪みに関連して変化しない。4)48%InGaPは、AlGaAs層に対する無限エッチストップ層として、且つショットキー層として使用される。より詳細には、本発明は、AlGaAsの代りに48%InGaPを使用することが好ましい。48%インジウムモル分率を有するInGaPにおけるバンドギャップ(1.8eV)は、Al0.23GaAs及びInGaAsのバンドギャップより広い。したがって、電圧スイングはおよそ800mVまで増大し、これはAlGaAsより200mV高い。これにより、ノイズマージンが増大する。優れた性能のDCFLを実装するために、別の重要な要素は、一様な閾値電圧を有することである。InGaP層は、優れた選択エッチング層であり、そのためウェハにわたる閾値電圧の一様性は、InGaP層を使用する別の優れた利点である。このため、よりバンドギャップが広い材料のInGaPを導入することにより、電圧スイングはおよそ800mVまで上昇したが、閾値電圧は非常に一様である。また、プロセスに関する選択性が高くまたInGaP層のショットキー障壁が高いため、電圧スイングは33%増大し、閾値電圧の一様性は95%を上回る。DCFLを有するLSIレベルデジタル論理回路を実装するために、閾値の一様性は非常に重要な要素である。
本発明の1つ又は複数の実施の形態の詳細は、添付図面及び以下の説明において述べられている。本発明の他の特徴、目的及び利点は、以下の説明、図面及び特許請求の範囲から明らかとなろう。
種々の図面における同じ参照符号は同じ要素を示す。
発明の詳細な説明
ここで図1を参照すると、半導体構造10が示され、ここでは半絶縁性III−V、ここではガリウム砒素(GaAs)又は他の適当な半導体材料から成る基板12を有し、その上に複数の層が配置されている。後述するように、構造10の第1の領域8にはエンハンスメントモードトランジスタデバイスが配置され、構造10の横方向にずれた第2の領域11にはデプレッションモードトランジスタデバイスが配置される。
特に、基板12の上には、ガリウム砒素とアルミニウムガリウム砒素(AlGaAs)との交互の層の対(図示せず)から成る超格子バッファ層14が配置されており、該層の各々は、50〜100オングストロームの典型的な厚さであって、当該技術分野において知られているように超格子を提供するように配置されている。
超格子層14の上には、InGa1−xAsチャネル層20が配置されており、xは通常0.2と0.35との間である。
チャネル層20の上には、バンドギャップが広い材料のアルミニウムガリウム砒素スペーサ層22が配置されており、それは、下部のドープされていないスペーサ領域(図示せず)を有し、30オングストロームから50オングストロームの典型的な厚さであり、チャネル層20に対して電荷ドナー領域を提供する。
層22の上には、エンハンスメントデバイスエッチストップ層、ここではN型導電性インジウムガリウムリン(InGaP)層24が配置されている。層24は、エッチストップ層を提供するだけでなく、エンハンスメントモードpHEMTデバイスのためのショットキーコンタクト層を提供する役割も果たす。ここでは、InGaP層はIn0.48Ga0.52Pである。
InGaP層24の上には、N型導電性AlGaAsデプレッションモードトランジスタデバイスショットキーコンタクト層26が配置されている。AlGaAs層26の上には、N型導電性AlAsデプレッションモードトランジスタデバイスエッチストップ層28が配置されている。AlAsデプレッションモードトランジスタデバイスエッチストップ層28の上には、第1のN型導電性GaAs層30が配置されている。第1のGaAs層30の上には、N型導電性AlAs第1リセスエッチストップ層32が配置されている。AlAs第1リセスエッチストップ層32の上には、第2のN型導電性GaAs層34が配置されている。
ここで図2乃至図5を参照すると、エンハンスメントモードデバイス及びデプレッションモードデバイスを形成するために使用される方法について示している。
第1のマスク(図2)40に、第1の領域8の一部にわたって配置される窓42と、第2の領域11の一部にわたって配置される窓44とを設ける。エッチング液、ここではクエン酸を、窓42、44によって露出される構造の部分に接触させることにより、第1の領域8の第1のリセス45と、構造10の第2の部分11の第1のリセス47とを形成する。こうした第1のリセスは、N型導電性GaAs層34及びAlAs第1リセスエッチストップ層32を貫通し、N型導電性AlGaAs層30で終止する。
第1のマスク40を除去する。
エッチングされた構造10の上に第2のマスク50(図3)を設ける。こうした第2のマスク50は、構造10の第1の領域8においてエッチングされた第1のリセス45(図2)の上に配置される窓52を有し、こうした第2のマスク50は、構造10の第2の領域11に形成された第1のリセス47(図2)をマスクする。
エッチング液、ここではクエン酸を、構造10の第1の領域8においてエッチングされた第1のリセス45の部分に接触させることにより、こうした第1のリセス45を第1のGaAs層内に、次いでAlAs層内に広げ、AlGaAs層で終止させる。このため、領域8のリセスは、層28及び30の下部の狭い部分(すなわち、リセス49)と、層30、32及び34の上部のより広い部分(すなわち、リセス45、図2)とを含む。
第2のマスク50を除去する。
エッチングされた構造の上に第3のマスク60(図4)を設ける。こうした第3のマスク60は、構造10の第2の領域11においてエッチングされた第1のリセス47の上に配置される窓62を有し、こうした第3のマスク60は、構造10の第1の領域8に形成されたリセス45、49(図2及び図3)をマスクする。
エッチング液、ここではクエン酸を、構造10の第2の領域11においてエッチングされた第1のリセス47の部分と接触させることにより、こうした第1のリセス47を、第1のN型導電性GaAs層30に形成された第2の狭いリセス53内に、次いでAlAs層28内に、次いでN型導電性AlGaAs層内に、そしてN型導電性、InGaPエンハンスメントモードデバイスエッチストップ層及びショットキーコンタクト層24内に広げる。
マスク60を除去し、図5に示す構造を生成する。
図6を参照すると、第1の領域8に形成された第2のリセス49を終止させるAlGaAs層26とショットキー接触するゲート電極70を形成し、第2の領域11に形成された第2のリセスを終止させるInGaP層24とショットキー接触するゲート電極72を形成する。
領域8に、トランジスタデバイスのソース電極76及びドレイン電極78を形成する。層34とオーミック接触するドレイン電極80を形成する。
なお、領域8に形成されるデプレッションモード電界効果トランジスタ(FET)デバイス40は、第2のGaAs層34及びAlAs第1リセスエッチストップ層32を貫通し幅狭部分で終止する幅広部分を有するゲートリセスを有することに留意されたい。この幅狭部分は、第1のGaAs層30及びAlAsデプレッションモードトランジスタデバイスエッチストップ層28を貫通し、AlGaAs層26で終止する。
領域11におけるエンハンスメントモード電界効果トランジスタ(FET)デバイス41は、第2のGaAs層34、AlAs第1リセスエッチストップ層32を貫通し幅狭部分で終止する幅広部分を有するゲートリセスを有する。この幅狭部分は、第1のGaAs層30、AlAsデプレッションモードトランジスタデバイスエッチストップ層28、AlGaAs層26を貫通し、InGaP層24で終止する。
デプレッションモードトランジスタデバイス40は、AlGaAs層26とショットキー接触するゲート電極70を含み、エンハンスメントモードデバイス41は、InGaP層24とショットキー接触するゲート電極72を含む。トランジスタデバイス40、41のソース電極76及びドレイン電極78及び80は、第2のGaAs層36とオーミック接触する。
本方法は、上述したように、チャネル層の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層、InGaP層の上のAlGaAs層、AlGaAs層の上のAlAsデプレッションモードトランジスタデバイスエッチストップ層、AlAsエンハンスメントモードトランジスタデバイスエッチストップ層の上の第1のGaAs層、GaAs層の上のAlAs第1リセスエッチストップ層、及びAlAs第1リセスエッチストップ層の上の第2のGaAs層を提供する。
本発明は、E/D pHEMT回路の性能及び歩留まりを向上させる2つの特質を提供する。すなわち、1)InGaPは、エッチング選択性を大幅に改善することにより、E/D pHEMT多機能回路の製造可能性及び歩留まりを向上させる。2)InGaPのバンドギャップが広がることにより、デジタル論理回路に対する電圧スイングをより大きくすることができ、そのため論理回路に対する動作マージンが改善され、回路性能及び歩留まりが向上する。より詳細には、本発明は、AlGaAsの代りに48%InGaPを使用することが好ましい。48%インジウムモル分率のInGaPにおけるバンドギャップ(1.8eV)は、InGaAsのバンドギャップより広い。したがって、電圧スイングは、およそ800mVまで増大し、これはAlGaAsより200mV高い。これにより、ノイズマージンが増大する。優れた性能のDCFLを実装するために、別の重要な要素は、一様の閾値電圧を有することである。inGaP層は、優れた選択エッチング層であり、そのため、ウェハにわたる閾値電圧の一様性は、InGaP層を使用する別の優れた利点である。このため、よりバンドギャップが広い材料のInGaPを導入することにより、電圧スイングはおよそ800mVまで上昇したが、閾値電圧は非常に一様である。また、プロセスに関する選択性が高く且つInGaP層のショットキー障壁が高いため、電圧スイングは33%増大し、閾値電圧の一様性は95%を上回る。DCFLを有するLSIレベルのデジタル論理回路を実装するために、閾値の一様性は非常に重要な要素である。
本発明の多数の実施形態について説明したが、本発明の精神及び範囲から逸脱することなく種々の変更を行ってもよいということが理解されよう。したがって、他の実施形態も特許請求の範囲に含まれる。
本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図であり、エンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタを示す。

Claims (3)

  1. III−V基板構造の第1の領域(11)に配置されるエンハンスメントモードトランジスタデバイスと、該構造の横方向にずれた第2の領域(8)に配置されるデプレッションモードトランジスタデバイスとを有するIII−V基板構造を形成する方法であって、該構造は、前記デプレッションモードトランジスタデバイス及び前記エンハンスメントモードトランジスタデバイスのためのチャネル層を有し、該方法は、
    前記チャネル層(20)の上のエンハンスメントモードトランジスタデバイスInGaPエッチストップ層(24)と、前記InGaPエッチストップ層(24)の上のAlGaAs層(26)と、該AlGaAs層(26)の上のAlAsデプレッションモードトランジスタデバイスエッチストップ層(28)と、該AlAsデプレッションモードトランジスタデバイスエッチストップ層(28)の上の第1のGaAs層(30)と、該GaAs層(30)の上のAlAs第1リセスエッチストップ層(32)と、該AlAs第1リセスエッチストップ層(32)の上の第2のGaAs層(34)と、を設けるステップと、
    前記第1の領域(11)の一部の上に配置される窓及び前記第2の領域(8)の一部の上に配置される窓を有する第1のマスクを設けるステップと、
    前記窓によって露出された前記構造の部分にエッチング液を接触させ、それにより該構造の前記第1の領域(11)の第1のリセスと前記第2の領域(8)の第1のリセスとを形成するステップであって、該第1のリセスは前記第2のGaAs層(34)及び前記AlAs第1リセスエッチストップ層(32)を貫通し前記第1のGaAs層(30)で終止するステップと、
    前記第1のマスクを除去するステップと、
    前記エッチングされた構造の上に第2のマスクを設けるステップであって、該第2のマスクは、該構造の前記第2の領域(8)でエッチングされた前記第1のリセスの上に配置される窓を有し、前記構造の前記第1の領域(11)に形成された前記第1のリセスをマスクするステップと、
    前記構造の前記第2の領域(8)でエッチングされた第1のリセスの部分にエッチング液を接触させ、それにより該第1のリセスを前記第1のGaAs層(30)内に、次いで前記AlAsデプレッションモードトランジスタデバイスエッチストップ層(28)内に広げ、前記AlGaAs層(26)で終止させ、前記第2の領域(8)内に第2のリセス(49)を形成するステップと、
    前記第2のマスクを除去するステップと、
    前記エッチングされた構造の上に第3のマスクを設けるステップであって、該第3のマスクは、該構造の前記第1の領域(11)でエッチングされた前記第1のリセスの上に配置される窓を有し、前記構造の前記第2の領域(8)に形成された前記第1のリセスをマスクするステップと、
    前記構造の前記第1の領域(11)でエッチングされた第1のリセスの部分にエッチング液を接触させ、それにより該第1のリセスを前記第1のGaAs層(30)内に、次いで前記AlAsデプレッションモードトランジスタデバイスエッチストップ層(28)内に、次いで前記AlGaAs層(26)内に広げ、そして前記InGaPエッチストップ層(24)で終止し、前記第1の領域(11)内に第2のリセス(53)を形成するステップと、を含む方法。
  2. 前記第2の領域に形成された前記第2のリセスを終止させる前記AlGaAs層とショットキー接触するゲート電極を形成すること、及び前記第1の領域に形成された前記第2のリセスを終止させる前記InGaP層とショットキー接触するゲート電極を形成することを含む、請求項に記載の方法。
  3. 前記第2のGaAs層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を形成することを含む、請求項に記載の方法。
JP2007515194A 2004-05-26 2005-05-19 エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するiii−v基板構造を形成する方法 Expired - Lifetime JP4913046B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/854,705 US7183592B2 (en) 2004-05-26 2004-05-26 Field effect transistor
US10/854,705 2004-05-26
PCT/US2005/017710 WO2005119778A2 (en) 2004-05-26 2005-05-19 Field effect transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011259277A Division JP5562925B2 (ja) 2004-05-26 2011-11-28 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2008500733A JP2008500733A (ja) 2008-01-10
JP4913046B2 true JP4913046B2 (ja) 2012-04-11

Family

ID=35094523

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007515194A Expired - Lifetime JP4913046B2 (ja) 2004-05-26 2005-05-19 エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するiii−v基板構造を形成する方法
JP2011259277A Expired - Lifetime JP5562925B2 (ja) 2004-05-26 2011-11-28 電界効果トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011259277A Expired - Lifetime JP5562925B2 (ja) 2004-05-26 2011-11-28 電界効果トランジスタ

Country Status (6)

Country Link
US (2) US7183592B2 (ja)
EP (1) EP1749313B1 (ja)
JP (2) JP4913046B2 (ja)
KR (1) KR101152342B1 (ja)
TW (1) TWI362750B (ja)
WO (1) WO2005119778A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
JP4284254B2 (ja) * 2004-09-07 2009-06-24 富士通株式会社 電界効果型半導体装置
US7692298B2 (en) * 2004-09-30 2010-04-06 Sanken Electric Co., Ltd. III-V nitride semiconductor device comprising a concave shottky contact and an ohmic contact
JP4843927B2 (ja) * 2004-10-13 2011-12-21 ソニー株式会社 高周波集積回路
US7626218B2 (en) * 2005-02-04 2009-12-01 Raytheon Company Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors
JP4723463B2 (ja) * 2005-12-01 2011-07-13 シャープ株式会社 半導体装置
US20070278523A1 (en) * 2006-06-05 2007-12-06 Win Semiconductors Corp. Structure and a method for monolithic integration of HBT, depletion-mode HEMT and enhancement-mode HEMT on the same substrate
US7842591B2 (en) * 2006-06-05 2010-11-30 Win Semiconductors Corp. Method of fabricating short-gate-length electrodes for integrated III-V compound semiconductor devices
JP2008010468A (ja) * 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5431652B2 (ja) * 2007-04-02 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2008263146A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20100244105A1 (en) * 2009-03-31 2010-09-30 Kiuchul Hwang Transistors having temperature stable schottky contact metals
US8748244B1 (en) * 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
US8610173B2 (en) 2011-08-01 2013-12-17 Selex Sistemi Integrati S.P.A. Enhancement/depletion PHEMT device
RU2563544C1 (ru) * 2014-06-10 2015-09-20 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Полупроводниковая гетероструктура
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
US9614069B1 (en) * 2015-04-10 2017-04-04 Cambridge Electronics, Inc. III-Nitride semiconductors with recess regions and methods of manufacture
US9502535B2 (en) * 2015-04-10 2016-11-22 Cambridge Electronics, Inc. Semiconductor structure and etch technique for monolithic integration of III-N transistors
EP3326208A4 (en) 2015-07-17 2019-03-06 Cambridge Electronics, Inc. FIELD PLATE STRUCTURES FOR SEMICONDUCTOR COMPONENTS
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
TWI642183B (zh) * 2017-12-25 2018-11-21 新唐科技股份有限公司 氮化物半導體元件
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US10811407B2 (en) * 2019-02-04 2020-10-20 Win Semiconductor Corp. Monolithic integration of enhancement mode and depletion mode field effect transistors
US11081485B2 (en) * 2019-10-23 2021-08-03 Win Semiconductors Corp. Monolithic integrated circuit device having gate-sinking pHEMTs

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148740A (ja) * 1988-11-29 1990-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH06216326A (ja) * 1993-01-13 1994-08-05 Fujitsu Ltd 半導体装置の製造方法
JPH09246530A (ja) * 1996-03-08 1997-09-19 Hitachi Cable Ltd ガリウム・インジウム・リン系高電子移動度トランジスタ
JPH10173137A (ja) * 1996-12-09 1998-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1197669A (ja) * 1997-09-18 1999-04-09 Mitsubishi Electric Corp 半導体装置
JP2000012561A (ja) * 1998-06-18 2000-01-14 Nec Corp 半導体装置およびその製造方法
JP2003023016A (ja) * 2001-05-21 2003-01-24 Tyco Electronics Corp 増強/空乏モード擬似形態高電子移動度トランジスタデバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867472B2 (ja) * 1989-10-04 1999-03-08 富士通株式会社 半導体装置
JP3044396B2 (ja) * 1991-01-10 2000-05-22 富士通株式会社 E/d型電界効果半導体装置の製造方法
JPH0714853A (ja) 1993-06-18 1995-01-17 Fujitsu Ltd シリコン基板上の化合物半導体装置とその製造方法
JPH1140578A (ja) * 1997-07-18 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
KR100379619B1 (ko) 2000-10-13 2003-04-10 광주과학기술원 단일집적 e/d 모드 hemt 및 그 제조방법
JP2003258003A (ja) * 2002-03-06 2003-09-12 Hitachi Ltd 半導体装置及びその製造方法
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148740A (ja) * 1988-11-29 1990-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH06216326A (ja) * 1993-01-13 1994-08-05 Fujitsu Ltd 半導体装置の製造方法
JPH09246530A (ja) * 1996-03-08 1997-09-19 Hitachi Cable Ltd ガリウム・インジウム・リン系高電子移動度トランジスタ
JPH10173137A (ja) * 1996-12-09 1998-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1197669A (ja) * 1997-09-18 1999-04-09 Mitsubishi Electric Corp 半導体装置
JP2000012561A (ja) * 1998-06-18 2000-01-14 Nec Corp 半導体装置およびその製造方法
JP2003023016A (ja) * 2001-05-21 2003-01-24 Tyco Electronics Corp 増強/空乏モード擬似形態高電子移動度トランジスタデバイス

Also Published As

Publication number Publication date
US20060102932A1 (en) 2006-05-18
EP1749313A2 (en) 2007-02-07
JP2008500733A (ja) 2008-01-10
EP1749313B1 (en) 2016-04-20
JP2012074722A (ja) 2012-04-12
JP5562925B2 (ja) 2014-07-30
WO2005119778A3 (en) 2006-03-02
TW200625640A (en) 2006-07-16
KR101152342B1 (ko) 2012-06-11
KR20070022036A (ko) 2007-02-23
US7361536B2 (en) 2008-04-22
US20050263789A1 (en) 2005-12-01
TWI362750B (en) 2012-04-21
US7183592B2 (en) 2007-02-27
WO2005119778A2 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP5562925B2 (ja) 電界効果トランジスタ
US7541232B2 (en) Method for fabrication of devices in a multi-layer structure
KR100379619B1 (ko) 단일집적 e/d 모드 hemt 및 그 제조방법
US5140386A (en) High electron mobility transistor
JP3744381B2 (ja) 電界効果型トランジスタ
KR101160139B1 (ko) 세 개의 전계 효과 트랜지스터를 갖는 모놀리식 집적 회로
JP4371668B2 (ja) 半導体装置
JP2021120966A (ja) スイッチングトランジスタ及び半導体モジュール
US20060202299A1 (en) Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer
Kao et al. Very high voltage AlGaAs/InGaAs pseudomorphic power HEMTs
US20240379834A1 (en) Recessed-gate high-electron-mobility transistors with doped barriers and round gate foot corners
WO2006083587A2 (en) Monolithic integrated circuit having enhanced breakdown voltage
JPH09307100A (ja) 電界効果型半導体装置
JP2002270821A (ja) 電界効果型半導体装置の製造方法
JP2001308110A (ja) 半導体装置
JP2000307101A (ja) 半導体装置およびその製造方法
JPH06177166A (ja) 電界効果トランジスタ及びその製造方法
JP2000349087A (ja) 半導体装置およびそれを用いた回路
KR20010045204A (ko) 초고주파 반도체 소자 및 그의 제조방법
JPH10261654A (ja) 電界効果トランジスタおよびそれを用いた増幅回路
JPH08321512A (ja) 電界効果トランジスタとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4913046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250