JP4803918B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP4803918B2 JP4803918B2 JP2001231411A JP2001231411A JP4803918B2 JP 4803918 B2 JP4803918 B2 JP 4803918B2 JP 2001231411 A JP2001231411 A JP 2001231411A JP 2001231411 A JP2001231411 A JP 2001231411A JP 4803918 B2 JP4803918 B2 JP 4803918B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- uncured
- adhesive layer
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路素子等の半導体素子や電子部品を搭載するための多層配線基板に関するものである。
【0002】
【従来の技術】
近時、有機材料系の多層配線基板として、例えば図2に断面図で示すように、高密度化に対応し易い全層インターステシャルビアホール(IVH)構造を有する多層配線基板21が注目されている。この全層IVH構造を有する多層配線基板21としては、例えばアラミド不織布にエポキシ樹脂等の熱硬化性樹脂を含浸させて成る複数の絶縁板22の上下面に銅箔から成る配線導体23を設けるとともに各絶縁板22の上下に位置する配線導体23同士を各絶縁板22の貫通孔内に充填した導電性ペーストを硬化させて成る貫通導体25により電気的に接続したものが知られている。なお、このような多層配線基板21は、次に述べる方法により製作されている。
【0003】
先ず、図3(a)に断面図で示すように、プリプレグ22Aとしてアラミド不織布にエポキシ樹脂等の未硬化の熱硬化性樹脂を含浸させた材料を用い、このプリプレグ22Aに貫通孔24を穿孔した後、銅粉末等の導電性粒子とエポキシ樹脂等の未硬化の熱硬化性樹脂とを含有する導電性ペーストを貫通孔24へ充填して未硬化の貫通導体25Aを形成する。
【0004】
次に、図3(b)に断面図で示すように、プリプレグ22Aの上下両面に銅箔23Aを重ね、これらを加熱装置を備えた真空プレス機により上下から加熱加圧する。これにより、プリプレグ22a・未硬化の貫通導体25Aを硬化するとともに銅箔23Aを絶縁板22の上下両面に上下の銅箔23A同士が貫通導体25で互いに電気的に接合されるように被着する。
【0005】
次に、図3(c)に断面図で示すように、絶縁板22の上下両面に被着された銅箔23Aをフォトリソグラフィによりパターン加工することで、貫通導体25で互いに電気的に接続された複数の配線導体23を形成する。
【0006】
次に、図3(d)に断面図で示すように、配線導体23が形成された絶縁板22の上下両面に、図3(a)で示したプリプレグ22Aと同様に導電性ペーストを充填して成る未硬化の貫通導体25Aが形成されたプリプレグ22Aと、さらにその上に銅箔23Aとを位置合わせしながら順次積層するとともにこれらを上下から加熱加圧して、図3(e)に断面図で示すような内層に配線導体23を有するとともに最外層に銅箔23Aが被着された積層体21Aを得る。
【0007】
そして最後に、図3(f)に断面図で示すように、最外層の銅箔23Aをフォトリソグラフィによりパターン加工して最外層の配線導体23を形成することにより全層IVH構造を有する多層配線基板21が製作される。
【0008】
【発明が解決しようとする課題】
しかしながら、従来の全層IVH構造を有する多層配線基板21は、上述したように、アラミド不織布に未硬化のエポキシ樹脂を含浸させて成るプリプレグ22Aに貫通孔24を設け、この貫通孔24内に導電性ペーストを充填して成る未硬化の貫通導体25Aを形成した後、このプリプレグ22Aを上下から加熱加圧してプリプレグ22A中の熱硬化性樹脂および貫通導体25A中の熱硬化性樹脂を熱硬化させることにより製作されることから、加熱加圧時にプリプレグ22Aおよび未硬化の貫通導体25Aが軟化して変形し、そのため貫通導体25の位置精度が悪くなったり、貫通導体25が大きく変形したりして各絶縁板22の上下に位置する配線導体23同士が貫通導体25により正確に接続されず、配線導体23間に接続不良が発生して、断線してしまうという問題点を有していた。
【0009】
本発明は上記従来技術における問題点に鑑み案出されたものであり、その目的は、貫通導体を位置精度良く形成するとともに貫通導体に大きな変形を発生させることがなく、それにより各絶縁層の上下に位置する配線導体同士を貫通導体で正確に接続し、各配線導体同士に断線のない、電気的接続信頼性の高い全層IVH構造の多層配線基板を提供することにある。
【0010】
【課題を解決するための手段】
本発明の多層配線板の製造方法は、硬化した熱硬化性樹脂およびガラスクロスを含む絶縁板の上下面に、未硬化の熱硬化性樹脂および30〜60重量%の無機フィラーを含むとともに硬化後の熱膨張係数が15×10 -6 〜30×10 -6 /℃である接着層および該接着層に対して剥離可能に設けられた保護層を積層する第1の工程と、絶縁板および接着層および保護層に、これらを貫通する貫通孔を形成する第2の工程と、貫通孔内に導電性ペーストを充填して未硬化の貫通導体を形成した後、保護層を剥離して、絶縁板と未硬化の貫通導体と未硬化の接着層とから成る第1の基板を得る第3の工程と、該第1の基板の上下面に銅箔を積層した後、これらを加熱加圧して前記未硬化の貫通導体を硬化するとともに、前記未硬化の接着層を硬化することによって前記第1の基板の上下面に前記銅箔を接着し、しかる後、前記銅箔をパターン加工することにより、硬化した貫通導体と電気的に接続された配線導体を形成して、前記絶縁板と前記硬化した貫通導体と硬化した接着層と前記配線導体とから成る第2の基板を得る第4の工程と、該第2の基板2枚を、前記第1の基板を前記未硬化の貫通導体と前記配線導体とが電気的に接続されるように間に挟んで積層した後、これらを加熱加圧して前記第1の基板の前記未硬化の貫通導体を硬化するとともに、前記第1の基板の未硬化の接着層を硬化することによって前記第1の基板と前記第2の基板とを接着し、前記第1の基板を挟んで上下に位置する前記第2の基板の前記配線導体間を前記第1の基板の前記硬化した貫通導体で電気的に接続する第5の工程とを有することを特徴とするものである。
【0012】
本発明の多層配線基板の製造方法によれば、貫通導体および配線導体を硬化した有機材料系の絶縁板に形成し、その後、この貫通導体および配線導体を有する絶縁板を複数層積層することから、絶縁板の積層時の加熱加圧により絶縁板や貫通導体に変形が発生することはない。従って、絶縁板に形成された貫通導体を位置精度良く形成できるとともに、これによって各絶縁板の上下に位置する配線導体同士を貫通導体で正確に接続することができる。
【0013】
また、本発明の多層配線基板の製造方法によれば、硬化した接着層の熱膨張係数が15×10-6〜30×10-6/℃であることから、硬化した接着層の熱膨張係数を貫通導体の熱膨張係数に近似させることができ、それにより各貫通導体と配線導体との間の電気的接続信頼性が極めて高い全層IVH構造の多層配線基板を提供することができる。
【0014】
【発明の実施の形態】
次に、本発明の多層配線基板の製造方法について添付の図面に基づいて説明する。図1(a)〜(e)は、本発明の多層配線基板の製造方法の実施形態の一例を示す工程毎の断面図である。
【0015】
まず、図1(a)に断面図で示すように、硬化した有機材料系の絶縁板1の上下面に未硬化の接着層2Aおよびこの接着層2Aに対して剥離可能に設けられた保護層3を積層する。なお、本発明で用いる硬化した有機材料系の絶縁基板1は、その硬化の程度が、Bステージと呼ばれる有機材料系の絶縁板1が後工程における加熱加圧によって軟化溶融する程度の半硬化状態よりも硬化が進んでおり、後工程における加熱加圧では軟化溶融しない程度のものをいう。
【0016】
絶縁板1は、その厚みが50〜300μmであり、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の未硬化の熱硬化性樹脂を含浸させたプリプレグを加熱加圧して熱硬化性樹脂を硬化させたものが用いられる。
【0017】
また、未硬化の接着層2Aは、その厚みが30〜50μmであり、例えば、エポキシ樹脂やビスマレイミドトリアジン樹脂等の未硬化の熱硬化性樹脂あるいはこのような未硬化の熱硬化性樹脂とアクリル系樹脂等の熱可塑性樹脂との複合樹脂に無機フィラーとして球状の溶融SiO2やAl2O3、BaTiO3、MgTiO3、CaTiO3等を分散させて成り、後述する銅箔6Aと絶縁板1および絶縁板1同士を接合するための接着剤として機能する。このような未硬化の接着層2Aは、例えばスクリーン印刷法を用いて絶縁板1の上下面に上記樹脂を印刷することにより形成される。あるいは、あらかじめ従来周知のテープ成形法を用いて上記樹脂から成るテープを成形し、このテープを絶縁板1の上下面に積層しても良い。
【0018】
さらに、保護層3は、その厚みが20〜50μmであり、例えばPET(Polyethlen-terephthalate)フィルム等から成り、未硬化の接着層2Aを保護するための保護材として機能するとともに後述するように貫通導体5用の導電性ペーストをスクリーン印刷により貫通孔4に充填する際のマスクとして機能する。なお、この保護層3は、レーザ加工性が良好であることが好ましい。
【0019】
次に、図1(b)に断面図で示すように、積層された絶縁板1および接着層2Aおよび保護層3にこれらを上下に貫通する貫通孔4をレーザ加工あるいはドリル加工により穿孔する。貫通孔4は、その直径が通常は100〜300μmであり、例えばレーザ加工により形成する場合、ビーム径を50〜200μmに絞った炭酸ガスレーザを保護層3上から照射することにより形成される。なお、UVレーザやエキシマレーザを利用することにより、貫通孔4の直径を50μm以下と小さなものとすることも可能である。
【0020】
次に、図1(c1)に断面図で示すように、貫通孔4へ導電性ペーストを充填して未硬化の貫通導体5Aを形成する。導電性ペーストとしては、銅や銀・はんだ等の金属粉末をエポキシ樹脂等の未硬化の熱硬化性樹脂あるいはこれとアクリル系樹脂等の熱可塑性樹脂との樹脂混合物に添加混合したものが用いられる。また、貫通孔4への未硬化の導電性ペーストの充填は、保護層3を印刷用のマスクとして用い、この保護層3の上からスクリーン印刷で埋め込む方法が採用される。なお、保護層3の厚みは20〜50μmの範囲が好ましく、20μm未満であるとスクリーン印刷で導電性ペーストを貫通孔4に埋め込む際に保護層3が破れ易くなる傾向があり、また50μmを越えると、後述するように保護層3を剥離した際に、未硬化の貫通導体5Aが未硬化の接着層2Aの表面から保護層3の厚み分だけ大きくはみ出してしまい、その後、銅箔6Aを積層して加熱加圧すると、未硬化の貫通導体5Aの大きくはみ出した部分が未硬化の接着層2Aの表面に大きく広がってしまい、銅箔6Aをパターン加工する際に余分な時間を要するとともに精度良く配線導体6を形成することが困難となる傾向がある。従って、保護層3の厚みは20〜50μmの範囲とすることが好ましい。なお、本発明の多層配線基板の製造方法においては、未硬化の貫通導体5Aが、保護層3の厚み分だけ接着層2Aより外側にはみだしていることから、銅箔6Aを接着層2Aに積層して加熱加圧した際に、保護層3の厚み分だけ接着層2Aより外側にはみだした導電性ペーストが適度に広がり、銅箔6Aと貫通導体5との接続面積が大きくなり、両者の接合強度を強固なものとすることができる。
【0021】
次に、図1(c2)に断面図で示すように、保護層3を剥離して、絶縁板1と未硬化の貫通導体5Aと未硬化の接着層2Aとから成る第1の基板7を得る。
【0022】
次に、図(d1)に断面図で示すように、第1の基板7の上下面に銅箔6Aを積層した後、これらを真空プレス装置を用いて真空度が4kPa以下、温度が180〜200℃、圧力が2〜4MPaの条件で加熱加圧を90〜120分間行ない、未硬化の接着層2Aおよび未硬化の貫通導体5Aを硬化するとともに第1の基板7の上下面に銅箔6Aを被着する。
【0023】
本発明の多層配線基板の製造方法においては、絶縁板1は加熱加圧の前にすでに硬化しているので、絶縁板としてプリプレグを用いた場合のように銅箔6Aを接着する際の加熱加圧によって絶縁板1に変形が発生することはなく、従って、貫通導体5に大きな変形が発生することもなく貫通導体5を位置精度良く形成することができる。
【0024】
次に、図1(d2)に断面図で示すように、第1の基板7の上下面に被着された銅箔6Aをフォトリソグラフィによりパターン加工することで、絶縁板1と硬化した貫通導体5と硬化した接着層2と配線導体6とから成る第2の基板8を得る。なおこの際、第2の基板8の上下面に貫通導体5と電気的に接続しないダミー電極6Bを設けても良い。このような銅箔6Aをパターン加工して配線導体6を形成するには、例えば、銅箔6Aの表面にエッチングマスクをドライフィルムレジストにより形成した後、エッチングマスクから露出した銅箔6Aをアンモニア系の塩化第二銅のエッチング液で1〜2分間エッチングすればよい。
【0025】
次に、図1(e1)に断面図で示すように、2枚の第2の基板8を、第1の基板7を未硬化の貫通導体5Aと配線導体6とが電気的に接続するように間に挟んで積層するとともにこれらを真空プレス装置を用いて真空度が4kPa以下、温度が180〜200℃、圧力が2〜4MPaの条件で90〜120分の加熱加圧をおこなって接着することにより、図1(e2)に断面図で示すような全層IVH構造を有する3層の多層配線基板11が製作される。
【0026】
本発明の多層配線基板の製造方法においては、絶縁板1は加熱加圧の前にすでに硬化しているので、第1の基板7と第2の基板8との積層の際の加熱加圧によって絶縁板1に変形が発生することはない。従って、貫通導体5に大きな変形が発生することはなく、貫通導体5の位置精度を極めて高く維持することができ、その結果、貫通導体5を有する絶縁板1を複数層積層して全層IVH構造を有する多層配線基板11を製作した場合においても、上下面の配線導体6同士が電気的に良好に接続された多層基板11を得ることができる。
【0027】
なお、本発明の多層配線基板の製造方法においては、硬化した接着層2の熱膨張係数を15×10-6〜30×10-6/℃とすることにより硬化した接着層2の熱膨張係数を貫通導体5の熱膨張係数に近似させることができ、それにより接着層2と貫通導体5との熱膨張係数の差に起因して貫通導体5と配線導体6との間に大きな応力が印加されるのを有効に防止することができ、その結果、貫通導体5と配線導体6との電気的接続信頼性を極めて高いものとすることができる。したがって、硬化した接着層2の熱膨張係数を15×10-6〜30×10-6/℃の範囲とすることが好ましい。
【0028】
未硬化の接着層2Aを硬化させて、その硬化した接着層2の熱膨張係数を15×10-6〜30×10-6/℃とするには、未硬化の接着層2A中に30〜60重量%程度の無機フィラーを予め含有させておき、この接着層2Aを略完全に硬化させればよい。未硬化の接着層2A中の無機フィラーの含有量が30重量%未満の場合には、硬化した接着層2の熱膨張係数を30×10-6/℃以下とすることが困難となり、60重量%を超える場合には、硬化した接着層2の熱膨張係数を15×10-6/℃以上とすることが困難となるとともに接着層2の接着力が低いものとなる傾向にある。従って、未硬化の接着層2Aを硬化させる際、その硬化した接着層2の熱膨張係数を15×10-6〜30×10-6/℃の範囲とすることが好ましい。
【0029】
かくして本発明の多層配線基板の製造方法によれば、絶縁板1は加熱加圧の前にすでに硬化しているので、第1の基板7と第2の基板8との積層の際の加熱加圧によって絶縁板1に変形が発生することはない。従って、貫通導体5に大きな変形が発生することはなく、貫通導体5の位置精度を極めて高く維持することができ、その結果、貫通導体5を有する絶縁板1を複数層積層して全層IVH構造を有する多層配線基板11を製作した場合においても、上下面の配線導体6同士が電気的に良好に接続された多層配線基板11を提供することができる。
【0030】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々変更は可能である。例えば、上述の実施の形態の例で得られた多層配線基板11の上面および/または下面に第1の基板7と第2の基板8とを積層してさらに多層化することも可能である。
【0031】
【発明の効果】
本発明の多層配線基板の製造方法によれば、貫通導体および配線導体を硬化した有機材料系の絶縁板に形成し、その後、この貫通導体および配線導体を有する絶縁板を複数層積層することから、絶縁板の積層時の加熱加圧により絶縁板や貫通導体に変形が発生することはない。従って、絶縁板に形成された貫通導体を位置精度良く形成できるとともに、これによって各絶縁板の上下に位置する配線導体同士を貫通導体で正確に接続することができる。
【0032】
また、本発明の多層配線基板の製造方法によれば、硬化した接着層の熱膨張係数が15×10-6〜30×10-6/℃であることから、硬化した接着層の熱膨張係数を貫通導体の熱膨張係数に近似させることができ、それにより各貫通導体と配線導体との間の電気的接続信頼性が極めて高い全層IVH構造の多層配線基板を提供することができる。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明の多層配線基板の製造方法を説明するための工程毎の断面図である。
【図2】従来の多層配線基板の実施例を示す断面図である。
【図3】(a)〜(f)は、図2に示す従来の多層配線基板の製造方法を説明するための工程毎の断面図である。
【符号の説明】
1・・・・・・・絶縁板
2・・・・・・・硬化した接着層
2A・・・・・未硬化の接着層
3・・・・・・・保護層
4・・・・・・・貫通孔
5・・・・・・・硬化した貫通導体
5A・・・・・未硬化の貫通導体
6・・・・・・・配線導体
6A・・・・・銅箔
7・・・・・・・未硬化の接着層が積層され、かつ未硬化の貫通導体が形成された絶縁板
8・・・・・・・配線導体付きの絶縁板
11・・・・・・・多層配線基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board for mounting a semiconductor element such as a semiconductor integrated circuit element or an electronic component.
[0002]
[Prior art]
Recently, a
[0003]
First, as shown in a cross-sectional view in FIG. 3A, a material obtained by impregnating an aramid nonwoven fabric with an uncured thermosetting resin such as an epoxy resin is used as the prepreg 22A, and a through
[0004]
Next, as shown in a cross-sectional view in FIG. 3B,
[0005]
Next, as shown in a cross-sectional view in FIG. 3C, the
[0006]
Next, as shown in a sectional view in FIG. 3D, the upper and lower surfaces of the
[0007]
Finally, as shown in a sectional view in FIG. 3 (f), the outermost
[0008]
[Problems to be solved by the invention]
However, as described above, the
[0009]
The present invention has been devised in view of the problems in the prior art described above, and an object of the present invention is to form the through conductor with high positional accuracy and to prevent the through conductor from being greatly deformed. An object of the present invention is to provide a multilayer wiring board having an all-layer IVH structure in which wiring conductors positioned above and below are accurately connected by through conductors and each wiring conductor is not disconnected and has high electrical connection reliability.
[0010]
[Means for Solving the Problems]
The method for producing a multilayer wiring board of the present invention includes an uncured thermosetting resin and 30 to 60% by weight of an inorganic filler on the upper and lower surfaces of an insulating board containing a cured thermosetting resin and glass cloth, and after curing. A first step of laminating an adhesive layer having a thermal expansion coefficient of 15 × 10 −6 to 30 × 10 −6 / ° C. and a protective layer releasably provided on the adhesive layer, an insulating plate, and an adhesive A second step of forming a through-hole penetrating the layer and the protective layer, and forming an uncured through conductor by filling the through-hole with a conductive paste, and then peeling off the protective layer to insulate A third step of obtaining a first substrate comprising a plate, an uncured through conductor, and an uncured adhesive layer; and laminating copper foils on the upper and lower surfaces of the first substrate; with curing the through conductors of said uncured, to cure the adhesive layer of the uncured And bonding the copper foil on the upper and lower surfaces of the first substrate by, thereafter, the copper foil by patterning, to form a cured through conductor and electrically connected to the wiring conductor, wherein A fourth step of obtaining a second substrate comprising an insulating plate, the cured through conductor, a cured adhesive layer, and the wiring conductor; and the second substrate, the first substrate being uncured The through conductors and the wiring conductors are stacked so as to be electrically connected, and then heated and pressed to cure the uncured through conductors of the first substrate, and The first substrate and the second substrate are bonded by curing an uncured adhesive layer of one substrate, and the wiring of the second substrate positioned above and below the first substrate Electrically between the conductors by the hardened through conductor of the first substrate It is characterized in that it has a fifth step of connection.
[0012]
According to the method for manufacturing a multilayer wiring board of the present invention, the through conductor and the wiring conductor are formed on a cured organic material insulating plate, and then the insulating plate having the through conductor and the wiring conductor is laminated in a plurality of layers. The insulating plate and the through conductor are not deformed by heating and pressurization when the insulating plates are laminated. Accordingly, the through conductors formed on the insulating plate can be formed with high positional accuracy, and thereby the wiring conductors positioned above and below each insulating plate can be accurately connected by the through conductor.
[0013]
Further, according to the method for producing a multilayer wiring board of the present invention, since the thermal expansion coefficient of the cured adhesive layer is 15 × 10 −6 to 30 × 10 −6 / ° C., the thermal expansion coefficient of the cured adhesive layer Can be approximated to the thermal expansion coefficient of the through conductor, thereby providing a multilayer wiring board having an all-layer IVH structure in which the electrical connection reliability between each through conductor and the wiring conductor is extremely high.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, the manufacturing method of the multilayer wiring board of this invention is demonstrated based on attached drawing. 1A to 1E are cross-sectional views for each process showing an example of an embodiment of a method for manufacturing a multilayer wiring board according to the present invention.
[0015]
First, as shown in a sectional view in FIG. 1 (a), an uncured
[0016]
The
[0017]
The uncured
[0018]
Further, the
[0019]
Next, as shown in a cross-sectional view in FIG. 1B, a through-hole 4 penetrating vertically through the laminated insulating
[0020]
Next, as shown in a sectional view in FIG. 1 (c1), the through hole 4 is filled with a conductive paste to form an uncured through conductor 5A. As the conductive paste, a powder obtained by adding metal powder such as copper, silver, or solder to an uncured thermosetting resin such as an epoxy resin or a resin mixture of this and a thermoplastic resin such as an acrylic resin is used. . Further, the filling of the uncured conductive paste into the through holes 4 is performed by using the
[0021]
Next, as shown in a sectional view in FIG. 1 (c2), the
[0022]
Next, as shown in a sectional view in FIG. (D1), after laminating copper foils 6A on the upper and lower surfaces of the
[0023]
In the method for manufacturing a multilayer wiring board according to the present invention, since the insulating
[0024]
Next, as shown in a sectional view in FIG. 1 (d2), the copper foil 6A deposited on the upper and lower surfaces of the
[0025]
Next, as shown in a cross-sectional view in FIG. 1 (e1), the two
[0026]
In the method for manufacturing a multilayer wiring board according to the present invention, since the insulating
[0027]
In the method for manufacturing a multilayer wiring board of the present invention, the thermal expansion coefficient of the cured
[0028]
In order to cure the
[0029]
Thus, according to the method for manufacturing a multilayer wiring board of the present invention, since the insulating
[0030]
In addition, this invention is not limited to the above-mentioned Example, A various change is possible if it is the range which does not deviate from the summary of this invention. For example, the
[0031]
【The invention's effect】
According to the method for manufacturing a multilayer wiring board of the present invention, the through conductor and the wiring conductor are formed on a cured organic material insulating plate, and then the insulating plate having the through conductor and the wiring conductor is laminated in a plurality of layers. The insulating plate and the through conductor are not deformed by heating and pressurization when the insulating plates are laminated. Accordingly, the through conductors formed on the insulating plate can be formed with high positional accuracy, and thereby the wiring conductors positioned above and below each insulating plate can be accurately connected by the through conductor.
[0032]
Further, according to the method for producing a multilayer wiring board of the present invention, since the thermal expansion coefficient of the cured adhesive layer is 15 × 10 −6 to 30 × 10 −6 / ° C., the thermal expansion coefficient of the cured adhesive layer Can be approximated to the thermal expansion coefficient of the through conductor, thereby providing a multilayer wiring board having an all-layer IVH structure in which the electrical connection reliability between each through conductor and the wiring conductor is extremely high.
[Brief description of the drawings]
FIGS. 1A to 1E are cross-sectional views for each process for explaining a method of manufacturing a multilayer wiring board according to the present invention.
FIG. 2 is a cross-sectional view showing an example of a conventional multilayer wiring board.
FIGS. 3A to 3F are cross-sectional views for each process for explaining a method of manufacturing the conventional multilayer wiring board shown in FIG.
[Explanation of symbols]
1. Insulating
11 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Multilayer wiring board
Claims (1)
前記絶縁板および前記接着層および前記保護層に、これらを貫通する貫通孔を形成する第2の工程と、
前記貫通孔内に導電性ペーストを充填して未硬化の貫通導体を形成した後、前記保護層を剥離して、前記絶縁板と前記未硬化の貫通導体と前記未硬化の接着層とから成る第1の基板を得る第3の工程と、
該第1の基板の上下面に銅箔を積層した後、これらを加熱加圧して前記未硬化の貫通導体を硬化するとともに、前記未硬化の接着層を硬化することによって前記第1の基板の上下面に前記銅箔を接着し、しかる後、前記銅箔をパターン加工することにより、硬化した貫通導体と電気的に接続された配線導体を形成して、前記絶縁板と前記硬化した貫通導体と硬化した接着層と前記配線導体とから成る第2の基板を得る第4の工程と、
該第2の基板2枚を、前記第1の基板を前記未硬化の貫通導体と前記配線導体とが電気的に接続されるように間に挟んで積層した後、これらを加熱加圧して前記第1の基板の前記未硬化の貫通導体を硬化するとともに、前記第1の基板の未硬化の接着層を硬化することによって前記第1の基板と前記第2の基板とを接着し、前記第1の基板を挟んで上下に位置する前記第2の基板の前記配線導体間を前記第1の基板の前記硬化した貫通導体で電気的に接続する第5の工程とを有することを特徴とする多層配線基板の製造方法。The upper and lower surfaces of the insulating plate containing the cured thermosetting resin and glass cloth contain an uncured thermosetting resin and 30 to 60% by weight of an inorganic filler and have a thermal expansion coefficient after curing of 15 × 10 −6 to A first step of laminating an adhesive layer that is 30 × 10 −6 / ° C. and a protective layer that is detachable from the adhesive layer;
A second step of forming a through-hole penetrating the insulating plate, the adhesive layer, and the protective layer; and
After forming an uncured through conductor by filling the through hole with a conductive paste, the protective layer is peeled off, and the insulating plate, the uncured through conductor, and the uncured adhesive layer are formed. A third step of obtaining a first substrate;
After laminating the copper foil on the upper and lower surfaces of the first substrate, while curing the through conductors of said uncured them by heating and pressing, of the first substrate by curing the adhesive layer of the uncured The copper foil is bonded to the upper and lower surfaces, and then the copper foil is patterned to form a wiring conductor electrically connected to the cured through conductor, and the insulating plate and the cured through conductor are formed. And a fourth step of obtaining a second substrate comprising the cured adhesive layer and the wiring conductor;
After laminating the two second substrates with the first substrate sandwiched therebetween so that the uncured through conductor and the wiring conductor are electrically connected, these are heated and pressed to wherein while curing through conductors uncured first substrate, and bonding the second substrate and the first substrate by curing the adhesive layer of the uncured first substrate, the first And a fifth step of electrically connecting the wiring conductors of the second substrate positioned above and below the first substrate with the hardened through conductors of the first substrate. A method for manufacturing a multilayer wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001231411A JP4803918B2 (en) | 2001-04-27 | 2001-07-31 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001133233 | 2001-04-27 | ||
JP2001133233 | 2001-04-27 | ||
JP2001-133233 | 2001-04-27 | ||
JP2001231411A JP4803918B2 (en) | 2001-04-27 | 2001-07-31 | Manufacturing method of multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017850A JP2003017850A (en) | 2003-01-17 |
JP4803918B2 true JP4803918B2 (en) | 2011-10-26 |
Family
ID=26614525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001231411A Expired - Fee Related JP4803918B2 (en) | 2001-04-27 | 2001-07-31 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803918B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100570856B1 (en) * | 2003-04-02 | 2006-04-12 | 삼성전기주식회사 | Method for fabricating the multi layer PCB in parallel |
KR20210131149A (en) * | 2020-04-23 | 2021-11-02 | 엘지이노텍 주식회사 | Printed circuit board and mehod of manufacturing thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234589A (en) * | 1987-03-24 | 1988-09-29 | 新日鐵化学株式会社 | Multilayer interconnection board |
JP3014365B2 (en) * | 1997-07-16 | 2000-02-28 | 松下電器産業株式会社 | Wiring board, intermediate connector, method of manufacturing wiring board, and method of manufacturing intermediate connector |
JP2001015919A (en) * | 1999-06-25 | 2001-01-19 | Ibiden Co Ltd | Multilayer printed wiring board, circuit-board therefor and its manufacture |
-
2001
- 2001-07-31 JP JP2001231411A patent/JP4803918B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003017850A (en) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3197213B2 (en) | Printed wiring board and method of manufacturing the same | |
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
KR100274360B1 (en) | Printed wiring board with protruding electrodes and its manufacturing method | |
JP5581218B2 (en) | Method for manufacturing printed wiring board | |
KR19990013967A (en) | Wiring board and manufacturing method thereof | |
JP4040389B2 (en) | Manufacturing method of semiconductor device | |
KR101116079B1 (en) | Method for manufacturing multilayer printed circuit board and multilayer printed circuit board | |
WO2006118141A1 (en) | Multilayer wiring board and method for producing same | |
JP2002076578A (en) | Printed wiring board and manufacturing method therefor | |
JP2008300819A (en) | Printed circuit board and method for manufacturing the same | |
JP2009246336A (en) | Wiring board and method of making the same | |
JP3014365B2 (en) | Wiring board, intermediate connector, method of manufacturing wiring board, and method of manufacturing intermediate connector | |
TWI412313B (en) | Multilayer printing wire board and method for producting the same | |
JP4803918B2 (en) | Manufacturing method of multilayer wiring board | |
JP2004273575A (en) | Multilayer printed wiring board and its manufacturing method | |
JP4684454B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
JPH08316598A (en) | Printed wiring board and production thereof | |
JP2002368364A (en) | Printed wiring board and its manufacturing method | |
JP4803919B2 (en) | Manufacturing method of multilayer wiring board | |
JP4797742B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JPH1056267A (en) | Multilayer printed wiring board and its manufacture | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2000208946A (en) | Multilayer wiring board and manufacture thereof | |
JP2002329967A (en) | Method of manufacturing multilayer printed wiring board | |
JP4892924B2 (en) | Multilayer printed wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |