JP4880889B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4880889B2 JP4880889B2 JP2004259654A JP2004259654A JP4880889B2 JP 4880889 B2 JP4880889 B2 JP 4880889B2 JP 2004259654 A JP2004259654 A JP 2004259654A JP 2004259654 A JP2004259654 A JP 2004259654A JP 4880889 B2 JP4880889 B2 JP 4880889B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- wafer
- monitor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
半導体基板、P型半導体基板表面付近に部分的に膜厚の異なる絶縁膜を、熱酸化等により選択的に形成する(図3、工程J)。
Nウェル形成用のPhos(リン)等を選択的に半導体基板表面にイオン注入しNウェルを形成する(図3、工程K)。
P型半導体基板表面付近にP型チャネルストッパー形成用のBF2等を選択的に半導体基板表面にイオン注入した後、LOCOS法等により選択的に素子分離用絶縁膜とチャネルストッパーを形成する(図3、工程L)。
将来トランジスタを形成する素子形成用能動領域に選択的に閾値電圧制御用のPhos等を半導体基板表面にイオン注入し不純物注入領域を形成する(図3、工程M)。
素子形成用能動領域の半導体基板表面付近の酸化膜を除去し、熱酸化等によりゲート酸化膜を形成する(図3、工程N)。
ゲート酸化膜上にCVD技術、フォトリソグラフィ技術、エッチング技術を用いて選択的にポリシリコンゲートを形成する(図3、工程O)。
P型半導体基板表面にCVD法または熱酸化法により酸化膜を形成した後、素子形成用能動領域の所望領域にポリシリコンゲートと酸化膜に対してセルフアライメント的にソース/ドレイン(SD)形成用の不純物原子を半導体基板表面にイオン注入し、N型ソース領域とN型ドレイン領域、P型ソースとP型ドレイン領域を形成する(図3、工程P)。
P型半導体基板表面にCVD法等により酸化膜を堆積し層間絶縁膜を形成する(図3、工程Q)。
層間絶縁膜163の所望の領域にフォトリソグラフィ技術、エッチング技術を用いて選択的にコンタクトホールを形成する(図3、工程R)。
層間絶縁膜上にスパッタ技術、フォトリソグラフィ技術、エッチング技術等を用いて選択的に金属配線を形成する(図3、工程S)。
金属配線上に、保護膜270を堆積し、所望の領域(外部接続端子領域等の金属配線)を選択的に窓明けする(図3、工程T)。
ウェハプローバを介して半導体チップとICテスタを電気的に接続し、半導体装置の電気特性等を検査する(図3、工程U)。
ここで、
Id: トランジスタのドレイン電流
μ: トランジスタのキャリア移動度
C: トランジスタの単位面積当ゲート容量
W: トランジスタのゲート長
L: トランジスタのゲート幅
Vg: トランジスタのゲート・ソース間電圧
Vd: トランジスタのドレイン・ソース間電圧
Vt: トランジスタの閾値電圧
式1により、トランジスタの電流特性は多くの特性パラメータで決定されることがわかる。更に、閾値電圧Vtは式2で決定される。
ここで、
VF:フラットバンド電圧
ΦF: 不純物によるフェルミ順位のシフト
QA: 酸化膜とシリコン表面の単位面積当界面電荷
QB: 空乏層の単位面積当電荷
C: トランジスタの単位面積当ゲート容量
前述の100ステップを越える製造工程で製造されるトランジスタの電気特性は、長い製造工程の影響で大きくばらつくことがある。半導体装置を商品化する場合は、このバラツキを考慮して品質とコストの兼ね合いで製品仕様を決定し、半導体装置の電気特性が製品仕様を満たすように回路設計する。しかし、市場の強い要求でコストを犠牲にして精度の良さという高品質を優先せざるを得ない場合がある。電気特性バラツキに敏感な特性パラメータ、例えば閾値電圧Vtは、ロット間はもとよりウェハ間やロット内、更に半導体チップ内でも大きなバラツキを生じることがある。閾値電圧Vtのような半導体装置の電気特性バラツキへの寄与率が大きいパラメータのバラツキを吸収し低減化する製造方法の実現が従来から望まれていた。
図15の従来技術であるフィードバック式製造方法では、はじめに新たな製造工程の初期条件を現行製造工程(既存技術)から類推、引用等の方法で設定し、次に前記初期製造条件で全工程による試作またはシミュレーションを行い、次に出来栄えを測定または観測し、次にあらかじめ準備された判定基準に則り初期製造条件を見直し、次回製造条件を決定するので、出来栄えを測定する工程F及び製造条件を決定する工程Gを現在製造中の半導体装置に適用できない。製造済み半導体装置のウェハ検査結果を次回の製造条件改善にフィードバックし製造工程の改善は実現できるが、製造工程中の半導体装置の直接的なバラツキ低減化には寄与しないという課題を有していた。
本発明は、半導体装置のチップ面積を増大させることなしに、製造中の半導体装置のバラツキを低減させる製造方法を提供することを目的としている。
半導体基板例えば、P型半導体基板102表面付近に部分的に膜厚の異なる絶縁膜を熱酸化等により選択的に形成し300nm〜1000nm程度の酸化膜103と50nm〜100nm程度の酸化膜104を得る。ここではP型の半導体基板を用いたが、N型の半導体基板板も用いることができる。(図5)
2.Nウェル
Nウェル111は、本体ウェハ表面にイオン注入法により不純物、たとえばリンを3.0×1012/cm2程度の不純物量を注入し、ウェル不純物注入領域を形成する。これをウェル不純物注入工程という。次に、イオン注入法により本体ウェハに添加された不純物は、そのままでは電気的に不活性なので熱処理による活性化、及び注入時のダメージを回復させる。さらに、Nウェル111内にPMOSトランジスタを作りこむためには、ある程度深さを持ったNウェル111としなければならず、一般的には、微細化されたトランジスタにおいては1〜3mm、高耐圧のトランジスタについては3〜8mm程度の深さとなる。この熱処理において必要な不純物の分布(プロファイル)を得るため、例えば電気炉により1100〜1200℃で数時間〜十数時間の条件で熱拡散をする。これをウェル熱拡散工程という。(図6)。ウェル熱拡散工程は複数枚(150枚程度)の大口径ウェハを同時に高温で長時間処理される。ここではNウェル111を用いたが、Pウェルまたは両方のウェルを用いることができる。
P型半導体基板102表面付近に選択的にP型チャネルストッパー142形成用のB、BF2等を選択的に半導体基板表面にイオン注入した後、LOCOS法等により選択的に素子分離用絶縁膜130、P型チャネルストッパー142を形成する(図7)。ここでLOCOS法を用いて素子分離用酸化膜を形成する場合、熱酸化工程は複数枚(150枚程度)の大口径ウェハを同時に高酸化レートで、高温で長時間処理される。
将来MOSトランジスタが形成される素子形成用能動領域132に選択的に閾値電圧制御用のPhos、As、B、BF2等を半導体基板表面にイオン注入し不純物注入領域201が形成される。不純物注入領域201が形成される領域はMOSトランジスタの導電型、閾値電圧、等必要に応じて複数領域別々に形成される場合があり、半導体装置の仕様によりイオン注入量等の許容範囲が著しく狭い場合もある(図8)。本チャネルドープ工程Mは、次のゲート酸化膜工程Nの後に行っても、同様な半導体装置が得られる。
素子形成用能動領域132の半導体基板表面付近の酸化膜を除去し、熱酸化等によりゲート酸化膜161を形成する(図9)。ここでゲート酸化膜161の膜厚は半導体装置の仕様により様々であるが、MOSトランジスタの閾値電圧を決定する重要なプロセスパラメータである。さらにこの後(ゲート酸化膜161形成後)図8で説明した将来MOSトランジスタが形成される素子形成用能動領域132に選択的に閾値電圧制御用のPhos、B、BF2等を半導体基板表面にイオン注入し不純物注入領域201を形成する場合もある。
ゲート酸化膜161上にCVD技術、フォトリソグラフィ技術、エッチング技術を用いて選択的にポリシリコンゲート170が形成される(図10)。ここでポリシリコンゲート170の加工幅は半導体装置の仕様により様々であるが、MOSトランジスタの駆動能力を決定する重要なプロセスパラメータである。また、ここでは図示していないが、この後、酸化膜を形成した後、抵抗用の第2層のポリシリコン層を形成する場合がある。
P型半導体基板102表面にCVD法または熱酸化法により酸化膜164を形成した後、素子形成用能動領域132の所望の領域にポリシリコンゲート170と酸化膜164に対してセルフアライメント的にソース、ドレイン形成用のPhos、As、B、BF2等を半導体基板表面にイオン注入しN型ソース領域181、N型ドレイン領域191、P型ソース領域182、P型ドレイン領域192が形成される。(図11)。ここで、それぞれのソース、ドレインはLDD(Lightly Doped Drain)と呼ばれる低濃度の不純物領域を有する構造やDDD(Double Diffused Drain)と呼ばれる900℃〜1100℃程度、窒素または希釈酸素雰囲気で拡散する事により形成された低濃度の不純物領域を有する構造を用いる場合がある。これに本ソース/ドレイン形成工程Pでソース/ドレインを形成する前に、イオン注入された不純物を900℃〜1100℃程度、窒素または希釈酸素雰囲気で熱拡散する事により形成された低濃度不純物領域134を有する構造を用いる場合がある(図19)。この工程を、以後DDD工程と称す。
P型半導体基板102表面にCVD法等により酸化膜を堆積し、800〜900℃程度の希釈酸素雰囲気でアニールし、層間絶縁膜163を形成する(図12)。
層間絶縁膜163の所望の領域にフォトリソグラフィ技術、エッチング技術を用いて選択的にコンタクトホール250を形成し、ウェットエッチングまたはリフロー等でコンタクトホールの形状を滑らかに成形する。スパッタ技術、フォトリソグラフィ技術、エッチング技術等を用いて選択的に金属配線260を形成し、CVD法等により保護膜270を堆積し、所望の領域(外部接続端子領域等)を選択的に窓明けする。ここでは単層の金属配線260を形成する場合について記述したが、この金属配線は層間絶縁膜を介して複数の積層構造が形成される場合もある。また、金属配線はバリア金属を下層に、反射防止膜を上層に有する構造の場合もある。さらに、プロセスダメージ回復用の350℃〜450℃、水素雰囲気でのアニール工程が含まれる場合もある(図13)。
モニタウェハは本体の半導体装置のP型半導体基板102より10%〜50%程度低濃度のP型半導体基板102とする。P型半導体基板102の表面付近にしきい値電圧制御用のPhos、As、B、BF2等を半導体基板表面にイオン注入し不純物注入領域を形成する。ここでのイオン注入工程は、処理状態を予測する半導体装置と同一条件で処理される事が望ましい。これは、イオン注入工程でのバラツキをより低減化させるためである。また、ここで低濃度の半導体基板を使用する理由はモニタリング感度をより高めるためである。ここで、モニタウェハのモニタリング工程C以前の製造工程は、本体ウェハのモニタリング工程C以前の製造工程より簡略化された製造工程であることが好ましい。具体的には、本実施例のモニタ前処理工程は、本体前処理工程Bに比べてNウェル工程KやLOCOS工程Lが省略され、簡便で短期間なものがコスト的に好ましい。モニタウェハの基板の濃度に関しても、必ずしも本体半導体装置より低濃度の半導体基板を用意する必要はなく、コストと測定精度の兼ね合いから決定すればよい。(図1、工程A)
2.モニタリング工程
このモニタリング工程Cは、製造による本体ウェハの出来栄えをモニタウェハにコピーする重要な工程である。すなわち、半導体製造装置完成時の出来栄えを左右する前記寄与大パラメータを予測できる工程影響(モニタ状況)をモニタウェハに正確にコピーする工程である。本実施例では、モニタリング工程Cとして、製造バラツキの大きいゲート酸化膜161を形成するゲート酸化膜工程Nとする。ゲート酸化膜工程Nは複数枚(150枚程度)の大口径ウェハを並べて同時に850℃〜1000℃程度の高温で長時間処理するため、ウェハ間、ウェハ内で熱履歴に差が生じ、大きな製造バラツキを発生させる可能性が高い工程である。製造バラツキはゲート酸化膜161の膜厚とゲート酸化膜161下の不純物注入領域201の不純物濃度プロファイルのバラツキにより生じ、製造前工程X終了時に、MOSトランジスタの閾値電圧Vtのバラツキとして顕在化する。モニタウェハを、本体前工程処理Bを経た本体ウェハと同時に処理する。同時に処理というのは、前記工程影響をより正確にコピーするためと言うことで、本体ウェハとモニタウェハの処理条件が同一であれば、本体ウェハとモニタウェハの同時処理は本発明の必要条件ではない。これはコピー精度の問題で、前記工程影響をより正確にコピーするためには、同時処理が好ましい。同様に、モニタウェハは、バラツキ許容範囲とゲート酸化工程のバラツキ範囲との相関関係で、挿入位置や挿入枚数が決定される。(図1、工程C)
3.モニタ後処理工程
本体ウェハと同時に処理(図1、工程C)されたモニタウェハのモニタ状態を増幅して高感度で測定できるようにモニタウェハの後処理(図1、工程E)は、形成されたゲート酸化膜161上にさらに第2ゲート酸化膜165を800℃〜850℃程度の熱酸化法または600℃〜800℃程度以下のCVD法でゲート酸化膜161の0.5倍〜1.5倍程度の膜厚で形成し、第2ゲート酸化膜165上にCVD法によりポリシリコンゲート170を形成する。ここで、第2ゲート酸化膜165はモニタリング感度を増幅するために形成したものである。調整が必要なVtは式2の様にQB/C(QB:不純物による電荷量、C:ゲート酸化膜容量値)の関数であるためゲート酸化膜厚が厚いほど不純物濃度プロファイルの変動(QBの変動)を高感度に増幅して測定できる。ただしこの場合、膜厚バラツキに比べて不純物濃度プロファイルのバラツキが大きい場合に効果がある。このゲート酸化工程において、ゲート膜厚のバラツキが大きい場合、第2ゲート酸化膜165は形成しない事が望ましい。またここではゲート電極をポリシリコンゲート170で形成しているが、金属、例えばアルミシリコンで形成する場合もある。また、追加される第2ゲート酸化膜165の形成温度、時間は、本体の半導体装置のゲート酸化膜工程N以降の熱履歴と類似させると、より高感度に不純物濃度プロファイルを検出できる。(図1、工程E)
本体の半導体装置のゲート酸化膜工程N以降の比較的高温の熱履歴は、前述したように次の6種類の工程が想定される。
(1)ポリシリコンゲート170(CVD法等で形成)
(2)酸化膜164(CVD法または熱酸化法により形成)、
(3)低濃度の不純物領域(DDD構造を用いる場合の900℃〜1100℃程度、窒素または希釈酸素雰囲気で拡散)、
(4)層間絶縁膜163(CVD法等により酸化膜を堆積し、800℃〜900℃程度、希釈酸素雰囲気でアニール)、
(5)形状滑らかなコンタクトホール(リフローで成形する場合)、
(6)プロセスダメージ回復(350℃〜450℃、水素雰囲気でのアニール工程)
前述した「本体の半導体装置のゲート酸化膜工程N以降の熱履歴を類似させる」とは、比較的高温が印可される工程の内、最も高温で長時間処理される(3)の工程での最高温度および処理時間の履歴を同一にさせることである。特に温度の高い複数の工程を選択する場合もある。これは、不純物拡散は主に温度による効果が大きいためである。つまりここでは、追加される第2ゲート酸化膜165の形成温度、時間は、低濃度の不純物領域(DDD構造を用いる場合の900℃〜1100℃程度、3〜5時間、窒素または希釈酸素雰囲気で拡散)形成工程と熱履歴を類似させることが望ましいことになる。
次に、モニタ素子200の工程影響を観測(工程F)する。本実施例では、モニタウェハのモニタ素子200のCV特性から不純物注入領域201の不純物濃度プロファイルのバラツキを求め、閾値電圧Vtまたはフラットバンド電圧Vfなどの観測情報を得る。(図1、工程F)
5.特性推定工程
前記観測情報から各ウェハに多数搭載されている半導体装置のゲート酸化膜厚と不純物濃度プロファイルを推定し、あらかじめ明らかにされているモニタウェハの閾値電圧Vtと本体ウェハに形成されるトランジスタの閾値電圧Vtとの相関関係から本体ウェハの閾値電圧Vtを推定する推定情報を作成する。(図1、工程G1)
6.条件決定工程
本実施例では、バラツキ低減工程Hとして本体後処理工程Dのチャネルドープ工程Mを選定する。前推定情報に応じて前記閾値電圧Vtのバラツキを十分に低減できるように、チャネルドープ工程Mのイオン注入条件をアナログ的に決定する。前記推定情報やモニタウェハの設置場所および枚数に応じて、ウェハ1枚毎または複数ウェハ毎にチャネルドープ工程Mのイオン注入条件を決定する。(図1、工程G2)
7.バラツキ低減工程
モニタリング工程Cを経た本体ウェハは、条件決定工程G2で決定したイオン注入条件で、ウェハ1枚毎または複数ウェハ毎に本体ウェハのチャネルドープ処理が実施される。(図1、工程H)
8.後続後処理工程
バラツキ低減工程Hを経た本体ウェハは、ウェハ検査工程Uを含む後続後処理工程を経て製造前工程Xは終了する。
103 酸化膜
104 酸化膜
111 Nウェル
130 素子間分離用絶縁膜
132 素子形成用能動領域
134 低濃度不純物領域
142 P型チャネルストッパー
161 ゲート酸化膜
162 ゲート電極
163 層間絶縁膜
164 酸化膜
165 第2ゲート酸化膜
170 ポリシリコンゲート
180 ソース領域
181 N型ソース領域
182 P型ソース領域
190 ドレイン領域
191 N型ドレイン領域
192 P型ドレイン領域
200 モニタ素子
201 不純物注入領域
210 トランジスタ
220、221 抵抗
230、231 ヒューズ
240、241 内部回路
250 コンタクトホール
260 金属配線
270 保護膜
300、301、303、304 外部入出力端子
Claims (10)
- 半導体装置が形成される本体ウェハを製造する複数の工程を含む本体ウェハ製造工程は、
モニタリング工程であるゲート酸化膜工程と、
前記モニタリング工程に後続する本体後処理工程に含まれるバラツキ低減工程として閾値電圧制御用の不純物をイオン注入し不純物注入領域を形成するチャネルドープ工程を有し、
モニタ素子が形成されるモニタウェハを製造するモニタウェハ製造工程は、
モニタ前処理工程と、
前記モニタウェハを前記本体ウェハと同一の装置内で、同時に同条件で処理する前記モニタリング工程と、
モニタ後処理工程と、
前記モニタリング工程を経て形成された前記モニタ素子のCV特性を測定する出来栄え観測工程と、
前記出来栄え観測工程において測定された前記モニタリング工程による工程影響から、前記バラツキ低減工程の製造条件としてイオン注入条件を決定する条件設定工程と、
を有し、
前記本体ウェハ製造工程と前記モニタウェハ製造工程は前記モニタリング工程のみを共有し、
前記チャネルドープ工程は、前記条件設定工程において決定された前記イオン注入条件により、前記本体ウェハに対して実施される半導体装置の製造方法。 - 半導体装置が形成される本体ウェハを製造する複数の工程を含む本体ウェハ製造工程は、
モニタリング工程であるゲート酸化膜工程と、
前記モニタリング工程に後続する本体後処理工程に含まれるバラツキ低減工程として層間絶縁膜形成工程における高温処理工程を有し、
モニタ素子が形成されるモニタウェハを製造するモニタウェハ製造工程は、
モニタ前処理工程と、
前記モニタウェハを前記本体ウェハと同一の装置内で、同時に同条件で処理する前記モニタリング工程と、
モニタ後処理工程と、
前記モニタリング工程を経て形成された前記モニタ素子のCV特性を測定する出来栄え観測工程と、
前記出来栄え観測工程において測定された前記モニタリング工程による工程影響から、前記バラツキ低減工程の製造条件として高温処理条件を決定する条件設定工程と、
を有し、
前記本体ウェハ製造工程と前記モニタウェハ製造工程は前記モニタリング工程のみを共有し
前記高温処理工程は、前記条件設定工程において決定された前記高温処理条件により、前記本体ウェハに対して実施される半導体装置の製造方法。 - 前記モニタ素子をMOSダイオードとする請求項1あるいは2に記載の半導体装置の製造方法。
- 前記モニタ前処理工程として、半導体装置を形成する前記本体ウェハより10%〜50%程度低濃度のモニタウェハの表面付近に閾値電圧制御用の不純物をイオン注入し不純物注入領域を形成する工程を有する請求項1あるいは2に記載の半導体装置の製造方法。
- 前記モニタ後処理工程は、前記MOSダイオードのゲート酸化膜上に第2のゲート酸化膜を形成する工程を有する請求項3記載の半導体装置の製造方法。
- 前記第2のゲート酸化膜上に形成された酸化膜の膜厚を下地の前記ゲート酸化膜厚の0.5倍から1.5倍程度の膜厚で形成する請求項5記載の半導体装置の製造方法。
- 前記第2のゲート酸化膜を600℃〜800℃程度以下のCVD法で形成する請求項5記載の半導体装置の製造方法。
- 前記第2のゲート酸化膜を800〜850℃程度の熱酸化法で形成する請求項5記載の半導体装置の製造方法。
- 前記第2のゲート酸化膜上にゲート電極をポリシリコンで形成する工程を有することを特徴とする請求項5記載の半導体装置の製造方法。
- 前記第2のゲート酸化膜上にゲート電極をアルミシリコンで形成する工程を有する請求項5記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259654A JP4880889B2 (ja) | 2003-09-09 | 2004-09-07 | 半導体装置の製造方法 |
US10/935,974 US7335518B2 (en) | 2003-09-09 | 2004-09-08 | Method for manufacturing semiconductor device |
CNB2004100851575A CN100431095C (zh) | 2003-09-09 | 2004-09-09 | 半导体器件的制造方法 |
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003316590 | 2003-09-09 | ||
JP2003316590 | 2003-09-09 | ||
JP2003316591 | 2003-09-09 | ||
JP2003316589 | 2003-09-09 | ||
JP2003316588 | 2003-09-09 | ||
JP2003316589 | 2003-09-09 | ||
JP2003316588 | 2003-09-09 | ||
JP2003316591 | 2003-09-09 | ||
JP2004259654A JP4880889B2 (ja) | 2003-09-09 | 2004-09-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109455A JP2005109455A (ja) | 2005-04-21 |
JP4880889B2 true JP4880889B2 (ja) | 2012-02-22 |
Family
ID=34557746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259654A Expired - Fee Related JP4880889B2 (ja) | 2003-09-09 | 2004-09-07 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7335518B2 (ja) |
JP (1) | JP4880889B2 (ja) |
CN (1) | CN100431095C (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1742258A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Semiconductor power device with multiple drain and corresponding manufacturing process |
US8315729B2 (en) | 2010-05-06 | 2012-11-20 | International Business Machines Corporation | Enhancing investigation of variability by inclusion of similar objects with known differences to the original ones |
US9082660B2 (en) * | 2013-08-13 | 2015-07-14 | United Microelectronics Corp. | Method of controlling threshold voltage and method of fabricating semiconductor device |
US11295954B2 (en) * | 2016-07-04 | 2022-04-05 | Mitsubishi Electric Corporation | Manufacturing method for a semiconductor device including a polysilicon resistor |
US20200135489A1 (en) * | 2018-10-31 | 2020-04-30 | Atomera Incorporated | Method for making a semiconductor device including a superlattice having nitrogen diffused therein |
CN114295942B (zh) * | 2021-11-29 | 2024-03-15 | 国网北京市电力公司 | 电力电缆故障诊断系统、电力电缆的故障确定方法及装置 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200301A (ja) * | 1984-03-26 | 1985-10-09 | Hitachi Ltd | 半導体製造プロセス制御システム |
JPH0786521A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 半導体装置の特性トリミング方法 |
US5408405A (en) * | 1993-09-20 | 1995-04-18 | Texas Instruments Incorporated | Multi-variable statistical process controller for discrete manufacturing |
JPH09321286A (ja) * | 1996-05-28 | 1997-12-12 | Matsushita Electric Ind Co Ltd | 半導体装置のしきい値電圧の制御方法,半導体装置及びその製造方法 |
JPH1084025A (ja) * | 1996-09-06 | 1998-03-31 | Toshiba Corp | トンネル絶縁膜の膜質評価方法および半導体装置のスクリーニング方法 |
US6083272A (en) * | 1997-06-13 | 2000-07-04 | Advanced Micro Devices, Inc. | Method of adjusting currents on a semiconductor device having transistors of varying density |
JP3662439B2 (ja) * | 1998-04-24 | 2005-06-22 | 富士通株式会社 | 半導体試験用データ処理装置及び方法並びに半導体試験装置 |
JP2000164476A (ja) * | 1998-11-26 | 2000-06-16 | Mitsubishi Electric Corp | 半導体製造工程の管理方法、半導体製造装置の管理方法、及び半導体製造環境の管理方法 |
JP3381693B2 (ja) * | 1999-12-17 | 2003-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
US6640151B1 (en) * | 1999-12-22 | 2003-10-28 | Applied Materials, Inc. | Multi-tool control system, method and medium |
US6485990B1 (en) * | 2000-01-04 | 2002-11-26 | Advanced Micro Devices, Inc. | Feed-forward control of an etch processing tool |
US6567717B2 (en) * | 2000-01-19 | 2003-05-20 | Advanced Micro Devices, Inc. | Feed-forward control of TCI doping for improving mass-production-wise, statistical distribution of critical performance parameters in semiconductor devices |
JP4024981B2 (ja) * | 2000-02-23 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法 |
JP2001332723A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体装置の製造方法 |
JP2002083958A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | イオン注入条件の設定方法および半導体装置の製造方法 |
US7006235B2 (en) * | 2000-09-20 | 2006-02-28 | Kla-Tencor Technologies Corp. | Methods and systems for determining overlay and flatness of a specimen |
US6304999B1 (en) * | 2000-10-23 | 2001-10-16 | Advanced Micro Devices, Inc. | Method and apparatus for embedded process control framework in tool systems |
JP2002190509A (ja) * | 2000-12-22 | 2002-07-05 | Mitsubishi Electric Corp | 検査解析方法及び半導体装置 |
JP2002289620A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体回路の配線電気特性評価方法 |
JP2003022945A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 工程管理装置、工程管理方法および工程を管理するためのプログラム |
US6597447B1 (en) * | 2001-07-31 | 2003-07-22 | Advanced Micro Devices, Inc. | Method and apparatus for periodic correction of metrology data |
JP3997066B2 (ja) * | 2001-08-20 | 2007-10-24 | 株式会社日立製作所 | 電子線を用いたプロセス変動監視システムおよび方法 |
US6618120B2 (en) * | 2001-10-11 | 2003-09-09 | Nikon Corporation | Devices and methods for compensating for tilting of a leveling table in a microlithography apparatus |
JP4068327B2 (ja) * | 2001-10-11 | 2008-03-26 | 株式会社東芝 | 半導体製造装置と半導体装置の製造方法 |
US6756243B2 (en) * | 2001-10-30 | 2004-06-29 | Advanced Micro Devices, Inc. | Method and apparatus for cascade control using integrated metrology |
US6960416B2 (en) * | 2002-03-01 | 2005-11-01 | Applied Materials, Inc. | Method and apparatus for controlling etch processes during fabrication of semiconductor devices |
US7225047B2 (en) * | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
US6842029B2 (en) * | 2002-04-11 | 2005-01-11 | Solid State Measurements, Inc. | Non-invasive electrical measurement of semiconductor wafers |
JP2003318124A (ja) * | 2002-04-23 | 2003-11-07 | Nec Electronics Corp | トランジスタ特性の補正方法およびトランジスタの製造方法 |
JP4018438B2 (ja) * | 2002-04-30 | 2007-12-05 | キヤノン株式会社 | 半導体露光装置を管理する管理システム |
US6925347B1 (en) * | 2002-08-19 | 2005-08-02 | Advanced Micro Devices, Inc. | Process control based on an estimated process result |
US6894517B2 (en) * | 2002-10-17 | 2005-05-17 | United Microelectronics Corp. | Method for monitoring oxide quality |
US7254453B2 (en) * | 2002-11-21 | 2007-08-07 | Advanced Micro Devices, Inc. | Secondary process controller for supplementing a primary process controller |
-
2004
- 2004-09-07 JP JP2004259654A patent/JP4880889B2/ja not_active Expired - Fee Related
- 2004-09-08 US US10/935,974 patent/US7335518B2/en active Active
- 2004-09-09 CN CNB2004100851575A patent/CN100431095C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005109455A (ja) | 2005-04-21 |
CN100431095C (zh) | 2008-11-05 |
US7335518B2 (en) | 2008-02-26 |
CN1595612A (zh) | 2005-03-16 |
US20050142673A1 (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4732726B2 (ja) | 半導体装置の製造方法 | |
US9960274B2 (en) | FinFET device for device characterization | |
US7843013B2 (en) | Semiconductor device and method for fabricating the same | |
US8748256B2 (en) | Integrated circuit having silicide block resistor | |
US8592951B2 (en) | Semiconductor wafer having W-shaped dummy metal filling section within monitor region | |
JP4880889B2 (ja) | 半導体装置の製造方法 | |
JP4880888B2 (ja) | 半導体装置の製造方法 | |
KR100934791B1 (ko) | 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법 | |
JP4761431B2 (ja) | 半導体装置の製造方法 | |
JP4880890B2 (ja) | 半導体装置の製造方法 | |
US8809077B2 (en) | Method of manufacturing semiconductor device | |
US20240011856A1 (en) | Pressure detection device and manufacturing method | |
US9977072B2 (en) | Semiconductor structure and method for operating the same | |
US8669156B2 (en) | Method of manufacturing semiconductor circuit device | |
CN104465517B (zh) | 半导体器件的制备方法 | |
JP2010177268A (ja) | 接合型fet、半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4880889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |