JP4872683B2 - モールドパッケージの製造方法 - Google Patents
モールドパッケージの製造方法 Download PDFInfo
- Publication number
- JP4872683B2 JP4872683B2 JP2007017553A JP2007017553A JP4872683B2 JP 4872683 B2 JP4872683 B2 JP 4872683B2 JP 2007017553 A JP2007017553 A JP 2007017553A JP 2007017553 A JP2007017553 A JP 2007017553A JP 4872683 B2 JP4872683 B2 JP 4872683B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- dicing
- blade
- mold
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1(a)は、本発明の第1実施形態に係るQFN構造を有するモールドパッケージ100の基板200への実装状態を示す概略断面図であり、図1(b)は(a)中のモールドパッケージ100の下面図である。
本発明の第2実施形態では、上記第1実施形態にて示したダイシング工程において、さらに切断の精度を向上させる方法を提供する。
なお、リード部12のコーナー部12dの窪み形状としては、上記図2に示したような四角形状のものに限定されるものではない。それ以外にも、当該窪み形状としては、図10(a)、(b)、(c)に示されるように、R形状、直線的な面取り形状であってもよい。
11a…アイランド部の上面、11b…アイランド部の下面、
12…リード部、12b…リード部の下面、12c…リード部の端面、
12d…リード部のコーナー部、20…部品としての半導体素子、
30…モールド樹脂、32…モールド樹脂の下面、33…モールド樹脂の端面、
100…モールドパッケージ、200…基板、300…はんだ、
400…リードフレーム素材、410…第1のブレード、420…第2のブレード、
510…第1のダイシングマーク、520…第2のダイシングマーク、
DL…ダイシングライン、S…ダイシングラインの延長線。
Claims (1)
- リードレスタイプのモールドパッケージを製造する方法であって、
アイランド部(11)およびリード部(12)を備えるリードフレーム(10)の複数個同士が前記リード部(12)にて連結されてなるリードフレーム素材(400)を用意し、
前記リードフレーム素材(400)の個々の前記リードフレーム(10)において、前記アイランド部(11)の上面(11a)に部品(20)を搭載する工程と、
前記部品(20)が搭載された前記リードフレーム素材(400)に対して、前記部品(20)、前記アイランド部(11)および前記リード部(12)を包み込むように前記モールド樹脂(30)による封止を行うとともに、前記リード部(12)を、前記アイランド部(11)の下面(11b)側に位置するモールド樹脂(30)の下面(32)から露出させる樹脂封止工程と、
しかる後、前記リードフレーム素材(400)のダイシングライン(DL)において、前記モールド樹脂(30)および前記リードフレーム素材(400)における前記リード部(12)の連結部をダイシングカットすることにより、前記リードフレーム素材(400)を個々の前記リードフレーム(10)の単位に個片化するダイシング工程と、を備え、
前記ダイシング工程では、第1のブレード(410)を用いて、前記モールド樹脂(30)の下面(32)から露出する前記リード部(12)の連結部分を、前記ダイシングライン(DL)において当該モールド樹脂(30)の下面(32)側から厚さ方向の途中まで切断する第1の工程と、
続いて、前記第1のブレード(410)よりも刃幅の小さな第2のブレード(420)を用い、前記ダイシングライン(DL)において前記リード部(12)の連結部分を最後まで切断する第2の工程とを行うモールドパッケージの製造方法であって、
前記リードフレーム素材(400)において前記ダイシングライン(DL)の延長線(S)上に、第1のダイシングマーク(510)を設けるとともに、前記第1のダイシングマーク(510)よりも予め定められた距離(L)の分、前記延長線(S)よりも離れた位置に第2のダイシングマーク(520)を設け、
前記ダイシング工程における前記第1の工程では、前記第1のブレード(410)の位置を前記第1のダイシングマーク(410)に合わせて前記ダイシングライン(DL)における切断を行うようにし、
続く前記第2の工程では、前記第2のブレード(420)の位置を前記第2のダイシングマーク(520)に合わせた後、前記予め定められた距離(L)の分だけ、前記第2のブレード(420)を前記延長線(S)側に近づけて前記ダイシングライン(DL)における切断を行うようにすることを特徴とするモールドパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017553A JP4872683B2 (ja) | 2007-01-29 | 2007-01-29 | モールドパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017553A JP4872683B2 (ja) | 2007-01-29 | 2007-01-29 | モールドパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186891A JP2008186891A (ja) | 2008-08-14 |
JP4872683B2 true JP4872683B2 (ja) | 2012-02-08 |
Family
ID=39729742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017553A Expired - Fee Related JP4872683B2 (ja) | 2007-01-29 | 2007-01-29 | モールドパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4872683B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217800B2 (ja) | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
US20140357022A1 (en) * | 2013-06-04 | 2014-12-04 | Cambridge Silicon Radio Limited | A qfn with wettable flank |
JP2016219520A (ja) * | 2015-05-18 | 2016-12-22 | Towa株式会社 | 半導体装置及びその製造方法 |
JP6975557B2 (ja) * | 2017-06-06 | 2021-12-01 | 株式会社ディスコ | パッケージ基板の切削方法 |
JP7249533B2 (ja) * | 2017-08-01 | 2023-03-31 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP7068640B2 (ja) * | 2017-08-01 | 2022-05-17 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP6924411B2 (ja) * | 2017-08-28 | 2021-08-25 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP7051508B2 (ja) * | 2018-03-16 | 2022-04-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP7147501B2 (ja) * | 2018-11-19 | 2022-10-05 | ローム株式会社 | 半導体装置の製造方法 |
JP6888709B2 (ja) * | 2020-04-09 | 2021-06-16 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光装置 |
JP7450575B2 (ja) | 2021-03-18 | 2024-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2023144386A (ja) * | 2022-03-28 | 2023-10-11 | Towa株式会社 | 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294719A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP2000294715A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
JP2001077277A (ja) * | 1999-09-03 | 2001-03-23 | Sony Corp | 半導体パッケージおよび半導体パッケージ製造方法 |
JP4387566B2 (ja) * | 2000-07-05 | 2009-12-16 | パナソニック株式会社 | 樹脂封止型半導体装置 |
JP2004087998A (ja) * | 2002-08-29 | 2004-03-18 | Fuji Electric Holdings Co Ltd | 表面実装型半導体装置およびその製造方法 |
JP4141340B2 (ja) * | 2003-07-16 | 2008-08-27 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2005191240A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP4522802B2 (ja) * | 2004-09-15 | 2010-08-11 | 大日本印刷株式会社 | Icモジュール |
JP2006165411A (ja) * | 2004-12-10 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
JP2006179760A (ja) * | 2004-12-24 | 2006-07-06 | Yamaha Corp | 半導体パッケージ、および、これに使用するリードフレーム |
JP4860939B2 (ja) * | 2005-04-08 | 2012-01-25 | ローム株式会社 | 半導体装置 |
-
2007
- 2007-01-29 JP JP2007017553A patent/JP4872683B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008186891A (ja) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872683B2 (ja) | モールドパッケージの製造方法 | |
US7019388B2 (en) | Semiconductor device | |
JP4969113B2 (ja) | 回路装置の製造方法 | |
US10930581B2 (en) | Semiconductor package with wettable flank | |
JP4095827B2 (ja) | 半導体装置 | |
US20140151865A1 (en) | Semiconductor device packages providing enhanced exposed toe fillets | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
JP4367476B2 (ja) | モールドパッケージの製造方法 | |
JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
JP5034670B2 (ja) | モールドパッケージ | |
US20020022304A1 (en) | Semiconductor device, method for fabricating the same, circuit board and electronic device | |
CN111863762A (zh) | 半导体封装件中的引线稳定化 | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP2008113021A (ja) | 半導体装置の製造方法 | |
JP2007294568A (ja) | 半導体装置 | |
JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5181537B2 (ja) | モールドパッケージ | |
JP5468333B2 (ja) | リードフレーム、パッケージ型磁気センサ及び電子機器 | |
JP5499437B2 (ja) | モールドパッケージ | |
JP4031005B2 (ja) | 半導体装置の製造方法 | |
JP2007150045A (ja) | 半導体装置 | |
JP4400492B2 (ja) | 電子装置 | |
JP2011054626A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |