[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4769839B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4769839B2
JP4769839B2 JP2008098000A JP2008098000A JP4769839B2 JP 4769839 B2 JP4769839 B2 JP 4769839B2 JP 2008098000 A JP2008098000 A JP 2008098000A JP 2008098000 A JP2008098000 A JP 2008098000A JP 4769839 B2 JP4769839 B2 JP 4769839B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
semiconductor device
jig
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008098000A
Other languages
English (en)
Other versions
JP2008235916A (ja
JP2008235916A5 (ja
Inventor
忠志 棟方
慎悟 大坂
満 木下
嘉彦 山口
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008098000A priority Critical patent/JP4769839B2/ja
Publication of JP2008235916A publication Critical patent/JP2008235916A/ja
Publication of JP2008235916A5 publication Critical patent/JP2008235916A5/ja
Application granted granted Critical
Publication of JP4769839B2 publication Critical patent/JP4769839B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体製造技術に関し、特に樹脂封止部のダイシングによる個片化に適用して有効な技術に関する。
小型の半導体装置であるＣＳＰ（Chip Size Package)では、半導体チップが基板に搭載されるものが考案されている。
そこで、ＣＳＰ用の基板の分割方法については、例えば、特開２００１−２３９３６号公報（特許文献１）、特開２００１−２４００３号公報（特許文献２）、特開２００１−７７０５７号公報（特許文献３）、特開２００１−８５４４９号公報（特許文献４）および特開２０００−７７３６３号公報（特許文献５）において開示されている。
特開２００１−２３９３６号公報には、基板分割装置において、治具を識別するためのマークとして孔またはバーコードが開示されている。また、特開２００１−２４００３号公報には、ＣＳＰ基板を分割する際に、専用の治具を用いて生産性を高める方法が開示されている。さらに、特開２００１−７７０５７号公報には、ＣＳＰ基板を個々のペレット単位に分割し、その後、搬送トレイに収納前にペレット裏面に付着したコンタミネーションを除去する技術が開示されている。また、特開２００１−８５４４９号公報には、ＣＳＰ基板を個々のペレット単位に分割し、その後、搬送トレイに収納する際のＣＳＰ基板保持技術が開示されている。さらに、特開２０００−７７３６３号公報には、ＣＳＰを専用治具に収納した状態で切断し、その後、洗浄および乾燥させる技術が開示されている。
特開２００１−２３９３６号公報 特開２００１−２４００３号公報 特開２００１−７７０５７号公報 特開２００１−８５４４９号公報 特開２０００−７７３６３号公報
ところが、ＣＳＰ基板の分割においては、分割時に用いられる治具の構造や基板の保持面（真空吸着の場合は吸着面）を表裏何れの面にするかということが重要な要素となるが、例えば、特開２００１−８５４４９号公報に開示された基板保持部材（治具）は、分割された個々のペレットを吸引保持するための第１の孔と、第１の孔に隣接した領域のペレットの治具搬送中吸引保持のための第２の孔と、第１の孔からのエアーリークによる保持力低下を防止する第３の孔（微細貫通孔）とを有しており、その構造が複雑なため、高価な治具となることが問題である。
さらに、前記３つの孔のエアー経路確保のため治具が大きくかつ重くなり、治具ハンドリング機構の製作コストやスペースが増加するという問題も起こる。
また、基板の保持面を基板表裏の何れにするかということについては、前記５つの公報には明確な記載がない。
本発明の目的は、配線基板の外部端子取り付け面にストレスを与えずに分割することを可能にする技術を提供することにある。
また、本発明の他の目的は、配線基板の分割時の分割位置の認識を容易にすることができる技術を提供することにある。
さらに、本発明の他の目的は、配線基板の外部端子取り付け面に付着した切削屑の除去を容易に行うことができる技術を提供することにある。
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、以下の工程を含むことを特徴とする半導体装置の製造方法である。
製品支持部を備えた基板保持治具を介して、組み立て体（多数個取り基板）をダイサーカットステージ上に配置する工程では、前記組み立て体の一括封止部の表面が前記基板保持治具の前記製品支持部と対向し、かつ前記製品支持部に設けられた前記溝および前記複数の貫通孔が前記組み立て体の前記ダイシング領域および前記複数のデバイス領域とそれぞれ対応するように、前記組み立て体を前記基板保持治具上に配置し、
前記製品支持部は、ゴムで構成されている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
一括封止後の基板分割時に一括封止部の表面を真空吸着してダイシングすることにより、配線基板の外部端子取り付け面にストレスを与えずに分割することができ、基板の外部端子取り付け面に傷が付くことを防止できる。さらに、ダイシングの精度や信頼性を高めることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を一部破断して示す斜視図、図２は図１に示す半導体装置の構造を示す断面図、図３はワイヤボンディング後の構造の一例を示す断面図、図４は一括樹脂封止時の状態の一例を示す部分断面図、図５は一括樹脂封止後の組み立て体の外部端子取り付け面側の構造の一例を示す平面図、図６は図５に示す組み立て体の構造を示す側面図、図７は図５に示す組み立て体の一括封止部側の構造を示す平面図、図８は図６に示す組み立て体の構造を示す正面図、図９は本発明の実施の形態１の半導体装置の製造方法で用いられる基板保持治具の構造の一例を示す平面図、図１０は図９に示す基板保持治具の構造を示す側面図、図１１は本発明の実施の形態１の半導体装置の製造方法で用いられる治具移載ハンドの構造の一例を示す断面図、図１２は図１１に示す治具移載ハンドと基板保持治具による組み立て体のクランプ状態の一例を示す断面図、図１３は図１２に示す組み立て体をダイサーカットステージ上に配置した構造の一例を示す断面図、図１４は樹脂封止後の基板幅方向のダイシング状態の一例を示す断面図、図１５は樹脂封止後の基板長手方向のダイシング状態の一例を示す断面図、図１６はダイシング後の配線基板の外部端子取り付け面の洗浄・乾燥状態の一例を示す断面図、図１７は組み立て体の反転ハンドから水切りハンドへの移載方法の一例を示す断面図、図１８は図１７に示す水切りハンドによる組み立て体の保持状態の一例を示す断面図、図１９は組み立て体の封止部の表面の吸水方法の一例を示す断面図、図２０は基板保持治具の清掃方法の一例を示す断面図、図２１は反転ハンドによる組み立て体の吸着状態の一例を示す断面図、図２２は図２１に示す反転ハンドによる組み立て体吸着状態での反転方法の一例を示す断面図、図２３は図２２に示す反転ハンドからコンタミ除去千鳥ステージへの組み立て体の移載方法の一例を示す断面図、図２４は図２３に示す移載方法によってコンタミ除去千鳥ステージに組み立て体を移載する際の第１移載段階の状態の一例を示す平面図、図２５は図２３に示す移載方法によってコンタミ除去千鳥ステージに組み立て体を移載する際の第２移載段階の状態の一例を示す平面図、図２６は図２４および図２５に示す移載方法によってコンタミ除去千鳥ステージに移載した組み立て体の移載後の状態の一例を示す断面図、図２７は組み立て体の封止部の表面のコンタミ除去方法の一例を示す断面図、図２８は図２７に示すコンタミ除去後の組み立て体の千鳥一括吸着による保持状態の一例を示す断面図、図２９は図２８に示す千鳥一括吸着による組み立て体の移載方法の一例を示す断面図、図３０は図２８に示す千鳥一括吸着による組み立て体の千鳥ポケットトレイへの移載後の状態の一例を示す平面図、図３１は図３０に示す千鳥ポケットトレイからの組み立て体の個片搬送方法の一例を示す側面図、図３２は図３１に示す個片搬送後の電気テスト方法の一例を示す側面図、図３３は図３２に示す個片搬送後の外観検査方法の一例を示す側面図、図３４は図３２および図３３に示す検査に基づく組み立て体の判別毎のトレイへの分類状態の一例を示す側面図、図３５および図３６は一括封止後のダイシングからコンタミ除去およびトレイ収納までの手順の一例の一部を示す製造プロセスフロー図である。
図１、図２に示す本実施の形態１の半導体装置は、個片基板３の主面３ａ上に半導体チップ１が搭載され、かつ半導体チップ１と個片基板３とがワイヤ４によって電気的に接続されるとともに、個片基板３の裏面３ｂに外部端子である複数のボール電極１１がマトリクス配置で設けられた樹脂封止型のＢＧＡ（Ball Grid Array ）９である。
なお、本実施の形態１のＢＧＡ９は、図５に示すような複数のデバイス領域７ａがマトリクス配列で形成された配線基板である多数個取り基板７を用いて、ダイシングライン７ｂによって区画形成された複数のデバイス領域７ａを、図４に示す成形金型１３のキャビティ１３ｃで一括に覆う状態で樹脂成形し（以降、これを一括成形という）、これによって形成された図６に示す一括封止部８を樹脂成形後にダイシングして個片化したものである。
図１および図２に示すＢＧＡ９の詳細構造を説明すると、主面１ｂおよび裏面１ｃを有し、かつ主面１ｂ上に複数の表面電極であるパッド１ａおよび半導体素子が形成された半導体チップ１と、半導体チップ１を支持する主面３ａとその反対側の裏面３ｂとを有し、かつ主面３ａ上に複数の接続端子３ｃが設けられた個片基板３と、個片基板３の裏面３ｂに設けられた複数の外部端子であるボール電極１１と、半導体チップ１のパッド１ａとこれに対応する個片基板３の接続端子３ｃとを接続する複数のワイヤ４と、個片基板３の主面３ａ上に形成され、かつ半導体チップ１および複数のワイヤ４を樹脂封止する封止部６とからなる。
なお、半導体チップ１は、個片基板３の主面３ａ上に接着材であるダイボンド材５を介して固定されている。
また、個片基板３には、その主面３ａの接続端子３ｃと裏面３ｂのバンプランド３ｄとを電気的に接続する内部配線３ｆや、主面３ａおよび裏面３ｂにおいて露出させる配線部以外の領域を覆う絶縁膜３ｅなどが設けられており、外部端子であるボール電極１１はそれぞれバンプランド３ｄに設けられている。
なお、個片基板３は、例えば、ガラス入りエポキシ基板などからなる。
また、ボール電極１１は、例えば、半田によって形成されている。
さらに、半導体チップ１は、例えば、シリコンなどによって形成され、かつそれぞれの主面１ｂには半導体集積回路が形成されるとともに、主面１ｂの周縁部には接続用の表面電極である複数のパッド１ａが形成されている。
また、封止部６の形成に用いられる樹脂成形用の樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
また、ワイヤボンディングによって接続されるワイヤ４は、例えば、金線である。
次に、本実施の形態１のＢＧＡ９の製造方法について説明する。
まず、各々に複数の接続端子３ｃを有する複数のデバイス領域７ａがマトリクス配置で形成された図５に示す多数個取り基板（配線基板）７を準備する。
一方、半導体チップ１を準備する。
その後、図３に示すように各半導体チップ１のダイボンディングを行って、１枚の多数個取り基板７上に複数の半導体チップ１を搭載する。
さらに、各半導体チップ１に対してワイヤボンディングを行って、半導体チップ１のパッド１ａとこれに対応する多数個取り基板７の各デバイス領域７ａにおける接続端子３ｃとをそれぞれワイヤ４で接続する。
その後、一括成形による樹脂封止を行う。
すなわち、図４に示すように、多数個取り基板７上の複数の半導体チップ１を成形金型１３の１つのキャビティ１３ｃの内部に配置し、これらの複数のデバイス領域７ａをキャビティ１３ｃによって一括で覆った後、複数の半導体チップ１を一括で樹脂封止して一括封止部８を形成する。
その際、まず、下金型１３ｂの合わせ面上にワイヤボンディング済みの多数個取り基板７を配置し、さらに、上金型１３ａのキャビティ１３ｃによって複数のデバイス領域７ａを一括で覆って上金型１３ａと下金型１３ｂとをクランプする。
その後、キャビティ１３ｃ内に封止用樹脂を注入して一括成形を行う。
このようにして図６〜図８に示す一括封止部８を形成する。
なお、本実施の形態１では、図５〜図８に示すように、多数個取り基板７上に一括封止部８が形成され、かつ多数個取り基板７の外部端子取り付け面である基板面７ｃに複数の外部端子であるボール電極１１が設けられた構造体を組み立て体２と呼ぶ。ただし、外部端子としてボール電極１１を用いない半導体装置の場合、一括封止部８形成後の構造体を組み立て体２と呼ぶ。
次に、一括封止後の組み立て体２のダイシング工程（個片化）について説明する。
まず、図９、図１０に示すダイシング工程で用いられる板状治具である基板保持治具１２について説明する。
基板保持治具１２は、プレート状の治具本体１２ａと、組み立て体２を支持し、かつゴムなどから形成された製品支持部１２ｂとからなり、製品支持部１２ｂにはダイシングライン７ｂに対応して格子状に溝１２ｄが形成されている。
さらに、製品支持部１２ｂの溝１２ｄによって区画されて形成された四角形の領域（製品１つに対応した領域）には、それぞれ１つずつ吸着孔（貫通孔）１２ｃが形成されており、ダイシングの際には、製品１つずつをそれぞれの吸着孔１２ｃを介して吸引しながらダイシングする。
また、製品支持部１２ｂの外側の治具本体１２ａには位置決め孔１２ｅが形成されており、ダイシング時には、この位置決め孔１２ｅを用いて基板保持治具１２の位置決めを行うことができる。
続いて、本実施の形態１で用いられるダイシング・コンタミ除去装置について説明する。
ダイシング・コンタミ除去装置は、製品の品種により、図３５に示すように、例えば、ボール有り品テープローダ１９、ボール有り品基板ローダ２０およびボール無し品基板ローダ２１などのローダ部を有しており、前記ローダ部は、製品である組み立て体２を個々の溝部に収納する第１ラックが搭載される第１ユニットと、組み立て体２を重ねて収納する第２ラックが搭載される第２ユニットとを装備している。
さらに、第１ラックは、内部に収納する組み立て体２のタイプ、例えば、テープ一括封止品（テープ基板がリードフレームに貼り付けられたタイプ）と、基板一括封止品（基板ＢＧＡタイプ）とで組み立て体２の取り出し口が異なっている。そこで、前記テープ一括封止品は、第１ラックより押し出された後、リードフレームと組み立て体２を剥離するテープ剥離金型２２に搬送される。一方、前記基板一括封止品は、第１ラックより押し出された後、プリ位置決めユニットに搬送される。何れのタイプの製品であっても、基板保持治具１２に製品（組み立て体２）の一括封止部８を接触させるため、予め一括封止部８を下側にした状態でセットされている。
また、第２ラックに収納される製品（組み立て体２）は、ボール電極１１の設けられていないＬＧＡ（Land Grid Array)タイプなどの製品であり、エレベータによってラック上部に押し上げられ、最上位の製品より吸着搬送される。
続いて、各ローダから吸着搬送された製品は、基板保持治具１２にある程度の精度で搭載する必要があるため、一旦位置決め部によって位置決めされる（図３５に示すステップＳ１）。この時の位置決め方法は、製品外形に合わせたポケットに搬送ユニットの真空吸着を一度解除し、自重によって落とし込んだ後、再度吸着させる方法を採用しており、安価な位置決め方法である。
その後、図３５のステップＳ２に示す治具製品セットを行う。
まず、前記位置決め方法によって位置決めされた製品（組み立て体２）を、図１１に示すように治具移載ハンド１４によって吸着し、予め位置決めされた基板保持治具１２に組み立て体２をセットする。この時、治具移載ハンド１４は基板保持治具１２と位置決めピンなどによってガイドされながら位置決めされる。
なお、治具移載ハンド１４は、ハンド本体１４ａとスポンジ１４ｂとからなる。
その後、図１２に示すように、治具移載ハンド１４のスポンジ１４ｂに組み立て体２の多数個取り基板７の外部端子取り付け面である基板面７ｃ（個片基板３の裏面３ｂ）を接触させ、治具移載ハンド１４と基板保持治具１２とによって組み立て体２を挟んでクランプする。
これにより、製品である組み立て体２は、治具移載ハンド１４と基板保持治具１２とによってクランプされ、このクランプされた状態で次の処理工程に搬送される。
続いて、ステップＳ３に示すダイサーカットステージセットを行う。
すなわち、治具移載ハンド１４によって組み立て体２および基板保持治具１２をダイサーカットステージ１５にセットする。この時、ダイサーカットステージ１５と、治具移載ハンド１４にクランプされた基板保持治具１２とはガイドピンなどによって位置決めされる。
なお、図１３に示すようにダイサーカットステージ１５は、ステージ上の基板保持治具１２や組み立て体２の有無を認識するため、基板保持治具１２だけを吸着する系統である治具吸着孔１５ｂと、治具上の製品を吸着する系統である製品吸着孔１５ａとを有している。
さらに、図９に示す基板保持治具１２には、図５に示す多数個取り基板７のそれぞれのデバイス領域７ａに対応した吸着孔（貫通孔）１２ｃが形成されており、組み立て体２の一括封止部８を吸着保持する際に、それぞれのデバイス領域７ａに対応した吸着孔１２ｃを介して真空吸着できる。
したがって、基板保持治具１２を介して一括封止部８を真空吸着する際に、基板保持治具１２と一括封止部８とでそれぞれに対応した別々の排気経路（製品吸着孔１５ａと治具吸着孔１５ｂのこと）から真空排気して基板保持治具１２と一括封止部８とを真空吸着することが可能になる。
これを利用することにより、（治具無し）／（治具有り製品無し）／（治具と製品有り）などステージ上の状態を判断することができる。
なお、治具移載ハンド１４とダイサーカットステージ１５との基板保持治具１２および組み立て体２の受け渡しは、ステージ側の製品吸着および治具吸着を作動させ、ステージ側の真空センサが規定値のレベルに達した後、治具移載ハンド１４の製品吸着を解除し、その後、治具クランプを解除してダイシングに支障のない位置へ治具移載ハンド１４を退避させる。
その後、ステップＳ４に示すダイサー認識後個片カットを行う。
すなわち、組み立て体２の一括封止部８の表面８ａを基板保持治具１２を介してダイサーカットステージ１５によって真空吸着した状態で一括封止部８および多数個取り基板７をダイシングライン７ｂに沿ってダイシングし、これによってデバイス領域７ａごとに分割する（個片化する）。
その際、ダイサーカットステージ１５に基板保持治具１２を介して組み立て体２をセットした後、まず、組み立て体２の多数個取り基板７の基板面７ｃに形成されている配線パターンをダイサーの認識カメラによって認識し、カット位置の割り出しを行う。
認識完了後、この認識情報によって計算された数値で組み立て体２の個片カットを開始する。
なお、組み立て体２のダイシングは、図１４および図１５に示すように、基板面（裏面）７ｃに複数の外部端子であるボール電極１１が取り付けられた多数個取り基板７の基板面（裏面）７ｃ側からダイシング用のブレード１０を進入させ、図５に示すダイシングライン７ｂに沿ってブレード１０を多数個取り基板７の幅方向および長手方向に繰り返して走行させて一括封止部８および多数個取り基板７を分割する。
これによって、一括封止部８が個々の封止部６に分割され、かつ多数個取り基板７がそれぞれの個片基板３に分割される。
本実施の形態１の半導体装置の製造方法のように、一括封止後の基板分割時に一括封止部８の表面８ａを真空吸着して一括封止部８と多数個取り基板７とをダイシングすることにより、多数個取り基板７の外部端子取り付け面である基板面７ｃ（裏面）にストレスを与えずに分割することができる。
これにより、各個片基板３の裏面３ｂ（基板面７ｃ）に傷が付くことを防止できる。
さらに、多数個取り基板７の吸着と比べると、一括封止部８の表面８ａの方が真空吸着し易いため、吸着の安定化を図って確実に一括封止部８と多数個取り基板７とを保持することができ、ダイシングの精度や信頼性を高めることができる。
また、一括封止部８の表面８ａを真空吸着することにより、多数個取り基板７の基板面７ｃが上方を向いているため、配線パターンなどの認識を行うのが容易になり、その結果、ダイシング位置（分割位置）の認識を容易に行うことができる。
個片カット終了後、ステップＳ５に示す洗浄／乾燥ステージセットを行う。
ここでは、治具移載ハンド１４と一対で設けられた他の治具移載ハンド１４を用いて組み立て体２と基板保持治具１２の搬送を行う。
すなわち、本実施の形態１のダイシング・コンタミ除去装置では、治具移載ハンド１４と他の治具移載ハンド１４とが一対になっており、他の治具移載ハンド１４が個片カット品をダイサーカットステージ１５より取り出した後、治具移載ハンド１４に予めセットされている個片カット前製品を、ダイサーカットステージ１５にセットするため、各ハンドの処理待ち時間を低減でき、装置稼働率の向上を図ることができる。
なお、ここでの洗浄は、ダイシングの切削により発生した切削屑（コンタミネーション）を除去することを目的としており、先に個片カット完了し、かつ他の治具移載ハンド１４で保持している組み立て体２および基板保持治具１２を洗浄／乾燥用のスピンステージ１６にセットする。セット方法は、ダイサーカットステージ１５と同様であり、他の治具移載ハンド１４によって基板保持治具１２上の組み立て体２を保持し、次工程の洗浄／乾燥用のスピンステージ１６上に他の治具移載ハンド１４と基板保持治具１２とで個片化された組み立て体２を挟持して搬送する。
その際、他の治具移載ハンド１４では、ガイドピンなどによって基板保持治具１２とハンド本体１４ａとを位置決めし、個片化されたダイサーカットステージ１５上で真空吸着固定されている状態で、多数個取り基板７の基板面７ｃ側をボール電極１１にダメージを与えない材質からなるスポンジ１４ｂによって押さえ付けた後、基板保持治具１２をクランプする。
その後、ダイサーカットステージ１５の真空吸着を解除し、個片化された組み立て体２
が基板保持治具１２上で動かないように固定した状態でスピンステージ１６に搬送する。
その後、ステップＳ６の洗浄／乾燥を行う。
図１６に示すように、スピンステージ１６では、治具／製品吸着孔１６ａから個片化された組み立て体２を基板保持治具１２を介して吸引した状態で、高圧の洗浄水１６ｂを組み立て体２の上方から噴射し、スピンステージ１６を回転させることで洗浄力を向上させている。さらに、洗浄後は、高圧のエアー１６ｃを組み立て体２の上方から噴射し、同様にスピンステージ１６を回転させて製品（組み立て体２）の乾燥を行う。
なお、本実施の形態１の洗浄／乾燥によって除去されるコンタミネーションは、製品上部の多数個取り基板７の基板面７ｃのものであり、この時点で一括封止部８の表面８ａにはコンタミネーションが残るが、後の工程でこのコンタミネーションを除去する場合、一括封止部８のコンタミネーションの除去は比較的容易であるが、基板面７ｃ、特にボール電極１１が設けられている場合は、コンタミネーションを除去することは容易にはできない。
したがって、本実施の形態１のように一括封止部８の表面８ａを下方に向けて基板保持治具１２に吸着する方法は、そのまま多数個取り基板７の基板面７ｃを上方に向けて基板保持治具１２に搭載した状態で基板面７ｃの洗浄・乾燥を行えるため、多数個取り基板７の基板面７ｃである外部端子取り付け面に付着した切削屑の除去を容易に行うことができ、基板面７ｃを下方に向けて吸着する方法に比較して基板面７ｃの洗浄についても非常に有利である。
洗浄／乾燥終了後、ステップＳ７に示す反転ハンドを行う。
まず、洗浄／乾燥を終えた組み立て体２を治具移載ハンド１４によって図１７に示す反転ハンド１７上に基板保持治具１２ごと移載する。なお、スピンステージ１６から組み立て体２および基板保持治具１２を取り出す際の動作は、ダイサーカットステージ１５と同様であり、治具移載ハンド１４が反転ハンド１７に組み立て体２および基板保持治具１２をセットする際にもガイドピンなどを使用する。
反転ハンド１７は、ハンド本体１７ａと、ハンド本体１７ａを表裏反転させるモータ１７ｃとを有しており、Ｘ、Ｙ、Ｚ、θの４軸の自由度を有している。さらに、ハンド本体１７ａには基板保持治具１２を介して組み立て体２を吸引するための開口孔１７ｂが形成されている。
また、反転ハンド１７は、製品（組み立て体２）のみを吸着し、基板保持治具１２の固定については機械的なクランプを使用することにより、真空排気経路を簡素化して反転ハンド１７のコスト低減を図ることができる。
続いて、図１７に示す水切りハンド１８について説明する。
水切りハンド１８は、基板保持治具１２から組み立て体２を一旦分離し、組み立て体２のみを吸着保持するものであり、ハンド本体１８ａと、ハンド本体１８ａに形成された吸引用の開口孔１８ｂと、ハンド本体１８ａに設けられたスポンジ１８ｃと、製品１つずつに対応してスポンジ１８ｃに設けられた複数の貫通孔１８ｄとを有している。
図１７、図１８に示すように反転ハンド１７から水切りハンド１８に製品を移載する目的は、組み立て体２の一括封止部８の表面８ａに残留する水分を除去し、組み立て体２を反転した際に水滴が基板面７ｃに回り込むのを防止することと、基板保持治具１２の清掃を行うことである。
反転ハンド１７上に基板保持治具１２ごと移載された組み立て体２は、反転ハンド１７の開口孔１７ｂから吸引されて反転ハンド１７に吸着保持されている。この状態で反転ハンド１７の上方に水切りハンド１８を配置し、その後、反転ハンド１７を上昇させ、水切りハンド１８のスポンジ１８ｃに組み立て体２を下方から押し当てる。
その後、水切りハンド１８のスポンジ１８ｃの貫通孔１８ｄから吸引を開始し、その後、反転ハンド１７における吸引を停止する。その際、スポンジ１８ｃには製品１つずつに対応して複数の貫通孔１８ｄが形成されているため、図１８に示すように、水切りハンド１８によって組み立て体２の多数個取り基板７（図１５参照）の基板面７ｃを吸着保持することができる。
なお、基板面７ｃには複数のボール電極１１が取り付けられているが、基板面７ｃの接触相手がスポンジ１８ｃであるため、ボール電極１１に傷を付けることなく基板面７ｃを吸着することができる。
その後、真空センサによって製品の受け渡しが完了したことを確認してから反転ハンド１７を下降させ、製品の位置ずれを防止できる。
これにより、ステップＳ８に示す水切りハンド製品吸着を終える。
その後、図３６に示すステップＳ９に示す封止面吸水を行う。
ここでは、ボール電極１１が取り付けられた多数個取り基板７の基板面７ｃを水切りハンド１８によってスポンジ１８ｃを介して吸着保持した状態で、一括封止部８の表面８ａに吸水スポンジ２３ａを押し付けて一括封止部８の表面８ａの吸水を行う。
すなわち、図１９に示すように、水切りハンド１８の下方に吸水スポンジ２３ａが設けられた吸水ステージ２３を配置し、その後、吸水ステージ２３を上昇させて吸水スポンジ２３ａを一括封止部８の表面８ａに押し当てるとともに、吸水ステージ２３に形成された吸水孔２３ｂから吸引を行って一括封止部８に付着している水分を吸水する。
これにより、製品を反転させた際の基板面７ｃへの水滴の回り込みを防ぐことができる。
一方、ステップＳ９と並行してステップＳ１０の治具清掃を行う。
ここでは、基板保持治具１２が下方に配置されるように反転ハンド１７を反転させる。さらに、図２０に示すように、治具清掃ステージ２４を反転ハンド１７の下方に配置した後、治具清掃ステージ２４と反転ハンド１７とを密着させ、密閉空間の中で基板保持治具１２に対してエアーブロー２４ａを噴射するとともに治具清掃ステージ２４の集塵孔２４ｂから吸引を行って基板保持治具１２の汚れを除去する。
これにより、基板保持治具１２上の水分や切削屑（製品破材／封止用樹脂切削片／コンタミネーションなど）の製品への再付着を防止できる。
その後、ステップＳ１１に示す反転ハンド製品吸着を行う。
すなわち、図２１に示すように、再び、反転ハンド１７の基板保持治具１２上に製品である組み立て体２をその基板面７ｃを上方に向けて吸着保持させる。
その後、ステップＳ１２に示す製品反転により、図２２に示すように、製品である組み立て体２を基板保持治具１２を介して吸着保持した状態で反転ハンド１７を反転させ、これにより、組み立て体２の基板面７ｃを下方に向ける。
その後、ステップＳ１３に示すコンタミ除去千鳥ステージを行う。
まず、図２３に示すように基板面７ｃを下方に向けて組み立て体２を吸着保持している反転ハンド１７の下方に、スポンジ２５ａが設けられたコンタミ除去千鳥ステージ（千鳥ステージ）２５を配置し、その後、組み立て体２を吸着保持した反転ハンド１７を下降させ、組み立て体２をコンタミ除去千鳥ステージ２５のスポンジ２５ａ上に受け渡す。
その際、個片化済みの組み立て体２を個々にばらして、それぞれの製品（ＢＧＡ９）を図２５に示すようにコンタミ除去千鳥ステージ２５上で千鳥状に配置する。
ここで、製品を千鳥配置にする理由について説明する。
まず、第１に、図２７に示すようにブラッシングによってコンタミ除去を行う際に、千鳥配置によってそれぞれの製品の４辺に空間を空けておくことにより、それぞれの封止部６の４つの側面までブラッシングが行き渡りコンタミ除去範囲をより広くできることである。
第２に、コンタミ除去千鳥ステージ２５でダイサーカットそのままの状態で製品が一括吸着されている場合に、コンタミ除去終了後、次工程で製品を個片搬送する際に、コンタミ除去千鳥ステージ２５から１個または複数個同時に直接個片搬送を行うと、コンタミ除去千鳥ステージ２５上で個片搬送によって目抜けとなった箇所で真空リークが発生し、一括吸着の真空度が低下してコンタミ除去千鳥ステージ２５上で製品の位置ずれが発生する。
したがって、コンタミ除去千鳥ステージ２５から直接個片搬送を行うことは好ましくなく、一旦製品をコンタミ除去千鳥ステージ２５から真空リークが起こらないトレイに移し替る必要がある（トレイの場合、真空吸着保持の必要がないため）。
その際、移し替え時のスループット向上のため製品を一括してトレイに移し替ることが好ましいが、トレイのポケットへの移送精度が、製品の４辺をガイド可能な千鳥配置のポケットとなっている方がダイサーカットそのままの集合体形状の場合に比較して緩くなり、移し換えを容易に行える。
例えば、隣接する個々の製品同士の間隔がブレード１０の幅（例えば、0.２ｍｍ）しかない場合、千鳥配置以外で製品の４辺をガイドするポケットを製作するのは極めて困難である。
したがって、前記第１および第２の理由により、個片化済みの組み立て体２からそれぞれの製品を取り出してコンタミ除去千鳥ステージ２５上で千鳥状に配置する。
次に、図２３に示す反転ハンド１７によって基板保持された製品を、図２６に示すようにコンタミ除去千鳥ステージ２５上に千鳥状に配置する方法について説明する。
その際、個片化された製品（ＢＧＡ９）を千鳥配置する際に、反転ハンド１７において予め全ての前記製品を異なった複数の経路の真空排気系で真空吸着しておき、その後、前記複数の経路のうち選択的に何れかの経路の真空排気を停止し、この停止した経路ごとに前記製品をコンタミ除去千鳥ステージ（千鳥ステージ）２５に移送し、これを経路ごとに順次繰り返して前記製品をコンタミ除去千鳥ステージ２５上で千鳥配置にする。
例えば、反転ハンド１７において千鳥配置を形成するための第１〜第４の４種類の異なった経路の真空排気系が設けられている場合に、まず、第１の真空排気系のみの真空排気を停止し、この第１の真空排気系に対応した箇所の製品のみを吸着保持してコンタミ除去千鳥ステージ２５上に移載する。この状態が図２４に示す状態である。
続いて、第２の真空排気系のみの真空排気を停止し、この第２の真空排気系に対応した箇所の製品のみを吸着保持してコンタミ除去千鳥ステージ２５上に移載する。この状態が図２５に示す状態である。
このように順次製品をコンタミ除去千鳥ステージ２５上に移載し、コンタミ除去千鳥ステージ２５上で全ての製品を千鳥配置で吸着保持する。
なお、コンタミ除去千鳥ステージ２５上には、図２６に示すようにスポンジ２５ａが設けられており、さらに、スポンジ２５ａには千鳥配置の製品１つずつに対応した箇所に貫通孔２５ｃが形成されている。
したがって、コンタミ除去千鳥ステージ２５では開口孔２５ｂから真空排気すると、スポンジ２５ａの貫通孔２５ｃを介して千鳥配置のそれぞれの製品の裏面３ｂを吸着保持することができる。この状態では、各製品（ＢＧＡ９）は個片基板３の裏面３ｂが真空吸着され、封止部６の表面８ａが上方を向いている。
その後、ステップＳ１４に示すコンタミ除去を行う。
ここでは、図２７に示すように、回転自在に設けられたブラシ２６を回転させ、複数のボール電極１１が設けられた各個片基板３の裏面３ｂがスポンジ２５ａを介して千鳥配置
で吸着保持されたＢＧＡ９の封止部６の表面８ａを、回転したブラシ２６によって擦る。
その際、封止部６の表面８ａは、ステップＳ９の封止面吸水によって乾燥しており、乾燥した状態の封止部６の表面８ａをブラシ２６で擦ることができるため、樹脂屑などのコンタミネーションを確実に除去することができる。すなわち、個片化のためのダイシング時に発生した樹脂屑によるコンタミネーションは、封止部６の表面８ａが乾燥している状態の方が除去し易く、したがって、本実施の形態１のコンタミ除去では、封止部６の表面８ａを上方に向け、かつこの表面８ａをブラシ２６で擦るため、コンタミネーションの除去を確実に行うことができる。
なお、ブラシ２６で封止部６を擦る際には、回転中のブラシ２６を千鳥配置の封止部６に沿って移動させてもよいし、あるいはコンタミ除去千鳥ステージ２５を移動させてもよいし、また両者を移動させてもよい。
さらに、各ＢＧＡ９がコンタミ除去千鳥ステージ２５上に千鳥配置されていることにより、回転したブラシ２６を封止部６の４つの側面それぞれにも接触させることができ、封止部６の４つの側面のコンタミネーションも除去することができる。
したがって、本実施の形態１のコンタミ除去では、封止部６の４つの側面から表面８ａに亘るほぼ全体に付着したコンタミネーションを除去することができる。
なお、ブラシ２６は、帯電防止のため導電性を有した材料によって形成されていることが好ましい。
さらに、ブラシ２６によるコンタミ除去では、コンタミネーションが周囲に飛散するため、この飛散したコンタミネーションをコンタミ除去千鳥ステージ２５の開口孔２５ｂから真空排気して集塵することにより、コンタミネーションの飛散を防ぐことができる。
その後、ステップＳ１５に示す千鳥ポケットへの移し換えを行う。
ここでは、ポケットが千鳥配置で形成された千鳥ポケットトレイ（トレイ）２８を予め準備しておき、コンタミ除去後の各ＢＧＡ９を千鳥配置のまま一括吸着保持して一旦千鳥ポケットトレイ２８に移載し、千鳥ポケットトレイ２８の千鳥ポケット２８ａで千鳥配置によって各ＢＧＡ９を収納する。
その際、図２８に示すようなコンタミ除去千鳥ステージ２５上の複数のＢＧＡ９を、そのままの千鳥配置の状態で一括して吸着可能な千鳥一括吸着ハンド２７によって各封止部６の表面８ａを一括吸着保持し、図２９および図３０に示す千鳥ポケットトレイ２８に移し替える。
これにより、一括してＢＧＡ９を移載できるため、移し替えのスループットの向上を図ることができる。
なお、千鳥ポケットトレイ２８の千鳥ポケット２８ａは、それぞれ製品の４辺に対応してガイドが設けられているものが好ましい。
その後、ステップＳ１６に示す個片搬送を行う。
すなわち、図３１に示すように千鳥ポケットトレイ２８から１つまたは複数のＢＧＡ９を取り出して個片搬送する。
なお、個片搬送では、各ポケットにＢＧＡ９が収納されているため、１つまたは複数のＢＧＡ９をピックアップして目抜けのポケットが発生しても真空リークが起こることは無い。
そこで、個片搬送では、個片吸着ハンド２９によって所望の数（例えば、４個）のＢＧＡ９それぞれの封止部６の表面８ａを吸着してピックアップし、予め設定されたプログラムにしたがって図３２や図３３に示すような位置決めポケット３０、テスト部または外観検査部などに搬送する。
例えば、ステップＳ１７に示す電気テストを行う場合、図３２に示すように、第１個片吸着ハンド２９ａにより搬送された製品（ＢＧＡ９）は、第２個片吸着ハンド２９ｂとの製品受け渡しのため、仮置きを兼ねた位置決めポケット３０に収納される。その後、第２個片吸着ハンド２９ｂによって吸着されテスティング用ソケット３１に挿入された後、電気的に接続されたテスタによって電気テストが行われる。テストを完了した製品は、第３個片吸着ハンド２９ｃによって次の工程に搬送される。
なお、第２個片吸着ハンド２９ｂは、製品をテスティング用ソケット３１に挿入し、これと同時に第３個片吸着ハンド２９ｃがテスティング用ソケット３１からの製品の取り出しを行うことにより、処理能力の向上を図ることができる。
また、ステップＳ１８に示す外観検査では、個片カット寸法精度（基準位置から各４辺の距離を測定）を測定することにより、仕様公差外の不良品を次工程に流すことを防止し、かつダイサーによる不良の作り込みを防止する。さらに、ボール欠落有無を検査し、次工程に不良を流すことを防止する。
なお、外観検査装置は、その他の検査項目（例えば、異物付着など）を追加可能な仕様になっている。
また、外観検査に関わる時間短縮のため、図３３に示すように、第４個片吸着ハンド２９ｄによって吸着された状態で外観検査用カメラ３２の上方まで搬送され、そこで外観検査用カメラ３２によって外観検査が行われる。
また、ステップＳ１９に示すトレイ収納では、良品、テスト不良、外観不良などに分類された各トレイに第４個片吸着ハンド２９ｄによって搬送されて収納される。
すなわち、トレイ収納部には、良品収納トレイ３３／テスト不良収納トレイ３４／外観不良収納トレイ３５の３種類のトレイが設けられ、トレイローダ／製品収納部／トレイアンローダによって構成されている。また、テスト不良数によって決められた歩留りが確保できない場合に、ダイシング・コンタミ除去装置が自動で再検査を行う機能を有している。その際、前記トレイの３種類の分類は、良品収納トレイ３３／１次テスト・外観不良トレイ／２次テスト・外観不良トレイなどに分類される。
次に、本実施の形態１の変形例の基板保持治具１２と治具移載ハンド１４について説明する。
図３７は本発明の実施の形態１の変形例の基板保持治具の構造を示す平面図、図３８は図３７に示す変形例の基板保持治具の構造を示す断面図、図３９は図３７に示す変形例の基板保持治具と変形例の治具移載ハンドによる組み立て体のクランプ方法を示す断面図、図４０は図３９に示す変形例の治具移載ハンドにおけるクランプ時のセンサＯＦＦ状態を示す拡大部分断面図、図４１は図３９に示す変形例の治具移載ハンドにおけるクランプ時のセンサＯＮ状態を示す拡大部分断面図である。
図３７および図３８に示す変形例の基板保持治具１２には、図９に示す基板保持治具１２とほぼ同様のものであるが、治具本体１２ａと製品支持部１２ｂに加えて、図３９に示す組み立て体２をガイドするガイドピン１２ｆと、治具認識に用いられる六角ネジなどの突起部材１２ｇが設けられている。
また、図３９に示す変形例の治具移載ハンド１４には、図１１に示す治具移載ハンド１４に加えて、図３８の基板保持治具１２の突起部材１２ｇを認識する吸着パット１４ｃが設けられている。
そこで、治具認識動作としては、治具移載ハンド１４が予め設定された品種データにより、適用治具上の突起部材１２ｇ上に移動し、突起部材１２ｇがあるべき高さまで下降する。これにより、下降後、真空センサを作動させ、真空センサがＯＮすれば正常、ＯＮしなければ異常として判断する。
以上の動作により、本実施の形態２の基板保持治具１２と治具移載ハンド１４を用いた場合、切断すべき製品と治具とが一致しているか否かを確認することができ、製品と異なった治具の使用を防ぐことができる。
また、図４０および図４１は、治具認識を光センサ１４ｄによって行うものであり、例えば、基板保持治具１２に突起部材１２ｇが設けられていない場合には、ピン部材１４ｅは光センサ１４ｄを遮光することはなく、一方、突起部材１２ｇが設けられている場合には、ピン部材１４ｅが押し上げられ、光センサ１４ｄを遮光する。
この光センサ１４ｄのＯＮ／ＯＦＦによって、切断すべき製品と治具とが一致しているか否かを確認するものである。
（実施の形態２）
図４２は本発明の実施の形態２の半導体装置の製造方法で用いられる多孔質治具による基板保持状態の一例を示す断面図、図４３は変形例の基板保持状態を示す断面図、図４４は変形例のダイシング方法を示す断面図、図４５は本発明の実施の形態２における変形例の組み立て体の保持状態を示す断面図、図４６は図４５に示す変形例の組み立て体の構造を示す平面図、図４７は図４６に示す組み立て体の構造を示す断面図、図４８は本発明の実施の形態２におけるその他の変形例の組み立て体の構造を示す平面図、図４９は図４８のＡ−Ａ線に沿って切断した断面の構造を示す断面図、図５０は図４８のＢ−Ｂ線に沿って切断した断面の構造を示す部分断面図、図５１は図４８に示す組み立て体の構造を示す裏面図、図５２は本発明の実施の形態２におけるその他の変形例の組み立て体の構造を示す平面図、図５３は図５２のＣ−Ｃ線に沿って切断した断面の構造を示す断面図、図５４は図５２に示す組み立て体の構造を示す裏面図、図５５はその他の変形例の組み立て体の構造を示す平面図、図５６は図５５のＤ−Ｄ線に沿って切断した断面の構造を示す断面図、図５７は図５５に示す組み立て体の構造を示す裏面図、図５８は本発明の実施の形態２における変形例の半導体装置の製造方法を示す断面図である。
本実施の形態２は、半導体装置の製造において、一括封止後の個片化の際のダイシング時に用いられる治具とそれを用いたダイシング方法について説明するものであり、実施の形態１で採用した基板保持治具１２の代わりとして、複数の孔３６ａを有する多孔質治具３６を用いたものである。
図４２に示すように、プレート状の多孔質治具３６が組み込まれ、かつ一括封止を終了した組み立て体２を保持可能な支持ブロック３７を準備し、この支持ブロック３７上でダイシングによる個片化を行う。
すなわち、支持ブロック３７内に組み込まれ、かつ複数の孔３６ａを有する多孔質治具３６上に弱粘着シート３８を介して組み立て体２をその一括封止部８を弱粘着シート３８側に向けて配置する。
したがって、多孔質治具３６上に弱粘着シート３８を介して組み立て体２がその一括封止部８を弱粘着シート３８側に向けて配置される。
この状態で、支持ブロック３７の吸引孔３７ａから弱粘着シート３８および多孔質治具３６を介して組み立て体２の一括封止部８を真空吸着保持し、さらに、多数個取り基板７のボール電極１１が取り付けられた基板面７ｃからブレード１０を進入させてダイシングを行い、個片化する。
なお、多孔質治具３６には、その全面に亘ってほぼ均等に表裏面に貫通する複数の孔３６ａが形成されており、例えば、焼き固めて製造可能な材質や金属などからなる。
また、弱粘着シート３８は、その両面に粘着材が塗布されているものであり、ブレード１０の進入をここで阻止するものである。
このように多孔質治具３６と弱粘着シート３８を用いてダイシングを行うことにより、封止部６への切削粉付着防止を図ることができるとともに、弱粘着シート３８を張り替えるだけで多孔質治具３６を品種交換に対応させることができ、多孔質治具３６を多品種対応とすることができる。
すなわち、多孔質治具３６と弱粘着シート３８を一品一様ではなく、多品種対応にすることができる。これにより、多孔質治具３６の汎用性が高められ、コスト低減を図ることができる。
また、弱粘着シート３８は通常の紫外線硬化型の接着材を有するダイシングテープと異なり、ダイシング工程中もその後のピックアップ工程時も一様な粘着力によって使用する事を前提とする事で、繰り返し使用する事を可能としており、これによってダイシング工程における部材コストを削減することが可能となる。
さらに、組み立て体２に反りが発生している場合にも弱粘着シート３８を介在させているため、組み立て体２の吸着エラーの発生を防止できる。
ただし、弱粘着シート３８は、必ずしも用いなくてもよい。
次に、図４３は、図４２に対しての変形例であり、弱粘着シート３８の代わりとして軟質樹脂シート３９を用いるものである。この場合、ダイシング時に、ブレード１０が軟質樹脂シート３９に干渉すると、軟質性の樹脂（ゲル状）によってシート自体が逃げてブレード１０の進入を停止させることができる。
軟質樹脂シート３９についても、ダイシング工程において繰り返し使用する事で、部材コストの削減が可能となる。また、軟質性の樹脂を使用する事により、ダイシング時の軟質樹脂シート３９の損傷を抑える事ができ、繰り返し使用可能な回数を増やす事ができる。
また、図４４に示す変形例は、ボール電極１１が取り付けられた多数個取り基板７の基板面７ｃを下方に向けて組み立て体２の一括封止部８を上方に向けるとともに、一括封止部８をその上側から多孔質治具３６および弱粘着シート３８を介して支持ブロック３７によって吸着保持するものであり、ダイシングの際には、多数個取り基板７の下側からダイシング用のブレード１０を進入させてダイシングを行うものである。
図４４に示す変形例によれば、ダイシング時の切削粉４０が直接下方に落下・飛散するため、切削粉４０（コンタミネーション）が組み立て体２に付着することを極力少なくすることができる。
次に、図４５に示す変形例は、配線基板がテープ基板４１の場合であり、図４６および図４７に示すように、テープ基板４１を有する組み立て体４３が金属製のフレーム部材４２に貼り付けられた状態でダイシング（個片化）を行うものである。
すなわち、テープ基板４１は、例えば、厚さ１００μｍ以下であり、非常に薄いため、剛性が弱い。したがって、ダイシング時のテープ基板４１の剛性を高めてダイシングを行うものであり、テープ基板４１上に形成された一括封止部８とフレーム部材４２とを弱粘着シート３８および多孔質治具３６を介して吸着保持してダイシング（個片化）を行うものである。
この場合、フレーム部材４２からテープ基板４１を剥がす工程が不要になり、組み立て工程数を減らすことができる。
なお、図４８〜図５７は、フレーム部材４２の種々の形状とテープ基板４１の固定方法を示したものである。
図４８〜図５１に示すフレーム部材４２は、テープ基板４１の一括封止部８に対応した大きな開口窓４２ａを有しており、この開口窓４２ａに一括封止部８が配置される。また、テープ基板４１とフレーム部材４２の固定は、４隅に設けられた固定ピン４２ｂによってテンションが掛けられてテープ基板４１を保持している。さらに、開口窓４２ａの外側周囲には、ダイシング時のブレード１０の走行逃げのための複数のスリット４２ｃが形成されている。
図５２〜図５４に示すフレーム部材４２は、テープ基板４１をその表裏両面側からフレーム部材４２によって挟み込んで固定するものであり、その固定方法は、例えば、マグネット固定方法やピン固定方法などである。
図５５〜図５７に示すフレーム部材４２は、一括封止部８の表面８ａを支持するバー４２ｄを有しており、このバー４２ｄがダイシングライン７ｂ（図５参照）に対応して格子状に設けられているとともに、各バー４２ｄにブレード１０の逃げである凹部４２ｅが形成されている。
図５５〜図５７に示すフレーム部材４２では、４隅に設けられた固定ピン４２ｂによってテンションを掛けてテープ基板４１を保持している。
次に、本実施の形態２の変形例の半導体装置の製造方法について説明する。
図５８は、組み立て体４３ではなく半導体ウェハ４４をダイシングする場合に、本実施の形態２の多孔質治具３６と支持ブロック３７を用いるものである。
なお、図５８に示すウェハダイシングでは、図４２に示すような弱粘着シート３８は使用せずにその代わりとして、予め半導体ウェハ４４の裏面４４ａに貼り付けられた保護シート４５を用いてウェハダイシングを行う。
すなわち、多孔質治具３６上に保護シート４５を介在させて半導体ウェハ４４を配置し、半導体ウェハ４４の裏面４４ａ側から多孔質治具３６を介して吸着保持してブレード１０によってハーフカットする。
この場合、弱粘着シート３８を用いなくて済むため、ウェハダイシングのコストを低減できる。
このようにして本実施の形態２の多孔質治具３６が組み込まれた支持ブロック３７を用いれば、一括封止後のダイシングだけでなく、ウェハダイシングにおいても本実施の形態２のダイシング・コンタミ除去装置を用いることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態１および２では、半導体装置がＢＧＡ９の場合について説明したが、前記半導体装置は、配線基板に一括封止部８が形成され、この一括封止部８をダイシングして組み立てられるものであれば、ＬＧＡ（Land Grid Array)やＱＦＮ（QuadFlatNon-leaded Package) などの他の半導体装置であってもよい。
さらに、前記ダイシング・コンタミ除去装置は、実施の形態２の変形例で説明したようにウェハダイシングにおいても使用することが可能である。
本発明は、ダイシングによる個片化技術に好適である。
本発明の実施の形態１の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を一部破断して示す斜視図である。 図１に示す半導体装置の構造を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるワイヤボンディング後の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における一括樹脂封止時の状態の一例を示す部分断面図である。 本発明の実施の形態１の半導体装置の製造方法における一括樹脂封止後の組み立て体の外部端子取り付け面側の構造の一例を示す平面図である。 図５に示す組み立て体の構造を示す側面図である。 図５に示す組み立て体の一括封止部側の構造を示す平面図である。 図６に示す組み立て体の構造を示す正面図である。 本発明の実施の形態１の半導体装置の製造方法で用いられる基板保持治具の構造の一例を示す平面図である。 図９に示す基板保持治具の構造を示す側面図である。 本発明の実施の形態１の半導体装置の製造方法で用いられる治具移載ハンドの構造の一例を示す断面図である。 図１１に示す治具移載ハンドと基板保持治具による組み立て体のクランプ状態の一例を示す断面図である。 図１２に示す組み立て体をダイサーカットステージ上に配置した構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における樹脂封止後の基板幅方向のダイシング状態の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における樹脂封止後の基板長手方向のダイシング状態の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるダイシング後の配線基板の外部端子取り付け面の洗浄・乾燥状態の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における組み立て体の反転ハンドから水切りハンドへの移載方法の一例を示す断面図である。 図１７に示す水切りハンドによる組み立て体の保持状態の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における組み立て体の封止部の表面の吸水方法の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における基板保持治具の清掃方法の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における反転ハンドによる組み立て体の吸着状態の一例を示す断面図である。 図２１に示す反転ハンドによる組み立て体吸着状態での反転方法の一例を示す断面図である。 図２２に示す反転ハンドからコンタミ除去千鳥ステージへの組み立て体の移載方法の一例を示す断面図である。 図２３に示す移載方法によってコンタミ除去千鳥ステージに組み立て体を移載する際の第１移載段階の状態の一例を示す平面図である。 図２３に示す移載方法によってコンタミ除去千鳥ステージに組み立て体を移載する際の第２移載段階の状態の一例を示す平面図である。 図２４および図２５に示す移載方法によってコンタミ除去千鳥ステージに移載した組み立て体の移載後の状態の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における組み立て体の封止部の表面のコンタミ除去方法の一例を示す断面図である。 図２７に示すコンタミ除去後の組み立て体の千鳥一括吸着による保持状態の一例を示す断面図である。 図２８に示す千鳥一括吸着による組み立て体の移載方法の一例を示す断面図である。 図２８に示す千鳥一括吸着による組み立て体の千鳥ポケットトレイへの移載後の状態の一例を示す平面図である。 図３０に示す千鳥ポケットトレイからの組み立て体の個片搬送方法の一例を一部破断して示す側面図である。 図３１に示す個片搬送後の電気テスト方法の一例を一部破断して示す側面図である。 図３２に示す個片搬送後の外観検査方法の一例を一部破断して示す側面図である。 図３２および図３３に示す検査に基づく組み立て体の判別毎のトレイへの分類状態の一例を示す側面図である。 本発明の実施の形態１の半導体装置の製造方法の一括封止後のダイシングからコンタミ除去およびトレイ収納までの手順の一例の一部を示す製造プロセスフロー図である。 本発明の実施の形態１の半導体装置の製造方法の一括封止後のダイシングからコンタミ除去およびトレイ収納までの手順の一例の一部を示す製造プロセスフロー図である。 本発明の実施の形態１の変形例の基板保持治具の構造を示す平面図である。 図３７に示す変形例の基板保持治具の構造を示す断面図である。 図３７に示す変形例の基板保持治具と変形例の治具移載ハンドによる組み立て体のクランプ方法を示す断面図である。 図３９に示す変形例の治具移載ハンドにおけるクランプ時のセンサＯＦＦ状態を示す拡大部分断面図である。 図３９に示す変形例の治具移載ハンドにおけるクランプ時のセンサＯＮ状態を示す拡大部分断面図である。 本発明の実施の形態２の半導体装置の製造方法で用いられる多孔質治具による基板保持状態の一例を示す断面図である。 本発明の実施の形態２の半導体装置の製造方法における変形例の基板保持状態を示す断面図である。 本発明の実施の形態２の半導体装置の製造方法における変形例のダイシング方法を示す断面図である。 本発明の実施の形態２における変形例の組み立て体の保持状態を示す断面図である。 図４５に示す変形例の組み立て体の構造を示す平面図である。 図４６に示す組み立て体の構造を示す断面図である。 本発明の実施の形態２におけるその他の変形例の組み立て体の構造を示す平面図である。 図４８のＡ−Ａ線に沿って切断した断面の構造を示す断面図である。 図４８のＢ−Ｂ線に沿って切断した断面の構造を示す部分断面図である。 図４８に示す組み立て体の構造を示す裏面図である。 本発明の実施の形態２におけるその他の変形例の組み立て体の構造を示す平面図である。 図５２のＣ−Ｃ線に沿って切断した断面の構造を示す断面図である。 図５２に示す組み立て体の構造を示す裏面図である。 本発明の実施の形態２におけるその他の変形例の組み立て体の構造を示す平面図である。 図５５のＤ−Ｄ線に沿って切断した断面の構造を示す断面図である。 図５５に示す組み立て体の構造を示す裏面図である。 本発明の実施の形態２における変形例の半導体装置の製造方法を示す断面図である。
符号の説明
１ 半導体チップ
１ａ パッド
１ｂ 主面
１ｃ 裏面
２ 組み立て体
３ 個片基板（配線基板）
３ａ 主面
３ｂ 裏面
３ｃ 接続端子
３ｄ バンプランド
３ｅ 絶縁膜
３ｆ 内部配線
４ ワイヤ
５ ダイボンド材
６ 封止部
７ 多数個取り基板（配線基板）
７ａ デバイス領域
７ｂ ダイシングライン
７ｃ 基板面（裏面）
８ 一括封止部
８ａ 表面
９ ＢＧＡ（半導体装置）
１０ ブレード
１１ ボール電極
１２ 基板保持治具（板状治具）
１２ａ 治具本体
１２ｂ 製品支持部
１２ｃ 吸着孔（貫通孔）
１２ｄ 溝
１２ｅ 位置決め孔
１２ｆ ガイドピン
１２ｇ 突起部材
１３ 成形金型
１３ａ 上金型
１３ｂ 下金型
１３ｃ キャビティ
１４ 治具移載ハンド
１４ａ ハンド本体
１４ｂ スポンジ
１４ｃ 吸着パット
１４ｄ 光センサ
１４ｅ ピン部材
１５ ダイサーカットステージ
１５ａ 製品吸着孔
１５ｂ 治具吸着孔
１６ スピンステージ
１６ａ 治具／製品吸着孔
１６ｂ 洗浄水
１６ｃ エアー
１７ 反転ハンド
１７ａ ハンド本体
１７ｂ 開口孔
１７ｃ モータ
１８ 水切りハンド
１８ａ ハンド本体
１８ｂ 開口孔
１８ｃ スポンジ
１８ｄ 貫通孔
１９ ボール有り品テープローダ
２０ ボール有り品基板ローダ
２１ ボール無し品基板ローダ
２２ テープ剥離金型
２３ 吸水ステージ
２３ａ 吸水スポンジ
２３ｂ 吸水孔
２４ 治具清掃ステージ
２４ａ エアーブロー
２４ｂ 集塵孔
２５ コンタミ除去千鳥ステージ（千鳥ステージ）
２５ａ スポンジ
２５ｂ 開口孔
２５ｃ 貫通孔
２６ ブラシ
２７ 千鳥一括吸着ハンド
２８ 千鳥ポケットトレイ（トレイ）
２８ａ 千鳥ポケット
２９ 個片吸着ハンド
２９ａ 第１個片吸着ハンド
２９ｂ 第２個片吸着ハンド
２９ｃ 第３個片吸着ハンド
２９ｄ 第４個片吸着ハンド
３０ 位置決めポケット
３１ テスティング用ソケット
３２ 外観検査用カメラ
３３ 良品収納トレイ
３４ テスト不良収納トレイ
３５ 外観不良収納トレイ
３６ 多孔質治具
３６ａ 孔
３７ 支持ブロック
３７ａ 吸引孔
３８ 弱粘着シート
３９ 軟質樹脂シート
４０ 切削粉
４１ テープ基板（配線基板）
４２ フレーム部材
４２ａ 開口窓
４２ｂ 固定ピン
４２ｃ スリット
４２ｄ バー
４２ｅ 凹部
４３ 組み立て体
４４ 半導体ウェハ
４４ａ 裏面
４５ 保護シート

Claims (20)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）複数のデバイス領域および前記複数のデバイス領域の間に位置するダイシング領域を有する多数個取り基板と、前記複数のデバイス領域にそれぞれ搭載された複数の半導体チップと、前記複数の半導体チップを一括で封止する一括封止部とを備えた組み立て体を準備する工程；
    （ｂ）前記（ａ）工程の後、前記多数個取り基板の前記ダイシング領域に対応する溝および前記多数個取り基板の前記複数のデバイス領域にそれぞれ対応する複数の貫通孔を有する製品支持部を備えた基板保持治具を介して、前記組み立て体をダイサーカットステージ上に配置する工程；
    （ｃ）前記（ｂ）工程の後、前記ダイサーカットステージに設けられた吸着孔および前記基板保持治具の前記製品支持部に設けられた前記複数の貫通孔を介して前記一括封止部の表面を吸着保持した状態で前記ダイシング領域に沿ってブレードを走行させ、前記一括封止部および前記多数個取り基板を分割する工程；
    ここで、
    前記（ｂ）工程では、前記一括封止部の前記表面が前記基板保持治具の前記製品支持部と対向し、かつ前記製品支持部に設けられた前記溝および前記複数の貫通孔が前記ダイシング領域および前記複数のデバイス領域とそれぞれ対応するように、前記組み立て体は前記基板保持治具上に配置され、
    前記製品支持部は、ゴムで構成されている。
  2. 請求項１記載の半導体装置の製造方法において、
    前記製品支持部は、プレート状の治具本体上に固定されていることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記（ａ）工程の後、かつ前記（ｂ）工程の前に、
    （ｄ）前記多数個取り基板の複数の外部端子を治具移載ハンドのスポンジに接触させた状態で、前記治具移載ハンドを用いて前記組み立て体を保持し、
    （ｅ）前記（ｄ）工程の後、前記一括封止部の前記表面が前記製品支持部と対向し、かつ前記溝および前記複数の貫通孔が前記ダイシング領域および前記複数のデバイス領域とそれぞれ対応するように、前記組み立て体を保持している前記治具移載ハンドを用いて前記基板保持治具を保持する、
    ことを特徴とする半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記（ｅ）工程では、位置決めピンで前記治具移載ハンドをガイドすることで、前記溝および前記複数の貫通孔を前記ダイシング領域および前記複数のデバイス領域とを、それぞれ対応させることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記複数の半導体チップは、複数のワイヤを介して前記複数のデバイス領域とそれぞれ電気的に接続されていることを特徴とする半導体装置の製造方法。
  6. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）複数のデバイス領域が形成された主面、前記主面と反対側の裏面、および前記複数のデバイス領域の間に位置するダイシング領域を有する多数個取り基板を準備する工程；
    （ｂ）前記（ａ）工程の後、前記多数個取り基板の前記複数のデバイス領域に複数の半導体チップをそれぞれ固定する工程；
    （ｃ）前記（ｂ）工程の後、前記多数個取り基板の前記主面上に、前記複数の半導体チップを一括で覆う一括封止部を形成する工程；
    （ｄ）前記（ｃ）工程の後、前記複数のデバイス領域のそれぞれに対応するように、前記多数個取り基板の前記裏面に複数の外部端子を取り付ける工程；
    （ｅ）前記（ｄ）工程の後、前記多数個取り基板の前記ダイシング領域に対応する溝および前記多数個取り基板の前記複数のデバイス領域にそれぞれ対応する複数の貫通孔を有する製品支持部を備えた基板保持治具を介して、前記多数個取り基板をダイサーカットステージ上に配置する工程；
    （ｆ）前記（ｅ）工程の後、前記ダイサーカットステージに設けられた吸着孔および前記基板保持治具の前記製品支持部に設けられた前記複数の貫通孔を介して前記一括封止部の表面を吸着保持した状態で前記多数個取り基板の前記裏面側から前記ダイシング領域に沿ってダイシング用のブレードを走行させ、前記一括封止部および前記多数個取り基板を分割し、複数の組み立て体を取得する工程；
    ここで、
    前記（ｅ）工程では、前記多数個取り基板の前記一括封止部の前記表面が前記基板保持治具の前記製品支持部と対向し、かつ前記製品支持部に設けられた前記溝および前記複数の貫通孔が前記多数個取り基板の前記ダイシング領域および前記複数のデバイス領域とそれぞれ対応するように、前記多数個取り基板は前記基板保持治具上に配置され、
    前記製品支持部は、ゴムで構成されている。
  7. 請求項６記載の半導体装置の製造方法において、前記製品支持部は、プレート状の治具本体上に固定されており、
    前記（ｆ）工程の後、前記複数の組み立て体が配置された前記基板保持治具を、治具移載ハンドを用いて次工程に搬送することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、前記（ｆ）工程の後、前記複数の組み立て体を洗浄することを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、前記複数の組み立て体を洗浄した後、前記基板保持治具を介して前記複数の組み立て体のそれぞれをスピンステージ上に配置し、前記スピンステージを回転させ、前記複数の組み立て体のそれぞれにエアーを噴射し、前記複数の組み立て体のそれぞれを乾燥させることを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、前記乾燥工程の後、さらに以下の（ｇ）工程−（ｉ）工程を含むことを特徴とする半導体装置の製造方法：
    （ｇ）前記複数の組み立て体のそれぞれの封止部の表面が水切りハンドの吸水スポンジに接触するように、前記複数の組み立て体のそれぞれを前記水切りハンドにセットし、前記水切りハンドの前記吸水スポンジに設けられた複数の貫通孔を介して前記複数の組み立て体のそれぞれの前記封止部の前記表面を吸着する工程；
    （ｈ）前記（ｇ）工程の後、前記複数の組み立て体のそれぞれの前記封止部の前記表面を前記水切りハンドの前記吸水スポンジに押し当てる工程；
    （ｉ）前記（ｈ）工程の後、前記水切りハンドから前記複数の組み立て体のそれぞれを取り出し、前記複数の組み立て体のそれぞれの前記封止部の前記表面をブラシを用いて擦る工程。
  11. 請求項１０記載の半導体装置の製造方法において、さらに前記（ｅ）工程では、前記多数個取り基板の前記一括封止部の前記表面が前記基板保持治具の前記製品支持部と対向し、かつ前記製品支持部に設けられた前記溝および前記複数の貫通孔が前記多数個取り基板のダイシングラインおよび前記複数のデバイス領域とそれぞれ対応するように、前記多数個取り基板は前記基板保持治具上に配置されていることを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、前記（ｂ）工程の後で、かつ前記（ｃ）工程の前には、さらに以下の（ｊ）工程を含むことを特徴とする半導体装置の製造方法：
    （ｊ）前記複数の半導体チップと前記複数のデバイス領域をそれぞれ複数のワイヤを介して電気的に接続する工程。
  13. 請求項１１記載の半導体装置の製造方法において、前記（ｄ）工程において取り付けられる前記複数の外部端子のそれぞれは、ボール電極であることを特徴とする半導体装置の製造方法。
  14. 請求項１１記載の半導体装置の製造方法において、前記（ｃ）工程では、キャビティを有する上金型、および前記上金型と対向する下金型を備えた成形金型を準備しておき、前記複数の半導体チップの全てが前記キャビティ内に位置するように前記下金型上に前記多数個取り基板を配置し、前記上金型および前記下金型とをクランプし、前記キャビティ内に封止用樹脂を注入して前記多数個取り基板の前記主面上に前記複数の半導体チップを一括で覆う前記一括封止部を形成することを特徴とする半導体装置の製造方法。
  15. 請求項７記載の半導体装置の製造方法において、前記多数個取り基板の前記裏面には配線パターンが形成されており、
    前記（ｆ）工程では、前記配線パターンを認識カメラで認識することで、前記ダイシング領域を割り出した後、前記多数個取り基板の前記裏面側から前記ダイシング領域に沿って前記ダイシング用のブレードを走行させることを特徴とする半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、前記（ｄ）工程の後で、かつ前記（ｅ）工程の前には、さらに以下の（ｋ）工程−（ｌ）工程を含むことを特徴とする半導体装置の製造方法：
    （ｋ）前記（ｄ）工程の後、治具移載ハンドのスポンジに前記多数個取り基板の前記複数の外部端子を接触させた状態で、前記多数個取り基板を前記治具移載ハンドで保持する工程；
    （ｌ）前記（ｋ）工程の後、前記多数個取り基板の前記一括封止部の表面が前記基板保持治具の前記製品支持部と対向し、前記製品支持部に設けられた前記溝および前記複数の貫通孔が前記多数個取り基板の前記ダイシング領域および前記複数のデバイス領域とそれぞれ対応するように、前記多数個取り基板を保持している前記治具移載ハンドで前記基板保持治具を保持する工程。
  17. 請求項１６記載の半導体装置の製造方法において、前記（ｈ）工程では、位置決めピンでガイドすることで、前記製品支持部に設けられた前記複数の貫通孔が前記複数のデバイス領域とそれぞれ対応させることを特徴とする半導体装置の製造方法。
  18. 請求項１７記載の半導体装置の製造方法において、前記（ｂ）工程の後で、かつ前記（ｃ）工程の前には、さらに以下の（ｍ）工程を含むことを特徴とする半導体装置の製造方法：
    （ｍ）前記複数の半導体チップと前記複数のデバイス領域をそれぞれ複数のワイヤを介して電気的に接続する工程。
  19. 請求項１７記載の半導体装置の製造方法において、前記（ｄ）工程において取り付けられる前記複数の外部端子のそれぞれは、ボール電極であることを特徴とする半導体装置の製造方法。
  20. 請求項１７記載の半導体装置の製造方法において、前記（ｃ）工程では、キャビティを有する上金型、および前記上金型と対向する下金型を備えた成形金型を準備しておき、前記複数の半導体チップの全てが前記キャビティ内に位置するように前記下金型上に前記多数個取り基板を配置し、前記上金型および前記下金型とをクランプし、前記キャビティ内に封止用樹脂を注入して前記多数個取り基板の前記主面上に前記複数の半導体チップを一括で覆う前記一括封止部を形成することを特徴とする半導体装置の製造方法。
JP2008098000A 2008-04-04 2008-04-04 半導体装置の製造方法 Expired - Lifetime JP4769839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098000A JP4769839B2 (ja) 2008-04-04 2008-04-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098000A JP4769839B2 (ja) 2008-04-04 2008-04-04 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002211939A Division JP2004055860A (ja) 2002-07-22 2002-07-22 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011070010A Division JP2011181936A (ja) 2011-03-28 2011-03-28 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008235916A JP2008235916A (ja) 2008-10-02
JP2008235916A5 JP2008235916A5 (ja) 2010-10-21
JP4769839B2 true JP4769839B2 (ja) 2011-09-07

Family

ID=39908260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098000A Expired - Lifetime JP4769839B2 (ja) 2008-04-04 2008-04-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4769839B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5918943B2 (ja) * 2011-08-10 2016-05-18 味の素株式会社 半導体パッケージの製造方法
KR101422405B1 (ko) * 2013-04-22 2014-07-22 세메스 주식회사 발광 소자 타발 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330010A (ja) * 1998-05-15 1999-11-30 Fujitsu Ltd 半導体装置の製造方法
JP2000025074A (ja) * 1998-07-14 2000-01-25 Aoi Denshi Kk モールド装置、モールド方法、モールドされた半導体装置の切断方法及び半導体装置の作製方法
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
JP2001345399A (ja) * 2000-05-31 2001-12-14 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008235916A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
US9805980B2 (en) Method of manufacturing a semiconductor device
CN107533965B (zh) 吸附机构、吸附方法、制造装置及制造方法
KR20040019173A (ko) 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치
TWI726230B (zh) 保持構件、保持構件的製造方法、保持機構以及製品的製造裝置
JP2000012745A (ja) 半導体パッケージおよびその製造方法
JP5732356B2 (ja) 半導体装置の製造方法
JP2011181936A (ja) 半導体装置の製造方法
WO2005062375A1 (en) Transfer mechanism and transfer method of semiconductor package
JP5507725B2 (ja) 半導体装置の製造方法
JP4769839B2 (ja) 半導体装置の製造方法
US7445944B2 (en) Packaging substrate and manufacturing method thereof
KR100571512B1 (ko) 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템
KR101391706B1 (ko) 진공흡착 테이블 및 그 제조방법
JP2013198944A (ja) ダイシング装置及びダイシング方法
JP5286303B2 (ja) 半導体装置の製造方法
JP7477404B2 (ja) 半導体装置の製造方法
KR100571515B1 (ko) 반도체 제조용 척 테이블 및 반도체 패키지 절단방법
KR20010016694A (ko) 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
KR20070041889A (ko) 턴 테이블을 이용한 프레임 절단 및 반도체 패키지 분류설비
KR100864589B1 (ko) 벤투리 튜브를 구비하는 기판 홀더 및 소잉/소팅 장치
KR100930838B1 (ko) 반도체 패키지 이송장치의 흡착패드 성형방법 및 이에 의해제조된 반도체 패키지 이송장치의 흡착패드
KR20070082316A (ko) 솔더 볼 고정 판을 이용한 솔더 볼 부착 방법
US20100184255A1 (en) Manufacturing method for package structure
KR20090111628A (ko) 회전슬롯에 의한 반도체 칩 접착장비 및 반도체 칩분리방법
JP2004259936A (ja) Ｑｆｎ基板の処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Ref document number: 4769839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term