[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4665730B2 - 無線通信装置 - Google Patents

無線通信装置 Download PDF

Info

Publication number
JP4665730B2
JP4665730B2 JP2005335296A JP2005335296A JP4665730B2 JP 4665730 B2 JP4665730 B2 JP 4665730B2 JP 2005335296 A JP2005335296 A JP 2005335296A JP 2005335296 A JP2005335296 A JP 2005335296A JP 4665730 B2 JP4665730 B2 JP 4665730B2
Authority
JP
Japan
Prior art keywords
radio frequency
frequency signal
sampling
clock
noise amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005335296A
Other languages
English (en)
Other versions
JP2007142915A (ja
JP2007142915A5 (ja
Inventor
貴志 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005335296A priority Critical patent/JP4665730B2/ja
Publication of JP2007142915A publication Critical patent/JP2007142915A/ja
Publication of JP2007142915A5 publication Critical patent/JP2007142915A5/ja
Application granted granted Critical
Publication of JP4665730B2 publication Critical patent/JP4665730B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は無線通信装置に関し、特に、無線周波数信号をサンプリングしながら周波数変換を行う方法に適用して好適なものである。
無線周波数信号をサンプリングすると、エイリアシングにより無線周波数信号が折り返されるため、周波数変換が可能となることが知られている。ここで、サンプリング周波数をfsとすると、スペクトルはfs/2ごとに折り返される。この原理を用いれば、サンプリング周波数を1/Nに削減することができ、クロック発生に要する回路要求を緩和しつつ、消費電力を減らすことができる(特許文献1)。
特開2002−26758号公報
しかしながら、従来の無線通信装置では、無線周波数信号を増幅するローノイズアンプは、無線周波数信号のサンプリングタイミング以外にも連続的に動作し続けるため、無線周波数信号のサンプリングタイミング以外にも定電流が流れ、消費電力の増大を招くという問題があった。
そこで、本発明の目的は、低消費電力化を図りつつ、無線周波数信号をサンプリングしながら周波数変換を行うことが可能な無線通信装置を提供することである。
上述した課題を解決するために、本発明の一態様に係る無線通信装置によれば、無線周波数信号を処理する処理部と、前記無線周波数信号をサンプリングしながら周波数変換を行うサンプルホールド回路と、前記サンプルホールド回路による前記無線周波数信号のサンプリングタイミングに基づいて前記処理部の動作を停止させる動作停止部とを備えることを特徴とする。
これにより、無線周波数信号のサンプリングタイミング以外には、無線周波数信号を処理する処理部の動作を停止させることが可能となり、無線通信装置の低消費電力化を図りつつ、無線周波数信号をサンプリングしながら周波数変換を行うことが可能となる。
また、本発明の一態様に係る無線通信装置によれば、前記動作停止部は、前記無線周波数信号のサンプリングに不要な時間帯に前記処理部の動作を停止させることを特徴とする。
これにより、無線周波数信号のサンプリングタイミング以外に処理部にて無駄な電力が消費されることを防止することができ、無線通信装置の低消費電力化を図りつつ、無線周波数信号をサンプリングしながら周波数変換を行うことが可能となる。
また、本発明の一態様に係る無線通信装置によれば、無線周波数信号を増幅する増幅器と、前記増幅器にて増幅された無線周波数信号をサンプリングしながら周波数変換を行うサンプルホールド回路と、前記サンプルホールド回路による前記無線周波数信号のサンプリングタイミングに基づいて前記増幅器の動作を停止させるクロックバッファとを備えることを特徴とする。
これにより、無線周波数信号のサンプリングタイミング以外には、無線周波数信号を増幅する増幅器の動作を停止させることが可能となり、無線通信装置の低消費電力化を図りつつ、無線周波数信号をサンプリングしながら周波数変換を行うことが可能となる。
また、本発明の一態様に係る無線通信装置によれば、前記クロックバッファは、前記無線周波数信号のサンプリングに不要な時間帯に前記増幅器のバイアスを遮断することを特徴とする。
これにより、無線周波数信号のサンプリングタイミング以外には、増幅器にバイアス電流が流れないようにすることができ、回路構成の複雑化を抑制しつつ、無線通信装置の低消費電力化を図ることができる。
また、本発明の一態様に係る無線通信装置によれば、前記クロックバッファは、前記無線周波数信号がサンプリングされるタイミングで前記増幅器を間欠的に動作させることを特徴とする。
これにより、無線周波数信号のサンプリングタイミング以外に増幅器にて無駄な電力が消費されることを防止することができ、無線通信装置の低消費電力化を図りつつ、無線周波数信号をサンプリングしながら周波数変換を行うことが可能となる。
以下、本発明の実施形態に係る無線通信装置およびその製造方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係る無線通信装置の概略構成を示すブロック図である。
図1において、無線通信装置には、電波の受信を行うアンテナ1、アンテナ1にて受信された無線周波数信号から不要な周波数成分を減衰させるバンドパスフィルタ2、アンテナ1にて受信された無線周波数(RF:Radio Frequency)信号を増幅するローノイズアンプ3、無線周波数信号をサンプリングしながら周波数変換を行うサンプルホールド回路4、ダウンコンバートされた無線周波数信号に含まれる不要な高域成分を減衰させるローパスフィルタ5、ローパスフィルタ5から出力された無線周波数信号を増幅する増幅器6、増幅器6から出力された無線周波数信号をデジタル信号に変換するA/D変換器7、サンプリング周波数fsのサンプリングクロックを生成する周波数シンセサイザ8およびサンプルホールド回路4による無線周波数信号のサンプリングタイミングに基づいてローノイズアンプ3の動作を停止させるクロックバッファ9が設けられている。ここで、クロックバッファ9は、無線周波数信号のサンプリングに不要な時間帯にローノイズアンプ3のバイアスを遮断することにより、無線周波数信号がサンプリングされるタイミングでローノイズアンプ3を間欠的に動作させることができる。なお、無線周波数信号とは、無線にて空間を伝播することが可能な周波数の信号を言い、例えば、数百MHzから数十GHz程度の周波数の信号を言う。
そして、アンテナ1を介して受信された無線周波数信号は、バンドパスフィルタ2にて不要な周波数成分が減衰された後、ローノイズアンプ3に送られる。一方、周波数シンセサイザ8は、サンプリング周波数fsのサンプリングクロックC0を生成し、クロックバッファ9に出力する。そして、クロックバッファ9は、サンプリングクロックC0に基づいてローノイズアンプ3を間欠的に動作させるクロックClを生成し、ローノイズアンプ3に出力するとともに、サンプリングクロックC0を所定時間だけ遅延させたクロックCsを生成し、サンプルホールド回路4に出力する。
そして、ローノイズアンプ3は、クロックバッファ9からクロックClが送られると、クロックClに従って間欠的に動作しながら無線周波数信号を増幅し、サンプルホールド回路4に送る。また、サンプルホールド回路4は、クロックバッファ9からクロックCsが送られると、ローノイズアンプ3にて増幅された無線周波数信号をクロックCsに同期しながらサンプリングし、無線周波数信号のダウンコンバートを行うことにより、ベースバンド信号に変換する。そして、サンプルホールド回路4にて生成されたベースバンド信号は、ローパスフィルタ5にて不要な周波数成分が減衰された後、増幅器6を介してA/D変換器7に送られる。そして、ベースバンド信号がA/D変換器7にてデジタル化された後、ベースバンド信号処理が施される。
これにより、無線周波数信号のサンプリングタイミング以外には、ローノイズアンプ3の動作を停止させることが可能となり、無線通信装置の低消費電力化を図りつつ、無線周波数信号をサンプリングしながら周波数変換を行うことが可能となる。
図2は、図1の無線通信装置の各部の信号波形を示すタイミングチャートである。
図2において、サンプリングクロックC0のサンプリング周波数をfsとすると、サンプリングクロックC0の周期Tsは1/fsとなる。そして、クロックClがオン状態の場合は、無線周波数信号がローノイズアンプ3に入力されても、ローノイズアンプ3での増幅動作は行われず、ローノイズアンプ3からの出力は無信号状態となる。そして、時刻t1においてサンプリングクロックC0が立ち上がった後、時刻t2においてクロックClがオフ状態になると、ローノイズアンプ3での増幅動作が行われるようになり、ローノイズアンプ3から無線周波数信号が増幅されて出力される。そして、時刻t3において、クロックClがオン状態になり、ローノイズアンプ3での増幅動作が停止されるとともに、クロックCsが立ち上がり、ローノイズアンプ3にて増幅された無線周波数信号がクロックCsの立ち上がりに同期してサンプリングされる。そして、時刻t4において、ローノイズアンプ3での増幅動作が停止された状態でサンプリングクロックC0が立ち下がった後、時刻t5において、サンプリングクロックC0から所定時間だけ遅延してクロックCsが立ち下がる。ここで、ローノイズアンプ3の増幅動作を停止させるパルス幅Tlonは、ローノイズアンプ3の立ち上がり時間にクロックジッタを加えた時間よりも長くすることが好ましい。
図3(a)は、図1のローノイズアンプ3のバイアス回路の構成を示す図、図3(b)は、図1のローノイズアンプ3本体の回路構成を示す図である。
図3(a)において、Pチャンネル電界効果型トランジスタM1、M3のゲートは共通に接続されるとともに、Pチャンネル電界効果型トランジスタM1とNチャンネル電界効果型トランジスタM2は直列に接続され、Pチャンネル電界効果型トランジスタM1とNチャンネル電界効果型トランジスタM4、M5は順次直列に接続されている。そして、Nチャンネル電界効果型トランジスタM4のドレインおよびNチャンネル電界効果型トランジスタM5のゲートにはバイアス電圧Vb1が供給されるとともに、Nチャンネル電界効果型トランジスタM2のゲートおよびドレインならびにNチャンネル電界効果型トランジスタM4のゲートにはバイアス電圧Vb2が供給される。また、バイアス電圧Vb2はスイッチSW0を介して接地されている。
また、図3(b)において、Nチャンネル電界効果型トランジスタM6、M7は直列に接続され、Nチャンネル電界効果型トランジスタM6のドレイン側にはインダクタL1が接続され、Nチャンネル電界効果型トランジスタM7のソース側にはインダクタL2が接続されている。そして、Nチャンネル電界効果型トランジスタM6のゲートにはバイアス電圧Vb2が供給され、Nチャンネル電界効果型トランジスタM7のゲートにはキャパシタP1およびインダクタL3を介して入力電圧Vinが供給され、キャパシタP1とインダクタL3との接続点には抵抗R1を介してバイアス電圧Vb1が供給される。また、Nチャンネル電界効果型トランジスタM6のドレインからは出力電圧Voutが出力される。
ここで、図3(b)のローノイズアンプ3では、図3(a)のバイアス回路から与えられるバイアス電圧Vb1、Vb2にてバイアス電流が決められ、バイアス電圧Vb1、Vb2の少なくともいずれか一方が0Vになると、ローノイズアンプ3はオフし、ローノイズアンプ3には電流が流れなくなる。
そして、スイッチSW0にはクロックバッファ9からクロックClが供給され、クロックClのハイレベルまたはロウレベルに応じてスイッチSW0はオン/オフ動作することができる。そして、スイッチSW0がオフすると、図3(a)のバイアス回路にて生成されたバイアス電圧Vb1、Vb2が図3(b)のローノイズアンプ3に供給され、入力電圧Vinが増幅された出力電圧Voutを出力することができる。一方、スイッチSW0がオンすると、バイアス電圧Vb2は接地され、バイアス電圧Vb2が0Vになるため、ローノイズアンプ3はオフし、入力電圧Vinの増幅動作が停止される。
図4は、図1のクロックバッファ9の回路構成を示す図、図5は、図4のクロックバッファ9の各部の信号波形を示すタイミングチャートである。
図4において、コンパレータ10にはローノイズアンプ3からの出力と参照電圧が入力され、コンパレータ10の出力端子はスイッチSW5を介してAND回路N1〜N4の一方の入力端子に接続されている。また、AND回路N1の他方の入力端子には電源電圧VDDが接続されるとともに、AND回路N2〜N4の他方の入力端子にはDフリップフロップF1〜S3からの反転出力端子がそれぞれ接続され、AND回路N1〜N4の出力端子はDフリップフロップF1〜F4の信号入力端子にそれぞれ接続されている。また、バッファB1〜B4は順次直列に接続され、バッファB1およびSRフリップフロップF5のセット端子には周波数シンセサイザ8からサンプリングクロックC0が入力されるとともに、バッファB1〜B4の出力端子は、DフリップフロップF1〜F4のクロック入力端子にそれぞれ接続されている。そして、バッファB1〜B4からの出力は、スイッチSW1〜SW4をそれぞれ介してクロックCsとしてサンプルホールド回路4に供給されるとともに、SRフリップフロップF5のリセット端子に入力される。また、DフリップフロップF1〜F4からの正転出力S1〜S4はスイッチSW1〜SW4をそれぞれオン/オフさせるための信号として出力される。また、SRフリップフロップF5の反転出力はクロックClとしてローノイズアンプ3に供給される。なお、バッファB1〜B4の遅延時間はそれぞれDとすることができる。
そして、ローノイズアンプ3の増幅動作を停止させるパルス幅Tlonを決めるためのキャリブレーションを行う場合、無線周波数信号の入力をオフするとともに、スイッチSW5をオフする。ここで、ローノイズアンプ3にバイアスを入力した時に出力されるDCレベルは1次応答で近似することができるため、ローノイズアンプ3の出力と参照電圧との大小関係を参照しながらローノイズアンプ3の出力が安定するまでの時間でパルス幅Tlonを判別することができる。
そして、図5の時刻t11において、サンプリングクロックC0の立ち上がりに同期してクロックClを立ち下げることにより、ローノイズアンプ3のバイアスをオンする。そして、ローノイズアンプ3のバイアスをオンすると、ローノイズアンプ3からの出力DCレベルは動作点まで漸近する。そして、時刻t13において、ローノイズアンプ3からの出力DCレベルが参照電圧を超えた時点で、コンパレータ10からの出力がハイレベルになる。また、サンプリングクロックC0はバッファB1〜B4に順次入力される。そして、時刻t12において、サンプリングクロックC0が遅延時間Dだけ遅延した信号C1がバッファB1から出力される。また、時刻t14において、サンプリングクロックC0が遅延時間2Dだけ遅延した信号C2がバッファB2から出力される。また、時刻t16において、サンプリングクロックC0が遅延時間3Dだけ遅延した信号C3がバッファB3から出力される。また、時刻t17において、サンプリングクロックC0が遅延時間4Dだけ遅延した信号C4がバッファB4から出力される。
一方、DフリップフロップF1〜F4およびSRフリップフロップF5の初期状態では、DフリップフロップF1〜F4からの正転出力S1〜S4はそれぞれロウレベル、DフリップフロップF1〜F4からの反転出力はそれぞれハイレベルとなっている。そして、時刻t13において、コンパレータ10からの出力がハイレベルになると、AND回路N1〜N4の出力がハイレベルになるため、DフリップフロップF1〜F4の信号入力はハイレベルとなる。そして、時刻t14において、バッファB2から出力される信号C2がハイレベルとなると、DフリップフロップF2のクロック入力がハイレベルとなり、DフリップフロップF2のクロック入力の立ち上がりに同期してDフリップフロップF2からの正転出力S2がハイレベルとなるとともに、フリップフロップF2からの反転出力がロウレベルとなる。そして、DフリップフロップF2からの正転出力S2がハイレベルとなると、スイッチSW2がオンし、バッファB2から出力される信号C2が、クロックCsとしてサンプルホールド回路4に供給されるとともに、SRフリップフロップF5のリセット端子に入力され、クロックClをハイレベルとすることにより、ローノイズアンプ3のバイアスがオフされる。なお、時刻t14において、フリップフロップF2からの反転出力がロウレベルとなると、フリップフロップF3の信号入力はロウレベルとなる。このため、時刻t16において、バッファB3から出力される信号C3がハイレベルとなった場合においても、DフリップフロップF3からの正転出力S3がハイレベルとなることはなく、スイッチSW3がオンすることはない。同様に、フリップフロップF3の信号入力がロウレベルとなると、フリップフロップF4の信号入力はロウレベルとなる。このため、時刻t17おいて、バッファB4から出力される信号C4がハイレベルとなった場合においても、DフリップフロップF4からの正転出力S4がハイレベルとなることはなく、スイッチSW3がオンすることはない。
そして、ローノイズアンプ3のバイアスがオフされると、ローノイズアンプ3からの出力DCレベルは漸減する。そして、時刻t15において、ローノイズアンプ3からの出力DCレベルが参照電圧を下回ると、コンパレータ10からの出力がロウレベルになる。そして、時刻t18において、ローノイズアンプ3のバイアスがオフされたまま、サンプリングクロックC0が立ち下がる。
そして、サンプリングクロックC0の1周期でキャリブレーションが終了し、スイッチSW5をオフする。そして、この時得られたキャリブレーション情報は、DフリップフロップF1〜F4およびRフリップフロップF5に保持され、この時得られたキャリブレーション情報に基づいてローノイズアンプ3のバイアスをオン/オフさせることができる。
なお、バッファB1〜B4の段数は、(バッファB1〜B4の1段当たりの遅延時間D)×(バッファB1〜B4の段数)=(サンプリングクロックC0の周期Ts)とすることが好ましい。
本発明の一実施形態に係る無線通信装置の概略構成を示すブロック図。 図1の無線通信装置の信号波形を示すタイミングチャート。 図1のローノイズアンプ3の回路構成を示す図。 図1のクロックバッファ9の回路構成を示す図。 図4のクロックバッファ9の信号波形を示すタイミングチャート。
符号の説明
1 アンテナ、2 バンドパスフィルタ、3 ローノイズアンプ、4 サンプルホールド回路、5 ローパスフィルタ、6 増幅器、7 A/D変換器、8 周波数シンセサイザ、9 クロックバッファ、M1、M3 Pチャンネル電界効果型トランジスタ、M2、M4〜M7 Nチャンネル電界効果型トランジスタ、SW0、SW1〜SW5 スイッチ、L1〜L3 インダクタ、 P1 キャパシタ、R1 抵抗、10 コンパレータ、N1〜N4 AND回路、B1〜B4 バッファ、S1〜S4 DフリップフロップF5 SRフリップフロップ

Claims (4)

  1. 無線周波数信号を増幅するローノイズアンプと、
    該ローノイズアンプにて増幅された前記無線周波数信号をサンプリングすると共に、前記無線周波数信号を周波数変換するサンプルホールド回路と、
    前記サンプルホールド回路による前記無線周波数信号のサンプリングタイミングに基づいて、前記無線周波数信号のサンプリングに不要な時間帯に前記ローノイズアンプの動作を停止させる動作停止部とを有することを特徴とする無線通信装置。
  2. 無線周波数信号を増幅する増幅器と、
    前記増幅器にて増幅された無線周波数信号をサンプリングすると共に、前記無線周波数信号を周波数変換するサンプルホールド回路と、
    前記サンプルホールド回路による前記無線周波数信号のサンプリングタイミングに基づいて、前記無線周波数信号のサンプリングに不要な時間帯に前記増幅器の動作を停止させるクロックバッファと、を有することを特徴とする無線通信装置。
  3. 前記クロックバッファは、前記無線周波数信号のサンプリングに不要な時間帯に前記増幅器のバイアスを遮断することを特徴とする請求項記載の無線通信装置。
  4. 前記クロックバッファは、前記無線周波数信号がサンプリングされるタイミングで前記増幅器を間欠的に動作させることを特徴とする請求項記載の無線通信装置。
JP2005335296A 2005-11-21 2005-11-21 無線通信装置 Expired - Fee Related JP4665730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005335296A JP4665730B2 (ja) 2005-11-21 2005-11-21 無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005335296A JP4665730B2 (ja) 2005-11-21 2005-11-21 無線通信装置

Publications (3)

Publication Number Publication Date
JP2007142915A JP2007142915A (ja) 2007-06-07
JP2007142915A5 JP2007142915A5 (ja) 2008-11-20
JP4665730B2 true JP4665730B2 (ja) 2011-04-06

Family

ID=38205214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335296A Expired - Fee Related JP4665730B2 (ja) 2005-11-21 2005-11-21 無線通信装置

Country Status (1)

Country Link
JP (1) JP4665730B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232198A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 無線受信機フロントエンド回路
CN103259552B (zh) * 2013-05-07 2015-03-18 中山大学 一种超低功耗的超再生接收机

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392670B2 (ja) * 1996-11-28 2003-03-31 株式会社東芝 サンプリング装置
JP2001168746A (ja) * 1999-12-13 2001-06-22 Seiko Epson Corp 受信機および送信機
JP2005266089A (ja) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
JP2007142915A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
TWI472789B (zh) 用於無線通信之器件及積體電路
JP5101678B2 (ja) A/d変換回路および受信機
US9444483B2 (en) Switch circuit, analog-to-digital converter, and integrated circuit
US20180083608A1 (en) Voltage comparator, voltage comparison method of the same, and reset method of the same
US9564855B2 (en) Apparatus and system for rail-to-rail amplifier
ITUB20159673A1 (it) Amplificatore a guadagno programmabile, dispositivo e procedimento corrispondenti
US20180337637A1 (en) Class-H Switching Amplifier Circuit Having Supply Voltage Proportional To An Audio Signal
US20090009219A1 (en) Reducing Power Consumption In An Amplification Stage Driving A Sample And Hold Circuit While Maintaining Linearity
KR20080015184A (ko) 랜덤 신호 발생기 및 이를 포함하는 난수 발생기
JP2017163547A (ja) コンパレータで用いる回路
US9979382B1 (en) Programmable duty-cycle low jitter differential clock buffer
KR20230088805A (ko) 고속 샘플링 회로
JP4665730B2 (ja) 無線通信装置
US8364112B2 (en) Linearization technique for mixer
US9425780B1 (en) Apparatus and methods for anti-aliasing in electronic circuits
US20070008208A1 (en) Filter with gain
US9225288B2 (en) Signal generation circuit
US10732661B1 (en) Cyclic switching design to reduce RTN in bandgap circuits
US11569801B2 (en) Analog-to-digital converter, phase sampler, time-to-digital converter, and flip-flop
US7498861B2 (en) Mixer
US20210091778A1 (en) Switched Capacitor Slew Boost Technique
US20100327973A1 (en) Amplifier circuit comprising charge pump and low-pass filter
US10523231B1 (en) Dynamic integrator with boosted output impedance of the transconductance
Sakr et al. High-speed comparator design for rf-to-digital receivers
US20200212924A1 (en) Top plate sampling analog-to-digital converter (adc) having a dynamic comparator with a preamplifier and a clamp circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees