JP4293397B2

JP4293397B2 - Display panel drive circuit with improved luminous efficiency

Info

Publication number: JP4293397B2
Application number: JP18639199A
Authority: JP
Inventors: 康一崎田
Original assignee: 株式会社日立プラズマパテントライセンシング
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2009-07-08
Anticipated expiration: 2019-06-30
Also published as: JP2001013919A

Description

【０００１】
【発明の属する技術分野】
本発明は、３電極を有する面放電型のプラズマ・ディスプレイ・パネル（以下ＰＤＰと称する。）やエレクトロルミネッセンス・パネル（以下ＥＬパネルと称する。）などの表示パネルに関し、特に、維持放電用の駆動回路を改良して発光効率を向上させた表示パネルの駆動回路に関する。以下、明細書ではＰＤＰを例にして説明する。
【０００２】
【従来の技術】
ＰＤＰは、大画面でフラットな表示パネルを実現でき、将来の表示パネルとして期待されている。従来のＰＤＰの一例は、前面基板側に維持電極（Ｘ、Ｙ電極）が設けられ、背面基板側にアドレス電極とその上に蛍光体が設けられた構造を有する。
【０００３】
その駆動方法は、次の通りである。サブフレームの最初のリセット期間に、維持電極のＸ、Ｙ電極間にリセットパルスを印加して全画素を放電し、前サブフレームでの壁電荷を消去する。次のアドレス期間にて、Ｙ電極に順次走査パルスを印加し、同時に表示データに基づいて点灯すべき画素に対応するアドレス電極にアドレスパルスを印加する。これにより、アドレス電極とＹ電極間の電圧により放電空間内の電界強度が増加し、アドレス放電が発生し、表示したい画素に壁電荷が蓄積される。それに続く維持放電期間では、Ｘ電極とＹ電極との間に交番電圧を印加し、アドレス期間に壁電荷を蓄積した画素において維持放電を発生させ、その画素を点灯させる。
【０００４】
従って、維持放電パルスの波高値とパルス幅は、壁電荷を蓄積した画素では放電するが、壁電荷を蓄積しない画素では放電しない最適な値に設定する必要がある。その為、より高い輝度を得るために維持放電パルスの波高値を無制限に高くすることはできず、発光効率向上を妨げる要因になっていた。
【０００５】
そこで、発光効率を高くする維持放電パルスとして、維持放電パルスの立ち上がり時にパルス幅が非常に短くより高い波高値を有するプライミングパルスを印加することが提案されている。例えば、ＩＤＷ（International Display Workshops）‘９８の５５１〜５５４頁の「A New Driving Method for Vertical Discharge PDP，Yoshifumi Amano, Joichi Endo, Bala K. Velayudhan著」に記載されている。
【０００６】
【発明が解決しようとする課題】
しかし、かかる維持放電パルスを維持電極に印加する回路については、提案されていない。上記の維持放電パルスは、従来の維持放電パルスの波高値よりも高い波高値を有するので、かかる駆動回路は、単純には、より高い電源が必要になり、表示パネルの駆動電源を大きく変更若しくは別の高い電源を追加することが必要になる。
【０００７】
そこで、本発明の目的は、従来の電源を利用して、上記の維持放電パルスを生成することができる駆動回路を有する表示パネルを提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、Ｘ電極とＹ電極を含む維持電極と、その維持電極の上に形成された誘電体層とを有する第１の基板と、第１の基板と放電空間を隔てて設けられる第２の基板とを有する表示パネルの駆動回路であって、Ｘ電極にインダクタンス成分を介して第１の電圧源を接続し、第１の電圧源より高い波高値のプライミングパルスを印加する第１のスイッチと、Ｘ電極にプライミングパルスを印加後その波高値より低い第２の電圧をＸ電極に印加する第２のスイッチとを有する維持放電パルス発生回路を有することを特徴とする。
【０００９】
かかる維持放電パルス発生回路は、Ｙ電極側にも設けられ、Ｘ電極側とＹ電極側とで交互にその維持放電パルス回路を動作させることにより、第１及び第２の電圧より高い波高値を持つプライミングパルスを最初に有する維持放電パルスを、Ｘ電極とＹ電極に交互に印加することができ、発光効率の高い維持放電を可能にする。この場合は、Ｘ、Ｙ電極間の電圧が逆極性になる。第１の電圧と第２の電圧とは同じ電圧電源であっても良い。
【００１０】
上記の目的を達成するために、本発明の第２の側面は、Ｘ電極とＹ電極を含む維持電極と、その維持電極の上に形成された誘電体層とを有する第１の基板と、第１の基板と放電空間を隔てて設けられる第２の基板とを有する表示パネルの駆動回路であって、Ｘ電極にインダクタンス成分を介して第１の電圧源を接続し、第１の電圧源より高い波高値のプライミングパルスを印加する第１のスイッチを有するＸ電極側維持放電パルス発生回路と、Ｘ電極にプライミングパルスを印加後、その波高値より低い第２の電圧をＹ電極に印加する第２のスイッチを有するＹ電極側維持放電パルス発生回路とを有することを特徴とする。
【００１１】
上記の発明によれば、Ｘ、Ｙ電極間に第１及び第２の電圧より高い波高値を持つプライミングパルスを最初に有する維持放電パルスを印加することができ、発光効率の高い維持放電を可能にする。この場合は、Ｘ、Ｙ電極間の電圧が同極性になる。第１の電圧と第２の電圧とは同じ電圧電源であっても良い。
【００１２】
上記の目的を達成するために、本発明の第３の側面は、Ｘ電極とＹ電極を含む維持電極と、その維持電極の上に形成された誘電体層とを有する第１の基板と、第１の基板と放電空間を隔てて設けられる第２の基板とを有する表示パネルの駆動回路であって、Ｘ電極にインダクタンス成分を介して第１の電圧源を接続し、第１の電圧源より高い波高値のプライミングパルスを印加する第１のスイッチを有するＸ電極側維持放電パルス発生回路と、Ｙ電極にインダクタンス成分を介して第１の電圧源を接続し、Ｘ電極にプライミングパルスを印加後、第１の電圧源より高い波高値のプライミングパルスを印加する第２のスイッチを有するＹ電極側維持放電パルス発生回路とを有することを特徴とする。
【００１３】
上記の発明によれば、Ｘ、Ｙ電極間に第１の電圧より高い波高値を持つ短いパルス状のプライミングパルスを極性を交互に変えて印加することができ、発光効率の高い維持放電を可能にする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
本発明は、ＰＤＰやＥＬパネルに適用することができるが、以下の実施の形態例では、ＰＤＰを例にして説明する。
【００１５】
図１は、本実施の形態例が適用されるＰＤＰの概略的構成図である。前面側基板１は、透明基板であり、例えばガラス基板で構成される。前面側ガラス基板１上には、維持電極２としてＸ電極とＹ電極が交互に設けられ、Ｘ電極とＹ電極で表示電極対を構成する。維持電極２上には、誘電体層３とＭｇＯからなる保護層３とが設けられる。背面側基板１１は、例えばガラス基板で構成され、維持電極２と直交方向に複数のアドレス電極１２、図示されない誘電体層、蛍光体１３Ｒ、１３Ｇ、１３Ｂ及び隔壁１４とが形成される。隔壁１４は、アドレス電極１２の間に設けられる。
【００１６】
図２は、図１に示したＰＤＰの駆動パルス波形の例を示す図である。図２には、１回のサブフレーム分の駆動パルス波形が示される。駆動期間は、リセット期間ＲＳＴ、アドレス期間ＡＤＤ及び維持放電期間ＳＵＳとからなる。図２（１）はアドレス電極、（２）は維持電極のＸ電極、（３）は維持電極のＹ電極の波形をそれぞれ示す。
【００１７】
リセット期間ＲＳＴにおいて、全てのアドレス電極１２にリセットパルス２０を印加し、アドレス電極とＹ電極との間にリセット放電を発生させる。このリセットパルス２０の立ち下がり時に、再度放電が発生し、全ての画素における壁電荷が消滅する。アドレス期間ＡＤＤでは、Ｙ電極に順次、負のスキャンパルス２２を印加しながら、アドレス電極１２に画像データに従って正のアドレスパルス２１を印加する。その結果、スキャンパルス２２とアドレスパルス２１とが同時に印加された画素において、Ｘ電極とアドレス電極との間にアドレス放電が発生する。このアドレス放電により発生した空間電荷は、Ｘ電極２上の誘電体層３上に壁電荷として蓄積される。
【００１８】
維持放電期間ＳＵＳにおいて、維持電極２間に交互に維持放電パルス２３が印加される。この維持放電パルス２３の波高値Ｖｓは、アドレス期間に壁電荷が蓄積された画素では維持放電が発生するが、壁電荷が蓄積されない画素では維持放電が発生しない程度の値に設定される。従って、アドレス期間ＡＤＤに放電した画素だけが、維持放電期間ＳＵＳにおいて維持放電を繰り返す。維持放電期間の長さを適切に設定することで、画素に所望の輝度を与えて表示することができる。また、維持放電パルスの電圧Ｖｓとパルス幅に見合った量の電荷が壁電荷として蓄積される。
【００１９】
ＰＤＰにおける発光効率は、維持放電期間ＳＵＳにおける得られる輝度と消費電力との割合で決まる。即ち、少ない消費電力で多くの輝度が得られる場合が、発光効率が高くなる。また、単純に輝度を上げるためには、維持放電パルス２３の波高値Ｖｓを高くして、放電によりガス空間内に発生する空間電荷の量を多くし、蛍光体１３を励起する電荷量を多くすれば良い。或いは、維持放電パルス数を多くすれば輝度を上げることができる。
【００２０】
しかし、維持放電パルスの波高値Ｖｓやパルス幅は、アドレス期間の放電による壁電荷の有無に従って維持放電が発生するメモリ作用を実現できる範囲に制限される必要がある。むやみに波高値を高くすることは、かかる維持放電パルスの動作マージンを狭くすることになり好ましくない。また、波高値を高くし、パルス幅を十分長くすることは、消費電力の増大につながり、発光効率を上げることにならない。また、一定時間に制限されている維持放電期間内の維持放電パルス数を多くすると、パルス幅が狭くなり、壁電荷を蓄積するに十分な時間がなくなり、メモリ作用が失われる。
【００２１】
図３は、従来の維持パルス（サステインパルス）とプラズマ放電により発生する空間電荷密度とを示す図である。図３（１）は、図２に示した維持放電パルスを印加した場合のＸ−Ｙ電極間の電圧であり、（２）はそれに伴うプラズマ放電により発生する空間電荷である。
【００２２】
図３に示される通り、維持放電パルスの立ち上がり時にプラズマ放電が発生し、空間電荷（電子とイオン）の密度が急激に増大し、維持放電パルスによるＸ−Ｙ電極間の電界に従って電子とイオンがそれぞれ反対側の電極上に引き寄せられ、維持放電パルスの電界を打ち消すように壁電荷が形成される。やがて、放電は終息するので、空間電荷の密度は、図示される通り急激に減衰する。この場合、空間電荷の密度は、維持放電パルスの波高値Ｖｓに対応する。また、発生した空間電荷は、維持放電パルスによる電界に応じて誘電体層３上に引き寄せられる。従って、十分に電荷を引き寄せる為には、ある程度の維持放電パルス幅が必要になる。
【００２３】
図４は、前述の提案されている細幅プライミングパルスを利用した維持放電パルスと空間電荷密度との関係を示す。図４の例は、波高値Ｖｐのプライミングパルス３０と波高値Ｖｓの壁電荷形成パルス３２とが同極性の場合である。
【００２４】
この細幅プライミングパルス付き維持放電パルスによれば、従来の維持放電パルスの波高値Ｖｓより高いがパルス幅が狭いプライミングパルスを最初に印加する。これにより、より大きな規模のプラズマ放電を発生させ、発生する空間電荷の密度をより高くする。但し、プライミングパルスの波高値Ｖｐは、従来と同様にメモり特性を維持できる高さに設定され、壁電荷を有する画素のみに放電が発生するようにする。また、プライミングパルス３０のパルス幅は、壁電荷の蓄積が行われない程度の細幅に設定される。
【００２５】
そして、プライミングパルス３０により発生した規模の大きな空間電荷は、後続する壁電荷形成パルス３２により維持電極２上の誘電体層３上に吸収され、後続する維持放電に必要な壁電荷を形成する。この壁電荷形成パルス３２の波高値Ｖｓは、従来の維持放電パルスの波高値と同程度であり、プライミングパルス３０の波高値Ｖｐよりは十分に低い。プライミングパルスによる規模の大きな放電により空間電荷密度が高くなり、輝度も高くなる。しかし、維持放電パルスは、プライミングパルス３０のみがその波高値Ｖｐが高く、残りの壁電荷形成パルス３２の波高値Ｖｓは従来と同様であるので、全体の消費電力はそれほど増大せずに、より高い輝度を得ることができ、発光効率を高くすることができる。また、壁電荷は、壁電荷形成パルス３２の波高値Ｖｓ（電界）とそのパルス幅に見合った量になるので、後続する維持放電における動作マージンも十分とることができる。プライミングパルス３０の波高値Ｖｐでパルス幅が広い場合は、壁電荷の量が多くなり、後続の維持放電における動作マージンは狭くなる。
【００２６】
図５は、細幅プライミングパルス付きの逆極性の維持放電パルスと空間電荷密度を示す図である。この例も、細幅であるが波高値Ｖｐが高いプライミングパルスを利用して、より高い空間電荷密度を生成して輝度値を上げると共に、無駄な消費電力を無くして適切な量の壁電荷を形成し、発光効率を上げ、動作マージンを高く維持する。
【００２７】
図４と異なるところは、プライミングパルス３０と壁電荷形成パルス３２とが逆極性になっていることである。従って、図５の例では、プライミングパルス３０により発生した空間電荷の内、イオンはＸ電極側に電子はＹ電極側に常に引き寄せられ、連続する維持放電は、常にＸ電極側が正電位、Ｙ電極側が負電極となる。従って、放電を発生するプライミングパルス３０の極性は、いつも同じ極性になる。
【００２８】
前述の文献には、図５の如き維持放電パルスが記載されている。この波高値の高いプライミングパルスを生成するためには、パルス発生回路に、従来の電源電圧Ｖｓに加えて、より高い電源電圧Ｖｐを設ける必要がある。しかしながら、かかる高い電源電圧Ｖｐを設けることは、駆動回路ＩＣの大幅な変更につながり、その基板の設計も変更する必要があり、コストアップにつながる。
【００２９】
図６は、本実施の形態例における維持放電パルス発生回路の原理を説明するための図である。図６（１）は、維持放電パルス発生回路の例であり、（２）は容量Ｃに印加される電圧波形図である。図６（１）において、容量Ｃは、維持電極２のＸ−Ｙ電極間の容量を示す。従って、維持放電パルス発生回路は、スイッチＳＷ１、ＳＷ２と、インダクタンスＬと２つの電源ＳＶｐ、Ｖｓとを有する。
【００３０】
図６（２）に示される通り、時刻ｔ０において、スイッチＳＷ１のみをオンして、電源ＶｐとインダクタンスＬ及び容量Ｃからなる発振回路を構成する。かかる発振回路では、容量Ｃに対して電圧ＳＶｐを中心として振幅ＳＶｐの発振電圧が発生する。Ｘ電極若しくはＹ電極に存在する寄生抵抗Ｒによりその発振信号は破線に示す通り徐々に減衰する。そこで、この発振動作による最初のピーク電圧が終了するタイミングの時刻ｔ１において、スイッチＳ１を閉じてスイッチＳＷ２をオンにする。それに伴い、容量Ｃには、一定の電圧Ｖｓが印加されることになる。即ち、図６（２）の波形図の実線は、図４，５で示した高い電圧で細幅のプライミングパルスとその後の一定電圧Ｖｓの壁電荷形成パルスとの組み合わせと同等になることが理解される。
【００３１】
しかも、図６（１）の維持放電パルス発生回路では、電源ＳＶｐの電圧値は、従来の電源Ｖｓの電圧より低いことが許され、単にＳＶｐ＞Ｖｓ／２が満たされれば、細幅のプライミングパルス３０の波高値Ｖｐは、壁電荷形成パルス３２の波高値Ｖｓより高くすることができる。電源ＳＶｐの２倍が、電源Ｖｓの電圧より高ければ良く、電源ＳＶｐと電源Ｖｓとを同じ電圧にすることも原理的には可能である。
【００３２】
上記のスイッチＳＷ１をオンした時の発振回路の電圧Ｖ（ｔ）は、次の式で表される。
【００３３】
【数１】

従って、プライミングパルス３０のピーク値Ｖｐは、上式でβｔ＝πの時に該当し、
【００３４】
【数２】

になる。従って、ピーク値Ｖｐは、最大で電源ＳＶｐの２倍になる。
【００３５】
図５に示した逆極性の維持放電パルスを形成するためには、電源Ｖｓの方向を逆にすれば良い。具体的回路については、後述する。
【００３６】
図７は、第１の実施の形態例における維持放電パルス発生回路を示す図である。Ｘ電極側の回路は、第１の電圧源ＳＶｐに接続されたＰ型トランジスタＰ１、第２の電圧源Ｖｓに接続されたＰ型トランジスタＰ２、インダクタンスＬ、グランドに接続されたＮ型トランジスタＮ３、ダイオードＤ１，Ｄ２，Ｄ３を有する。Ｙ電極側の回路も、同じ回路であり、トランジスタＰ１１，Ｐ１２，Ｎ１３、インダクタンスＬ及びダイオードＤ１１，Ｄ１２，Ｄ１３を有する。第１の電源ＳＶｐと第２の電源Ｖｓとは、ＳＶｐ＞Ｖｓ／２を満たす必要があり、その条件を満たす場合は、同じ電圧源でも良い場合がある。但し、電源ＳＶｐによるパルスの波高値Ｖｐが動作マージンが存在することが必要である。
【００３７】
図８は、図７の維持放電パルス発生回路の動作波形図である。（１）はＸ電極の電圧波形図、（２）はＹ電極の電圧波形図、（３）はＸ−Ｙ電極間電圧波形図、（４）は制御信号IN1〜IN3及びIN11〜IN13の波形図である。図８に従って、図７の維持放電パルス発生回路の動作を説明する。
【００３８】
時間ｔ０にて、制御信号IN1がＬレベルになり、トランジスタＰ１が導通し、Ｘ電極にインダクタンスＬを介して第１の電源ＳＶｐを接続する。その時、Ｙ電極側では制御信号IN11がＨレベルにあり、トランジスタＮ１３が導通し、グランド電位に接続される。従って、図６に示した発振回路が形成され、Ｘ電極には、細幅のプライミングパルス３０が印加される。そのピーク値Ｖｐは、第１の電源ＳＶｐの約２倍にあり、第２の電源Ｖｓよりも高い。
【００３９】
プライミングパルス３０が減衰する時刻ｔ１にて、制御信号IN1がＨレベル、制御信号IN２がＬレベルになり、トランジスタＰ１がオフ、トランジスタＰ２がオンになり、Ｘ電極はトランジスタＰ２とダイオードＤ２を介して第２の電源Ｖｓに接続される。従って、Ｘ電極には電圧Ｖｓの壁電荷形成パルス３２が印加される。そして、時刻ｔ３にて制御信号IN2がＨレベルに、制御信号IN３がＨレベルになり、Ｘ電極はグランド電位に駆動される。
【００４０】
Ｙ電極側の維持放電パルス発生回路も、同じ動作を行う。即ち、時間ｔ３でトランジスタＰ１１がオンし、電源ＳＶｐがインダクタンスＬを介してＹ電極に接続される。その時、Ｘ電極側はトランジスタＮ３を介してグランドに接続され、発振回路が構成される。プライミングパルス３０がＹ電極に印加された後、時間ｔ４でトランジスタＰ１１がオフ、トランジスタＰ１２がオンし、Ｙ電極は第２の電源Ｖｐの電圧に維持される。そして、時間ｔ５でトランジスタＰ１２がオフ、トランジスタＮ１３がオンし、Ｙ電極はグランド電位になる。
【００４１】
Ｘ電極とＹ電極に交互に、プライミングパルス３０とそれと同極性の壁電荷形成パルス３２との組み合わせからなる維持放電パルスが印加されることにより、図８（Ｃ）の如き維持放電パルスが印加され、Ｘ−Ｙ電極間で交互に維持放電が発生する。
【００４２】
図９は、第２の実施の形態例における維持放電パルス発生回路を示す図である。この例は、図５に示した逆極性のパルスを発生する。図９の維持放電パルス発生回路は、Ｘ電極側に、第１の電源ＳＶｐに接続されるＰ型トランジスタＰ２０、インダクタンスＬ及びグランドに接続されるＮ型トランジスタＮ２１を有する維持放電パルス発生回路が設けられる。また、Ｙ電極側には、第２の電源Ｖｓに接続されるＰ型トランジスタＰ２２とグランドに接続されるＮ型トランジスタＮ２３とからなる回路が設けられる。
【００４３】
図１０は、図９の維持放電パルス発生回路の動作波形図である。（１）はＸ電極の電圧波形図、（２）はＹ電極の電圧波形図、（３）はＸ−Ｙ電極間電圧波形図、（４）は制御信号IN1〜IN4の波形図である。図１０に従って、図８の維持放電パルス発生回路の動作を説明する。
【００４４】
時間ｔ０にて、制御信号IN1がＬレベルになり、トランジスタＰ２０が導通し、Ｘ電極にインダクタンスＬを介して第１の電源ＳＶｐを接続する。その時、Ｙ電極側では制御信号IN4がＨレベルにあり、トランジスタIN23が導通し、グランド電位に接続される。従って、図６に示した発振回路が形成され、Ｘ電極には、細幅のプライミングパルス３０が印加される。そのピーク値Ｖｐは、第１の電源ＳＶｐの約２倍にあり、第２の電源Ｖｓよりも高い。
【００４５】
プライミングパルス３０が減衰する時間ｔ１にて、制御信号IN1がＨレベル、制御信号IN２がＨレベルになり、トランジスタＰ20１オフ、トランジスタN21がオンになり、Ｘ電極はグランドに接続される。
【００４６】
次に、時間ｔ２にて、制御信号IN3がＬレベルになり、Ｙ電極は第２の電源Ｖｓに接続される。そして、時間ｔ３で、制御信号IN3がＨレベル、IN4がＨレベルになり、トランジスタP22がオフ、トランジスタN23がオンして、Ｙ電極はグランド電位に駆動される。
【００４７】
このようなＸ電極側のプライミングパルス３０と、Ｙ電極側の壁電荷形成パルス３２とにより、Ｘ−Ｙ電極間には、図１０（Ｃ）に示されるような維持放電パルスが印加される。プライミングパルスによりより多くの空間電荷が発生し、蛍光体の励起を多くし、輝度を高くすることができる。また、壁電荷形成パルス３２の電圧がＶｓと比較的低くパルス幅も最適に選択されるので、従来と同程度の壁電荷を形成し、維持放電パルスの動作マージンを広くすることができる。また、消費電力も抑えることができる。
【００４８】
上記の維持放電パルス生成動作は、時間ｔ４〜ｔ７においても繰り返される。即ち、Ｘ電極側には常にプライミングパルス３０が印加され、Ｙ電極側には常に壁電荷形成パルス３２が印加される。
【００４９】
図１１は、第３の実施の形態例における維持放電パルス発生回路を示す図である。また、図１２は、その動作波形図である。第３の実施の形態例では、Ｘ電極とＹ電極に、プライミングパルス３０を交互に印加する。そのために、Ｘ電極側の回路は、第１の電源ＳＶｐに接続されたＰ型トランジスタＰ40と、グランドに接続されたＮ型トランジスタＮ41と、インダクタンスＬと、ダイオードＤ１とを有する。Ｙ電極側の回路も同様に、第１の電源ＳＶｐに接続されたＰ型トランジスタＰ42と、グランドに接続されたＮ型トランジスタＮ43と、インダクタンスＬと、ダイオードＤ２とを有する。
【００５０】
図１２に示される通り、時間ｔ０で制御信号IN1がＬレベルになり、トランジスタP40が導通し、電源SVpがインダクタンスＬを介してＸ電極に接続される。この時、制御信号IN4がＨレベルにあるので、トランジスタN43が導通し、Ｙ電極はグランド電位に接続される。従って、発振回路が形成され、Ｘ―Ｙ電極間には、波高値Ｖｐの細幅のプライミングパルス３０が印加される。次に、時間ｔ１でプライミングパルス３０が減衰するタイミングで、トランジスタP40がオフになる。
【００５１】
次に、時間ｔ２で制御信号IN3がＬレベルになり、Ｐ型トランジスタP42が導通し、電源SVpがインダクタンスＬを介してＹ電極に接続される。その時、Ｘ電極側はトランジスタN41を介してグランドに接続される。その結果、同様の発振回路が構成され、Ｙ電極にはプライミングパルス３０が印加される。そして、時間ｔ３でトランジスタP42がオフになり、トランジスタN43が導通し、Ｙ電極はグランド電位にされる。
【００５２】
上記の細幅のプライミングパルス３０を印加することにより、壁電荷が存在する画素で維持放電が発生する。そして、その空間電荷の密度は高いので、輝度は高くなる。そして、第３の実施の形態例では、その大量の空間電荷を利用して、逆極性のプライミングパルス３０を印加することで、逆方向の維持放電が発生する。このように、第３の実施の形態例では、２回目の維持放電からは、壁電荷ではなく、大量の空間電荷を利用して、所定回数の維持放電を繰り返す。
【００５３】
以上、本発明の保護範囲は、上記の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００５４】
【発明の効果】
以上、本発明によれば、細幅のプライミングパルスを有する維持放電パルスを発生する回路として、発振回路を利用することにより、低い電源電圧Ｖｓを利用して、高い波高値Ｖｐのプライミングパルスを発生することができる。
【図面の簡単な説明】
【図１】本実施の形態例が適用されるＰＤＰの概略的構成図である。
【図２】図１のＰＤＰの駆動パルス波形の例を示す図である。
【図３】従来の維持パルス（サステインパルス）とプラズマ放電により発生する空間電荷密度とを示す図である。
【図４】細幅プライミングパルスを利用した維持放電パルス（同極性）と空間電荷密度との関係を示す図である。
【図５】細幅プライミングパルスを利用した維持放電パルス（逆極性）と空間電荷密度との関係を示す図である。
【図６】本実施の形態例の維持放電パルス発生回路の原理を説明するための図である。
【図７】第１の実施の形態例における維持放電パルス発生回路を示す図である。
【図８】図７の維持放電パルス発生回路の動作波形図である。
【図９】第２の実施の形態例における維持放電パルス発生回路を示す図である。
【図１０】図９の維持放電パルス発生回路の動作波形図である。
【図１１】第３の実施の形態例における維持放電パルス発生回路を示す図である。
【図１２】図１１の維持放電パルス発生回路の動作波形図である
【符号の説明】
１前面基板、第１の基板
２維持電極、第２の基板
１１背面基板
１２アドレス電極
３０プライミングパルス
３２壁電荷形成パルス
ＳＷ１第１のスイッチ
ＳＷ２第２のスイッチ
Ｌインダクタンス
ＳＶｐ第１の電源
Ｖｓ第２の電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display panel such as a surface discharge type plasma display panel (hereinafter referred to as PDP) having three electrodes and an electroluminescence panel (hereinafter referred to as EL panel), and in particular, a driving for sustain discharge. The present invention relates to a display panel driving circuit in which the light emission efficiency is improved by improving the circuit. In the following description, the PDP will be described as an example.
[0002]
[Prior art]
PDP can realize a flat display panel with a large screen, and is expected as a future display panel. An example of a conventional PDP has a structure in which sustain electrodes (X and Y electrodes) are provided on the front substrate side, and address electrodes and a phosphor are provided on the back substrate side.
[0003]
The driving method is as follows. In the first reset period of the subframe, a reset pulse is applied between the X and Y electrodes of the sustain electrodes to discharge all the pixels and erase wall charges in the previous subframe. In the next address period, scanning pulses are sequentially applied to the Y electrodes, and at the same time, address pulses are applied to the address electrodes corresponding to the pixels to be lit based on the display data. As a result, the electric field strength in the discharge space is increased by the voltage between the address electrode and the Y electrode, an address discharge is generated, and wall charges are accumulated in the pixel to be displayed. In the subsequent sustain discharge period, an alternating voltage is applied between the X electrode and the Y electrode, a sustain discharge is generated in the pixel in which wall charges are accumulated in the address period, and the pixel is turned on.
[0004]
Therefore, the peak value and the pulse width of the sustain discharge pulse need to be set to optimum values at which discharge is performed in the pixels in which wall charges are accumulated but not in pixels in which wall charges are not accumulated. For this reason, the peak value of the sustain discharge pulse cannot be increased without limit in order to obtain higher luminance, which has been a factor that hinders the improvement of the light emission efficiency.
[0005]
Therefore, it has been proposed to apply a priming pulse having a very short pulse width and a higher peak value at the rising edge of the sustain discharge pulse as the sustain discharge pulse for increasing the luminous efficiency. For example, it is described in “A New Driving Method for Vertical Discharge PDP, Yoshifumi Amano, Joichi Endo, Bala K. Velayudhan” on pages 551 to 554 of IDW (International Display Workshops) '98.
[0006]
[Problems to be solved by the invention]
However, a circuit for applying such a sustain discharge pulse to the sustain electrode has not been proposed. Since the above sustain discharge pulse has a peak value higher than the peak value of the conventional sustain discharge pulse, such a drive circuit simply requires a higher power supply, and greatly changes the drive power supply of the display panel. It will be necessary to add another high power supply.
[0007]
Accordingly, an object of the present invention is to provide a display panel having a drive circuit that can generate the sustain discharge pulse using a conventional power source.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, one aspect of the present invention provides a first substrate having a sustain electrode including an X electrode and a Y electrode, and a dielectric layer formed on the sustain electrode, A display panel drive circuit having a first substrate and a second substrate provided across a discharge space, wherein a first voltage source is connected to an X electrode via an inductance component, and the first voltage source A sustain discharge pulse generating circuit having a first switch for applying a priming pulse having a high peak value, and a second switch for applying a second voltage lower than the peak value to the X electrode after applying the priming pulse to the X electrode It is characterized by having.
[0009]
Such a sustain discharge pulse generation circuit is also provided on the Y electrode side, and by operating the sustain discharge pulse circuit alternately on the X electrode side and the Y electrode side, a peak value higher than the first and second voltages can be obtained. A sustain discharge pulse having an initial priming pulse can be alternately applied to the X electrode and the Y electrode, thereby enabling a sustain discharge with high luminous efficiency. In this case, the voltage between the X and Y electrodes has a reverse polarity. The first voltage and the second voltage may be the same voltage power source.
[0010]
To achieve the above object, a second aspect of the present invention provides a first substrate having a sustain electrode including an X electrode and a Y electrode, and a dielectric layer formed on the sustain electrode, A display panel drive circuit having a first substrate and a second substrate provided across a discharge space, wherein a first voltage source is connected to an X electrode via an inductance component, and the first voltage source An X electrode-side sustain discharge pulse generation circuit having a first switch for applying a priming pulse having a higher peak value, and applying a priming pulse to the X electrode, and then applying a second voltage lower than the peak value to the Y electrode. And a Y-electrode-side sustain discharge pulse generating circuit having a second switch.
[0011]
According to the above invention, a sustain discharge pulse having a priming pulse having a peak value higher than the first and second voltages can be applied between the X and Y electrodes, and a sustain discharge with high luminous efficiency is possible. To. In this case, the voltage between the X and Y electrodes has the same polarity. The first voltage and the second voltage may be the same voltage power source.
[0012]
In order to achieve the above object, a third aspect of the present invention provides a first substrate having a sustain electrode including an X electrode and a Y electrode, and a dielectric layer formed on the sustain electrode, A display panel drive circuit having a first substrate and a second substrate provided across a discharge space, wherein a first voltage source is connected to an X electrode via an inductance component, and the first voltage source An X electrode side sustain discharge pulse generation circuit having a first switch for applying a higher peak value priming pulse, a first voltage source connected to the Y electrode via an inductance component, and a priming pulse applied to the X electrode And a Y electrode side sustain discharge pulse generating circuit having a second switch for applying a priming pulse having a peak value higher than that of the first voltage source.
[0013]
According to the above invention, a short pulse-like priming pulse having a peak value higher than the first voltage can be applied between the X and Y electrodes by alternately changing the polarity, and a sustain discharge with high luminous efficiency is possible. To.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. However, such an embodiment does not limit the technical scope of the present invention.
The present invention can be applied to a PDP or an EL panel. In the following embodiments, a PDP will be described as an example.
[0015]
FIG. 1 is a schematic configuration diagram of a PDP to which the present embodiment is applied. The front side substrate 1 is a transparent substrate, and is formed of, for example, a glass substrate. On the front glass substrate 1, X electrodes and Y electrodes are alternately provided as the sustain electrodes 2, and a display electrode pair is constituted by the X electrodes and the Y electrodes. A dielectric layer 3 and a protective layer 3 made of MgO are provided on the sustain electrode 2. The back substrate 11 is made of, for example, a glass substrate, and a plurality of address electrodes 12, a dielectric layer (not shown), phosphors 13 R, 13 G, and 13 B and barrier ribs 14 are formed in a direction orthogonal to the sustain electrodes 2. The barrier ribs 14 are provided between the address electrodes 12.
[0016]
FIG. 2 is a diagram showing an example of a driving pulse waveform of the PDP shown in FIG. FIG. 2 shows a drive pulse waveform for one subframe. The driving period includes a reset period RST, an address period ADD, and a sustain discharge period SUS. 2 (1) shows the address electrode, (2) shows the X electrode of the sustain electrode, and (3) shows the waveform of the Y electrode of the sustain electrode.
[0017]
In the reset period RST, the reset pulse 20 is applied to all the address electrodes 12 to generate a reset discharge between the address electrodes and the Y electrodes. When the reset pulse 20 falls, discharge occurs again, and wall charges in all pixels disappear. In the address period ADD, a positive address pulse 21 is applied to the address electrode 12 according to the image data while sequentially applying a negative scan pulse 22 to the Y electrode. As a result, in the pixel to which the scan pulse 22 and the address pulse 21 are simultaneously applied, an address discharge is generated between the X electrode and the address electrode. Space charges generated by the address discharge are accumulated as wall charges on the dielectric layer 3 on the X electrode 2.
[0018]
In the sustain discharge period SUS, sustain discharge pulses 23 are alternately applied between the sustain electrodes 2. The peak value Vs of the sustain discharge pulse 23 is set to such a value that a sustain discharge occurs in a pixel in which wall charges are accumulated in the address period, but a sustain discharge does not occur in a pixel in which wall charges are not accumulated. Therefore, only the pixels discharged in the address period ADD repeat the sustain discharge in the sustain discharge period SUS. By appropriately setting the length of the sustain discharge period, the pixel can be displayed with a desired luminance. Further, an amount of electric charge corresponding to the voltage Vs and the pulse width of the sustain discharge pulse is accumulated as wall charges.
[0019]
The luminous efficiency in the PDP is determined by the ratio between the luminance and power consumption obtained in the sustain discharge period SUS. That is, light emission efficiency increases when a large amount of luminance can be obtained with low power consumption. In order to simply increase the luminance, the peak value Vs of the sustain discharge pulse 23 is increased to increase the amount of space charge generated in the gas space by the discharge and to increase the amount of charge that excites the phosphor 13. Just do it. Alternatively, the luminance can be increased by increasing the number of sustain discharge pulses.
[0020]
However, the peak value Vs and the pulse width of the sustain discharge pulse need to be limited to a range in which the memory operation in which the sustain discharge is generated can be realized according to the presence or absence of the wall charge due to the discharge in the address period. Unnecessarily increasing the crest value is not preferable because it reduces the operating margin of the sustain discharge pulse. Also, increasing the peak value and sufficiently increasing the pulse width leads to an increase in power consumption and does not increase the light emission efficiency. Further, when the number of sustain discharge pulses within the sustain discharge period that is limited to a certain time is increased, the pulse width becomes narrow, and there is no sufficient time for accumulating wall charges, so that the memory function is lost.
[0021]
FIG. 3 is a diagram showing a conventional sustain pulse (sustain pulse) and a space charge density generated by plasma discharge. FIG. 3A shows the voltage between the XY electrodes when the sustain discharge pulse shown in FIG. 2 is applied, and FIG. 3B shows the space charge generated by the plasma discharge associated therewith.
[0022]
As shown in FIG. 3, a plasma discharge is generated at the rising edge of the sustain discharge pulse, the density of space charges (electrons and ions) increases rapidly, and electrons and ions are generated according to the electric field between the XY electrodes by the sustain discharge pulse. Wall charges are formed so as to be attracted onto the electrodes on the opposite sides and to cancel the electric field of the sustain discharge pulse. Eventually, the discharge ends, so the density of space charge rapidly decays as shown. In this case, the space charge density corresponds to the peak value Vs of the sustain discharge pulse. The generated space charge is attracted onto the dielectric layer 3 according to the electric field generated by the sustain discharge pulse. Therefore, a certain sustain discharge pulse width is required in order to sufficiently attract charges.
[0023]
FIG. 4 shows the relationship between the sustain discharge pulse using the above-mentioned proposed narrow priming pulse and the space charge density. The example of FIG. 4 is a case where the priming pulse 30 having a peak value Vp and the wall charge forming pulse 32 having a peak value Vs have the same polarity.
[0024]
According to the sustain discharge pulse with the narrow-width priming pulse, a priming pulse having a narrower pulse width than the peak value Vs of the conventional sustain discharge pulse is applied first. As a result, a larger-scale plasma discharge is generated, and the density of generated space charges is further increased. However, the peak value Vp of the priming pulse is set to a height at which the memory characteristics can be maintained as in the conventional case, and discharge is generated only in the pixels having wall charges. Further, the pulse width of the priming pulse 30 is set to a narrow width that does not accumulate wall charges.
[0025]
The large-scale space charge generated by the priming pulse 30 is absorbed on the dielectric layer 3 on the sustain electrode 2 by the subsequent wall charge forming pulse 32 to form wall charges necessary for the subsequent sustain discharge. The peak value Vs of the wall charge forming pulse 32 is about the same as the peak value of the conventional sustain discharge pulse, and is sufficiently lower than the peak value Vp of the priming pulse 30. The large-scale discharge by the priming pulse increases the space charge density and the brightness. However, since only the priming pulse 30 has a high peak value Vp, and the remaining wall charge forming pulse 32 has the same peak value Vs as the conventional discharge pulse, the overall power consumption does not increase so much. High luminance can be obtained and luminous efficiency can be increased. Further, since the wall charge has an amount commensurate with the peak value Vs (electric field) of the wall charge forming pulse 32 and its pulse width, a sufficient operation margin can be secured in the subsequent sustain discharge. When the pulse width is wide at the peak value Vp of the priming pulse 30, the amount of wall charges increases and the operation margin in the subsequent sustain discharge becomes narrow.
[0026]
FIG. 5 is a diagram showing a reverse polarity sustain discharge pulse with a narrow priming pulse and space charge density. This example also uses a priming pulse that is narrow but has a high peak value Vp to generate a higher space charge density to increase the luminance value, and to eliminate an unnecessary amount of power consumption and to generate an appropriate amount of wall charge. Forming, increasing luminous efficiency and maintaining high operating margin.
[0027]
The difference from FIG. 4 is that the priming pulse 30 and the wall charge forming pulse 32 have opposite polarities. Therefore, in the example of FIG. 5, of the space charges generated by the priming pulse 30, ions are always attracted to the X electrode side and electrons are always attracted to the Y electrode side. The side becomes the negative electrode. Accordingly, the polarity of the priming pulse 30 that generates discharge is always the same polarity.
[0028]
The above-mentioned document describes a sustain discharge pulse as shown in FIG. In order to generate a priming pulse having a high peak value, it is necessary to provide a higher power supply voltage Vp in addition to the conventional power supply voltage Vs in the pulse generation circuit. However, providing such a high power supply voltage Vp leads to a significant change in the drive circuit IC, and also requires a change in the design of the substrate, leading to an increase in cost.
[0029]
FIG. 6 is a diagram for explaining the principle of the sustain discharge pulse generating circuit in the present embodiment. 6A is an example of a sustain discharge pulse generating circuit, and FIG. 6B is a voltage waveform diagram applied to the capacitor C. FIG. In FIG. 6A, the capacitance C indicates the capacitance between the XY electrodes of the sustain electrode 2. Therefore, the sustain discharge pulse generating circuit has switches SW1 and SW2, an inductance L, and two power supplies SVp and Vs.
[0030]
As shown in FIG. 6B, at time t0, only the switch SW1 is turned on to configure an oscillation circuit including the power source Vp, the inductance L, and the capacitor C. In such an oscillating circuit, an oscillating voltage having an amplitude SVp is generated with respect to the capacitor C around the voltage SVp. The oscillation signal gradually attenuates as shown by the broken line due to the parasitic resistance R existing in the X electrode or the Y electrode. Therefore, at time t1 when the first peak voltage due to this oscillation operation ends, the switch S1 is closed and the switch SW2 is turned on. Accordingly, a constant voltage Vs is applied to the capacitor C. That is, it is understood that the solid line in the waveform diagram of FIG. 6 (2) is equivalent to the combination of the high voltage, narrow priming pulse and the subsequent wall charge forming pulse of the constant voltage Vs shown in FIGS. Is done.
[0031]
In addition, in the sustain discharge pulse generation circuit of FIG. 6A, the voltage value of the power supply SVp is allowed to be lower than the voltage of the conventional power supply Vs, and if SVp> Vs / 2 is simply satisfied, the narrow priming is performed. The peak value Vp of the pulse 30 can be made higher than the peak value Vs of the wall charge forming pulse 32. It is sufficient that twice the power supply SVp is higher than the voltage of the power supply Vs. In principle, the power supply SVp and the power supply Vs can be set to the same voltage.
[0032]
The voltage V (t) of the oscillation circuit when the switch SW1 is turned on is expressed by the following equation.
[0033]
[Expression 1]

Therefore, the peak value Vp of the priming pulse 30 corresponds to the above equation when βt = π,
[0034]
[Expression 2]

become. Therefore, the peak value Vp is twice as large as the power supply SVp.
[0035]
In order to form the sustain discharge pulse having the reverse polarity shown in FIG. 5, the direction of the power source Vs may be reversed. A specific circuit will be described later.
[0036]
FIG. 7 is a diagram showing a sustain discharge pulse generating circuit in the first embodiment. The circuit on the X electrode side includes a P-type transistor P1 connected to the first voltage source SVp, a P-type transistor P2 connected to the second voltage source Vs, an inductance L, and an N-type transistor N3 connected to the ground. It has diodes D1, D2 and D3. The circuit on the Y electrode side is the same circuit and includes transistors P11, P12, N13, an inductance L, and diodes D11, D12, D13. The first power supply SVp and the second power supply Vs need to satisfy SVp> Vs / 2. If the condition is satisfied, the same voltage source may be used. However, the pulse peak value Vp by the power supply SVp needs to have an operation margin.
[0037]
FIG. 8 is an operation waveform diagram of the sustain discharge pulse generating circuit of FIG. (1) is a voltage waveform diagram of the X electrode, (2) is a voltage waveform diagram of the Y electrode, (3) is a voltage waveform diagram between the XY electrodes, and (4) is a waveform of the control signals IN1 to IN3 and IN11 to IN13. FIG. The operation of the sustain discharge pulse generating circuit of FIG. 7 will be described with reference to FIG.
[0038]
At time t0, the control signal IN1 becomes L level, the transistor P1 becomes conductive, and the first power supply SVp is connected to the X electrode via the inductance L. At that time, on the Y electrode side, the control signal IN11 is at the H level, the transistor N13 becomes conductive, and is connected to the ground potential. Accordingly, the oscillation circuit shown in FIG. 6 is formed, and a narrow priming pulse 30 is applied to the X electrode. The peak value Vp is about twice that of the first power supply SVp and is higher than that of the second power supply Vs.
[0039]
At time t1 when the priming pulse 30 decays, the control signal IN1 becomes H level, the control signal IN2 becomes L level, the transistor P1 is turned off, the transistor P2 is turned on, and the X electrode passes through the transistor P2 and the diode D2. Connected to the second power supply Vs. Therefore, the wall charge forming pulse 32 having the voltage Vs is applied to the X electrode. At time t3, the control signal IN2 becomes H level, the control signal IN3 becomes H level, and the X electrode is driven to the ground potential.
[0040]
The sustain discharge pulse generation circuit on the Y electrode side performs the same operation. That is, the transistor P11 is turned on at time t3, and the power source SVp is connected to the Y electrode via the inductance L. At that time, the X electrode side is connected to the ground via the transistor N3 to form an oscillation circuit. After the priming pulse 30 is applied to the Y electrode, at time t4, the transistor P11 is turned off, the transistor P12 is turned on, and the Y electrode is maintained at the voltage of the second power supply Vp. At time t5, the transistor P12 is turned off, the transistor N13 is turned on, and the Y electrode becomes the ground potential.
[0041]
By applying a sustain discharge pulse consisting of a combination of a priming pulse 30 and a wall charge forming pulse 32 of the same polarity to the X electrode and the Y electrode alternately, a sustain discharge pulse as shown in FIG. 8C is applied. Sustain discharge occurs alternately between the XY electrodes.
[0042]
FIG. 9 is a diagram showing a sustain discharge pulse generating circuit in the second embodiment. In this example, the reverse polarity pulse shown in FIG. 5 is generated. The sustain discharge pulse generating circuit of FIG. 9 is provided with a P type transistor P20 connected to the first power supply SVp, an inductance L, and an N type transistor N21 connected to the ground on the X electrode side. It is done. On the Y electrode side, a circuit comprising a P-type transistor P22 connected to the second power supply Vs and an N-type transistor N23 connected to the ground is provided.
[0043]
FIG. 10 is an operation waveform diagram of the sustain discharge pulse generating circuit of FIG. (1) is a voltage waveform diagram of the X electrode, (2) is a voltage waveform diagram of the Y electrode, (3) is a voltage waveform diagram between the XY electrodes, and (4) is a waveform diagram of the control signals IN1 to IN4. The operation of the sustain discharge pulse generating circuit of FIG. 8 will be described with reference to FIG.
[0044]
At time t0, the control signal IN1 becomes L level, the transistor P20 becomes conductive, and the first power supply SVp is connected to the X electrode via the inductance L. At that time, on the Y electrode side, the control signal IN4 is at the H level, the transistor IN23 becomes conductive, and is connected to the ground potential. Accordingly, the oscillation circuit shown in FIG. 6 is formed, and a narrow priming pulse 30 is applied to the X electrode. The peak value Vp is about twice that of the first power supply SVp and is higher than that of the second power supply Vs.
[0045]
At time t1 when the priming pulse 30 decays, the control signal IN1 becomes H level, the control signal IN2 becomes H level, the transistor P201 is turned off, the transistor N21 is turned on, and the X electrode is connected to the ground.
[0046]
Next, at time t2, the control signal IN3 becomes L level, and the Y electrode is connected to the second power supply Vs. At time t3, the control signal IN3 becomes H level and IN4 becomes H level, the transistor P22 is turned off, the transistor N23 is turned on, and the Y electrode is driven to the ground potential.
[0047]
By such a priming pulse 30 on the X electrode side and a wall charge forming pulse 32 on the Y electrode side, a sustain discharge pulse as shown in FIG. 10C is applied between the XY electrodes. More space charges are generated by the priming pulse, so that excitation of the phosphor can be increased and luminance can be increased. Further, since the voltage of the wall charge forming pulse 32 is relatively low as Vs, the pulse width is also optimally selected, so that the wall charge of the same level as in the conventional case can be formed and the operation margin of the sustain discharge pulse can be widened. In addition, power consumption can be suppressed.
[0048]
The above sustain discharge pulse generation operation is repeated from time t4 to t7. That is, the priming pulse 30 is always applied to the X electrode side, and the wall charge forming pulse 32 is always applied to the Y electrode side.
[0049]
FIG. 11 is a diagram showing a sustain discharge pulse generating circuit in the third embodiment. FIG. 12 is an operation waveform diagram thereof. In the third embodiment, priming pulses 30 are alternately applied to the X electrode and the Y electrode. For this purpose, the circuit on the X electrode side includes a P-type transistor P40 connected to the first power supply SVp, an N-type transistor N41 connected to the ground, an inductance L, and a diode D1. Similarly, the circuit on the Y electrode side includes a P-type transistor P42 connected to the first power supply SVp, an N-type transistor N43 connected to the ground, an inductance L, and a diode D2.
[0050]
As shown in FIG. 12, at time t 0, the control signal IN 1 becomes L level, the transistor P 40 becomes conductive, and the power source SVp is connected to the X electrode via the inductance L. At this time, since the control signal IN4 is at the H level, the transistor N43 becomes conductive and the Y electrode is connected to the ground potential. Therefore, an oscillation circuit is formed, and a narrow priming pulse 30 having a peak value Vp is applied between the XY electrodes. Next, the transistor P40 is turned off at the timing when the priming pulse 30 decays at time t1.
[0051]
Next, at time t2, the control signal IN3 becomes L level, the P-type transistor P42 conducts, and the power source SVp is connected to the Y electrode via the inductance L. At that time, the X electrode side is connected to the ground via the transistor N41. As a result, a similar oscillation circuit is configured, and the priming pulse 30 is applied to the Y electrode. At time t3, the transistor P42 is turned off, the transistor N43 is turned on, and the Y electrode is set to the ground potential.
[0052]
By applying the narrow priming pulse 30 described above, a sustain discharge is generated in a pixel where wall charges exist. Since the space charge density is high, the luminance is high. In the third embodiment, a sustain discharge in the reverse direction is generated by applying the priming pulse 30 having the reverse polarity using the large amount of space charge. Thus, in the third embodiment, the sustain discharge is repeated a predetermined number of times from the second sustain discharge by using a large amount of space charges instead of wall charges.
[0053]
As described above, the protection scope of the present invention is not limited to the above-described embodiment, but extends to the invention described in the claims and equivalents thereof.
[0054]
【The invention's effect】
As described above, according to the present invention, by using an oscillation circuit as a circuit for generating a sustain discharge pulse having a narrow priming pulse, a priming pulse having a high peak value Vp is generated using a low power supply voltage Vs. can do.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a PDP to which the present embodiment is applied.
2 is a diagram illustrating an example of a driving pulse waveform of the PDP in FIG. 1. FIG.
FIG. 3 is a diagram showing a conventional sustain pulse (sustain pulse) and a space charge density generated by plasma discharge.
FIG. 4 is a diagram showing a relationship between a sustain discharge pulse (same polarity) using a narrow priming pulse and a space charge density.
FIG. 5 is a diagram showing a relationship between a sustain discharge pulse (reverse polarity) using a narrow priming pulse and a space charge density.
FIG. 6 is a diagram for explaining the principle of a sustain discharge pulse generating circuit according to the present embodiment.
FIG. 7 is a diagram showing a sustain discharge pulse generating circuit in the first embodiment.
8 is an operation waveform diagram of the sustain discharge pulse generating circuit of FIG. 7;
FIG. 9 is a diagram showing a sustain discharge pulse generating circuit in the second embodiment.
10 is an operation waveform diagram of the sustain discharge pulse generating circuit of FIG. 9. FIG.
FIG. 11 is a diagram showing a sustain discharge pulse generating circuit in a third embodiment.
12 is an operation waveform diagram of the sustain discharge pulse generation circuit of FIG. 11. FIG.
[Explanation of symbols]
1 Front substrate, first substrate
2 Sustain electrode, second substrate
11 Back substrate
12 Address electrodes
30 Priming pulse
32 Wall charge forming pulse
SW1 first switch
SW2 second switch
L Inductance
SVp first power supply
Vs Second power supply

Claims

A first substrate having a sustain electrode including an X electrode and a Y electrode, a dielectric layer formed on the sustain electrode, and a second substrate provided with a discharge space separated from the first substrate; In a display panel drive circuit having
A first switch for connecting a first voltage source to the X electrode via an inductance component and applying a priming pulse having a peak value higher than that of the first voltage source; and applying the priming pulse to the X electrode An X electrode side sustain discharge pulse generating circuit having a second switch that later connects the X electrode to the ground ;
A third switch for applying a second voltage lower than the peak value to the Y electrode after applying the priming pulse to the X electrode; and applying the second voltage to the Y electrode after applying the second voltage to the Y electrode. A drive circuit for a display panel, comprising: a Y-electrode-side sustain discharge pulse generating circuit having a fourth switch connected to the ground .