[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3906130B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3906130B2
JP3906130B2 JP2002260182A JP2002260182A JP3906130B2 JP 3906130 B2 JP3906130 B2 JP 3906130B2 JP 2002260182 A JP2002260182 A JP 2002260182A JP 2002260182 A JP2002260182 A JP 2002260182A JP 3906130 B2 JP3906130 B2 JP 3906130B2
Authority
JP
Japan
Prior art keywords
wafer
solder
semiconductor device
manufacturing
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002260182A
Other languages
Japanese (ja)
Other versions
JP2003174116A (en
Inventor
康成 浮田
尚威 渡邉
郁夫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002260182A priority Critical patent/JP3906130B2/en
Publication of JP2003174116A publication Critical patent/JP2003174116A/en
Application granted granted Critical
Publication of JP3906130B2 publication Critical patent/JP3906130B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に放熱構造を有するものに関する。
【０００２】
【従来の技術】
通常、半導体装置は、半導体素子をリードフレーム上にダイマウントするダイマウント工程と、半導体素子の電極とリードフレームの電極とを金属ワイヤにより結線する結線工程とを経て製造されている。
【０００３】
図８は上述したダイマウント工程としてはんだ蒸着法を用いた場合の半導体装置の製造方法の概要を示す図である。すなわち、半導体ウエハ５２の裏面５２ａにはんだ５１を蒸着して分離前の半導体素子５３を形成する。そして、所定の位置でダイシングすることで個別の半導体素子５３を形成する。その後、半導体素子５３をリードフレーム５４上に金属ワイヤ５５により半導体素子５３の電極とリードフレーム５４とを接続して半導体装置５６を形成している。
【０００４】
また、図９はダイマウント工程としてはんだプリコート法を用いた場合の半導体装置の製造方法の概要を示す図である。すなわち、リードフレーム５４上に溶融したはんだ５１を供給し、半導体ウエハ５２をダイシングして形成した個別の半導体素子５３を、溶融はんだ５１上にスクラブマウントする。その後、金属ワイヤ５５により半導体素子５３の電極とリードフレーム５４とを接続する結線工程を行い、半導体装置５６を形成している。スクラブマウントとは、半導体素子５３とリードフレーム５４とを擦り合わせることで、溶融はんだ５１を塗り広げて接合することをいう。
【０００５】
【発明が解決しようとする課題】
上述した半導体装置の製造方法にあっては次のような問題があった。すなわち、ワイヤボンディングを用いた場合には、半導体素子をリードフレーム上にダイマウントした後、金属ワイヤとリードフレームとの結線を行うことになる。このため、半導体素子の周囲に金属ワイヤのループが形成されることになり、デッドエリアが生じる。例えばリードフレーム上の結線用のランドと半導体素子とを所定の寸法以上離間して配置しなければならず、また端子から上にループを形成するために要する高さ分のマージンを確保する必要がある等、半導体装置の大きさの縮小化に一定の制限があった。
【０００６】
このため、ワイヤを用いないでリードフレームと半導体素子とを接続する方法として、フリップチップボンディングで接続する方法が考えられている。フリップチップボンディングにおいては、半導体素子のボンディングパッド上にバンプを形成してリードフレームに位置合せして、熱によるはんだリフローや、加圧した状態での超音波振動を用いて接続している。
【０００７】
一方、ダイマウントにおけるはんだの供給についてみると、はんだ蒸着法では、半導体素子の裏面へのはんだ供給に長時間を要する。また、はんだプリコート法では、溶融はんだの供給タクトの高速化が困難である。
【０００８】
さらに、上述の各製造方法により製造された半導体装置を熱設計的に検討した場合、図１０に示すように、放熱板（金属板）６１を備えた半導体装置であっても、放熱板６１が個別の半導体素子５３の近傍の封止樹脂６２の内部にインサートされて設置されているため、各矢印Ｈで示すように、リードフレーム５４や封止樹脂６２を介して基板６３等の外部に放熱されることとなる。したがって、高い放熱効率は期待できない。
【０００９】
近年、半導体の高集積化と動作速度の高速化により発熱量は増大するとともに、電子機器の小型化により実装密度が高くなっている。このため、放熱板が封止樹脂内にインサートされて設置されたものでは、半導体素子の温度が正常な動作温度（種類により異なるが、一般には８０℃以下程度）を維持できない場合があり、半導体素子の動作の信頼性に問題が生じることがある。
【００１０】
そこで本発明は、半導体素子のサイズと略同等のサイズで、かつ、放熱効率が良好な半導体装置の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の半導体装置の製造方法は次のように構成されている。
【００１２】
（１）半導体ウエハの電極を有する電子回路が形成されていない一側面側をはんだ材と対向配置するとともに、このはんだ材を介して金属板を積層させた後、減圧雰囲気下ではんだ融点以下の温度を維持しながら加熱してプレスすることにより一体化して積層体ウエハを形成する積層体ウエハ形成工程と、前記積層体ウエハをダイシングして個片の積層体チップを形成するダイシング工程とを備えていることを特徴とする半導体装置の製造方法。
【００１３】
（２）上記（１）に記載された半導体装置の製造方法であって、前記積層体ウエハの半導体ウエハ表面の電子回路上にバンプを形成するバンプ形成工程と、前記積層体チップをリードフレームに前記バンプを介して接続する実装工程と、前記リードフレームに実装された前記積層体チップの外面を封止樹脂で封止する封止工程とを備えていることを特徴とする。
【００１４】
（３）上記（１）に記載された半導体装置の製造方法であって、前記積層体ウエハ形成工程は、前記ウエハと前記はんだシートと前記金属板とを重ね合わせて積層させる工程であることを特徴とする。
【００１５】
（４）上記（１）に記載された半導体装置の製造方法であって、前記積層体ウエハ形成工程は、前記金属板とはんだ板とにより形成したクラッド材と前記ウエハとを重ね合わせて積層させる工程であることを特徴とする。
【００１６】
（５）上記（１）に記載された半導体装置の製造方法であって、前記積層体ウエハ形成工程は、はんだが一側面に蒸着された前記ウエハと前記金属板とを重ね合わせて積層させる工程であることを特徴とする。
【００１７】
（６）上記（１）に記載された半導体装置の製造方法であって、前記積層体ウエハ形成工程は、前記ウエハと一側面にはんだめっきされた金属板とを重ね合わせて積層させる工程であることを特徴とする。
【００１８】
【発明の実施の形態】
図１は、本発明の一実施の形態に係る半導体装置の製造方法により製造された半導体装置１が配線基板８に実装された状態を示す断面図である。半導体装置１は、半導体素子２を備えている。半導体装置２の一側面２ａには、リードフレーム３がスタッドバンプ４を介してフリップチップ接合されている。また、半導体素子２の他側面２ｂには、はんだシート５を介して、銅もしくは４２アロイ等の材質からなるとともに、半導体素子２の面と略等しい面積を有する金属板（放熱板）６が積層されている。これら半導体素子２、はんだシート５、金属板６により積層体チップ７ａが形成されている。リードフレーム３のリード３ａはフォーミングされてその先端部が金属板６の面と略同一平面上に位置するように形成されている。また、半導体素子２の外面は封止樹脂１０により封止されている。この際、金属板６の裏面６ａ側は封止樹脂１０から露出しており放熱部を形成している。一方、配線基板８上には、電極９が形成されている。
【００１９】
半導体装置１は、リードフレーム３のリード３ａが電極９にはんだ接続されることにより、配線基板８に接合されている。また、金属板６は配線基板８に熱伝導体１１により接続される。すなわち、半導体素子２で生じた熱は金属板６及び熱伝導体１１を介して配線基板８側へ放熱される構造になっている。したがって、高集積で高速な動作速度を有する半導体素子２の場合であっても放熱を十分に行うことができるため、熱の影響によって半導体素子２の動作が損なわれることはない。なお、熱伝導体１１としてはんだ、導電性樹脂、シリコングリス等が用いられる。
【００２０】
また、半導体素子２と金属板６との間にはんだシート５を用いる点について説明する。すなわち、はんだは半導体素子２と金属板６との間で発生する熱膨張率の差に伴う熱応力の発生を緩和することができ、ＴＣＴ（温度サイクル試験）等でもクラックが入りにくく、高い信頼性を得ることができる。また、はんだは高い熱伝導率を持つため、放熱性に優れる。シート状のはんだとウエハを熱圧着（熱プレス）させる場合、はんだ蒸着等の工程よりも短時間で半導体素子２に形成することができ、製造コストを下げることができる。また、はんだを溶かすことがないので、はんだ自体の厚さが制御しやすくなるとともに、ガスが発生しないのでボイド等の不良が生じることがなく、ＴＣＴ等における高い信頼性が得られる。
【００２１】
なお、はんだの材料としてはいわゆる鉛リッチはんだと呼ばれるＳｎＰｂはんだ（Ｓｎ５％程度）が用いられる。融点は約３００℃である。この他、ＳｎＳｂはんだ（融点２４５℃）、ＳｎＡｇはんだ（融点２２１℃）、ＳｎＣｕはんだ（融点２２７℃）等がある。これらは融点が低いことから２００℃程度に熱すると固相状態で接着するという性質を有している。
【００２２】
次に、上述した半導体装置１の製造方法について説明する。半導体装置１の製造方法は、大きく分けて、積層体ウエハ７の製造工程（積層体ウエハ形成工程）と、積層体ウエハ７をリードフレーム３にマウントし組立てる組立工程とに分けられる。
【００２３】
図２の（ａ）〜（ｄ）は、積層体ウエハ７の製造工程を示す模式図である。まず、図２の（ａ）に示すように、ウエハ１２とはんだシート５と金属板６とを積み重ねた状態で位置合せして、後述するプレス装置の加圧部に載置する。このときウエハ１２の表面には電子回路が形成されており、この回路形成面が外方に露出するように積層する。プレス装置を作動させて減圧熱プレス加工（減圧雰囲気下ではんだ融点以下の温度を維持しながら加熱してプレスすること）を施し、図２の（ｂ）に示すような積層体ウエハ７を形成する。次に、図２の（ｃ）に示すように、ウエハ１２の回路形成面の電極上にＡｕのスタッドバンプ４を形成する。このスタッドバンプ４は、例えばボールボンディング法により形成する。次に、図２の（ｄ）に示すように、スタッドバンプ４の形成された積層体ウエハ７を、所定のサイズにダイシング加工して、個片の積層体チップ７ａを形成する。
【００２４】
図３は上述した減圧熱プレス加工を施す際に用いたプレス装置の加圧方法について示す説明図である。プレス装置は、相対向する下型１５と上型１６とを有しており、それぞれにヒータ（不図示）が内蔵されている。これら下型１５と上型１６との間に、上述のウエハ１２、はんだシート５、金属板６の順序で積み重ねた状態で位置合せする。これらを下型１５の側と上型１６の側からそれぞれ３層のクラフト紙１７、板厚が１．０ｍｍ程度のＳＵＳ板１８、及びＰＴＦＥ樹脂（ポリ四フッ化エチレン）の緩衝材１９を順次積層配置したもので挟み込む。なお、クラフト紙１７は傷を防止するために用いられる。
【００２５】
これらを積層状態のまま減圧下中で、かつ、２１０℃（はんだ融点以下）の温度で加圧（加圧力は、５０〜１００ｋｇ／ｃｍ２）する。加圧時間は５〜１５分である。なお、減圧熱プレス加工とは、減圧雰囲気中で加熱しながらプレスすることを意味している。
【００２６】
図４の（ａ）〜（ｃ）は、上述したようにして形成された積層体ウエハ７をリードフレーム３にマウントして組立て、その後に所定の処理を施す組立工程を示す説明図である。図４の（ａ）に示すように、マウンタ（不図示）のマウンタヘッド２２に積層体チップ７ａの金属板６を吸着して下降させ、リードフレーム３に積層体チップ７ａをスタッドバンプ４を介して超音波フリップチップボンディングして接合する。
【００２７】
次に、図４の（ｂ）に示すように、エポキシ樹脂等の封止樹脂１０により半導体素子２の外面を樹脂封止してリードフレーム３と固着する。次に、図４の（ｃ）に示すように、リードフレーム３のリード３ａをプレス成形により金属板６の方向に所定の形状にリードフォーミングする。このリードフォーミングにより形成されたリード３ａの先端部は、金属板６の面と略面一に成形されている。
【００２８】
以上に説明したように、本実施の形態に係る半導体装置の製造方法においては、ウエハ１２と放熱用の金属板６とを接合させた後にダイシングして積層体チップ７ａを形成し、その積層体チップ７ａを用いて半導体装置１を形成することで、放熱用の金属板６が接合されている半導体装置１を、放熱効率がよく、かつ、半導体素子２のサイズと略同等のサイズで形成することができる。
【００２９】
また、製造の際の製造工程の個々の工程自体は、半導体装置の製造で用いられている一般的な工程を用いることにより形成することができるので、新たに特別な装置を設けることなく、放熱効率がよく小型な半導体装置を形成することができる。
【００３０】
なお、積層体ウエハ７の形成方法については、上述した方法に限られず、後述する図５〜図７に示すようにして分離しているウエハ１２と金属板６とを積層体に一体化するようにしてもよい。これらの方法においても同様の効果を得ることができる。
【００３１】
図５の（ａ），（ｂ）は、積層体ウエハ７の形成方法の第１の変形例を示す説明図である。本変形例においては、すなわち、ウエハ１２の他に、はんだ板５ａと金属板６とを積層して一体化したのクラッド材２１を配置する。なお、このクラッド材２１ははんだ板５ａと金属板６とを圧延加工することにより、所定の厚さに形成されている。ウエハ１２とクラッド材２１とをクラッド材２１のはんだ板２１がウエハ１２と対向するように積み重ねた状態で位置合せし、プレス装置の加圧部に載置し、プレス装置を作動させて減圧熱プレス加工を１０分程度の時間施して圧着し、図５（ｂ）に示すような積層体ウエハ７を形成する。
【００３２】
図６の（ａ），（ｂ）は、積層体ウエハ７の形成方法の第２の変形例を示す説明図である。本変形例においては、金属板６の他にはんだの薄膜５ｂが蒸着により形成されたウエハ１２を製造する。両者を積み重ねた状態で位置合せして、プレス装置の加圧部に載置し、プレス装置を作動させて減圧熱プレス加工を１０分程度の時間施し、図６の（ｂ）に示すような積層体ウエハ７を形成する。
【００３３】
図７の（ａ），（ｂ）は、積層体ウエハ７の形成方法の第３の変形例を示す説明図である。本変形例においては、ウエハ１２の他に、はんだめっき処理され表面にめっき層５ｃを備えた金属板６を製造する。両者を積み重ねた状態で位置合せして、プレス装置の加圧部に載置し、プレス装置を作動させて減圧熱プレス加工を１０分程度の時間施し、図７の（ｂ）に示すような積層体ウエハ７を形成する。
【００３４】
なお、本発明は前記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施可能であるのは勿論である。
【００３５】
【発明の効果】
本発明によれば、半導体素子のサイズと略同等のサイズで、かつ、放熱効率が良好な半導体装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の製造方法により製造された半導体装置が配線基板に実装された状態を示す断面図。
【図２】同半導体装置に組み込まれる積層体ウエハの製造工程を模式的に示す斜視図。
【図３】同製造方法におけるプレス装置の加圧部を模式的に示す断面図。
【図４】同製造方法における組立工程を模式的に示す断面図。
【図５】同製造方法における積層体ウエハの形成方法の第１変形例を示す説明図。
【図６】同製造方法における積層体ウエハの形成方法の第２変形例を示す説明図。
【図７】同製造方法における積層体ウエハの形成方法の第３変形例を示す説明図。
【図８】従来の半導体装置の製造方法におけるダイマウント工程の一例を示す説明図。
【図９】従来の半導体装置の製造方法におけるダイマウント工程の別の例を示す説明図。
【図１０】従来の半導体装置の製造方法によって製造された半導体装置を示す断面図。
【符号の説明】
１…半導体装置
２…半導体素子
３…リードフレーム
３ａ…リード
４…スタッドバンプ
５…はんだシート
６…金属板
７…積層体ウエハ
７ａ…積層体チップ
８…配線基板
１０…封止樹脂
１２…ウエハ
１５…下型
１６…上型
２１…クラッド材[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor device having a heat dissipation structure.
[0002]
[Prior art]
Usually, a semiconductor device is manufactured through a die mounting process in which a semiconductor element is die-mounted on a lead frame, and a wiring process in which the electrode of the semiconductor element and the electrode of the lead frame are connected by a metal wire.
[0003]
FIG. 8 is a diagram showing an outline of a method of manufacturing a semiconductor device when a solder vapor deposition method is used as the above-described die mounting process. That is, the solder 51 is deposited on the back surface 52a of the semiconductor wafer 52 to form the semiconductor element 53 before separation. Then, individual semiconductor elements 53 are formed by dicing at a predetermined position. Thereafter, the semiconductor element 53 is connected to the lead frame 54 with the electrode of the semiconductor element 53 and the lead frame 54 by the metal wire 55 on the lead frame 54, thereby forming the semiconductor device 56.
[0004]
FIG. 9 is a diagram showing an outline of a method of manufacturing a semiconductor device when a solder precoat method is used as a die mounting process. That is, the molten solder 51 is supplied onto the lead frame 54, and individual semiconductor elements 53 formed by dicing the semiconductor wafer 52 are scrub-mounted on the molten solder 51. Thereafter, a wire connecting step of connecting the electrode of the semiconductor element 53 and the lead frame 54 with the metal wire 55 is performed to form the semiconductor device 56. The scrub mount refers to spreading and joining the molten solder 51 by rubbing the semiconductor element 53 and the lead frame 54 together.
[0005]
[Problems to be solved by the invention]
The semiconductor device manufacturing method described above has the following problems. That is, when wire bonding is used, the metal wire and the lead frame are connected after the semiconductor element is die-mounted on the lead frame. For this reason, a loop of metal wire is formed around the semiconductor element, and a dead area occurs. For example, the land for connection on the lead frame and the semiconductor element must be spaced apart from each other by a predetermined dimension or more, and a margin for the height required to form a loop above the terminal must be secured. For example, there has been a certain limitation on the reduction of the size of the semiconductor device.
[0006]
For this reason, as a method of connecting the lead frame and the semiconductor element without using a wire, a method of connecting by flip chip bonding is considered. In flip chip bonding, bumps are formed on a bonding pad of a semiconductor element, aligned with a lead frame, and connected by using solder reflow by heat or ultrasonic vibration under pressure.
[0007]
On the other hand, regarding the supply of solder in the die mount, in the solder vapor deposition method, it takes a long time to supply the solder to the back surface of the semiconductor element. Also, with the solder pre-coating method, it is difficult to increase the speed of supplying molten solder.
[0008]
Furthermore, when the semiconductor device manufactured by each of the manufacturing methods described above is studied in terms of thermal design, even if the semiconductor device includes a heat sink (metal plate) 61 as shown in FIG. Since it is inserted and installed inside the sealing resin 62 in the vicinity of the individual semiconductor element 53, as indicated by the arrows H, heat is radiated to the outside such as the substrate 63 via the lead frame 54 and the sealing resin 62. Will be. Therefore, high heat dissipation efficiency cannot be expected.
[0009]
In recent years, the amount of heat generation has increased due to the high integration of semiconductors and the increase in operation speed, and the mounting density has increased due to the miniaturization of electronic devices. For this reason, when the heat sink is inserted into the sealing resin and installed, the temperature of the semiconductor element may not be maintained at a normal operating temperature (generally depending on the type, but generally about 80 ° C. or less). Problems may occur in the reliability of the operation of the device.
[0010]
Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device having a size substantially equal to the size of a semiconductor element and good heat dissipation efficiency.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems and achieve the object, a semiconductor device manufacturing method of the present invention is configured as follows.
[0012]
(1) A side surface side on which an electronic circuit having an electrode of a semiconductor wafer is not formed is disposed opposite to a solder material, and a metal plate is laminated through the solder material, and then the solder melting point or lower is obtained under a reduced pressure atmosphere. A laminate wafer forming step of forming a laminate wafer by heating and pressing while maintaining temperature, and a dicing step of dicing the laminate wafer to form individual laminate chips the method of manufacturing a semiconductor device you wherein a is.
[0013]
(2) A method of manufacturing a semiconductor device as described in (1) above, wherein a bump forming step of forming bumps on an electronic circuit on the surface of the semiconductor wafer of the laminate wafer, and the laminate chip as a lead frame A mounting step of connecting via the bumps and a sealing step of sealing the outer surface of the multilayer chip mounted on the lead frame with a sealing resin are provided.
[0014]
(3) In the method of manufacturing a semiconductor device described in (1) above, the stacked body wafer forming step is a step of stacking the wafer, the solder sheet, and the metal plate in a stacked manner. Features.
[0015]
(4) In the method of manufacturing a semiconductor device described in (1) above, in the stacked body wafer forming step, the clad material formed by the metal plate and the solder plate and the wafer are stacked and stacked. It is a process.
[0016]
(5) The method for manufacturing a semiconductor device according to (1), wherein the stacked body wafer forming step includes stacking the wafer and the metal plate on which the solder is deposited on one side surface. It is characterized by being.
[0017]
(6) In the method of manufacturing a semiconductor device described in (1) above, the laminate wafer forming step is a step of stacking the wafer and a metal plate solder-plated on one side surface. It is characterized by that.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a cross-sectional view showing a state in which a semiconductor device 1 manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present invention is mounted on a wiring board 8. The semiconductor device 1 includes a semiconductor element 2. A lead frame 3 is flip-chip bonded to one side surface 2 a of the semiconductor device 2 via a stud bump 4. Further, a metal plate (heat radiating plate) 6 made of a material such as copper or 42 alloy and having substantially the same area as the surface of the semiconductor element 2 is laminated on the other side surface 2b of the semiconductor element 2 with a solder sheet 5 interposed therebetween. Has been. A laminated chip 7 a is formed by the semiconductor element 2, the solder sheet 5, and the metal plate 6. The lead 3a of the lead frame 3 is formed so that its tip end portion is located on substantially the same plane as the surface of the metal plate 6. Further, the outer surface of the semiconductor element 2 is sealed with a sealing resin 10. At this time, the back surface 6a side of the metal plate 6 is exposed from the sealing resin 10 to form a heat radiating portion. On the other hand, an electrode 9 is formed on the wiring board 8.
[0019]
The semiconductor device 1 is joined to the wiring substrate 8 by soldering the leads 3 a of the lead frame 3 to the electrodes 9. Further, the metal plate 6 is connected to the wiring board 8 by a heat conductor 11. That is, the heat generated in the semiconductor element 2 is radiated to the wiring board 8 side through the metal plate 6 and the heat conductor 11. Therefore, even in the case of the semiconductor element 2 having a high integration and a high operation speed, heat can be sufficiently radiated, and the operation of the semiconductor element 2 is not impaired by the influence of heat. Note that solder, conductive resin, silicon grease, or the like is used as the heat conductor 11.
[0020]
Moreover, the point which uses the solder sheet 5 between the semiconductor element 2 and the metal plate 6 is demonstrated. That is, the solder can alleviate the generation of thermal stress due to the difference in thermal expansion coefficient generated between the semiconductor element 2 and the metal plate 6, and is not easily cracked even in TCT (temperature cycle test), and has high reliability. Sex can be obtained. Moreover, since the solder has a high thermal conductivity, it is excellent in heat dissipation. When the sheet-like solder and the wafer are subjected to thermocompression bonding (hot pressing), the sheet can be formed in the semiconductor element 2 in a shorter time than a process such as solder vapor deposition, and the manufacturing cost can be reduced. Further, since the solder is not melted, the thickness of the solder itself can be easily controlled, and since no gas is generated, there is no occurrence of a void or the like, and high reliability in TCT or the like is obtained.
[0021]
As a solder material, SnPb solder (about Sn 5%) called so-called lead-rich solder is used. The melting point is about 300 ° C. In addition, there are SnSb solder (melting point 245 ° C.), SnAg solder (melting point 221 ° C.), SnCu solder (melting point 227 ° C.), and the like. Since these have a low melting point, they have the property of being bonded in a solid phase when heated to about 200 ° C.
[0022]
Next, a method for manufacturing the semiconductor device 1 described above will be described. The manufacturing method of the semiconductor device 1 can be broadly divided into a manufacturing process of the laminated wafer 7 (stacked wafer forming process) and an assembling process of mounting the laminated wafer 7 on the lead frame 3 and assembling.
[0023]
FIGS. 2A to 2D are schematic views showing a manufacturing process of the laminated wafer 7. First, as shown in FIG. 2A, the wafer 12, the solder sheet 5, and the metal plate 6 are aligned in a stacked state and placed on a pressurizing unit of a press apparatus described later. At this time, an electronic circuit is formed on the surface of the wafer 12 and is laminated so that this circuit forming surface is exposed to the outside. The pressing device is operated to perform reduced-pressure hot pressing (heating and pressing while maintaining a temperature below the solder melting point in a reduced-pressure atmosphere) to form a laminated wafer 7 as shown in FIG. To do. Next, as shown in FIG. 2C, Au stud bumps 4 are formed on the electrodes on the circuit forming surface of the wafer 12. The stud bump 4 is formed by, for example, a ball bonding method. Next, as shown in FIG. 2 (d), the laminated wafer 7 on which the stud bumps 4 are formed is diced into a predetermined size to form individual laminated chips 7a.
[0024]
FIG. 3 is an explanatory view showing a pressurizing method of the press apparatus used when the above-described reduced pressure hot press processing is performed. The press device has a lower die 15 and an upper die 16 that face each other, and each has a built-in heater (not shown). The lower mold 15 and the upper mold 16 are aligned with the wafer 12, the solder sheet 5, and the metal plate 6 stacked in this order. Three layers of kraft paper 17 from each of the lower mold 15 side and the upper mold 16 side, a SUS board 18 having a thickness of about 1.0 mm, and a buffer material 19 made of PTFE resin (polytetrafluoroethylene) are sequentially provided. Insert it in a stack. The kraft paper 17 is used to prevent scratches.
[0025]
These are pressed under reduced pressure in the laminated state and at a temperature of 210 ° C. (solder melting point or lower) (pressurizing force is 50 to 100 kg / cm 2 ). The pressing time is 5 to 15 minutes. Note that the reduced-pressure hot pressing means pressing while heating in a reduced-pressure atmosphere.
[0026]
FIGS. 4A to 4C are explanatory views showing an assembly process in which the laminated wafer 7 formed as described above is mounted on the lead frame 3 for assembly, and then a predetermined process is performed. As shown in FIG. 4A, the metal plate 6 of the multilayer chip 7a is adsorbed and lowered to a mounter head 22 of a mounter (not shown), and the multilayer chip 7a is placed on the lead frame 3 via the stud bump 4. Bonding by ultrasonic flip chip bonding.
[0027]
Next, as shown in FIG. 4B, the outer surface of the semiconductor element 2 is resin-sealed with a sealing resin 10 such as an epoxy resin and fixed to the lead frame 3. Next, as shown in FIG. 4C, the lead 3a of the lead frame 3 is lead-formed into a predetermined shape in the direction of the metal plate 6 by press molding. The tip of the lead 3a formed by this lead forming is formed to be substantially flush with the surface of the metal plate 6.
[0028]
As described above, in the method of manufacturing a semiconductor device according to the present embodiment, the wafer 12 and the heat-dissipating metal plate 6 are joined and then diced to form the laminate chip 7a, and the laminate By forming the semiconductor device 1 using the chip 7a, the semiconductor device 1 to which the metal plate 6 for heat dissipation is bonded is formed with a good heat dissipation efficiency and substantially the same size as the size of the semiconductor element 2. be able to.
[0029]
In addition, since the individual processes of the manufacturing process itself can be formed by using a general process used in the manufacture of a semiconductor device, heat dissipation can be performed without newly providing a special apparatus. A small semiconductor device with high efficiency can be formed.
[0030]
Note that the method for forming the laminated wafer 7 is not limited to the above-described method, and the wafer 12 and the metal plate 6 separated as shown in FIGS. It may be. Similar effects can be obtained in these methods.
[0031]
FIGS. 5A and 5B are explanatory views showing a first modification of the method for forming the laminated wafer 7. That is, in this modified example, in addition to the wafer 12, the clad material 21 in which the solder plate 5 a and the metal plate 6 are laminated and integrated is disposed. The clad material 21 is formed to a predetermined thickness by rolling the solder plate 5a and the metal plate 6. The wafer 12 and the clad material 21 are aligned in a state where the solder plates 21 of the clad material 21 are stacked so as to face the wafer 12, and are placed on the pressurization unit of the press device, and the press device is operated to reduce the heat generated under reduced pressure. Press processing is performed for about 10 minutes and pressure bonding is performed to form a laminate wafer 7 as shown in FIG.
[0032]
FIGS. 6A and 6B are explanatory views showing a second modification of the method for forming the laminated wafer 7. In this modification, a wafer 12 having a solder thin film 5b formed by vapor deposition in addition to the metal plate 6 is manufactured. Both are aligned, placed on the pressurization part of the press device, and the press device is operated to perform a reduced pressure hot press process for about 10 minutes, as shown in FIG. 6 (b). A laminated wafer 7 is formed.
[0033]
FIGS. 7A and 7B are explanatory views showing a third modification of the method for forming the laminated wafer 7. In this modification, in addition to the wafer 12, a metal plate 6 that is subjected to solder plating and has a plating layer 5 c on the surface is manufactured. Both are aligned and placed on the pressurization part of the press device, the press device is actuated, and the reduced pressure hot press process is performed for about 10 minutes, as shown in FIG. 7 (b). A laminated wafer 7 is formed.
[0034]
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
[0035]
【The invention's effect】
According to the present invention, it is possible to realize a semiconductor device having a size substantially equal to the size of a semiconductor element and good heat dissipation efficiency.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a state in which a semiconductor device manufactured by a method for manufacturing a semiconductor device according to an embodiment of the invention is mounted on a wiring board.
FIG. 2 is a perspective view schematically showing a manufacturing process of a laminated wafer incorporated in the semiconductor device.
FIG. 3 is a cross-sectional view schematically showing a pressing portion of a press device in the manufacturing method.
FIG. 4 is a cross-sectional view schematically showing an assembly process in the manufacturing method.
FIG. 5 is an explanatory view showing a first modification of the method for forming a laminated wafer in the manufacturing method.
FIG. 6 is an explanatory view showing a second modification of the method for forming a laminated wafer in the manufacturing method.
FIG. 7 is an explanatory view showing a third modification of the method for forming a laminated wafer in the manufacturing method.
FIG. 8 is an explanatory view showing an example of a die mounting step in a conventional method for manufacturing a semiconductor device.
FIG. 9 is an explanatory view showing another example of a die mounting process in a conventional method for manufacturing a semiconductor device.
FIG. 10 is a cross-sectional view showing a semiconductor device manufactured by a conventional method of manufacturing a semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ... Semiconductor element 3 ... Lead frame 3a ... Lead 4 ... Stud bump 5 ... Solder sheet 6 ... Metal plate 7 ... Laminated body wafer 7a ... Laminated body chip 8 ... Wiring board 10 ... Sealing resin 12 ... Wafer 15 ... Lower mold 16 ... Upper mold 21 ... Clad material

Claims (6)

半導体ウエハの一側面にはんだ材を介して金属板を積層させた後、減圧雰囲気下ではんだ融点以下の温度を維持しながら加熱してプレスすることにより一体化して積層体ウエハを形成する積層体ウエハ形成工程と、
前記積層体ウエハをダイシングして個片の積層体チップを形成するダイシング工程とを備えていることを特徴とする半導体装置の製造方法。A laminate in which a metal plate is laminated on one side surface of a semiconductor wafer via a solder material, and then integrated by heating and pressing in a reduced-pressure atmosphere while maintaining a temperature below the solder melting point. A wafer forming process;
And a dicing step of dicing the laminate wafer to form individual laminate chips. 前記積層体ウエハの半導体ウエハ表面の電子回路上にバンプを形成するバンプ形成工程と、
前記積層体チップをリードフレームに前記バンプを介して接続する実装工程と、
前記リードフレームに実装された前記積層体チップの外面を封止樹脂で封止する封止工程とを備えていることを特徴とする請求項１に記載の半導体装置の製造方法。A bump forming step of forming bumps on the electronic circuit on the semiconductor wafer surface of the laminate wafer;
A mounting step of connecting the laminate chip to the lead frame via the bump;
The method for manufacturing a semiconductor device according to claim 1, further comprising a sealing step of sealing an outer surface of the multilayer chip mounted on the lead frame with a sealing resin. 前記積層体ウエハ形成工程は、前記ウエハと前記はんだシートと前記金属板とを重ね合わせて積層させる工程であることを特徴とする請求項１記載の半導体装置の製造方法。  The method of manufacturing a semiconductor device according to claim 1, wherein the stacked body wafer forming step is a step of stacking the wafer, the solder sheet, and the metal plate in an overlapping manner. 前記積層体ウエハ形成工程は、前記金属板とはんだ板とにより形成したクラッド材と前記ウエハとを重ね合わせて積層させる工程であることを特徴とする請求項１記載の半導体装置の製造方法。  2. The method of manufacturing a semiconductor device according to claim 1, wherein the laminated wafer forming step is a step of laminating and laminating a clad material formed by the metal plate and a solder plate and the wafer. 前記積層体ウエハ形成工程は、はんだが一側面に蒸着された前記ウエハと前記金属板とを重ね合わせて積層させる工程であることを特徴とする請求項１記載の半導体装置の製造方法。  2. The method of manufacturing a semiconductor device according to claim 1, wherein the laminated wafer forming step is a step of stacking the wafer on which solder is deposited on one side surface and the metal plate in an overlapping manner. 前記積層体ウエハ形成工程は、前記ウエハと一側面にはんだめっきされた金属板とを重ね合わせて積層させる工程であることを特徴とする請求項１記載の半導体装置の製造方法。  2. The method of manufacturing a semiconductor device according to claim 1, wherein the laminated wafer forming step is a step of laminating the wafer and a metal plate plated with solder on one side surface.
JP2002260182A 2001-09-25 2002-09-05 Manufacturing method of semiconductor device Expired - Lifetime JP3906130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002260182A JP3906130B2 (en) 2001-09-25 2002-09-05 Manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001290727 2001-09-25
JP2001-290727 2001-09-25
JP2002260182A JP3906130B2 (en) 2001-09-25 2002-09-05 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003174116A JP2003174116A (en) 2003-06-20
JP3906130B2 true JP3906130B2 (en) 2007-04-18

Family

ID=26622777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002260182A Expired - Lifetime JP3906130B2 (en) 2001-09-25 2002-09-05 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3906130B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339354A (en) 2005-06-01 2006-12-14 Tdk Corp Semiconductor ic and its manufacturing method, module with built-in semiconductor ic and its manufacturing method
CN112133639B (en) * 2020-08-20 2022-03-22 中国电子科技集团公司第二十九研究所 Method for selectively pressing alloy soldering lug on substrate

Also Published As

Publication number Publication date
JP2003174116A (en) 2003-06-20

Similar Documents

Publication Publication Date Title
US6555906B2 (en) Microelectronic package having a bumpless laminated interconnection layer
JP3934565B2 (en) Semiconductor device
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US6991965B2 (en) Production method for manufacturing a plurality of chip-size packages
EP1458023A2 (en) Electronic assembly having electrically-isolated heat conductive structure and method therefor
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
JP2004031607A (en) Semiconductor device and method of manufacturing the same
TW200834853A (en) Wiring board and semiconductor device
US20120252165A1 (en) Method for manufacturing a semiconductor device
JP2012074497A (en) Circuit board
JP4978054B2 (en) Semiconductor device, manufacturing method thereof, and circuit board device
TW200423342A (en) Chip package structure and process for fabricating the same
JP3906130B2 (en) Manufacturing method of semiconductor device
US6797530B2 (en) Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
TWI360205B (en) Multi-layer substrate and manufacture method there
JP5414336B2 (en) Electronic components
TWI234256B (en) Process for fabricating semiconductor package having heat spreader and the same thereof
US11948852B2 (en) Semiconductor device package
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
JP2008172176A (en) Semiconductor element mounting substrate and its manufacturing method
JP2001168232A (en) Circuit part connection body and its manufacturing method, double-sided circuit board and its manufacturing method, circuit part packaging body, and multilayer circuit board
JPH06244244A (en) Substrate for semiconductor device mounting
TWI249823B (en) Semiconductor package and method for fabricating the same
JP2008021712A (en) Semiconductor module, and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

R151 Written notification of patent or utility model registration

Ref document number: 3906130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

EXPY Cancellation because of completion of term