JP3752409B2

JP3752409B2 - 多層配線基板

Info

Publication number: JP3752409B2
Application number: JP36511399A
Authority: JP
Inventors: 正尚株元; 義博鍋; 幸喜川畑
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2006-03-08
Anticipated expiration: 2019-12-22
Also published as: JP2001185645A

Description

【０００１】
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスから成る絶縁層とタングステン（Ｗ）等の高融点金属から成る配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常はストリップ線路構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5 〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【０００７】
【発明が解決しようとする課題】
以上のような平行配線群を有する多層配線基板についても、搭載される半導体素子等の電子部品の高周波化に伴いＥＭＩ（電磁的干渉）ノイズが問題とされるようになっている。このＥＭＩノイズとは、各種電子機器から不要な電磁波が放射されることによりこの電磁波が電子機器内もしくは周辺の他の電子機器の電子回路に対して侵入して電磁的な干渉を生じ、これが電子回路にノイズとして影響を与えるものであり、電子機器が誤動作を引き起こす原因となるものである。
【０００８】
このＥＭＩノイズの対策としては、通常は次のような３つのレベルでの対策が考えられる。第１に電子機器等のシステムレベルでは、電子機器を構成する筐体の内側等に電波吸収剤をコーティングするなどの方法により、電磁波を遮断するといった対策がある。第２に電子回路が構成されるボードレベルでは、電子回路中にＥＭＩフィルタやコンデンサ等のＥＭＩ対策部品を使用するといった対策がある。第３に半導体素子等の電子部品を搭載もしくは収容する多層配線基板やパッケージ等のパッケージレベルでは、内部の配線層をベタパターンといわれる広面積の接地導体層で覆ってＥＭＩノイズをシールドするといった対策がある。
【０００９】
これに対し、以上のような平行配線群を有する従来の多層配線基板においては、その配線方向は互いに直交するいわゆるＸ方向とＹ方向とで構成されており、広面積の接地導体層が存在しないことから、上記のパッケージレベルで行なわれるＥＭＩ対策が施されていないという問題点があった。
【００１０】
一方、ＥＭＩノイズが生じるのは、例えば信号配線における反射ノイズやクロストークノイズ・電源／グランドノイズに含まれる高調波成分が放射されることによるため、これらのノイズの低減を図ることもＥＭＩノイズ対策として有効である。そこで、多層配線基板においてこのような反射ノイズを低減させる対策として、内部配線における信号配線の終端部を終端抵抗を介して接地導体層や接地配線に接続する、いわゆる終端処理が行なわれる。
【００１１】
しかしながら、従来のストリップ線路構造の内部配線を有する多層配線基板においては、図３（ａ）〜（ｃ）にそれぞれ絶縁層１ａ・１ｂ・１ｃ毎の平面図で、また図４にそれらを積層した状態の断面図で示すように、ストリップ線路による信号配線２と接地層３ａ・３ｃとは異なる絶縁層間に配設されているため、信号配線２と同一平面にパターン化した抵抗層を形成して終端抵抗体４を設け、その一端を信号配線２の端部に接続した場合に、その終端抵抗体４の他端を接地層３ａに電気的に接続するためには、絶縁層１ｂを貫通するビア導体やスルーホール導体等の貫通導体５ならびにこの貫通導体５と終端抵抗体４とを接続するための接地ランド６を形成する必要があることから、終端抵抗体４を接続するための貫通導体５や接地ランド６等の余分な配線パターンが必要となり、配線構造が複雑なものとなってしまうという問題点があった。なお、図４において１ｄは、絶縁層１ｃ上に積層された、多層配線基板の表面層となる絶縁層である。
【００１２】
また、終端抵抗体のみならず、貫通導体や接地ランド等の抵抗も含めて所定の抵抗値に合わせ込む必要があることから、終端抵抗体４の抵抗値の精度が悪く、所望通りの抵抗値を得ることが困難であるという問題点もあった。
【００１３】
さらに、終端抵抗体を用いて終端処理を行なった場合においても、反射以外の原因で生じるノイズについては終端抵抗体を通して信号配線中を伝播してしまい、搭載される半導体素子等に侵入してその誤動作を引き起こすことがあるという問題点もあった。
【００１４】
本発明は上記問題点に鑑み案出されたものであり、その目的は、余分な貫通導体や接地ランドの形成を必要とせず、形成が容易で高精度の終端抵抗体で信号配線を精度良く終端させることができ、しかもその電気的特性を劣化させることなく反射以外の原因で生じるＥＭＩノイズも抑制することができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板やパッケージ等に好適な多層配線基板を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の多層配線基板は、信号配線および接地配線を含む第１の平行配線群を有する第１の絶縁層上に、信号配線および接地配線を含み前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１の平行配線群および／または前記第２の平行配線群の前記信号配線の一部は、その終端が絶縁層を挟んで対向する前記接地配線に、磁性体を含有する貫通抵抗体を介して接地されていることを特徴とするものである。
【００１６】
また、本発明の多層配線基板は、上記構成において、前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【００１７】
本発明の多層回路基板によれば、信号配線および接地配線を含む平行配線群を互いに直交配置して貫通導体群で接続して成る積層配線体において、終端処理を行なう信号配線である平行配線群の信号配線の一部の終端を、絶縁層を挟んで対向する接地配線に対して、磁性体を含有する貫通抵抗体を介して電気的に接続して接地されていることから、終端抵抗体として機能する貫通抵抗体は他の貫通導体群と同様に厚膜印刷法や各種の薄膜形成法等により形成でき、信号配線の終端処理に際して従来のように余分な終端抵抗体や貫通導体や接地ランドを形成する必要がないため、配線構造が複雑なものとなることはなく容易に終端処理構造を形成することができる。
【００１８】
また、従来のように貫通導体や接地ランドが必要ではなく、終端抵抗体としての貫通抵抗体のみの抵抗値を合わせ込むだけでよいことから、終端抵抗体の抵抗値の精度が高く、高精度の終端処理を行なって良好な高周波特性を有する多層配線基板を得ることができる。
【００１９】
さらに、終端抵抗体である貫通抵抗体が磁性体を含有するものであることから、信号配線中を伝播する高周波ノイズ信号をこの磁性体により信号配線の終端部において熱エネルギーに変換させて吸収することができ、その結果、ＥＭＩノイズの侵入や放射を防止し、搭載される半導体素子等の電子部品の誤動作を引き起こすことなく正常に動作させることができる。
【００２０】
これにより、本発明の多層配線基板によれば、余分な貫通導体や接地ランドの形成を必要とせず、形成が容易で高精度の終端抵抗体で信号配線を精度よく終端させることができ、しかもその電気的特性を劣化させることなく反射以外の原因で生じるＥＭＩノイズも抑制することができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板やパッケージ等に好適な多層配線基板となる。
【００２１】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【００２２】
図１は本発明の多層配線基板に係る積層配線体の実施の形態の一例を示す分解平面図であり、同図（ａ）は第２の絶縁層の、（ｂ）は第１の絶縁層の平面図をそれぞれ示している。また、図２はこれらを積層して成る積層配線体を含む本発明の多層配線基板の実施の形態の一例を示す断面図である。
【００２３】
これらの図において、Ｉ１〜Ｉ３はそれぞれ第１〜第３の絶縁層であり、Ｌ１およびＬ２はそれぞれ第１および第２の絶縁層Ｉ１・Ｉ２の上面に略平行に配設された第１および第２の平行配線群、Ｓ１およびＳ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線、Ｇ１およびＧ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の接地配線、Ｐ１およびＰ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の電源配線、Ｔは第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とを所定の箇所で電気的に接続する貫通導体群である。
【００２４】
また、ＴＲは、ここでは第２の絶縁層Ｉ２を貫通して、第２の平行配線群Ｌ２の信号配線Ｓ２と、絶縁層Ｉ２を挟んでそれに対向する接地配線Ｇ１との間に形成された、終端抵抗体としての磁性体を含有する貫通抵抗体である。これらにより本発明の多層配線基板に係る積層配線体が構成されている。
【００２５】
なお、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００２６】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit ）・ＡＳＩＣ（Application Specific Integrated Circuit ）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体等により例えば第２の平行配線群Ｌ２と電気的に接続される。なお、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。
【００２７】
貫通導体群Ｔは、ここでは絶縁層Ｉ２を貫通して上下の配線同士を、あるいは配線と半導体素子または多層配線基板の表面に形成される外部接続端子等とを電気的に接続するものであり、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００２８】
本発明の多層配線基板の積層配線体においては、信号配線Ｓ１および接地配線Ｇ１を含む第１の平行配線群Ｌ１は第１の方向に略平行に配線され、この上に積層される同じく信号配線Ｓ２および接地配線Ｇ２を含む第２の平行配線群Ｌ２は第１の方向と直交する第２の方向に略平行に配設されており、これらの各配線が第２の絶縁層Ｉ２を貫通する貫通導体群Ｔで電気的に接続されて、積層配線体を構成している。
【００２９】
このような積層配線体によれば、第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とが直交するように積層されていることから、それら平行配線群Ｌ１・Ｌ２の配線間におけるクロストークノイズを減少させて最小とすることができる。
【００３０】
また、この積層配線体の第２の平行配線群Ｌ２の信号配線Ｓ２の一部の終端には、その信号配線Ｓ２と対向する接地配線Ｇ１との間に挟まれた絶縁層Ｉ２を貫通して、信号配線Ｓ２の終端と接地配線Ｇ１との間に電気的に接続されて信号配線Ｓ２の終端処理を行なうための貫通抵抗体ＴＲが形成され、これによりこの信号配線Ｓ２の終端処理が行なわれている。
【００３１】
このような貫通抵抗体ＴＲは、第１の平行配線群Ｌ１に対して他の貫通導体群Ｔと同様にして厚膜印刷法や蒸着・スパッタリング等の薄膜形成法等により形成すればよい。
【００３２】
また、貫通抵抗体ＴＲの抵抗値は、搭載される半導体素子のデバイス特性や多層配線基板の仕様等に応じて適宜設定すればよいが、通常は配線の特性インピーダンスと同じ50Ωに設定すればよい。
【００３３】
なお、終端抵抗値ＴＲの抵抗値のばらつきは、特性インピーダンスのミスマッチにより生じる反射ノイズを半導体素子等のデバイスが誤動作しないレベルに抑えるためには、±５％以内となるようにすることが好ましい。
【００３４】
このような貫通抵抗体ＴＲを形成するための抵抗材料としては、抵抗温度係数が低く、また許容電流値が大きいものとして、例えばタングステン・レニウム・モリブデンやニクロム・窒化タンタルあるいはそれらの合金を用いることができる。また、磁性体を含有させることから、さらに低抵抗の合金材料、例えば銅を主成分とする金属材料等も用いることができる。中でも、タングステン−レニウム合金を用いると、抵抗温度係数が約100 ｐｐｍ／℃と低く、絶縁層にセラミックスを用いる場合に絶縁層との同時焼成が可能である点で好適なものとなる。
【００３５】
そして、本発明の多層配線基板においては、このような貫通抵抗体ＴＲに磁性を持たせるために磁性体を含有させている。貫通抵抗体ＴＲに磁性体を含有させるには、例えば抵抗体ペーストに磁性体粉末を含有させて貫通抵抗体ＴＲを形成すればよく、磁性体としては例えばＺｎＦｅ₂Ｏ₄・ＭｎＦｅ₂Ｏ₄・ＦｅＦｅ₂Ｏ₄・ＣｏＦｅ₂Ｏ₄・ＮｉＦｅ₂Ｏ₄・ＣｕＦｅ₂Ｏ₄の少なくとも１種以上が好適に使用される。例えば、ＣｕＦｅ₂Ｏ₄を用いると、セラミックスとの同時焼成時における導体金属との粒子拡散による特性劣化が少ないことから、良好な焼結体となって所望の抵抗値を制御することが容易な良好な終端抵抗体Ｒが得られる。
【００３６】
また、磁性体の含有量は、貫通抵抗体ＴＲ中に10〜70重量％程度含有されるようにすることがよく、含有量が約10重量％未満となると十分な磁性を持たせることが困難となって高周波ノイズ信号を十分に吸収することができなくなる傾向があり、また、抵抗材料に銅等の比較的低抵抗のものを用いた場合には、回路内に必要とされる十分な抵抗値が得られなくなる傾向もある。他方、含有量が約70重量％を超えると焼結速度の違いにより良好な焼結体による貫通抵抗体ＴＲが得られなくなる傾向がある。
【００３７】
貫通抵抗体ＴＲの径（大きさ）や長さ等は、選択した材料の抵抗率等により、また所望の磁気特性が得られるように適宜設定すればよい。一例として、銅を主成分とするペーストに上記の磁性体粉末を含有させた場合であれば、径を75μｍ程度、長さは絶縁層Ｉ２の厚みと同程度として、例えば50Ωとなるように設定すればよい。
【００３８】
なお、上記のＺｎＦｅ₂Ｏ₄・ＭｎＦｅ₂Ｏ₄・ＦｅＦｅ₂Ｏ₄等の磁性体粉末は、中性または還元性雰囲気にて約1200℃の温度で磁性を失う傾向があるが、絶縁層Ｉ１〜Ｉ３を例えばＳｉＯ₂−Ａｌ₂Ｏ₃−ＭｇＯ−ＺｎＯ−Ｂ₂Ｏ₃系結晶性ガラスセラミックス等で形成すれば、この絶縁層Ｉ１〜Ｉ３の焼成温度は約800 〜1050℃と低いことから、絶縁層Ｉ１〜Ｉ３と貫通抵抗体ＴＲとを同時焼成によって形成しても貫通抵抗体ＴＲ中の磁性体が磁性を失うことはなく、この貫通抵抗体ＴＲによって高周波ノイズ信号を熱エネルギーに変換して吸収することができる。
【００３９】
図１および図２に示す例では、積層配線体を構成する第１および第２の平行配線群Ｌ１・Ｌ２は信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２をそれぞれ隣接するように配設している。これにより、同じ絶縁層Ｉ１・Ｉ２上の信号配線Ｓ１・Ｓ２間を電磁的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。
【００４０】
さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互作用が最大となり、電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタンスを減少させることができる。このインダクタンスの減少により、電源ノイズおよび接地ノイズを効果的に低減することができる。
【００４１】
なお、このことは、第１の平行配線群Ｌ１の下方または第２の平行配線群Ｌ２の上方の配線層として同様に直交する平行配線群を用いた場合には、これらについても同様に適用することができる。
【００４２】
また、本発明の多層配線基板においては、積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００４３】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００４４】
また、第１および第２の絶縁層Ｉ１・Ｉ２を始めとする各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００４５】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、第１および第２の絶縁層Ｉ１・Ｉ２の表面に形成するものに限られず、それぞれの絶縁層Ｉ１・Ｉ２の内部に形成したものであってもよい。
【００４６】
また、図２に示す例に対して、第２の平行配線群Ｌ２を第２の絶縁層Ｉ２の内部に形成した場合には、第２の平行配線群Ｌ２は表面に露出しないため、第３の絶縁層Ｉ３は必ずしも必要ではない。
【００４７】
本発明の多層配線基板において、第１および第２の絶縁層Ｉ１・Ｉ２を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を使用して形成される。
【００４８】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００４９】
第１および第２の平行配線群Ｌ１・Ｌ２やその他の配線層ならびに貫通導体群Ｔ等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００５０】
これら配線導体および貫通導体も、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００５１】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層Ｉ１・Ｉ２への配設の容易さ等の条件を満たすように適宜設定される。
【００５２】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００５３】
貫通導体群Ｔの各貫通導体は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００５４】
例えば、絶縁層にガラスセラミックスを用い、平行配線群に銅（Ｃｕ）を主成分とする配線導体を用いた場合であれば、絶縁層の厚みを100 μｍとし、配線の線幅を100 μｍ、配線間の間隔を100 μｍ、貫通導体の大きさを100 μｍとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えつつ電気的に接続することができる。そして、貫通抵抗体ＴＲとして例えばＣｕ：ＣｕＦｅ₂Ｏ₄＝40重量％：60重量％の材料を用い、径を75μｍ・長さを100 μｍとすることによって、貫通抵抗体ＴＲの抵抗値を50Ωとしてさらにノイズ抑制に必要な磁性を持たせることができ、信号配線Ｓ１・Ｓ２の終端とそれらが絶縁層Ｉ２を挟んで対向する接地配線Ｇ１・Ｇ２との間を安定して接続し接地することができるとともに高周波ノイズ信号を効果的に吸収させることができて、ＥＭＩノイズ対策にも有効な、良好な終端処理構造を形成することができる。
【００５５】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の例では終端抵抗体を信号配線の端部に接続したものを示したが、終端抵抗体は、搭載される半導体素子間の出力−入力間で行なわれるように、信号配線の途中に接続するものであってもよい。また、絶縁層に有機絶縁材料として例えばポリイミドを用いる場合であれば、終端抵抗体の材料にはニクロムや珪酸タンタルに磁性体を含有させたもの等を用いればよい。
【００５６】
また、上述の実施例では本発明を半導体素子を搭載する多層配線基板として説明したが、これを半導体素子を収容する半導体素子収納用パッケージや、あるいはマルチチップモジュールに適用するものとしてもよい。また、放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００５７】
【発明の効果】
本発明の多層回路基板によれば、信号配線および接地配線を含む平行配線群を互いに直交配置して貫通導体群で接続して成る積層配線体において、平行配線群の信号配線のうち終端処理を行なうものの終端を、異なる絶縁層に配設されこの信号配線に絶縁層を挟んで対向する接地配線に対して、その絶縁層を貫通して形成された終端抵抗体としての磁性体を含有する貫通抵抗体を介して電気的に接続して接地されていることから、貫通抵抗体は他の貫通導体と同様に容易に精度よく形成することができ、従来のように他の配線層との間を接続するための余分な貫通導体や接地ランド等を形成する必要がないため、配線構造が複雑なものとなることはなく、容易に高精度の終端処理構造を形成することができる。
【００５８】
また、貫通抵抗体により終端抵抗体の抵抗値を高精度に制御することができるので、高精度の終端処理により良好な高周波特性を有する多層配線基板を得ることができる。
【００５９】
さらに、貫通抵抗体が磁性体を含有するものであることから、信号配線中を伝播する高周波ノイズ信号をこの磁性体により信号配線の終端部において熱エネルギーに変換させて吸収することができ、その結果、ＥＭＩノイズの侵入や放射を防止し、搭載される半導体素子等の電子部品の誤動作を引き起こすことなく正常に動作させることができる。
【００６０】
以上により、本発明によれば、余分な貫通導体や接地ランドの形成を必要とせず、形成が容易で高精度の終端抵抗体で信号配線を精度よく終端させることができ、しかもその電気的特性を劣化させることなく反射以外の原因で生じるＥＭＩノイズも抑制することができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板やパッケージ等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、それぞれ本発明の多層配線基板に係る積層配線体の実施の形態の一例を示す第１の絶縁層および第２の絶縁層の平面図である。
【図２】図１に示す積層配線体を含む本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図３】（ａ）〜（ｃ）は、それぞれ従来の多層配線基板の例を示す絶縁層毎の平面図である。
【図４】図３に示す絶縁層を積層した状態の多層配線基板の例を示す断面図である。
【符号の説明】
Ｉ１、Ｉ２・・・・絶縁層
Ｌ１、Ｌ２・・・・平行配線群
Ｐ１、Ｐ２・・・・電源配線
Ｇ１、Ｇ２・・・・接地配線
Ｓ１、Ｓ２・・・・信号配線
Ｔ・・・・・・・・貫通導体群
ＴＲ・・・・・・・貫通抵抗体（終端抵抗体）

Claims

信号配線および接地配線を含む第１の平行配線群を有する第１の絶縁層上に、信号配線および接地配線を含み前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１の平行配線群および／または前記第２の平行配線群の前記信号配線の一部は、その終端が絶縁層を挟んで対向する前記接地配線に、磁性体を含有する貫通抵抗体を介して接地されていることを特徴とする多層配線基板。
前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とする請求項１記載の多層配線基板。