JP3066720B2 - Synchronous rectification circuit - Google Patents
Synchronous rectification circuitInfo
- Publication number
- JP3066720B2 JP3066720B2 JP7224956A JP22495695A JP3066720B2 JP 3066720 B2 JP3066720 B2 JP 3066720B2 JP 7224956 A JP7224956 A JP 7224956A JP 22495695 A JP22495695 A JP 22495695A JP 3066720 B2 JP3066720 B2 JP 3066720B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- synchronous rectification
- voltage
- turned
- flywheel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電界効果トランジ
スタ(MOS FET)を整流器として用いる同期整流
回路に関する。ダイオードの順方向電圧は約0.5V程
度であり、これに対して電界効果トランジスタのオン抵
抗は10mΩ程度以下のものが開発されているから、例
えば、20A程度の電流が流れる場合、ダイオードに於
ける電力損失は約10Wとなるが、電界効果トランジス
タに於ける電力損失は約4Wとなり、電界効果トランジ
スタを用いることにより、この場合は約40%に電力損
失を低減できる。従って、メイントランスの二次巻線に
接続する整流用のダイオードの代わりに電界効果トラン
ジスタを接続し、その二次巻線の誘起電圧のタイミング
に対応してオン,オフ制御する同期整流回路が知られて
いる。The present invention relates to a synchronous rectifier circuit using a field effect transistor (MOS FET) as a rectifier. The forward voltage of the diode is about 0.5 V, whereas the on-resistance of the field effect transistor is about 10 mΩ or less. For example, when a current of about 20 A flows, the diode has However, the power loss in the field effect transistor is about 4 W, and the power loss can be reduced to about 40% in this case by using the field effect transistor. Therefore, there is known a synchronous rectifier circuit in which a field effect transistor is connected instead of the rectifying diode connected to the secondary winding of the main transformer, and on / off control is performed in accordance with the timing of the induced voltage of the secondary winding. Have been.
【0002】[0002]
【従来の技術】図2は従来例の説明図であり、メイント
ランスT11の一次巻線の中点に直流電源Eを接続し、
その一次巻線の両端にスイッチングトランジスタQ1
1,Q11’を接続し、パルス幅制御回路PWMによっ
てスイッチングトランジスタQ11,Q11’を交互に
オン,オフ制御し、メイントランスT11の二次巻線に
誘起した電圧を全波整流するように、第1,第2の同期
整流用トランジスタQ12,Q13のソースSを接続
し、メイントランスT11の補助巻線の誘起電圧を同期
整流用トランジスタQ12,Q13のゲートGに加える
ように接続し、ドレインDを共通に接続して、フライホ
イールダイオードD11を接続し、又チョークコイルL
11とコンデンサC11とからなる平滑回路を接続す
る。2. Description of the Related Art FIG. 2 is an explanatory view of a conventional example, in which a DC power source E is connected to the middle point of the primary winding of a main transformer T11.
The switching transistor Q1 is connected to both ends of the primary winding.
1 and Q11 ', and the switching transistors Q11 and Q11' are alternately turned on and off by a pulse width control circuit PWM, so that the voltage induced in the secondary winding of the main transformer T11 is full-wave rectified. First, the sources S of the second synchronous rectification transistors Q12 and Q13 are connected, the induction voltage of the auxiliary winding of the main transformer T11 is connected to the gates G of the synchronous rectification transistors Q12 and Q13, and the drain D is connected. The flywheel diode D11 is connected in common, and the choke coil L
11 and a capacitor C11 are connected.
【0003】平滑回路からの出力直流電圧をパルス幅制
御回路PWMによって検出し、設定基準電圧と比較し、
誤差電圧に対応してパルス幅の駆動信号を形成してスイ
ッチングトランジスタQ11,Q11’のゲートに加
え、出力直流電圧を一定化するように、スイッチングト
ランジスタQ11,Q11’のオン期間を制御する。The output DC voltage from the smoothing circuit is detected by a pulse width control circuit PWM and compared with a set reference voltage.
A drive signal having a pulse width corresponding to the error voltage is formed and applied to the gates of the switching transistors Q11 and Q11 ', and the ON periods of the switching transistors Q11 and Q11' are controlled so as to stabilize the output DC voltage.
【0004】スイッチングトランジスタQ11,Q1
1’のオン,オフに対応してメイントランスT11の二
次巻線及び補助巻線に電圧が誘起する。例えば、第1の
同期整流用トランジスタQ12のソースS側が+極性の
場合、そのソースSに対してゲートGが+極性となり、
第1の同期整流用トランジスタQ12はオンとなる。そ
の時、第2の同期整流用トランジスタQ13のゲートG
はソースSに対して−極性となり、第2の同期整流用ト
ランジスタQ13はオフとなる。この二次巻線の誘起電
圧の極性が反転すると、第1の同期整流用トランジスタ
Q12はオフ、第2の同期整流用トランジスタQ13は
オンとなり、二次巻線の誘起電圧を全波整流することが
できる。そして、チョークコイルL11とコンデンサC
11とからなる平滑回路によって平滑化して、図示を省
略した負荷に安定化した直流電圧を供給する。[0004] Switching transistors Q11, Q1
A voltage is induced in the secondary winding and the auxiliary winding of the main transformer T11 in response to turning on and off of 1 '. For example, when the source S side of the first synchronous rectification transistor Q12 has a positive polarity, the gate G has a positive polarity with respect to the source S,
The first synchronous rectification transistor Q12 is turned on. At that time, the gate G of the second synchronous rectification transistor Q13
Becomes negative with respect to the source S, and the second synchronous rectification transistor Q13 is turned off. When the polarity of the induced voltage of the secondary winding is reversed, the first synchronous rectification transistor Q12 is turned off and the second synchronous rectification transistor Q13 is turned on, so that the induced voltage of the secondary winding is full-wave rectified. Can be. Then, the choke coil L11 and the capacitor C
11 and supplies a stabilized DC voltage to a load (not shown).
【0005】又第1,第2の同期整流用トランジスタQ
12,Q13が共にオフの期間に於いて、フライホイー
ルダイオード(転流用ダイオード)D11を介してチョ
ークコイルL11に継続して電流が流れる。この場合も
ダイオードD11に電流が流れて電力が消費されるか
ら、順方向電圧の低いショットキーダイオードを用いる
場合がある。The first and second synchronous rectification transistors Q
During a period in which both 12 and Q13 are off, a current continuously flows through the choke coil L11 via the flywheel diode (commutation diode) D11. Also in this case, since a current flows through the diode D11 and power is consumed, a Schottky diode having a low forward voltage may be used.
【0006】[0006]
【発明が解決しようとする課題】ブリッジ型又はプッシ
ュプル型のインバータに於いても、フライホイールダイ
オード(転流用ダイオード)D11を、電界効果トラン
ジスタに置換して同期動作を行わせて、電力損失を低減
することが考えられる。しかし、第1,第2の同期整流
用トランジスタQ12,Q13がオフの期間は、メイン
トランスT11の二次側の誘起電圧は零となるから、フ
ライホイール用トランジスタの駆動電圧を得ることがで
きないものである。従って、図2に示すように、フライ
ホイールダイオード(転流用ダイオード)D11を接続
し、チョークコイルL11の転流を行うものであった。
本発明は、簡単な構成により動作電源を確保し、且つフ
ライホイール用トランジスタを設けて、フライホイール
期間も同期整流を行って整流の電力損失を低減すること
を目的とする。In a bridge type or push-pull type inverter, a flywheel diode (commutation diode) D11 is replaced with a field effect transistor to perform a synchronous operation, thereby reducing power loss. It is conceivable to reduce it. However, during the period in which the first and second synchronous rectification transistors Q12 and Q13 are off, the induced voltage on the secondary side of the main transformer T11 becomes zero, so that the drive voltage of the flywheel transistor cannot be obtained. It is. Therefore, as shown in FIG. 2, the flywheel diode (commutation diode) D11 is connected to perform commutation of the choke coil L11.
An object of the present invention is to secure an operation power supply with a simple configuration, provide a flywheel transistor, and perform synchronous rectification even during a flywheel period to reduce rectification power loss.
【0007】[0007]
【課題を解決するための手段】本発明の同期整流回路
は、ブリッジ型又はプッシュプル型のインバータのメイ
ントランスT1の二次巻線N2a,N2bに接続し、交
互にオン,オフして二次巻線の誘起電圧を整流出力する
第1,第2の同期整流用トランジスタQ2,Q3と、こ
の第1,第2の同期整流用トランジスタQ2,Q3の出
力電圧を加えるチョークコイルL1とコンデンサC1と
からなる平滑回路と、第1,第2の同期整流用トランジ
スタQ2,Q3のオン期間にオフとし、オフ期間にオン
とするフライホイール用トランジスタQ4と、このフラ
イホイール用トランジスタQ4を駆動する駆動回路と、
メイントランスT1の二次巻線の誘起電圧を整流して充
電し、駆動回路の動作電源とするコンデンサC2とを備
えている。A synchronous rectifier circuit according to the present invention is connected to secondary windings N2a and N2b of a main transformer T1 of a bridge-type or push-pull type inverter and alternately turned on and off to form a secondary rectifier circuit. First and second synchronous rectification transistors Q2 and Q3 for rectifying and outputting the induced voltage of the winding, a choke coil L1 and a capacitor C1 for applying the output voltages of the first and second synchronous rectification transistors Q2 and Q3. , A flywheel transistor Q4 that is turned off during the on-period of the first and second synchronous rectification transistors Q2 and Q3 and is turned on during the off-period, and a drive circuit that drives the flywheel transistor Q4 When,
And a capacitor C2 that rectifies and charges the induced voltage of the secondary winding of the main transformer T1 and serves as an operating power supply for the drive circuit.
【0008】動作電源用のコンデンサC2は、メイント
ランスT1の二次巻線N2aの誘起電圧をダイオードD
3によって整流して充電する場合を示し、このコンデン
サC2の端子電圧が、トランジスタQ5〜Q8を含む駆
動回路に印加される。そして、メイントランスTの二次
巻線N2a,N2bの誘起電圧が零で、第1,第2の同
期整流用トランジスタQ2,Q3が共にオフの場合、駆
動回路を構成するトランジスタQ5はオフ、トランジス
タQ6はオン、トランジスタQ7はオン、トランジスタ
Q8はオフとなるから、フライホイール用トランジスタ
Q4はオンとなり、チョークコイルL1の転流が行われ
る。A capacitor C2 for operating power supplies a voltage induced by the secondary winding N2a of the main transformer T1 to a diode D2.
3 shows a case where charging is performed by rectification, and the terminal voltage of the capacitor C2 is applied to a drive circuit including transistors Q5 to Q8. When the induced voltage of the secondary windings N2a and N2b of the main transformer T is zero and both the first and second synchronous rectification transistors Q2 and Q3 are off, the transistor Q5 constituting the drive circuit is off and the transistor Since Q6 is on, transistor Q7 is on and transistor Q8 is off, flywheel transistor Q4 is on and commutation of choke coil L1 is performed.
【0009】[0009]
【実施の形態】図1は本発明の実施例の説明図であり、
T1はメイントランス、N1は一次巻線、N2a,N2
bは二次巻線、N3a,N3bは補助巻線、Q1,Q
1’はスイッチングトランジスタ、Eは直流電源、Q
2,Q3は第1,第2の同期整流用トランジスタ、Q4
は同期整流用のフライホイール用トランジスタ、Q5〜
Q8は駆動回路を構成するトランジスタ、D1〜D3は
ダイオード、ZDはツェナーダイオード、PWMはパル
ス幅制御回路、R1〜R4は抵抗、C1,L1は平滑回
路を構成するコンデンサとチョークコイル、C2は動作
電源用のコンデンサである。FIG. 1 is an explanatory view of an embodiment of the present invention.
T1 is a main transformer, N1 is a primary winding, N2a, N2
b is a secondary winding, N3a and N3b are auxiliary windings, Q1 and Q
1 'is a switching transistor, E is a DC power supply, Q
2, Q3 are first and second transistors for synchronous rectification, Q4
Are flywheel transistors for synchronous rectification, Q5
Q8 is a transistor forming a driving circuit, D1 to D3 are diodes, ZD is a Zener diode, PWM is a pulse width control circuit, R1 to R4 are resistors, C1 and L1 are capacitors and choke coils forming a smoothing circuit, and C2 is an operation. This is a power supply capacitor.
【0010】パルス幅制御回路PWMによるスイッチン
グトランジスタQ1,Q1’のオン,オフ動作や、第
1,第2の同期整流用トランジスタQ2,Q3の動作
は、図2に示す従来例と同様であり、重複した説明は省
略する。この実施例に於けるフライホイール用トランジ
スタQ4は、第1,第2の同期整流用トランジスタQ
2,Q3と同様に、オン抵抗の小さいnチャネル電界効
果トランジスタにより構成した場合を示す。The on / off operation of the switching transistors Q1 and Q1 'by the pulse width control circuit PWM and the operation of the first and second synchronous rectification transistors Q2 and Q3 are the same as those of the conventional example shown in FIG. Duplicate description is omitted. The flywheel transistor Q4 in this embodiment is composed of first and second synchronous rectification transistors Q4.
As in the case of Q2 and Q3, a case is shown in which an n-channel field-effect transistor having a low on-resistance is used.
【0011】又駆動回路のトランジスタQ7はpチャネ
ル電界効果トランジスタ、トランジスタQ8はnチャネ
ル電界効果トランジスタの相補型の場合を示し、ダイオ
ードD1,D2を介してゲートに+極性の電圧を印加す
ると、トランジスタQ7はオフ、トランジスタQ8はオ
ンとなり、又ゲート印加電圧を零とすると、トランジス
タQ7はオン、トランジスタQ8はオフとなる。The transistor Q7 of the driving circuit shows a case of a p-channel field-effect transistor, and the transistor Q8 shows a case of a complementary type of an n-channel field-effect transistor. When a positive polarity voltage is applied to the gate via the diodes D1 and D2, the transistor When Q7 is off and transistor Q8 is on, and the gate applied voltage is zero, transistor Q7 is on and transistor Q8 is off.
【0012】フライホイール用トランジスタQ4 は、ト
ランジスタQ7がオンとなって、コンデンサC2の端子
電圧がゲートに印加されるとオンとなる。又トランジス
タQ5は、ダイオードD1,D2を介してベースに電圧
が印加されるとオンとなり、トランジスタQ6はオフと
なる。又トランジスタQ5がオフとなると、トランジス
タQ6のベースにツェナーダイオードZDと抵抗R2と
を介してコンデンサC2の端子電圧が印加され、ツェナ
ーダイオードZDがオンとなる場合に、トランジスタQ
6はオンとなる。即ち、トランジスタQ6の閾値電圧を
高くして誤動作が生じないようにした場合を示す。この
トランジスタQ6がオンとなると、トランジスタQ7が
オン、トランジスタQ8がオフとなって、フライホイー
ル用トランジスタQ4はオンとなる。The flywheel transistor Q4 is turned on when the transistor Q7 is turned on and the terminal voltage of the capacitor C2 is applied to the gate. When a voltage is applied to the base via the diodes D1 and D2, the transistor Q5 turns on, and the transistor Q6 turns off. When the transistor Q5 is turned off, the terminal voltage of the capacitor C2 is applied to the base of the transistor Q6 via the Zener diode ZD and the resistor R2, and when the Zener diode ZD is turned on, the transistor Q5 is turned on.
6 turns on. That is, a case is shown in which the threshold voltage of the transistor Q6 is increased so that malfunction does not occur. When the transistor Q6 turns on, the transistor Q7 turns on, the transistor Q8 turns off, and the flywheel transistor Q4 turns on.
【0013】又メイントランスT1の二次巻線N2aの
誘起電圧が抵抗R4とダイオードD3とを介してコンデ
ンサC2に印加され、コンデンサC2が充電される。こ
のコンデンサC2の端子電圧が抵抗R2を介してトラン
ジスタQ5のコレクタと、更にツェナーダイオードZD
を介してトランジスタQ6のベースに印加され、又相補
型のトランジスタQ7,Q8に印加される。即ち、コン
デンサC2は駆動回路の電源として作用する。The induced voltage of the secondary winding N2a of the main transformer T1 is applied to the capacitor C2 via the resistor R4 and the diode D3, and the capacitor C2 is charged. The terminal voltage of the capacitor C2 is connected via the resistor R2 to the collector of the transistor Q5 and further to the Zener diode ZD.
To the base of the transistor Q6, and to the complementary transistors Q7 and Q8. That is, the capacitor C2 functions as a power supply of the drive circuit.
【0014】従って、前述のように、メイントランスT
1の補助巻線N3aの誘起電圧により、第1の同期整流
用トランジスタQ2のゲートに+極性の電圧が印加さ
れ、補助巻線N3bの誘起電圧により、第2の同期整流
用トランジスタQ3のゲートに−極性の電圧が印加され
ると、第1の同期整流用トランジスタQ2はオンとな
り、二次巻線N2aの誘起電圧が整流出力として平滑回
路に加えられる。又第2の同期整流用トランジスタQ3
はオフとなる。Therefore, as described above, the main transformer T
Due to the induced voltage of the first auxiliary winding N3a, a positive polarity voltage is applied to the gate of the first synchronous rectification transistor Q2. When a negative polarity voltage is applied, the first synchronous rectification transistor Q2 is turned on, and the induced voltage of the secondary winding N2a is applied to the smoothing circuit as a rectified output. Also, the second synchronous rectification transistor Q3
Turns off.
【0015】又抵抗R4とダイオードD3とを介してコ
ンデンサC2が充電される。又ダイオードD1を介し
て、トランジスタQ5のベース及びトランジスタQ7,
Q8のゲートに+極性の電圧が印加され、トランジスタ
Q5はオン、トランジスタQ6はオフ、トランジスタQ
7はオフ、トランジスタQ8はオンとなり、フライホイ
ール用トランジスタQ4はオフとなる。The capacitor C2 is charged via the resistor R4 and the diode D3. The base of the transistor Q5 and the transistor Q7,
A positive voltage is applied to the gate of Q8, transistor Q5 is on, transistor Q6 is off, and transistor Q5 is off.
7 is off, the transistor Q8 is on, and the flywheel transistor Q4 is off.
【0016】又メイントランスT1の二次巻線N2a,
N2b及び補助巻線N3a,N3bの誘起電圧が反転す
ると、第1の同期整流用トランジスタQ2はオフ、第2
の同期整流用トランジスタQ3はオンとなり、二次巻線
N2bの誘起電圧が整流出力しとて平滑回路に加えられ
る。その時、ダイオードD2を介して、トランジスタQ
5のベース及びトランジスタQ7,Q8のゲートに+極
性の電圧が印加され、トランジスタQ5はオン、トラン
ジスタQ6はオフ、トランジスタQ7はオフ、トランジ
スタQ8はオンとなり、フライホイール用トランジスタ
Q4はオフとなる。The secondary winding N2a of the main transformer T1,
When the induced voltages of N2b and the auxiliary windings N3a and N3b are inverted, the first synchronous rectification transistor Q2 is turned off and the second synchronous rectification transistor Q2 is turned off.
Is turned on, and the induced voltage of the secondary winding N2b is rectified and applied to the smoothing circuit. At that time, the transistor Q is connected via the diode D2.
A positive polarity voltage is applied to the base of transistor 5 and the gates of transistors Q7 and Q8, transistor Q5 is on, transistor Q6 is off, transistor Q7 is off, transistor Q8 is on, and flywheel transistor Q4 is off.
【0017】補助巻線N3a,N3bの誘起電圧が共に
零となると、第1,第2の同期整流用トランジスタQ
2,Q3はオフとなり、又ダイオードD1,D2の出力
電圧は零となるから、トランジスタQ5はオフとなる。
それによって、トランジスタQ6のベースに、コンデン
サC2の端子電圧が抵抗R2とツェナーダイオードZD
とを介して印加され、コンデンサC2の端子電圧がツェ
ナーダイオードZDのツェナー電圧を超えていると、ト
ランジスタQ6はオンとなり、トランジスタQ7がオン
となるから、コンデンサC2の端子電圧がこのトランジ
スタQ7を介してフライホイール用トランジスタQ4の
ゲートに加えられ、フライホイール用トランジスタQ4
はオンとなり、チョークコイルL1の転流が行われる。
又この時に流れる電流は、オン抵抗の小さいフライホイ
ール用トランジスタQ4を介して流れるから、電力損失
が小さいものとなる。When the induced voltages of the auxiliary windings N3a and N3b become zero, the first and second synchronous rectification transistors Q
2 and Q3 are turned off, and the output voltages of the diodes D1 and D2 become zero, so that the transistor Q5 is turned off.
Thereby, the terminal voltage of the capacitor C2 is connected to the resistor R2 and the Zener diode ZD at the base of the transistor Q6.
When the terminal voltage of the capacitor C2 exceeds the Zener voltage of the Zener diode ZD, the transistor Q6 is turned on and the transistor Q7 is turned on, so that the terminal voltage of the capacitor C2 is passed through the transistor Q7. To the gate of the flywheel transistor Q4.
Is turned on, and commutation of the choke coil L1 is performed.
The current flowing at this time flows through the flywheel transistor Q4 having a small on-resistance, so that the power loss is small.
【0018】本発明は、前述の実施例にのみ限定される
ものではなく、種々付加変更することができるものであ
り、トランジスタQ5〜Q8を含む駆動回路は、フライ
ホイール用トランジスタQ4を駆動する構成であれば、
他の構成を適用することもできる。又動作電源としての
コンデンサC2は、一方の二次巻線N2aの誘起電圧を
ダイオードD3を介して充電する場合を示すが、他方の
二次巻線N2bの誘起電圧を用いることも可能であり、
又両方の二次巻線の誘起電圧を用いて充電する構成とす
ることも可能である。又プッシュプル型又はブリッジ型
のインバータ等の多石インバータにも適用可能である。The present invention is not limited to the above-described embodiment, but can be variously modified. The driving circuit including the transistors Q5 to Q8 drives the flywheel transistor Q4. If,
Other configurations can be applied. In addition, the capacitor C2 as an operating power source is shown to charge the induced voltage of one secondary winding N2a via the diode D3, but the induced voltage of the other secondary winding N2b can be used.
It is also possible to adopt a configuration in which charging is performed using induced voltages of both secondary windings. Also, the present invention can be applied to a multi-stone inverter such as a push-pull or bridge inverter.
【0019】[0019]
【発明の効果】以上説明したように、本発明は、ブリッ
ジ型又はプッシュプル型のインバータのメイントランス
T1の二次巻線N2a,N2bに接続して、交互にオ
ン,オフし、二次巻線N2a,N2bの誘起電圧を整流
出力して平滑回路に加える第1,第2の同期整流用トラ
ンジスタQ2,Q3と、フライホイール用トランジスタ
Q4と、このフライホイール用トランジスタQ4の駆動
回路の動作電源としてのコンデンサC2とを有するもの
で、第1,第2の同期整流用トランジスタQ2,Q3が
共にオフとなる期間に於いて、メイントランスT1の二
次側の誘起電圧が零となるが、コンデンサC2の端子電
圧を駆動回路に加えることにより、フライホイール用ト
ランジスタQ4をオンとして、チョークコイルL1の転
流を行うことが可能となり、オン抵抗の小さい同期整流
用の電界効果トランジスタ(FET)を使用することに
より、電力損失を低減し、全体としての効率を向上する
ことができる利点がある。As described above, according to the present invention, the secondary winding is connected to the secondary windings N2a and N2b of the main transformer T1 of a bridge type or push-pull type inverter, and is turned on and off alternately. The first and second synchronous rectification transistors Q2 and Q3 that rectify and output the induced voltages of the lines N2a and N2b to the smoothing circuit, the flywheel transistor Q4, and the operating power supply of the drive circuit of the flywheel transistor Q4 During the period in which the first and second synchronous rectifying transistors Q2 and Q3 are both off, the induced voltage on the secondary side of the main transformer T1 becomes zero. By applying the terminal voltage of C2 to the drive circuit, the flywheel transistor Q4 can be turned on and commutation of the choke coil L1 can be performed. Will, by using a field effect transistor for low synchronous rectification on-resistance (FET), to reduce power loss, there is an advantage that it is possible to improve the overall efficiency.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の実施例の説明図である。FIG. 1 is an explanatory diagram of an embodiment of the present invention.
【図2】従来例の説明図である。FIG. 2 is an explanatory diagram of a conventional example.
Q2,Q3 第1,第2の同期整流用トランジスタ Q4 フライホイール用トランジスタ T1 メイントランス Q5〜Q8 駆動回路を構成するトランジスタ L1 チョークコイル C1 コンデンサ C2 動作電源としてのコンデンサ Q2, Q3 First and second synchronous rectification transistors Q4 Flywheel transistor T1 Main transformer Q5 to Q8 Transistor constituting drive circuit L1 Choke coil C1 Capacitor C2 Capacitor as operating power supply
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/337 H02M 7/21 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/28 H02M 3/337 H02M 7/21
Claims (1)
ータのメイントランスの二次巻線に接続し、交互にオ
ン,オフして前記二次巻線の誘起電圧を整流出力する第
1,第2の同期整流用トランジスタと、 該第1,第2の同期整流用トランジスタの出力電圧を加
えるチョークコイルとコンデンサとからなる平滑回路
と、 前記第1,第2の同期整流用トランジスタのオン期間に
オフとし、オフ期間にオンとするフライホイール用トラ
ンジスタと、 該フライホイール用トランジスタを駆動する駆動回路
と、 前記メイントランスの二次巻線の誘起電圧を整流して充
電し、前記駆動回路の動作電源とするコンデンサとを備
えたことを特徴とする同期整流回路。1. A first and a second switch connected to a secondary winding of a main transformer of a bridge type or push-pull type inverter and alternately turned on and off to rectify and output an induced voltage of the secondary winding. A transistor for synchronous rectification, a smoothing circuit including a choke coil and a capacitor for applying an output voltage of the first and second synchronous rectification transistors, and a smoothing circuit that is turned off during an on period of the first and second synchronous rectification transistors. A flywheel transistor to be turned on during an off period; a drive circuit for driving the flywheel transistor; and a rectifying and charging an induced voltage of a secondary winding of the main transformer, and an operating power supply for the drive circuit. And a synchronous rectifier circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7224956A JP3066720B2 (en) | 1995-09-01 | 1995-09-01 | Synchronous rectification circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7224956A JP3066720B2 (en) | 1995-09-01 | 1995-09-01 | Synchronous rectification circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0974745A JPH0974745A (en) | 1997-03-18 |
JP3066720B2 true JP3066720B2 (en) | 2000-07-17 |
Family
ID=16821833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7224956A Expired - Fee Related JP3066720B2 (en) | 1995-09-01 | 1995-09-01 | Synchronous rectification circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3066720B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3344356B2 (en) | 1999-03-25 | 2002-11-11 | 松下電器産業株式会社 | Switching power supply |
DE102017212228B4 (en) * | 2017-07-18 | 2020-12-17 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Potential-free power supply |
CN110350808A (en) * | 2019-06-21 | 2019-10-18 | 广州宝善电子科技有限公司 | A kind of high efficiency synchronous rectification circuit |
-
1995
- 1995-09-01 JP JP7224956A patent/JP3066720B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0974745A (en) | 1997-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907481A (en) | Double ended isolated D.C.--D.C. converter | |
US6538905B2 (en) | DC-to-DC power converter including at least two cascaded power conversion stages | |
US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
US6545883B2 (en) | Integrated boost-asymmetrical half-bridge converter | |
US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
JP4381493B2 (en) | Current resonant switching power supply | |
US6785151B2 (en) | Quasi-synchronous, magnetic amplifier regulated dc-dc converter | |
US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
US7400519B2 (en) | Switching power supply | |
JPH07298610A (en) | Switching power source | |
JP3066720B2 (en) | Synchronous rectification circuit | |
JP4013952B2 (en) | DC-DC converter | |
US4974142A (en) | Bootstrap drive for a switch-mode power converter | |
JP3066727B2 (en) | Synchronous rectification drive circuit | |
JPH07337005A (en) | DC / DC converter and power supply device | |
JP2743869B2 (en) | Switching power supply | |
JP6945429B2 (en) | Insulated switching power supply | |
JP2012114558A (en) | Drive circuit | |
JP2918006B2 (en) | Boost type active filter circuit | |
JP3164201B2 (en) | DC power supply | |
JP3448143B2 (en) | Synchronous rectification circuit | |
JPH0740785B2 (en) | Multi-channel inverter circuit | |
JP3593643B2 (en) | FET drive method for synchronous rectifier circuit | |
JP2599288Y2 (en) | Switching power supply | |
JPS642556Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |