JP2876617B2

JP2876617B2 - 半導体圧力センサ及びその製造方法

Info

Publication number: JP2876617B2
Application number: JP9687289A
Authority: JP
Inventors: 哲夫藤井; 進畔柳; 吉孝後藤; 治伊奈
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1988-06-08
Filing date: 1989-04-17
Publication date: 1999-03-31
Anticipated expiration: 2014-03-31
Also published as: JPH02224277A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体圧力センサに関し、電気的影響が少な
くなるようにしたものに関する。

〔従来の技術〕

従来、機械的応力を加える事によってピエゾ抵抗効果
によりその抵抗値が変化することを利用して、単結晶シ
リコン基板の一部の肉厚を薄くしてダイヤフラムを形成
し、そのダイヤフラムに加わる圧力により歪ゲージを変
形させ、ピエゾ抵抗効果による抵抗値の変化を検出して
圧力を測定する半導体圧力センサが広く知られている。
なかでも、特開昭61−239675号公報記載の半導体圧力セ
ンサにおいては、ピエゾ抵抗層が形成された半導体基板
と、半導体圧力センサの支持部となる半導体層との間に
埋設絶縁体層を設け、薄肉ダイヤフラム部とその表面に
形成する他の絶縁物層に起因するバイメタル動作を抑制
する方法を採用している。

〔発明が解決しようとする課題〕

しかし、上記の半導体圧力センサにおいては、半導体
基板と半導体層との間に挟まれた埋設絶縁物層の厚さが
約0.5〜２μｍと非常に薄いために、ウェハをチップに
分割するダイシングを行った際に半導体基板と半導体層
が接触したり、正常な製品となった後でも、埋設絶縁物
層の外周側面付近に水滴やホコリ等が付着した場合、あ
るいはノイズ等により半導体基板と半導体層との間に沿
面放電開始電圧以上の電圧が印加された場合には半導体
基板と半導体層が導通してしまい、外部の電位が半導体
基板に導かれる結果、半導体圧力センサ駆動電源や各種
回路が一体化されたワンチップ圧力センサの回路との間
において相互作用を引き起こし、誤動作や出力の変動等
の原因になるという問題点を有していた。

本発明は上記問題点に鑑みてなされたもので、半導体
圧力センサ支持部と半導体基板との電気的絶縁を確実に
行うことのできる半導体圧力センサを提供することを目
的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の半導体圧力セン
サは、半導体素子が形成された第１の単結晶半導体領域、第
２の単結晶半導体領域、及びこれら第１、第２の単結晶
半導体領域間に埋設された第１の絶縁物層とを有する単
結晶半導体基板と、該単結晶半導体領域基板の前記第２の単結晶半導体領
域の主表面より該第２の単結晶半導体領域側に形成され
た凹部と、該凹部に対応する前記第１の単結晶半導体領域側に形
成された歪検知部とを有する半導体圧力センサにおいて、前記第１及び第２の単結晶半導体領域のうち一方の外
周面部と、前記第１の絶縁物層の外周面部との間に所定
間隔を設定することにより、前記第１及び第２の単結晶
半導体領域のうち一方の外周面部から前記第１及び第２
の単結晶半導体領域のうち他方の外周面部への距離を、
前記第１の絶縁物層の外周面部における膜厚より大きく
すると共に、前記第１の単結晶半導体領域の外周側面を
第２の絶縁物層で被覆したことを特徴としている。

又、本発明の半導体圧力センサの製造方法は、第１及
び第２の半導体基板を、少なくともそのどちらかの基板
表面上に形成された絶縁物層を介して接合する工程と、前記第１の半導体基板を、その主表面側よりエッチン
グしてその厚さを薄くする工程と、前記第１の半導体基板内に半導体素子を形成する工程
と、前記第２の半導体基板の主表面より該第２の半導体基
板側に凹部を形成する工程と、前記凹部に対応する前記第１の半導体基板側に歪検知
部を形成する工程と、最終構造において前記第１及び第２の半導体基板のう
ち一方の外周面部と前記絶縁物層の外周面部との間に所
定間隔を設定するように、前記第１及び第２の半導体基
板のうち一方の外周面部をエッチングする工程とを備えることを特徴としている。

〔実施例〕

以下、図面に示す実施例により本発明を説明する。

第１図（ａ）〜（ｇ）は、本発明の第１実施例を示す
断面図であって、その製造工程を順に説明する。第１図
（ａ）において、１は（100）面を持つＮ型シリコン半
導体基板であり、３はN⁺埋込み層、５はP⁺埋込み層であ
り、イオン注入により形成する。次に第１図（ｂ）に示
すように、10〜20Ω・cmのＰ形エピタキシャル層７を所
定の厚さ（半導体圧力センサの印加圧力に応じて決定さ
れる厚さであり、例えば５〜30μｍ）に形成する。更に
その上には熱酸化法により約0.5μｍ厚の絶縁物層SiO₂
９を形成する。一方、第１図（ｃ）に示すように、１と
は別のＮ型シリコン半導体基板11の表面に熱酸化法によ
り約0.5μｍ厚の絶縁物層SiO₂13を形成する。次に第１
図（ｄ）のように、第１図（ｂ）に示すウェハと第１図
（ｃ）に示すウェハを、絶縁物層9,13の面でウェハ直接
接合法により800℃〜1100℃で接合する。次に第１図
（ｅ）に示す工程に移り、まず、ラッピング工程により
Ｎ型半導体基板１を研摩した後でミラーポリッシュ面仕
上げを行い、続いてアイソレーションする領域にP⁺アイ
ソレーション拡散層15を形成する。尚、絶縁物層9,13を
接合した部分を17とする。次に第１図（ｆ）に示す工程
において、熱処理によりP⁺アイソレーション層19を形成
した後、Ｎ型シリコン半導体基板１の表面の所定領域
に、シリコン酸化膜をマスクとしてボロン（Ｂ）等のＰ
型不純物を高濃度に拡散して、歪検知部として機能する
ピエゾ抵抗層21を形成する。続いてバイポーラトランジ
スタ23を形成した後、通常のプレーナ技術により絶縁物
層25,27ならびに配線として機能するAl29を形成する。
次に第１図（ｇ）を示す工程に移る。ここで第１図
（ｇ）は本実施例の一製造過程の要部断面の概略図であ
る。まず、絶縁物層SiO₂27をマスクとして、Ｎ型シリコ
ン半導体基板11の所定の領域（例えばFF間が1mm〜5mm、
AB間が５μｍ）をKOHアルカリエッチング（あるいは弗
酸、硝酸、酢酸混液のエッチング液を用いて）により絶
縁物層SiO₂17をストッパーとしてエッチングする。その
後破線Ａの箇所をメカニカルカットにより切断すれば第
１図（ｈ）に示す半導体圧力センサが得られる。尚、チ
ップにカット後の距離Ｔは約５μｍである。

本実施例によれば、第１図（ｈ）に示す半導体圧力セ
ンサにおいては、絶縁物層SiO₂17の外周側面部から所定
の距離Ｔ（例えば５μｍ）離れてＮ型シリコン半導体基
板11が形成されているため、Ｐ型エピタキシャル層７の
外周側面部ＳとＮ型シリコン半導体基板11の外周側面部
Ｒとが接触することはなく、また、Ｎ型シリコン半導体
基板１の外周面部からＮ型シリコン半導体基板11の外周
面部への距離を絶縁物層17の膜厚よりも大きくすること
ができるので、仮に絶縁物層17の外周側面部に水滴やホ
コリ等が付着した場合でも、導通する可能性を小さくす
ることができる。

具体的には第１図（ｈ）に示した半導体圧力センサは
第５図に示されるような構造の装置200内に設置され使
用されるものであるが、この装置200が吸入空気圧を検
出するために自動車のサージタンク300等に直接搭載さ
れる場合には、サージタンク300内に入ってきた水分や
ゴミ等の異物粒子が図中矢印で示すように装置200内に
も入ってしまい、これが結露して半導体圧力センサの基
板11にまで達すると、不安定なボディーアースレベルの
影響ををけることになる。しかしながら、上記実施例の
半導体圧力センサによると、基板11の電位が基板１の電
位に影響を及ぼすことがないので、このような場合にお
いても精度が高い圧力検出を行える。

尚、第５図において、201はハウジングであり、この
中に圧力センシングユニット202が収納される。圧力セ
ンシングユニット202はステム203とキャップ204を溶接
接合したカンパッケージ内にガラス台座205および第１
図（ｈ）に示した半導体圧力センサ206を備え、又、半
導体圧力センサ206からの電気信号を外部へ導くために
半導体圧力センサ206からワイヤ207、及びハーメチック
シールされたリード208が導出される。そして、リード2
08に導かれた電気信号はさらにリード209を介して外部
装置へ導かれる。又、210はシール用のＯリングであ
り、211は圧力導入口212から入ってきた異物粒子が半導
体圧力センサ206に導かれるのを極力防止するために、
その先端が内側方向に折れ曲がった圧力導入パイプ、21
3は貫通コンデンサである。

尚、本実施例においては、Ｎ型シリコン半導体基板11
を使用したが、代りにＰ型シリコン半導体基板を用いて
もよい。また、第１図（ｇ）に示す工程においては破線
Ａの部分を切断したが、第１図（ｉ）に示すように破線
Ｇの部分を切断した後、絶縁物層25の表面にワックス及
びセラミック板を設けた後で側面をKOHアルカリエッチ
ングによりエッチングして、シリコン層7,11が絶縁物層
17の外周側面より内側に少し引っ込むようにしてもよ
い。その際にはダイヤフラム部のエッチングは、第１図
（ｈ）の凹部のようにストッパーとしての絶縁物層SiO₂
17に到達する以前で止めておいて、その後で前記の如く
側面をエッチングするようにしてもよい。また、本実施
例において単結晶基板への拡散層によってピエゾ抵抗層
を形成したが、高抵抗が必要な場合、SiO₂上のPolySiピ
エゾ抵抗層を形成してもよい。また、回路部はバイポー
ラデバイスだけでなく、MOSトランジスタその他のデバ
イスを用いて形成してもよい。また、本実施例において
距離Ｔは約５μｍとしたが、３〜200μｍの範囲内で行
うようにしてもよい。又、本発明で言う半導体素子は、
本実施例ではピエゾ抵抗層21、およびバイポーラトラン
ジスタ23が相当する。

次に、本発明の第２実施例を、第２図（ａ）〜（ｈ）
を用いて説明する。第２図（ａ）〜（ｈ）は、本発明の
第２実施例を示す断面図であって、その製造工程を順に
説明する。第２図（ａ）において、N⁺型シリコン半導体
基板２上に、１〜10Ω・cmのN^-型エピタキシャル層30を
10〜15μｍ成長させた後、N⁺埋込み層３とP⁺埋込み層５
をイオン注入により形成する。その上に熱酸化法により
約0.5μｍ厚の絶縁物層SiO₂９を形成する。一方、第２
図（ｂ）に示すように、Ｐ型シリコン半導体基板31の表
面に熱酸化法により約0.5μｍ厚の絶縁物層SiO₂13を形
成する。次に、第２図（ｃ）に示す、第１図（ａ）に示
すウェハと第２図（ｂ）に示すウェハを絶縁物層9,13の
面で直接接合法により800℃〜1100℃で接合する。次
に、N⁺型シリコン半導体基板２をラッピング工程により
研摩して30μｍ程度の厚さとした後、弗酸、硝酸、酢酸
混液（例えば1:3:10）を水で希釈したエッチング液によ
り、N⁺型シリコン半導体基板２のみを選択的にエッチン
グ除去した。その後、表面にミラーポリッシュ面仕上げ
を行う。尚、絶縁物層9,13を接合した部分を17とする。
次に、第２図（ｄ）に示すように、アイソレーションす
る領域にP⁺アイソレーション拡散層15を形成した後、熱
処理により第２図（ｅ）に示すP⁺アイソレーション層19
を形成する。

その後Ｎ型シリコン30の表面の所定領域に、シリコン
酸化膜をマスクとしてボロン（Ｂ）等のＰ型不純物を高
濃度に拡散してピエゾ抵抗層21を形成する。続いてバイ
ポーラトランジスタ23を形成した後、表面から絶縁物層
SiO₂25をマスクにしてKOHアルカリエッチングにより溝3
2を形成する。尚、溝32の大きさは、第２図（ｇ）にお
いてＡ′でカットし、第２図（ｈ）において示すように
Ｔ′＝５μｍである。その後第２図（ｆ）に示すよう
に、溝32の表面にも絶縁物層34を形成した後、Al29を形
成する。こうして第２図（ｇ）に示すようなウェハが出
来る。第２図（ｇ）は本実施例の一製造過程の要部断面
の概略図である。次に、絶縁物層SiO₂27をマスクとし
て、所定の領域をKOHアルカリエッチング、あるいは弗
酸、硝酸、酢酸混液のエッチング液（この場合にはマス
クはクロム蒸着膜を用いる）を用いてエッチングした
後、破線の箇所Ａ′をメカニカルカットにより切断すれ
ば第２図（ｈ）に示す半導体圧力センサが得られる。

本実施例によれば、第２図（ｈ）に示す半導体圧力セ
ンサにおいては、Ｎ型シリコン半導体基板30が絶縁物層
17の外周側面部から所定の距離Ｔ′離れて形成され、し
かもＮ型シリコン半導体基板30の外周側面部Ｊは絶縁物
層34によって覆われているので、Ｐ型シリコン半導体基
板31の外周側面部ＫとＮ型シリコン半導体基板30の外周
側面部Ｊとが導通する可能性を小さくできる。また、別
の構造としては絶縁物層34に酸化膜を用いて、酸化膜17
の代わりに窒化酸化膜（誘電率；大）・酸化膜・窒化酸
化膜等の誘電率の高い物質で挟まれた三層構造の絶縁体
を用いることにより電界は緩和され、電気的特性は向上
する。センサがノイズ等の影響を受けた場合にも、基板
31から基板30への電気的影響を小さくすることができ
る。

尚、本実施例では、第２図（ｇ）に示す工程におい
て、Ｐ型シリコン半導体基板31のエッチングは絶縁物層
17に達する前に止めたが、絶縁物層17に達するまで行っ
ても良い。また、本実施例においては、ウェハの切断は
スクライビング、ワイヤーソーイング等のメカニカルカ
ットによるものを示したが、第３実施例として第３図に
示すような形にウェハを形成後、絶縁物層36の上にワッ
クス38及びセラミック板40を乗せ、裏面からのエッチン
グによって絶縁物層36,42をエッチングして切断するよ
うにしても良い。更には、上記第２実施例において、第
４図に示すような工程を利用することによって、溝32が
多結晶シリコンで埋められているので、レジスト等が溝
32にたまるということも無くなる。

次に本発明の第４実施例を、第６図（ａ）乃至第６図
（ｇ）を用いて説明する。第６図（ａ）において50は
（100）面を持つ平滑なＮ型シリコン半導体基板であ
り、52は1000℃のWet酸化により形成された0.2〜１μｍ
の厚さの酸化膜（SiO₂）である。次に第６図（ｂ）に示
すように、10〜20Ω・cmの比抵抗の（100）面を持つＰ
型シリコン半導体基板54をウェハ直接接合により（例え
ば窒素又は酸化雰囲気中、1100℃で１時間）接合したも
のである。次に第６図（ｃ）に示すように、ラッピング
によりＰ型シリコン半導体基板54を研磨した後、ミラー
ポリッシュ面仕上げを行い５〜100μｍの厚さとした。
引き続き、N⁺埋め込み層56をイオン注入により形成し、
その上に５〜15μｍのＮ型エピタキシャル層58を形成す
る。次に第６図（ｄ）に示すように、通常のバイポーラ
IC工程により、アイソレーション層60、各種トランジス
タ62、図示しないがダイオード、抵抗、更にＰ型ピエゾ
抵抗層64、酸化膜66を形成し、素子形成を行わない、即
ち将来スクライブラインとなる領域を酸化膜66をマスク
をしてKOHアルカリエッチング液を用いた異方性エッチ
ングにより、酸化膜52までエッチングして溝部68を形成
した。次に、第６図（ｅ）に示す工程においては、熱酸
化又はCVD法によりSiO₂膜70を形成した後、エッチング
によりSiO₂膜52,70の将来スクライブラインとなる領域
（即ち、シリコン半導体基板50において後述する凸部86
に対応する位置）に穴部72を形成した。その後減圧CVD
法によりN⁺型のPolySi74を溝部68に埋め、その表面を研
磨により平滑にする。引き続き熱酸化膜76を形成した
後、通常のIC工程によりコンタクト穴78を形成し、Al配
線層80,パッシベーション膜82を形成した。この結果、A
l配線層80は、PolySi74,穴部72を介してシリコン半導体
基板50と電気的に接続される。更に、圧力センサのダイ
アフラムとある領域をアルカリエッチングによりエッチ
ングして凹部84を形成する。シリコン半導体基板50にお
いて、この凹部でないところを凸部86と呼ぶ。次に第６
図（ｆ）に示すように圧力センサの台座として、シリコ
ン半導体基板50と熱膨張係数がほぼ等しいパイレックス
ガラス（商品名）88との陽極接合を行う。パイレックス
ガラス88には圧力導入孔90及び接合安定化のための電極
層92が形成してある。次に圧力センサ及びパイレックス
ガラス88を300〜400℃で加熱した状態で、圧力センサ側
が陽極となるように600〜800Vの電圧を印加して、10〜2
0分間の陽極接合を行った。尚、94は上部電極、96は下
部電極、98は電源である。この後でAl配線80、穴部72、
凹部86の部分及びパイレックスガラス88をダイシングソ
ーによりチップ状態にしたものを第６図（ｇ）に示す。
この結果、スクライブライン上に形成された穴部72とAl
配線80は除去され、圧力センサ支持部と半導体基板との
電気的絶縁を確実に行え、しかも圧力センサ支持部（凸
部86）と台座88の陽極接合を確実に行うことができる。

さらに本実施例によると、このような効果の他に、次
のような効果も有する。即ち、本実施例においては溝部
68内の表面にSiO₂膜70を形成した後にその溝部68内にPo
lySi74を充填しているので、SiO₂膜70形成後のAl配線層
80の形成行程等においてこの溝部68内にレジスト等の物
質が入ることなく、安定にプロセスを流すことができ
る。

次に、上記第４実施例の第１変形例の要部を第７図に
示す。穴部72を形成するところまでは第４実施例と同様
であるが、PolySiを埋める代りにAl等の陽極接合用電極
100を形成している。第８図に示すように、ウェハ内に
はこの様な電極部100を数ヶ所（斜線部）設ければよ
く、この結果、ウェハ全体に渡り安定した接合が可能と
なる。

第９図には上記第４実施例の第２変形例の要部が示し
てある。この場合、陽極接合用電極100は絶縁層52及び
穴部72の上部にしか形成されていないが、上記電極14は
凸部102を有しているので確実な電気的接続が行える。

次に、本発明の第５実施例を第10図（ａ）〜（ｈ）を
用い、その変形例を第10図（ｉ）〜（ｋ）を用いて説明
する。第10図（ａ）〜（ｃ）に示す工程は、上述した第
６図（ａ）〜（ｃ）の工程と同様の工程であり、図中40
1はＰ型シリコン半導体基板、402はＰ型またはＮ型シリ
コン半導体基板、403は膜厚0.1〜２μｍのSiO₂膜であ
る。第６図（ｃ）において、半導体基板401を0.1〜10μ
ｍの厚さに加工した後にはイオン注入を行い、Nwell領
域404を形成する。

次に、第10図（ｄ）に示すように、半導体基板402上
に0.1〜１μｍのSiO₂膜405を所定の領域に形成し、この
SiO₂膜405をマスクとしてKOH溶液によりテーパ状のエッ
チングを行い、溝部406を形成する。この時、KOHによる
エッチングはSiO₂膜403でストップする。

第10図（ｅ）に示すように、次に熱酸化を行い、シリ
コン基板402の外周面部に膜厚0.1〜１μｍのSiO₂膜407
を形成し、引き続き、PolySi408を全面堆積する。

第10図（ｆ）に示すように、PolySi408を研磨して、
表面が平坦になるまで除去する。続いて、例えば通常の
SiゲートによるCMOS工程により、回路部409を形成す
る。一方、圧力センサの感知部となる領域には、PolySi
408上に膜厚0.1〜１μｍの窒化シリコン膜410を形成
し、さらに、この窒化シリコン膜410の所定の領域に膜
厚100〜4000ÅのPolySiを形成し、所定の不純物濃度で
ピエゾ抵抗層411を形成する。

尚、このPolySiのピエゾ抵抗層411は例えばレーザー
ビームによる再結晶化を施せば、感度が上昇する。又、
本実施例ではCMOSのSiゲートのPolySiとピエゾ抵抗は別
々に形成したが、同一のPolySiで形成することもでき
る。

そして、引き続きCMOS回路部にBPSG膜等の層間絶縁膜
（図示せず）、およびAl等による配線層（図示せず）を
形成し、プラズマナイトライドパッシベーション膜412
を形成する。

次に、第10図（ｇ）に示すようにシリコン基板402の
裏面の所定領域にプラズマナイトライド膜413を形成
し、KOH溶液によるエッチングを行う。この時、エッチ
ングはSiO₂膜403でストップする。シリコン基板402に対
するKOH等の異方性エッチングでは、特定のパターン形
状の場合、レーザーで穴明け後、アルカリ（KOH）エッ
チングを行うと、垂直の孔414が形成される。

次に、第10図（ｈ）に示すように、孔414部のSiO₂膜4
03をHF溶液等で除去し、引き続きKOHエッチング液でPol
ySi408をエッチング除去する。PolySi408はこの場合、
等方的にエッチングが進み、完全に除去される。又、Si
O₂膜403、テーパー部のSiO₂膜407及び窒化シリコン膜41
0で囲まれているので、他の領域へのエッチングは進行
しない。

このようにPolySi408が除去されたならば、圧力セン
サのダイヤフラム部415が形成される。

本実施例では、CMOS回路部409が形成されたシリコン
半導体基板402の島の外周面部において、SiO₂膜403の外
周面部との間に所定間隔Ｕが設定されており、しかも、
そのCMOS回路部409及びピエゾ抵抗層411は完全に絶縁膜
で覆われ、例えば圧力導入孔414から湿気を含んだ空
気、ガス等を導入しても外部との電気絶縁性は良好に保
持される。また、本構造で示すように、本実施例では圧
力センサ部を非常に小さく作製でき、複数個の圧力セン
サをチップ上に形成可能であり、高機能の圧力センサを
コスト上昇することなく提供できる。尚、本実施例にお
いて半導体素子が形成される半導体基板（この場合、シ
リコン半導体基板402）の島の数は言うまでもなく２つ
以上であっても良い。又、シリコン半導体基板402内に
もパワーMOS等の半導体素子を形成しても良い。

第10図（ｉ）は、上述の例において圧力導入孔414とP
olySi408の除去によるダイヤフラム415の形成時に、SiO
₂膜403のダイヤフラムに対応する領域403aを予め除去し
ておくようにした変形例であり、このようにしておくこ
とにより、第10図（ｊ）に示すようにKOH溶液によるエ
ッチングを一度に行うことができる。又、第10図（ｋ）
に示すように、SiO₂膜403に予め開けておく領域403aの
大きさよりもプラズマナイトライド膜413に開ける領域4
13aの大きさを大きくすることにより、エッチング時の
エッチング液の流れを良くして、エッチングを良好に進
行することができる。

次に、本発明の第６実施例を第11図（ａ）〜（ｈ）を
用いて説明する。尚、第11図（ａ）〜（ｄ）の工程は、
上記第５実施例の第10図（ａ）〜（ｄ）を用いて説明し
た工程と同様の工程であり、図中、501はＰ型シリコン
半導体基板、502はシリコン半導体基板、503はSiO₂膜、
504はNwell領域である。

第11図（ｅ）に示すように、第１のPolySi508aを形成
後、0.1〜１μｍのSiO₂膜508b（又は窒化シリコン）を
形成し、引き続き第２のPolySi508cを形成する。

次に、上述の実施例と同様な方法で第１、第２のPoly
Si508a,508c及びSiO₂膜508bを研磨し、表面を平坦にす
る。そして、CMOSIC回路部509、ピエゾ抵抗層511等を形
成し、引き続き、第11図（ｇ），（ｈ）に示すように圧
力導入孔514、ダイヤフラム515を形成する。

本実施例ではダイヤフラム515の中央部にSiO₂膜508b
及び第２のPolySi508cによる厚肉部520が形成されるの
で、圧力センサ出力特性（例えば圧力−出力直線性の改
善等）の安定化に寄与することができる。また、別の例
としては、圧力センサとしてのみでなく、この厚肉部を
加速度、振動センサの質量部として利用でき、複合セン
サとして用いることも可能である。

次に、本発明の第７実施例を第12図を用いて説明す
る。本実施例は上記第５実施例に対して、溝部406にPol
ySi408を形成せずに、窒化シリコン膜410上にピエゾ抵
抗層411を形成した例である。尚、図中には第５実施例
の構成に相当する構成には同じ符号を付して、その説明
は省略する。

次に、本発明の第８実施例を第13図（ａ）〜（ｅ）を
用いて説明する。本実施例は本発明で言う「所定間隔」
を設定するのに簡単な工程で行うようにしたものであ
り、その要部のみを説明する。尚、他の構成、例えば本
発明で言う「凹部」に相当する圧力導入孔、ピエゾ抵抗
層、半導体素子、ダイヤフラム等は上記第１〜第７実施
例を用いて説明した構成と同様のものでよい。

まず、第13図（ａ）に示すように、シリコン半導体基
板600とシリコン半導体基板602とを膜厚0.5〜２μｍのS
iO₂膜601を介して接合し、このシリコン半導体基板602
内に半導体素子（図示せず）を形成する。次に、プラズ
マ窒化膜603をマスクとして所定領域に形成した後、KOH
によってエッチングを行う（第13図（ｂ））。

この時、シリコン半導体基板602はKOHによってすみや
かにエッチングが進行するが、SiO₂膜601までエッチン
グが達すると、SiO₂はシリコンに比べてKOHに対し、非
常にエッチング速度が低いため、シリコンの横方向のエ
ッチングが進むと、第13図（ｃ），（ｄ）に示すように
SiO₂膜601の周辺部にテーパ601aが形成され、更にエッ
チングが進みシリコン半導体基板600に達すると、その
テーパ601aが新たなマスクとなり、第13図（ｅ）に示す
ようにシリコン半導体基板600がエッチングされるよう
になる。

本発明者達が実験した結果、シリコン半導体基板600,
602として（100）面のシリコンウェハを用い、SiO₂膜60
1の膜厚が7000ÅでエッチングはKOH水溶液33wt％を用
い、温度82℃で第13図（ｂ）の状態から105分間エッチ
ングした場合、SiO₂のエッチング速度は70Å/min、シリ
コン（111）面のエッチング速度は170Å/minであり、第
13図（ｅ）中、所定間隔Ｖは約５μｍに設定された。
尚、本実施例で用いるエッチング液は他のエッチング液
でも良く、シリコンのエッチング速度よりSiO₂のエッチ
ング速報が小さければ、例えば弗酸、硝酸、酢酸の混酸
等の等方性エッチング液でもよい。

本実施例によると、シリコン半導体基板600,602およ
びSiO₂膜601のエッチングが同時に行えると共に、所定
間隔Ｖの大きさをSiO₂膜601の膜厚あるいはシリコンとS
iO₂のエッチング選択比を変えることによって、自由に
制御することができる。又、第13図（ｅ）の工程の後に
は、破線Ｗに沿って切断することになるが、その際にSi
O₂膜601はダメージを受けないので、膜中にひびが入ら
ない等の効果がある。

次に、本発明が言う「所定間隔」をいかに設定すべき
かを第14図を用いて説明する。

第14図（ａ）に示すように、絶縁物層の所定間隔Ｊを
変えてサンプルを作製し、絶縁破壊電圧を測定した。測
定は、カーブトレーサ（テクトロニクス社製 577型）
にて電圧を印加し、100μＡの電流が急激に流れる点を
絶縁破壊電圧として評価した。この時、SiO₂膜上では火
花放電が観察された。第４図（ｂ）は、所定間隔Ｊに対
して絶縁破壊電圧をプロットしたものであり、Ｊ＝０μ
ｍではほとんどショートであるが、SiO₂膜701の厚さ0.7
μｍに対して約２μｍ以上とったものでは平均280Vあ
り、シリコン基体702からの電気的影響をほとんど受け
ず絶縁体分離されている事がわかる。また、第14図にお
いて、シリコン層703の側面部704は空気中に露出してい
る状態での測定であるが、側面部704をSiO₂等の絶縁体
で覆うことにより、絶縁破壊耐圧はさらに向上し、かつ
バラツキが小さくなり好ましい方向であった。

〔発明の効果〕

本発明は上記のように構成されているので、半導体圧
力センサ支持部と半導体基板との電気的絶縁を確実に行
うことができ、検出精度が高い半導体圧力センサを提供
できるという効果がある。

【図面の簡単な説明】

第１図（ａ）乃至（ｈ）は本発明の第１実施例の製造工
程を示す断面図、第１図（ｉ）は上記第１実施例の変形
例を示す断面図、第２図（ａ）乃至（ｈ）は本発明の第
２実施例の製造工程を示す断面図、第３図は本発明の第
３実施例を示す断面図、第４図は上記第２実施例の変形
例を示す断面図、第５図は半導体圧力センサを具体的に
装置に設置した例を示す断面図、第６図（ａ）乃至第６
図（ｇ）は本発明の第４実施例を示す断面図、第７図は
上記第４実施例の第１変形例の要部を示す断面図、第８
図は上記第１変形例をウェハとして見た平面図、第９図
は上記第４実施例の第２変形例の要部を示す断面図、第
10図（ａ）乃至（ｋ）は本発明の第５実施例を示す断面
図、第11図（ａ）乃至（ｈ）は本発明の第６実施例を示
す断面図、第12図は本発明の第７実施例を示す断面図、
第13図（ａ）乃至（ｅ）は本発明の第８実施例を示す断
面図、第14図（ａ），（ｂ）は測定構造と、所定間隔と
絶縁破壊電圧を示す図である。 1,11,50……Ｎ型シリコン半導体基板,7……Ｐ型エピタ
キシャル層,17,25,52……絶縁物層,21,64……ピエゾ抵
抗層,29,80……Al配線,72……穴部,84……凹部,86……
凸部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊奈治愛知県刈谷市昭和町１丁目１番地日本電装株式会社内 (56)参考文献特開昭61−239675（ＪＰ，Ａ) 特開昭63−23372（ＪＰ，Ａ) 実開昭56−174865（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/84 G01L 9/04 101

Claims

(57)【特許請求の範囲】

【請求項１】半導体素子が形成された第１の単結晶半導
体領域、第２の単結晶半導体領域、及びこれら第１、第
２の単結晶半導体領域間に埋設された第１の絶縁物層と
を有する単結晶半導体基板と、該単結晶半導体基板の前記第２の単結晶半導体領域の主
表面より該第２の単結晶半導体領域側に形成された凹部
と、該凹部に対応する前記第１の単結晶半導体領域側に形成
された歪検知部とを有する半導体圧力センサにおいて、前記第１及び第２の単結晶半導体領域のうち一方の外周
面部と、前記第１の絶縁物層の外周面部との間に所定間
隔を設定することにより、前記第１及び第２の単結晶半
導体領域のうち一方の外周面部から前記第１及び第２の
単結晶半導体領域のうち他方の外周面部への距離を、前
記第１の絶縁物層の外周面部における膜厚より大きくす
ると共に、前記第１の単結晶半導体領域の外周側面を第
２の絶縁物層で被覆したことを特徴とする半導体圧力セ
ンサ。
【請求項２】前記第１の単結晶半導体領域に形成された
半導体素子は、前記歪検知部を構成するピエゾ抵抗層で
ある請求項１に記載の半導体圧力センサ。
【請求項３】前記所定間隔は、前記絶縁物層の外周面部
をテーパ状に形成することにより設定されたものである
請求項１又は２に記載の半導体圧力センサ。
【請求項４】第１及び第２の半導体基板を、少なくとも
そのどちらかの基板表面上に形成された絶縁物層を介し
て接合する工程と、前記第１の半導体基板を、その主表面側よりエッチング
してその厚さを薄くする工程と、前記第１の半導体基板内に半導体素子を形成する工程
と、前記第２の半導体基板の主表面より該第２の半導体基板
側に凹部を形成する工程と、前記凹部に対応する前記第１の半導体基板側に歪検知部
を形成する工程と、最終構造において前記第１及び第２の半導体基板のうち
一方の外周面部と前記絶縁物層の外周面部との間に所定
間隔を設定するように、前記第１及び第２の半導体基板
のうち一方の外周面部をエッチングする工程とを備えることを特徴とする半導体圧力センサの製造方
法。
【請求項５】前記半導体素子を形成する工程は、前記第
１の半導体基板内に前記歪検知部を構成するピエゾ抵抗
層を形成する工程である請求項４に記載の半導体圧力セ
ンサの製造方法。
【請求項６】前記外周面部をエッチングする工程は、前
記第１及び第２の半導体基板のうち一方の基板に対して
よりも前記絶縁物層に対しての方がエッチング速度が遅
いエッチング液を用いて、前記第１及び第２の半導体基
板のうち一方の基板と前記絶縁物層とを同時にエッチン
グする工程である請求項４又は５に記載の半導体圧力セ
ンサの製造方法。