JP2716778B2 - サイリスタ装置の制御回路 - Google Patents
サイリスタ装置の制御回路Info
- Publication number
- JP2716778B2 JP2716778B2 JP1034910A JP3491089A JP2716778B2 JP 2716778 B2 JP2716778 B2 JP 2716778B2 JP 1034910 A JP1034910 A JP 1034910A JP 3491089 A JP3491089 A JP 3491089A JP 2716778 B2 JP2716778 B2 JP 2716778B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- control device
- thyristor
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はサイリスタ装置の制御装置に関するもので、
特にその信頼性を考慮した位相制御装置に関するもので
ある。
特にその信頼性を考慮した位相制御装置に関するもので
ある。
（従来の技術） サイリスタ整流器は交流電源を制御整流して直流負荷
への供給電力を制御する目的で広い産業分野で応用され
ている。
への供給電力を制御する目的で広い産業分野で応用され
ている。
サイリスタ整流器の出力電力を制御するためには、交
流電源電圧の位相角と同期したサイリスタ点弧パルスを
発生する位相制御装置が用いられるが、高い信頼性が求
められる場合は位相制御装置の２重化が行なわれてい
る。これは、２個の位相制御装置のうち一方を常用系、
他方を待機系とし、通常時は常用系を使用し、常用系が
故障した場合は待機系に切り替えるものである。
流電源電圧の位相角と同期したサイリスタ点弧パルスを
発生する位相制御装置が用いられるが、高い信頼性が求
められる場合は位相制御装置の２重化が行なわれてい
る。これは、２個の位相制御装置のうち一方を常用系、
他方を待機系とし、通常時は常用系を使用し、常用系が
故障した場合は待機系に切り替えるものである。
第６図に従来用いられていた２重化した位相制御装置
の構成図を示す。サイリスタ整流器１は三相交流電源２
を制御整流して負荷３へ直流電力を供給するものであ
り、６個のサイリスタ素子1u,1v,1w,1x,1y,1zにより三
相均一ブリッジ結線されている。制御装置４は負荷３へ
供給する直流電力を制御する目的で設けられ、位相制御
装置5a,5bに対して位相制御指令θｓを与える。位相制
御装置5aは位相検出部6a、比較部7a、パルス幅限定部8a
から成る。位相検出部6aは三相交流電源２の電圧位相を
検出して、サイリスタ素子1u,1v,1w,1x,1y,1zに対応し
た、すなわち60゜づつ位相差のある位相角信号θua,θ
va,θwa,θxa,θya,θzaを出力し、比較部7aは位相角信
号θuaと位相制御指令θｓを比較して、位相角信号θua
が上回った時に有効なパルス出力条件Fuaを出力し、位
相角信号θva,θwa,θxa,θya,θzaに対しても同様に位
相制御指令θｓと比較して、パルス出力条件Fva,Fwa,F
xa,Fya,Fzaを出力する。
の構成図を示す。サイリスタ整流器１は三相交流電源２
を制御整流して負荷３へ直流電力を供給するものであ
り、６個のサイリスタ素子1u,1v,1w,1x,1y,1zにより三
相均一ブリッジ結線されている。制御装置４は負荷３へ
供給する直流電力を制御する目的で設けられ、位相制御
装置5a,5bに対して位相制御指令θｓを与える。位相制
御装置5aは位相検出部6a、比較部7a、パルス幅限定部8a
から成る。位相検出部6aは三相交流電源２の電圧位相を
検出して、サイリスタ素子1u,1v,1w,1x,1y,1zに対応し
た、すなわち60゜づつ位相差のある位相角信号θua,θ
va,θwa,θxa,θya,θzaを出力し、比較部7aは位相角信
号θuaと位相制御指令θｓを比較して、位相角信号θua
が上回った時に有効なパルス出力条件Fuaを出力し、位
相角信号θva,θwa,θxa,θya,θzaに対しても同様に位
相制御指令θｓと比較して、パルス出力条件Fva,Fwa,F
xa,Fya,Fzaを出力する。
パルス幅限定部8aはパルス出力条件Fuaが無効から有
効に変化した時に、所定の幅のパルスPuaを出力し、パ
ルス出力条件Fva,Fwa,Fxa,Fya,Fzaに対しても同様にパ
ルスPva,Pwa,Pxa,Pya,Pzaを出力する。位相制御装置5b
は位相制御装置5aと同一の構成で、同一の作用を行なう
ものである。
効に変化した時に、所定の幅のパルスPuaを出力し、パ
ルス出力条件Fva,Fwa,Fxa,Fya,Fzaに対しても同様にパ
ルスPva,Pwa,Pxa,Pya,Pzaを出力する。位相制御装置5b
は位相制御装置5aと同一の構成で、同一の作用を行なう
ものである。
故障検出器９は位相制御装置5aの出力であるパルスP
ua,Pva,Pwa,Pxa,Pya,Pzaのうちいずれかひとつ以上が停
止したことを検出した場合、切替接点10を切替える。切
替接点10は、通常は位相制御装置5aの出力をサイリスタ
整流器１へ伝達し、故障検出器９が異常を検出した場合
は位相制御装置5bの出力をサイリスタ整流器１へ伝達す
るように構成されている。
ua,Pva,Pwa,Pxa,Pya,Pzaのうちいずれかひとつ以上が停
止したことを検出した場合、切替接点10を切替える。切
替接点10は、通常は位相制御装置5aの出力をサイリスタ
整流器１へ伝達し、故障検出器９が異常を検出した場合
は位相制御装置5bの出力をサイリスタ整流器１へ伝達す
るように構成されている。
第７図は位相制御装置5aの動作を説明するための波形
図であり、説明を明瞭にするためにサイリスタ素子1uに
関する信号についてのみ表わしてある。同図に示した交
流電源電圧Eu、サイリスタ素子1uが通電した際に負荷３
に印加される線間電圧波形であり、位相検出部6aから出
力される位相角信号θuaはEuの１周期の位相角０゜〜36
0゜と比例した値を示す。
図であり、説明を明瞭にするためにサイリスタ素子1uに
関する信号についてのみ表わしてある。同図に示した交
流電源電圧Eu、サイリスタ素子1uが通電した際に負荷３
に印加される線間電圧波形であり、位相検出部6aから出
力される位相角信号θuaはEuの１周期の位相角０゜〜36
0゜と比例した値を示す。
比較部7aは位相制御指令θｓと位相角信号θuaとを比
較してθｓ＜θuaの時に有効となるパルス出力条件Fua
を出力するため、同図に示すように位相制御指令θｓの
変化に応じてパルス出力条件Fuaの有効期間を変化させ
る作用を行なう。
較してθｓ＜θuaの時に有効となるパルス出力条件Fua
を出力するため、同図に示すように位相制御指令θｓの
変化に応じてパルス出力条件Fuaの有効期間を変化させ
る作用を行なう。
パルス幅限定部8aはパルス出力条件Fuaが有効となっ
た時、すなわち位相角信号θuaと位相制御指令θｓが一
致した時にサイリスタ素子1uが点弧するために必要充分
な幅のパルスPuaを出力する。
た時、すなわち位相角信号θuaと位相制御指令θｓが一
致した時にサイリスタ素子1uが点弧するために必要充分
な幅のパルスPuaを出力する。
（発明が解決しようとする課題） 以上説明した従来の位相制御装置では、常用系である
位相制御装置5aの故障によりパルスPua,Pva,Pwa,Pxa,P
ya,Pzaのうちいずれかひとつ以上が停止した場合に、故
障検出器９が動作して切替接点10の切替を完了するまで
には時間遅れが存在するため、その間サイリスタ整流器
１の制御が不能となるため、負荷３へ供給される直流電
力に動揺が生ずるという欠点がある。また、故障検出器
９は、パルスPua,Pva,Pwa,Pxa,Pya,Pzaの停止について
は検出できるが、例えば位相検出部6aの故障により位相
角信号θua,θva,θwa,θxa,θya,θzaが異常値を示し
た場合や、比較部7aの故障によりパルス出力条件Fua,F
va,Fwa,Fxa,Fya,Fzaが異常値を示した場合に起こるパル
スPua,Pva,Pwa,Pxa,Pya,Pzaの誤位相に対しては検出す
ることは不可能であり、この際にサイリスタ整流器１の
制御異常を防ぐことができないという欠点があった。
位相制御装置5aの故障によりパルスPua,Pva,Pwa,Pxa,P
ya,Pzaのうちいずれかひとつ以上が停止した場合に、故
障検出器９が動作して切替接点10の切替を完了するまで
には時間遅れが存在するため、その間サイリスタ整流器
１の制御が不能となるため、負荷３へ供給される直流電
力に動揺が生ずるという欠点がある。また、故障検出器
９は、パルスPua,Pva,Pwa,Pxa,Pya,Pzaの停止について
は検出できるが、例えば位相検出部6aの故障により位相
角信号θua,θva,θwa,θxa,θya,θzaが異常値を示し
た場合や、比較部7aの故障によりパルス出力条件Fua,F
va,Fwa,Fxa,Fya,Fzaが異常値を示した場合に起こるパル
スPua,Pva,Pwa,Pxa,Pya,Pzaの誤位相に対しては検出す
ることは不可能であり、この際にサイリスタ整流器１の
制御異常を防ぐことができないという欠点があった。
本発明は、上記従来の欠点を除去するためになされた
ものであり、位相制御装置が故障してもサイリスタ整流
装置に対して継続して正常なパルス出力が可能な信頼性
の高い位相制御装置を提供することを目的とする。
ものであり、位相制御装置が故障してもサイリスタ整流
装置に対して継続して正常なパルス出力が可能な信頼性
の高い位相制御装置を提供することを目的とする。
（課題を解決するための手段） 上記発明の目的を達成するために、本発明はＮ台（但
し、Ｎは３以上の整数）の位相制御装置を設け、各位相
制御装置の比較部とパルス幅限定部の間にＮ個の比較部
のパルス出力の出力条件の多数決結果に基づいて出力信
号を生じる多数決回路も多重化しＮ個設け、そしてＮ個
の多数決回路の各出力信号を契機にパルス信号を出力す
る多重化したＮ個のパルス幅限定部のパルス信号を結合
しサイリスタ装置の各サイリスタ素子に点弧パルスとし
て出力するようにし、各サイリスタ素子に点弧パルスを
与えるところまで多重化する。
し、Ｎは３以上の整数）の位相制御装置を設け、各位相
制御装置の比較部とパルス幅限定部の間にＮ個の比較部
のパルス出力の出力条件の多数決結果に基づいて出力信
号を生じる多数決回路も多重化しＮ個設け、そしてＮ個
の多数決回路の各出力信号を契機にパルス信号を出力す
る多重化したＮ個のパルス幅限定部のパルス信号を結合
しサイリスタ装置の各サイリスタ素子に点弧パルスとし
て出力するようにし、各サイリスタ素子に点弧パルスを
与えるところまで多重化する。
（作用） これにより、Ｎ台の位相制御装置の内、その半数以下
が故障しても、サイリスタ整流器に対して正常な位相の
パルスを継続して出力することができる。
が故障しても、サイリスタ整流器に対して正常な位相の
パルスを継続して出力することができる。
（実施例） 以下、本発明の実施例を添付図を用いて説明する。第
１図は本発明の一実施例を示し、同図において第６図と
同一の構成、作用の部分には、同一符号を付してその説
明を省略する。また、説明の簡便化のため、第１図にお
いては第６図で示した位相各信号θua,θva,θwa,θxa,
θya,θzaをひとつにまとめてθａと表わし、パルス出
力条件Fua,Fva,Fwa,Fxa,Fya,FzaをひとつにまとめてFa
と表わし、パルスPua,Pva,Pwa,Pxa,Pya,Pzaをひとつに
まとめてPaと表わす。
１図は本発明の一実施例を示し、同図において第６図と
同一の構成、作用の部分には、同一符号を付してその説
明を省略する。また、説明の簡便化のため、第１図にお
いては第６図で示した位相各信号θua,θva,θwa,θxa,
θya,θzaをひとつにまとめてθａと表わし、パルス出
力条件Fua,Fva,Fwa,Fxa,Fya,FzaをひとつにまとめてFa
と表わし、パルスPua,Pva,Pwa,Pxa,Pya,Pzaをひとつに
まとめてPaと表わす。
同図において、第６図の従来例と異なる点は、位相制
御装置11a,11b,11cの比較部7a,7b,7cとパルス幅限定部8
a,8b,8cとの間に各々多数決回路12a,12b,12cを設けると
共に、位相制御装置11a,11b,11cを３重化し、故障検出
器９と切替接点10を取り除き、パルスPa,Pb,Pcをワイヤ
ードオアで結合してサイリスタ整流器１にパルスを与え
た点である。多数決回路12a,12b,12cは各々３つのパル
ス出力条件Fa,Fb,Fcの多数決結果Ga,Gb,Gcをパルス幅限
定部8a,8b,8cに対して出力する。
御装置11a,11b,11cの比較部7a,7b,7cとパルス幅限定部8
a,8b,8cとの間に各々多数決回路12a,12b,12cを設けると
共に、位相制御装置11a,11b,11cを３重化し、故障検出
器９と切替接点10を取り除き、パルスPa,Pb,Pcをワイヤ
ードオアで結合してサイリスタ整流器１にパルスを与え
た点である。多数決回路12a,12b,12cは各々３つのパル
ス出力条件Fa,Fb,Fcの多数決結果Ga,Gb,Gcをパルス幅限
定部8a,8b,8cに対して出力する。
第２図は多数決回路12a,12b,12cの詳細図であり、３
個の論理積14a,14b,14cと論理和15とから成る多数決論
理回路13u,13v,13w,13x,13y,13zにて構成されている。
個の論理積14a,14b,14cと論理和15とから成る多数決論
理回路13u,13v,13w,13x,13y,13zにて構成されている。
多数決論理回路13uは比較部7a,7b,7cが出力するパル
ス出力条件Fua,Fub,Fucのうちいずれか２個以上が有効
となると、論理積14a,14b,14cのいずれか１個以上が成
立するので論理和15が成立し、多数決結果Guaが有効と
なる。
ス出力条件Fua,Fub,Fucのうちいずれか２個以上が有効
となると、論理積14a,14b,14cのいずれか１個以上が成
立するので論理和15が成立し、多数決結果Guaが有効と
なる。
第３図は位相制御装置11aの動作を説明するための波
形図であり、説明を明瞭にするために、サイリスタ素子
1uに関する信号についてのみ表わしてある。また第７図
と同一部分同一符号を付してその説明を省略する。
形図であり、説明を明瞭にするために、サイリスタ素子
1uに関する信号についてのみ表わしてある。また第７図
と同一部分同一符号を付してその説明を省略する。
同図においてパルス出力条件Fua,Fub,Fucが正常な値
を示している期間をt1、位相検出部6aか比較部7aが故障
し、パルス出力条件Fuaが異常に有効値を示している期
間をt2、同様にパルス出力条件Fuaが異常に無効値を示
している期間をt3に示した。多数決結果Guaは異常値を
示すパルス出力条件Fuaに影響されることなく、正常値
を示すパルス出力条件Fub,Fucと同様の波形を示し、正
常な位相のパルスPuaを出力することができる。
を示している期間をt1、位相検出部6aか比較部7aが故障
し、パルス出力条件Fuaが異常に有効値を示している期
間をt2、同様にパルス出力条件Fuaが異常に無効値を示
している期間をt3に示した。多数決結果Guaは異常値を
示すパルス出力条件Fuaに影響されることなく、正常値
を示すパルス出力条件Fub,Fucと同様の波形を示し、正
常な位相のパルスPuaを出力することができる。
以上の説明により、３個のパルス出力条件Fa,Fb,Fcの
内のいずれかひとつが異常値を示した場合でも多数決結
果Ga,Gb,Gcは常に正常値を保つことが解る。また、多数
決回路12a,12b,12cは各々が同じパルス出力条件Fa,Fb,F
cを入力として動作しているため、位相制御装置11a,11
b,11cは、正常で同一位相のパルスPa,Pb,Pcをサイリス
タ整流装置１へ出力することができる。
内のいずれかひとつが異常値を示した場合でも多数決結
果Ga,Gb,Gcは常に正常値を保つことが解る。また、多数
決回路12a,12b,12cは各々が同じパルス出力条件Fa,Fb,F
cを入力として動作しているため、位相制御装置11a,11
b,11cは、正常で同一位相のパルスPa,Pb,Pcをサイリス
タ整流装置１へ出力することができる。
以上説明した実施例によれば、位相制御装置の３重化
を行なうと共に、３個のパルス出力条件の多数決に基づ
いてパルスを出力することにより、１台の位相制御装置
が異常なパルス出力条件を示しても、サイリスタ整流装
置に対して正常な位相パルスを継続して出力することが
できる。
を行なうと共に、３個のパルス出力条件の多数決に基づ
いてパルスを出力することにより、１台の位相制御装置
が異常なパルス出力条件を示しても、サイリスタ整流装
置に対して正常な位相パルスを継続して出力することが
できる。
第４図は本発明の他の実施例を示し、同図において、
第１図と同一の構成、作用の部分には同一符号を付して
その説明を省略する。同図において第１図と相違する点
は、位相制御装置11a,11b,11cと共に、制御装置4a,4b,4
cも３重化している点である。このように構成すること
によって制御装置4a,4b,4cのうちの１台が故障して位相
制御指令θsa,θsb,θscのいずれかひとつが異常値を示
しても、位相制御装置11a,11b,11cは、パルス出力条件F
a,Fb,Fcの多数決によりパルスPa,Pb,PEcを出力するた
め、サイリスタ整流器１には正常な位相のパルスを出力
することができる。
第１図と同一の構成、作用の部分には同一符号を付して
その説明を省略する。同図において第１図と相違する点
は、位相制御装置11a,11b,11cと共に、制御装置4a,4b,4
cも３重化している点である。このように構成すること
によって制御装置4a,4b,4cのうちの１台が故障して位相
制御指令θsa,θsb,θscのいずれかひとつが異常値を示
しても、位相制御装置11a,11b,11cは、パルス出力条件F
a,Fb,Fcの多数決によりパルスPa,Pb,PEcを出力するた
め、サイリスタ整流器１には正常な位相のパルスを出力
することができる。
第５図は本発明のさらに別の他の実施例を示し、第１
図と同一の構成、作用の部分には同一符号を付してその
説明を省略する。
図と同一の構成、作用の部分には同一符号を付してその
説明を省略する。
同図において、第１図と相違する点は、パルスPa,Pb,
Pcをワイヤードオアするのではなく、多数決回路12a,12
b,12cと同一作用の多数決回路16により、パルスPa,Pb,P
cの多数決結果Ｐをサイリスタ整流器１に供給するよう
にした点である。
Pcをワイヤードオアするのではなく、多数決回路12a,12
b,12cと同一作用の多数決回路16により、パルスPa,Pb,P
cの多数決結果Ｐをサイリスタ整流器１に供給するよう
にした点である。
このように構成することによって多数決回路12a,12b,
12cとパルス幅限定部8a,8b,8cのうちのいずれかひとつ
が故障して、パルスPa,Pb,Pcのいずれかひとつが異常値
を示しても、サイリスタ整流器１に対して正常な位相の
パルスＰを継続して出力することができる。
12cとパルス幅限定部8a,8b,8cのうちのいずれかひとつ
が故障して、パルスPa,Pb,Pcのいずれかひとつが異常値
を示しても、サイリスタ整流器１に対して正常な位相の
パルスＰを継続して出力することができる。
なお、本発明は以上に説明した実施例、応用例に限定
されるものではない。
されるものではない。
例えば、多数決回路12a,12b,12cを位相制御装置11a,1
1b,11cに各々備えたが、１個の多数決回路により、その
多数決結果をパルス幅限定回路8a,8b,8cに供給するよう
にしても良い。
1b,11cに各々備えたが、１個の多数決回路により、その
多数決結果をパルス幅限定回路8a,8b,8cに供給するよう
にしても良い。
また、パルス幅限定部8a,8b,8cの後に、サイリスタ整
流器１のゲートパルス容量に応じたパルス増幅を設けた
り、位相制御装置11a,11b,11cの内部や出力に、故障検
出手段を追加することにより本発明の主旨が変更される
ものではない。
流器１のゲートパルス容量に応じたパルス増幅を設けた
り、位相制御装置11a,11b,11cの内部や出力に、故障検
出手段を追加することにより本発明の主旨が変更される
ものではない。
以上説明したように、本発明によれば、サイリスタ整
流器の電源電圧位相と、制御装置から与えられる位相制
御指令との比較により得られたパルス出力条件が有効と
なった時にサイリスタ整流器にパルスを出力する位相制
御装置を３台以上設け、各位相制御装置のパルス出力条
件の多数決結果に基づいてパルスを出力するようにした
ので、従来位相制御装置の単一故障により発生していた
サイリスタ整流器の負荷に対する供給電力の動揺や制御
異常を防止できる極めて信頼性の高い位相制御装置を得
ることができる。
流器の電源電圧位相と、制御装置から与えられる位相制
御指令との比較により得られたパルス出力条件が有効と
なった時にサイリスタ整流器にパルスを出力する位相制
御装置を３台以上設け、各位相制御装置のパルス出力条
件の多数決結果に基づいてパルスを出力するようにした
ので、従来位相制御装置の単一故障により発生していた
サイリスタ整流器の負荷に対する供給電力の動揺や制御
異常を防止できる極めて信頼性の高い位相制御装置を得
ることができる。
第１図は本発明の一実施例を示す構成図、第２図は多数
決回路の構成図、第３図は位相制御装置の動作を説明す
る波形図、第４図は本発明の他の実施例を示す構成図、
第５図は本発明の応用例を示す構成図、第６図は従来の
位相制御装置を示す構成図、第７図は従来の位相制御装
置の動作を説明する波形図である。 １……サイリスタ整流器 11a,11b,11c……位相制御装置 12a,12b,12c……多数決回路
決回路の構成図、第３図は位相制御装置の動作を説明す
る波形図、第４図は本発明の他の実施例を示す構成図、
第５図は本発明の応用例を示す構成図、第６図は従来の
位相制御装置を示す構成図、第７図は従来の位相制御装
置の動作を説明する波形図である。 １……サイリスタ整流器 11a,11b,11c……位相制御装置 12a,12b,12c……多数決回路
Claims (1)
- 【請求項１】交流電源を直流へと制御整流するサイリス
タ装置の各サイリスタ素子に点弧パルスを出力する位相
制御装置を有するサイリスタ装置の制御装置において、 前記位相制御装置は、前記交流電源の位相を検出する多
重化したＮ個（但し、Ｎは３以上の整数）の位相検出部
と、前記各位相検出部が検出する交流電源の位相と同期
し所定の位相制御指令に応じた位相のパルスを出力する
多重化したＮ個の比較部と、前記Ｎ個の比較部のパルス
出力の出力条件の多数決結果に基づいて出力信号を生じ
る多重化したＮ個の多数決回路と、前記各多数決回路の
出力信号を契機に所定の幅を持つパルス信号を出力する
多重化したＮ個のパルス幅限定部と、前記Ｎ個のパルス
幅限定部のパルス信号を結合しサイリスタ装置の前記各
サイリスタ素子に点弧パルスとして出力するパルス結合
部とを具備することを特徴とするサイリスタ装置の制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034910A JP2716778B2 (ja) | 1989-02-16 | 1989-02-16 | サイリスタ装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034910A JP2716778B2 (ja) | 1989-02-16 | 1989-02-16 | サイリスタ装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02219466A JPH02219466A (ja) | 1990-09-03 |
| JP2716778B2 true JP2716778B2 (ja) | 1998-02-18 |
Family
ID=12427359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034910A Expired - Lifetime JP2716778B2 (ja) | 1989-02-16 | 1989-02-16 | サイリスタ装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716778B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3017765B2 (ja) * | 1990-03-16 | 2000-03-13 | 株式会社東芝 | 同期機の励磁制御装置 |
| JP2885322B2 (ja) * | 1990-03-27 | 1999-04-19 | 日本ビクター株式会社 | フィールド間予測符号化装置及び復号化装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979158A (ja) * | 1972-12-01 | 1974-07-31 | ||
| JPS5911782A (ja) * | 1982-07-12 | 1984-01-21 | Kansai Electric Power Co Inc:The | 交直変換器の制御装置 |
-
1989
- 1989-02-16 JP JP1034910A patent/JP2716778B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02219466A (ja) | 1990-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855722A (en) | Alternating current power loss detector | |
| JP2716778B2 (ja) | サイリスタ装置の制御回路 | |
| US11834193B2 (en) | Dual pole switch detection circuit | |
| US5200691A (en) | Control system for excitation of synchronous machine | |
| JP7035758B2 (ja) | 電源システム | |
| JPH06261536A (ja) | スイッチングレギュレータの並列冗長運転方式 | |
| JPH05344738A (ja) | 並列冗長インバータ | |
| JPH02254968A (ja) | 電圧検出方式 | |
| JP2656353B2 (ja) | 無停電電源装置 | |
| JPH0564548B2 (ja) | ||
| JPH0343837Y2 (ja) | ||
| JPH01315300A (ja) | 励磁制御装置 | |
| JPS59127579A (ja) | 並列冗長方式の電源装置 | |
| JPS61109430A (ja) | インバ−タ装置の故障検出装置 | |
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| JP3245728B2 (ja) | 電力変換装置 | |
| JPH0530683A (ja) | 無停電電源装置の電源切替え方法 | |
| JPS59139872A (ja) | 電力変換装置のゲ−ト信号発生装置 | |
| JP2604752Y2 (ja) | 同期機の励磁制御装置 | |
| JPH11178343A (ja) | 電源装置及び電源装置における出力電圧安定化方法 | |
| JPH02285405A (ja) | 同期信号のタイミング異常を検出する同期制御数値制御装置 | |
| JPH03244001A (ja) | ３重化制御装置 | |
| JPS58151824A (ja) | 交直変換器用制御装置の監視装置 | |
| KR20000045990A (ko) | 보조전원장치의 정지형 인버터 제어장치 및 이의 제어방법 | |
| JPH03222626A (ja) | 電力変換器制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |