[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018163928A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018163928A
JP2018163928A JP2017059095A JP2017059095A JP2018163928A JP 2018163928 A JP2018163928 A JP 2018163928A JP 2017059095 A JP2017059095 A JP 2017059095A JP 2017059095 A JP2017059095 A JP 2017059095A JP 2018163928 A JP2018163928 A JP 2018163928A
Authority
JP
Japan
Prior art keywords
ohmic electrode
insulating film
film
semiconductor layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017059095A
Other languages
English (en)
Inventor
弘之 市川
Hiroyuki Ichikawa
弘之 市川
西　眞弘
Masahiro Nishi
眞弘 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Device Innovations Inc
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc, Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2017059095A priority Critical patent/JP2018163928A/ja
Priority to US15/928,901 priority patent/US20180277434A1/en
Priority to CN201810245726.XA priority patent/CN108630534A/zh
Publication of JP2018163928A publication Critical patent/JP2018163928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減すること。【解決手段】窒化物半導体層１８上にオーミック電極２０を形成する工程と、前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口２３を有する第１絶縁膜２２を形成する工程と、前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、を含む半導体装置の製造方法。【選択図】図１１

Description

本発明は、半導体装置の製造方法に関し、例えば窒化物半導体層を有する半導体装置の製造方法に関する。
窒化物半導体層にオーミック電極を形成する場合、窒化物半導体層にオーミック電極を形成した後に、窒化物半導体層とオーミック電極とをオーミック接触させるための熱処理を行うことが知られている（例えば特許文献１、２）。
特開２０１０−１７１１３３号公報 特開２００６−３５１７６２号公報
オーミック電極を絶縁膜で覆わない状態でオーミック接触のための熱処理を行うと、オーミック電極の表面および端部が荒れてしまう。オーミック電極を覆うように絶縁膜を形成した状態で熱処理すると、オーミック電極と窒化物半導体層とのオーミック接触抵抗が増大する。
本半導体装置の製造方法は、オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減することを目的とする。
本発明の一実施形態は、窒化物半導体層上にオーミック電極を形成する工程と、前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、を含む半導体装置の製造方法である。
本半導体装置の製造方法によれば、オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減することができる。
図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。 図２（ａ）、図２（ｂ）および図２（ｃ）は、実験１における熱処理前の断面図、平面図および金属顕微鏡画像である。 図３（ａ）、図３（ｂ）および図３（ｃ）は、実験１における熱処理後の断面図、平面図および金属顕微鏡画像である。 図４（ａ）から図４（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。 図５（ａ）から図５（ｄ）は、実験２におけるサンプルの作製方法を示す断面図である。 図６（ａ）および図６（ｂ）は、実験２における屈折率が１．９および２．０のサンプルのＳＥＭ画像である 図７は、実験１における絶縁膜の屈折率と共晶の有無を示す図である。 図８（ａ）から図８（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図９（ａ）から図９（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図１０（ａ）から図１０（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。 図１１（ａ）から図１1（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。 図１２（ａ）から図１２（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。 図１３（ａ）および図１３（ｂ）は、比較例１および実施例２のＳＥＭ画像である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
（１）本願発明の一実施例は、窒化物半導体層上にオーミック電極を形成する工程と、前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、を含む半導体装置の製造方法である。
これにより、熱処理のときに、第１絶縁膜がオーミック電極の側面を覆っているため、オーミック電極の端部の荒れを抑制できる。オーミック電極の上面の第１絶縁膜に開口が設けられているため、オーミック電極と窒化物半導体層との接触抵抗を低減できる。
（２）前記熱処理する工程は、５００℃以上で熱処理する工程を含むことが好ましい。これにより、オーミック接触のため５００℃以上で熱処理してもオーミック電極の端部の荒れを抑制できる。
（３）前記オーミック電極はアルミニウムを含み、前記第１絶縁膜は屈折率が１．９以下の窒化シリコン膜であることが好ましい。これにより、窒化シリコン膜とオーミック電極との反応を抑制できる。
（４）前記第１絶縁膜を形成する工程は、前記第１絶縁膜を前記窒化物半導体層の表面に接触するように形成する工程を含むことが好ましい。これにより、熱処理により窒化物半導体層からの窒素抜け等を抑制できる。
（５）前記窒化物半導体層上に第２絶縁膜を形成する工程を含み、前記オーミック電極を形成する工程は、前記第２絶縁膜に形成された開口内にオーミック電極を形成する工程を含み、前記第１絶縁膜を形成する工程は、前記第２絶縁膜上に前記第１絶縁膜を形成する工程を含むことが好ましい。これにより、窒化物半導体層の酸化および／または汚染を抑制できる。
（６）前記オーミック電極はアルミニウムを含み、前記第２絶縁膜は屈折率が１．９以下の窒化シリコン膜であることが好ましい。これにより、窒化シリコン膜とオーミック電極との反応を抑制できる。
（７）前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含むことが好ましい。これにより、電子走行層および前記電子供給層を有する半導体装置において、オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減することができる。
［本願発明の実施形態の詳細］
本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
［比較例１］
図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）に示すように、高抵抗Ｓｉ基板１０上に窒化物半導体層１８として、バッファ層１１、チャネル層１２（電子走行層）、電子供給層１４およびキャップ層１６を積層する。チャネル層１２内の電子供給層１４側に２次元電子ガス１３が形成される。バッファ層１１、チャネル層１２、電子供給層１４およびキャップ層１６は、それぞれ例えばＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層およびＧａＮ層である。
図１（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。オーミック電極２０は、窒化物半導体層１８側から、チタン膜、アルミニウム膜、チタン膜（またはニッケル膜）および金膜の積層膜である。または、オーミック電極２０は、窒化物半導体層１８側から、タンタル膜、アルミニウム膜、タンタル膜および金膜の積層膜である。
図１（ｃ）に示すように、窒化物半導体層１８の表面が露出した状態で、熱処理する。これにより、オーミック電極２０と窒化物半導体層１８とがオーミック接触する。
最も窒化物半導体層１８側のチタン膜またはタンタル膜は、ＧａＮ表面の酸化層を還元し、ＧａＮ中の窒素と反応し欠陥を形成する。この欠陥を介したトンネル効果により、窒化物半導体層１８とオーミック電極２０との接触抵抗を低下させる。アルミニウム膜は、窒化物半導体層１８と電気的に接触する膜である。チタン膜、ニッケル膜またはタンタル膜は、アルミニウム膜と金膜とのバリア層である。金膜は下層の酸化を抑制する。また、金膜は上層との接触抵抗を低下させるための膜である。
図１（ｄ）に示すように、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２２を形成する。図１（ｅ）に示すように、絶縁膜２２に開口を設け開口内に窒化物半導体層１８に接触するゲート電極３０を形成する。
比較例１では、図１（ｃ）において、窒化物半導体層１８が露出した状態で熱処理を行う。このため、窒化物半導体層１８が劣化してしまう。例えば、熱処理温度は５００℃から９００℃である。このような高い温度の熱処理により、窒化物半導体層１８の表面から窒素が抜ける。これにより、窒化物半導体層１８の表面には、ダングリングボンド等に起因した界面準位が形成される。このような界面準位により、半導体装置を動作させたときに、電気的特性が劣化してしまう。
また、オーミック接触のための熱処理によりオーミック電極２０が荒れる。以下、オーミック電極２０の荒れについての実験１を説明する。
［実験１］
図２（ａ）、図２（ｂ）および図２（ｃ）は、実験１における熱処理前の断面図、平面図および金属顕微鏡画像である。図２（ｃ）の距離Ｌは７μｍである。図２（ａ）から図２（ｃ）を参照し、窒化物半導体層１８の構造は比較例１の構造である。オーミック電極２０は、基板１０側から膜厚が２０μｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜および膜厚が５０ｎｍの金膜である。オーミック電極２０の表面は平坦であり、オーミック電極２０の端部４４は直線状である。
図３（ａ）、図３（ｂ）および図３（ｃ）は、実験１における熱処理後の断面図、平面図および金属顕微鏡画像である。図３（ｃ）の距離Ｌは７μｍである。図３（ａ）から図３（ｃ）を参照し、オーミック電極２０をＲＴＡ（Rapid Thermal Anneal)法を用い８５０℃、３０秒の熱処理を行う。これにより、オーミック電極２０の上面に凹凸４０が形成される。オーミック電極２０の端部４４に荒れ４２が形成される。凹凸４０および荒れ４２は、オーミック電極２０内の反応（例えばアルミニウム膜と金膜との反応）および／またはオーミック電極２０と窒化物半導体層１８との反応によりオーミック電極２０の体積が膨張するためと考えられる。このように、オーミック電極２０の端部４４に荒れ４２が生じるとゲート電極３０とオーミック電極２０間の距離が不均一となり電界の不均一となる。これにより、トランジスタ特性の局所的なばらつきが生じてしまう。また、荒れ４２が大きいと、ゲート電極３０とオーミック電極２０とが短絡してしまう。
このように、比較例１では、窒化物半導体層１８の表面の劣化およびオーミック電極２０の端部に荒れ４２が生じる。
［比較例２］
図４（ａ）から図４（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。図４（ａ）に示すように、比較例１の図１（ｂ）の後、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２２を形成する。図４（ｂ）に示すように、オーミック接触のための熱処理を行う。図４（ｃ）に示すように、比較例１と同様にゲート電極３０を形成する。
比較例２では、図４（ｂ）に示すように、オーミック接触のための熱処理のときに、窒化物半導体層１８が露出しておらず、窒化物半導体層の劣化が抑制される。また、絶縁膜２２がオーミック電極２０を保護するためオーミック電極２０の荒れ４２が抑制される。しかし、絶縁膜２２が窒化シリコン膜の場合、オーミック電極２０中のアルミニウムと絶縁膜２２内のシリコンとが共晶反応する。絶縁膜２２が酸化アルミニウム（Ａｌ２Ｏ３）膜の場合、熱処理により酸化アルミニウム膜が結晶化してしまう。これにより、この後加工が困難となる。
オーミック電極２０中のアルミニウムと絶縁膜２２内のシリコンとが共晶反応についての実験２を説明する。
［実験２］
図５（ａ）から図５（ｄ）は、実験２におけるサンプルの作製方法を示す断面図である。図５（ａ）に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）法を用い窒化物半導体層１８上に膜厚が２０ｎｍの窒化シリコンからなる絶縁膜２２を形成する。絶縁膜２２内の窒素とシリコンとの組成比が異なるサンプルを作製した。窒化シリコンの組成比は屈折率で代用できる。図５（ｂ）に示すように、絶縁膜２２上に開口５１を有するフォトレジスト層５０を形成する。フォトレジスト層５０は２層であり、開口５１の上部は下部より開口幅が狭い。開口５１内の絶縁膜２２を弗素系ドライエッチング法を用い除去する。
図５（ｃ）に示すように、開口５１内の窒化物半導体層１８上にオーミック電極２０を蒸着法およびリフトオフ法を用い形成する。オーミック電極２０の膜厚および材料は実験１と同じである。オーミック電極２０の端部は絶縁膜２２に接している。図５（ｄ）に示すように、オーミック電極２０を熱処理する。熱処理方法および条件は実験１と同じである。
図６（ａ）および図６（ｂ）は、実験２における屈折率が１．９および２．０のサンプルのＳＥＭ（Scanning Electron Microscope）画像である。図６（ａ）に示すように、屈折率が１．９のサンプルでは、絶縁膜２２は全体に黒く共晶は観察されない。図２（ｂ）に示すように、屈折率が２．０のサンプルでは絶縁膜２２にアルミニウムとシリコンとの共晶（白い領域４６）が観察される。
図７は、実験１における絶縁膜の屈折率と共晶の有無を示す図である。共晶の有無は図６（ａ）および図６（ｂ）のような金属顕微鏡を用いた観察により判定した。図７に示すように、屈折率が１．８および１．９のサンプルでは共晶は観察されなかった。屈折率が２．０および２．４のサンプルでは共晶が観察された。
窒化シリコン膜の化学量論的な組成はＳｉとＮとが３：４の組成比（すなわちＳｉ３Ｎ４）である。このとき屈折率は１．８である。シリコンの組成が増えると、屈折率は大きくなる。屈折率が２．０以上の絶縁膜２２内には過剰なシリコンが存在する。このため、シリコンの未結合手が容易にアルミニウムと結合し、共晶を形成すると考えられる。屈折率が１．９以下の絶縁膜２２内にはシリコンの未結合手がほとんど存在しない。このため、アルミニウムと反応しないと考えられる。
実験２の結果を踏まえると、比較例２において、絶縁膜２２の窒化シリコン膜の組成を化学量論的な組成とすることが考えられる。そこで、比較例２の絶縁膜２２を屈折率が１．８の窒化シリコン膜とした。これにより、熱処理による窒化物半導体層１８の表面からの窒素抜け等およびオーミック電極２０の端部４４の荒れ４２を抑制できることに加え、アルミニウムとシリコンとの共晶を抑制できる。しかしながら、オーミック電極２０と窒化物半導体層１８との接触抵抗が比較例１より１桁高くなることがわかった。
これらの問題を解決する実施例について説明する。図８（ａ）から図９（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図８（ａ）に示すように、基板１０上に窒化物半導体層１８を成膜する。基板１０は、例えばＳｉＣ基板、サファイア基板またはＳｉ基板である。ＳｉＣ基板のように基板１０が透明な場合、基板１０の下面に金属膜を形成してもよい。窒化物半導体層１８は、バッファ層１１、チャネル層１２、電子供給層１４およびキャップ層１６を含む。窒化物半導体層１８は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い成膜する。
図８（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。オーミック電極２０は、例えば蒸着法およびリフトオフ法を用い形成する。オーミック電極２０は、ソース電極およびドレイン電極である。
オーミック電極２０はアルニウム膜を含み、例えば、膜厚が２０ｎｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜（またはニッケル膜）および膜厚が５０ｎｍの金膜の積層膜、または、膜厚が１０ｎｍのタンタル膜、膜厚が３００ｎｍのアルミニウム膜、膜厚が１０ｎｍのタンタル膜および金膜の積層膜である。
図８（ｃ）に示すように、窒化物半導体層１８上にオーミック電極２０を覆うように（例えば接するように）、絶縁膜２２を形成する。絶縁膜２２は、屈折率が１．９以下の窒化シリコン膜であり、例えばプラズマＣＶＤ法を用い形成する。絶縁膜２２は、プラズマＣＶＤ法以外の方法で形成してもよい。絶縁膜２２の膜厚は例えば４０ｎｍである。
図８（ｄ）に示すように、オーミック電極２０上の絶縁膜２２に開口２３を形成する。絶縁膜２２は、オーミック電極２０の側面を覆っていればオーミック電極２０の上面に乗り上げていなくてもよい。プロセスマージンを考慮して、絶縁膜２２はオーミック電極２０の上面に５μｍ程度乗り上げた構造が好ましい。開口２３の形成には弗素系ガスを用いたドライエッチング法または弗酸系エッチング液を用いたウェットエッチング法を用いることができる。
図９（ａ）に示すように、オーミック電極２０を例えば５００℃以上かつ９００℃以下の温度で熱処理する。オーミック電極２０が例示したチタン膜、アルミニウム膜、チタン膜および金膜の積層構造の場合、例えば熱処理温度を８５０°とし、熱処理時間を１分とする。オーミック接触のため、オーミック電極２０のうち窒化物半導体層１８に接する金属膜がチタン膜のとき、熱処理温度は７００℃から９００℃が好ましい。タンタル膜のとき、熱処理温度は５００℃から７００℃が好ましい。熱処理時間は例えば３０秒から１分である。
図９（ｂ）に示すように、熱処理により、オーミック電極２０の上面に凹凸４０が形成される。しかし、オーミック電極２０の端部の荒れは生じない。
図９（ｃ）に示すように、絶縁膜２２に開口を設け、開口内にゲート電極３０を形成する。ゲート電極３０は、例えば窒化物半導体層１８側からニッケル膜および金膜の積層膜であり、蒸着法およびリフトオフ法を用い形成する。その他の工程は、比較例１および２と同じであり説明を省略する。
実施例１によれば、図８（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。図８（ｃ）および図８（ｄ）のように、オーミック電極２０の側面を覆い、オーミック電極２０の上面に開口２３を有する絶縁膜２２（第１絶縁膜）を形成する。図９（ａ）に示すように、オーミック電極２０の側面を絶縁膜２２が覆いかつ絶縁膜２２の開口２３からオーミック電極２０の上面が露出した状態でオーミック電極２０と窒化物半導体層１８とをオーミック接触させるように熱処理する。
これにより、熱処理のときに、絶縁膜２２がオーミック電極２０の側面を覆っているため、比較例１のようなオーミック電極２０の端部の荒れ４２を抑制できる。よって、オーミック電極２０の端部４４における電界の不均一が抑制できる。これにより、半導体装置の電気的特性の局所的なばらつきを抑制できる。また、オーミック電極２０の上面の絶縁膜２２に開口２３が設けられているため、オーミック電極２０と窒化物半導体層１８とのオーミック接触抵抗を低減できる。オーミック電極２０の端部４４の荒れ４２を抑制するため、絶縁膜２２の膜厚は１０ｎｍ以上が好ましく、２０ｎｍ以上がより好ましい。
オーミック接触のための熱処理を５００℃以上で行うと、窒化物半導体層１８が劣化する。また、オーミック電極２０の端部の荒れが生じる。窒化物半導体層１８の劣化およびオーミック電極２０の荒れは、６００℃以上でより大きく、７００℃以上でさらに大きい。このため、５００℃以上、６００℃以上または７００℃以上で熱処理する場合、実施例１のような工程を行うことが好ましい。
また、オーミック電極２０はアルミニウムを含み、絶縁膜２２は屈折率が１．９以下の窒化シリコン膜である。これにより、実験２のように、オーミック電極２０に含まれるアルニミウムと絶縁膜２２に含まれるシリコンとが反応し共晶が生成されることを抑制できる。絶縁膜２２の屈折率は１．８５以下がより好ましい。化学量論組成に近づけるため、絶縁膜２２の屈折率は１．６以上が好ましく、１．７以上がより好ましい。
さらに、図８（ｄ）のように、窒化物半導体層１８の表面に接触するように絶縁膜２２を形成する。これにより、図９（ａ）の熱処理において、窒化物半導体層１８の表面の窒素抜け等の窒化物半導体層１８の劣化が抑制できる。
オーミック電極２０は、窒化物半導体層１８上に形成されたチタン膜またはタンタル膜と、チタン膜またはタンタル膜上に形成されたアルミニウム膜を含む。これにより、窒化物半導体層１８とオーミック電極２０とのオーミック接触抵抗を低減できる。また、オーミック電極２０は、アルミニウム膜上に形成されたチタン膜、ニッケル膜またはタンタル膜を含む。これにより、窒化物半導体層１８とオーミック電極２０とのオーミック接触を得ることができる。
実施例２に係る半導体装置としてＨＥＭＴを作成しオーミック電極２０と窒化物半導体層１８との接触抵抗を測定した。図１０（ａ）から図１２（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。
図１０（ａ）に示すように、高抵抗シリコン基板１０上にＭＯＣＶＤ法を用い窒化物半導体層１８を成膜する。窒化物半導体層１８の構造は比較例１および２と同じである。
図１０（ｂ）に示すように、窒化物半導体層１８上に絶縁膜２４を形成する。絶縁膜２４は、膜厚が２０ｎｍかつ屈折率が１．８の窒化シリコン膜であり、プラズマＣＶＤ法を用い形成する。素子分離領域においてチャネル層１２まで達する溝（不図示）を形成することにより、トランジスタ間をアイソレーション（素子分離）する。このとき、この後のパターン形成のためのアライメントマークを同時に形成してもよい。溝は、塩素系のドライエッチング法を用い形成する。
図１０（ｃ）に示すように、絶縁膜２４上に開口５３を有するフォトレジスト層５２を形成する。フォトレジスト層５２は２層であり、開口５３の上部は下部より開口幅が狭い。開口５３内の絶縁膜２４を弗素系ドライエッチング法を用い除去し開口２５を形成する。
図１０（ｄ）に示すように、開口５３内の窒化物半導体層１８上にオーミック電極２０を蒸着法およびリフトオフ法を用い形成する。オーミック電極２０は、窒化物半導体層１８側から膜厚が２０μｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜および膜厚が５０ｎｍの金膜の積層膜である。
図１１（ａ）に示すように、絶縁膜２４上にオーミック電極２０を覆うように絶縁膜２２を形成する。絶縁膜２４は、膜厚が４０ｎｍかつ屈折率が１．８の窒化シリコン膜であり、プラズマＣＶＤ法を用い形成する。
図１１（ｂ）に示すように、オーミック電極２０上の絶縁膜２２に開口２３を形成する。開口２３は弗素系ガスを用いたドライエッチング法を用い形成する。
図１１（ｃ）に示すように、ＲＴＡ法を用い、オーミック電極２０を熱処理する。熱処理温度は８５０℃であり、熱処理時間は３０秒である。
図１１（ｄ）に示すように、オーミック電極２０（ソース電極およびドレイン電極）間の絶縁膜２２および２４に開口を形成する。開口内の窒化物半導体層１８上にゲート電極３０を形成する。ゲート電極３０は、窒化物半導体層１８側から膜厚が８０ｎｍのニッケル膜および膜厚が３００ｎｍの金膜の積層膜であり、蒸着法およびリフトオフ法を用い形成する。
図１２（ａ）に示すように、絶縁膜２２およびゲート電極３０上に絶縁膜３２を形成する。絶縁膜３２は、例えば窒化シリコン膜であり、プラズマＣＶＤ法を用い形成する。絶縁膜２２は、酸化シリコン膜または窒化酸化シリコン膜でもよい。
図１２（ｂ）に示すように、絶縁膜３２に開口３１を形成する。図１２（ｃ）に示すように、開口３１を介しオーミック電極２０と接触する配線層３４を形成する。配線層３４は、例えば金膜であり、メッキ法を用い形成する。
実施例２に加え、比較例１のように、絶縁膜２２を形成する前に熱処理したサンプル、比較例２のように、絶縁膜２２に開口を形成せず熱処理したサンプルを作製した。
図１１（ｄ）の状態で、オーミック電極２０と窒化物半導体層１８との接触抵抗率（Specific contact resistivity）ρｃを測定した。接触抵抗率ρｃは、４インチウエハの面内５５点についてＴＬＭ（Transfer Length Method）法を用い測定した。
比較例１、比較例２および実施例２における４インチウエハの面内の接触抵抗率の平均値は以下である。
比較例１：６．１×１０−６Ωｃｍ２
比較例２：２．７×１０−５Ωｃｍ２
実施例２：３．４×１０−６Ωｃｍ２
熱処理のときに絶縁膜２２がオーミック電極２０の上面および側面を覆っている比較例２では、熱処理のときにオーミック電極２０を絶縁膜２２が覆っていない比較例１に対し、接触抵抗率が１桁以上高くなる。これは、熱処理のときに絶縁膜２２がオーミック電極２０を完全に覆っているためと考えられる。
熱処理のときに絶縁膜２２がオーミック電極２０の側面は覆うが上面の一部を覆わない実施例２では、接触抵抗率のウエハ面内の平均値は比較例１と同じ程度となる。このように、熱処理のときに絶縁膜２２がオーミック電極２０の少なくとも一部を覆わないことにより、接触抵抗率を低減できる。この理由は明確でないが、絶縁膜２２がオーミック電極２０を完全に覆うとオーミック電極２０と窒化物半導体層１８との合金化反応が抑制されるためと考えられる。
図１３（ａ）および図１３（ｂ）は、比較例１および実施例２のＳＥＭ画像である。図１３（ａ）および図１３（ｂ）に示すように、オーミック電極２０間にゲート電極３０が設けられている。図１３（ａ）のように、比較例１ではオーミック電極２０の端部４４に荒れ４２が生じている。図１３（ｂ）のように、実施例２では、オーミック電極２０の端部４４は直線状であり、荒れは生じていない。このように、熱処理時に絶縁膜２２がオーミック電極２０の側面を覆うことにより、オーミック電極２０の端部４４の荒れ４２を抑制できる。
また、実施例２によれば、図１０（ｂ）のように、窒化物半導体層１８上に絶縁膜２４（第２絶縁膜）を形成する。図１０（ｄ）のように、オーミック電極２０を形成する工程において、絶縁膜２４に形成された開口２５内にオーミック電極２０を形成する。図１１（ａ）のように、絶縁膜２２を形成する工程において、絶縁膜２４上に絶縁膜２２膜を形成する。これにより、絶縁膜２２を形成するまでの間に、窒化物半導体層１８の表面が絶縁膜２４で保護される。よって、窒化物半導体層１８の酸化および／または汚染を抑制できる。
絶縁膜２４が窒化シリコン膜の場合、絶縁膜２４内のシリコンとオーミック電極２０内のアルミニウムとの共晶を抑制するため、絶縁膜２４は屈折率が１．９以下の窒化シリコン膜であることが好ましい。絶縁膜２４の屈折率は１．８５以下がより好ましく、１．６以上がさらに好ましく、１．７以上がさらに好ましい。
実施例１および２では、オーミック電極２０をキャップ層１６上に設ける例を説明した。オーミック電極２０は、キャップ層１６に埋め込まれ、電子供給層１４上に接触していてもよい。
実施例１および２では、半導体装置として、オーミック電極２０間にゲート電極３０が設けられ、チャネル層１２（電子走行層）およびチャネル層１２上に形成された電子供給層１４を有するＨＥＭＴ（High Electron Mobility Transistor）を例に説明した。ＨＥＭＴ以外の半導体装置に実施例１から２の方法を適用してもよい。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などである。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（付記１）
窒化物半導体層上にオーミック電極を形成する工程と、
前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、
前記オーミック電極の側面を前記第１絶縁膜が覆い、前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、
を含む半導体装置の製造方法。
（付記２）
前記熱処理する工程は、５００℃以上で熱処理する工程を含む付記１に記載の半導体装置の製造方法。
（付記３）
前記オーミック電極はアルミニウム膜を含み、前記第１絶縁膜は屈折率が１．９以下の窒化シリコン膜である付記１に記載の半導体装置の製造方法。
（付記４）
前記第１絶縁膜を形成する工程は、前記第１絶縁膜を前記窒化物半導体層の表面に接触するように形成する工程を含む付記１に記載の半導体装置の製造方法。
（付記５）
前記窒化物半導体層上に第２絶縁膜を形成する工程を含み、
前記オーミック電極を形成する工程は、前記第２絶縁膜に形成された開口内にオーミック電極を形成する工程を含み、
前記第１絶縁膜を形成する工程は、前記第２絶縁膜上に前記第１絶縁膜を形成する工程を含む付記１に記載の半導体装置の製造方法。
（付記６）
前記オーミック電極はアルミニウム膜を含み、前記第２絶縁膜は屈折率が１．９以下の窒化シリコン膜である付記５に記載の半導体装置の製造方法。
（付記７）
前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、
前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含む付記１に記載の半導体装置の製造方法。
（付記８）
前記熱処理する工程は、７００℃以上で熱処理する工程を含む付記１に記載の半導体装置の製造方法。
（付記９）
前記オーミック電極は、前記窒化物半導体層上に形成されたチタン膜またはタンタル膜と、前記チタン膜またはタンタル膜上に形成されたアルミニウム膜と、を含む付記１に記載の半導体装置の製造方法。
（付記１０）
前記オーミック電極は、前記アルミニウム膜上に形成されたチタン膜、ニッケル膜またはタンタル膜を含む付記９に記載の半導体装置の製造方法。
１０ 基板
１１ バッファ層
１２ チャネル層
１４ 電子供給層
１６ キャップ層
１８ 窒化物半導体層
２０ オーミック電極
２２、２４、３２ 絶縁膜
２３、２５、５１、５３ 開口
３０ ゲート電極
３４ 配線層
４０ 凹凸
４２ 荒れ
４４ 端部
５０、５２ フォトレジスト層

Claims (7)

  1. 窒化物半導体層上にオーミック電極を形成する工程と、
    前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、
    前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、
    を含む半導体装置の製造方法。
  2. 前記熱処理する工程は、５００℃以上で熱処理する工程を含む請求項１に記載の半導体装置の製造方法。
  3. 前記オーミック電極はアルミニウムを含み、前記第１絶縁膜は屈折率が１．９以下の窒化シリコン膜である請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１絶縁膜を形成する工程は、前記第１絶縁膜を前記窒化物半導体層の表面に接触するように形成する工程を含む請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記窒化物半導体層上に第２絶縁膜を形成する工程を含み、
    前記オーミック電極を形成する工程は、前記第２絶縁膜に形成された開口内にオーミック電極を形成する工程を含み、
    前記第１絶縁膜を形成する工程は、前記第２絶縁膜上に前記第１絶縁膜を形成する工程を含む請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  6. 前記オーミック電極はアルミニウムを含み、前記第２絶縁膜は屈折率が１．９以下の窒化シリコン膜である請求項５に記載の半導体装置の製造方法。
  7. 前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、
    前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含む請求項１から６のいずれか一項に記載の半導体装置の製造方法。
JP2017059095A 2017-03-24 2017-03-24 半導体装置の製造方法 Pending JP2018163928A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017059095A JP2018163928A (ja) 2017-03-24 2017-03-24 半導体装置の製造方法
US15/928,901 US20180277434A1 (en) 2017-03-24 2018-03-22 Process of forming ohmic electrode on nitride semiconductor material
CN201810245726.XA CN108630534A (zh) 2017-03-24 2018-03-23 在氮化物半导体材料上形成欧姆电极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017059095A JP2018163928A (ja) 2017-03-24 2017-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018163928A true JP2018163928A (ja) 2018-10-18

Family

ID=63582903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017059095A Pending JP2018163928A (ja) 2017-03-24 2017-03-24 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20180277434A1 (ja)
JP (1) JP2018163928A (ja)
CN (1) CN108630534A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021153266A1 (ja) * 2020-01-28 2021-08-05 ローム株式会社 窒化物半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273658A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ナイトライド系半導体素子の作製法
JP2007189213A (ja) * 2005-12-13 2007-07-26 Cree Inc 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2010206110A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置
JP2013021016A (ja) * 2011-07-07 2013-01-31 Sharp Corp ＧａＮ系半導体素子の製造方法
JP2015213100A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053425B2 (en) * 2003-11-12 2006-05-30 General Electric Company Gas sensor device
JP2007013015A (ja) * 2005-07-04 2007-01-18 Sumitomo Electric Ind Ltd 半導体受光素子
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP5231719B2 (ja) * 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
US20140077266A1 (en) * 2012-09-14 2014-03-20 Power Integrations, Inc. Heterostructure Transistor with Multiple Gate Dielectric Layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273658A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ナイトライド系半導体素子の作製法
JP2007189213A (ja) * 2005-12-13 2007-07-26 Cree Inc 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2010206110A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置
JP2013021016A (ja) * 2011-07-07 2013-01-31 Sharp Corp ＧａＮ系半導体素子の製造方法
JP2015213100A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021153266A1 (ja) * 2020-01-28 2021-08-05 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
CN108630534A (zh) 2018-10-09
US20180277434A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US8525274B2 (en) Semiconductor device and method of manufacturing the same
TWI525827B (zh) 半導體結構及其形成方法、化合物半導體結構
CN101506958A (zh) 场效应晶体管
JP2016162879A (ja) 半導体装置の製造方法および半導体装置
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
US20140306232A1 (en) Semiconductor device and manufacturing method
US9755044B2 (en) Method of manufacturing a transistor with oxidized cap layer
JP2011187728A (ja) 化合物半導体装置及びその製造方法
JP2013021016A (ja) ＧａＮ系半導体素子の製造方法
TWI661555B (zh) 增強型高電子遷移率電晶體元件
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
US20150325698A1 (en) Semiconductor device and manufacturing method
KR100969608B1 (ko) 질화물 반도체 소자의 누설전류 감소 방법
JP6787212B2 (ja) 半導体装置の製造方法
WO2023045046A1 (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
US10170580B2 (en) Structure of GaN-based transistor and method of fabricating the same
CN110544630A (zh) 制造半导体器件的方法
JP2018163928A (ja) 半導体装置の製造方法
WO2014129245A1 (ja) 窒化物半導体装置
JP2018160668A (ja) 窒化物半導体装置
JP6237553B2 (ja) 半導体装置およびその製造方法
JP5370026B2 (ja) 半導体装置および半導体装置の製造方法
US20170069748A1 (en) Semiconductor device and method of manufacturing a semiconductor device
WO2016169202A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210420