[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016018800A - Printed board - Google Patents

Printed board Download PDF

Info

Publication number
JP2016018800A
JP2016018800A JP2014138477A JP2014138477A JP2016018800A JP 2016018800 A JP2016018800 A JP 2016018800A JP 2014138477 A JP2014138477 A JP 2014138477A JP 2014138477 A JP2014138477 A JP 2014138477A JP 2016018800 A JP2016018800 A JP 2016018800A
Authority
JP
Japan
Prior art keywords
hole
inner layer
solid pattern
substrate
layer solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014138477A
Other languages
Japanese (ja)
Inventor
リナ ジャヤ ディグナ
Linajaya Digna
リナ ジャヤ ディグナ
藤原 伸一
Shinichi Fujiwara
伸一 藤原
哲也 中塚
Tetsuya Nakatsuka
哲也 中塚
宮本 誠司
Seiji Miyamoto
誠司 宮本
信易 泉
Nobuyasu Izumi
信易 泉
宏 えび沢
Hiroshi Ebisawa
宏 えび沢
智 橋本
Satoshi Hashimoto
智 橋本
宏 武田
Hiroshi Takeda
宏 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014138477A priority Critical patent/JP2016018800A/en
Publication of JP2016018800A publication Critical patent/JP2016018800A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】本発明の課題は、グランド層や電源層のような内層ベタパターンに接続されるスルーホールにリード部品をはんだ付けする際のはんだ充填が改善されたプリント基板を提供することにより解決される。【解決手段】本発明は、基板と、基板内に形成される内層ベタパターンと、基板内に形成されるスルーホールと、内層ベタパターンに対して基板の上側に形成され、スルーホールに直接電気的に接続される別の内層ベタパターンと、両内層ベタパターンを電気的に接続するビアホールとを備えるプリント基板であって、前者の内層ベタパターンは、スルーホールに直接接続されるのではなく、ビアホールおよび上側の内層ベタパターンを介してスルーホールに接続され、スルーホールは、基板の上側にリード部品を挿入するための開口、および、基板の上側とは反対側に位置し溶解はんだをスルーホールに導入するための開口を有することを特徴とするプリント基板を提供する。【選択図】図2The problem of the present invention is solved by providing a printed circuit board with improved solder filling when soldering lead parts to through holes connected to an inner layer solid pattern such as a ground layer or a power supply layer. The The present invention relates to a substrate, an inner layer solid pattern formed in the substrate, a through hole formed in the substrate, and an upper layer of the substrate with respect to the inner layer solid pattern. Printed circuit board including another inner layer solid pattern connected to each other and via holes electrically connecting both inner layer solid patterns, and the former inner layer solid pattern is not directly connected to the through-hole, It is connected to the through hole through the via hole and the upper inner layer solid pattern, and the through hole is an opening for inserting a lead component on the upper side of the board, and the molten solder is located on the opposite side of the upper side of the board and through the molten solder. There is provided a printed circuit board characterized by having an opening for introduction into the board. [Selection] Figure 2

Description

本発明は、内層ベタパターンが電子回路ボードのスルーホールに接続され、内層ベタパターンに接続されるスルーホールへのはんだ充填が改善されたプリント基板に関する。   The present invention relates to a printed circuit board in which an inner layer solid pattern is connected to a through hole of an electronic circuit board, and solder filling into the through hole connected to the inner layer solid pattern is improved.

噴流はんだ付け工程のようなスルーホール部のはんだ付けにおいて、溶解はんだは基板または電子回路ボードの底側から供給され、円筒を介して基板の上面まで上昇する。スルーホールへの不十分なはんだ充填が、性能および信頼性を抑制する重要な問題とみなされる一方で、上側および底側フィレットの形成を伴う十分なはんだ充填が望まれている。   In the soldering of the through-hole part as in the jet soldering process, the molten solder is supplied from the bottom side of the substrate or the electronic circuit board, and rises to the top surface of the substrate through the cylinder. While insufficient solder filling of the through holes is regarded as an important issue that reduces performance and reliability, sufficient solder filling with the formation of upper and bottom fillets is desired.

従って、はんだ付け工程において、溶解はんだが凝固してスルーホールが充填されないことを防ぎつつ溶解はんだが基板の上面まで到達するように、スルーホール全体をはんだ付けの温度まで熱するのに十分な熱および熱容量が溶解はんだには必要である。   Therefore, in the soldering process, sufficient heat to heat the entire through hole to the soldering temperature so that the molten solder reaches the top surface of the substrate while preventing the molten solder from solidifying and filling the through hole. And heat capacity is necessary for molten solder.

この問題は、スルーホールの内部の溶解はんだの熱を下げるようなグランド配線層および電源配線層のような内層ベタパターンにスルーホールが接続されている基板において数多く発生する。この熱量の確保は、スルーホール全体が熱せられずに熱の大半がこれらの層へ移ってしまうので、多重内層ベタパターンに接続されるスルーホールにおいてはさらに困難である。また、溶解はんだからの供給熱量には限りがあるので、ポイントはんだ付け工程、または、選択的はんだ付け工程においてはさらに困難である。   This problem frequently occurs in a substrate in which through holes are connected to an inner layer solid pattern such as a ground wiring layer and a power supply wiring layer that lower the heat of molten solder inside the through holes. Ensuring this amount of heat is even more difficult for through-holes connected to multiple inner layer solid patterns because the entire through-hole is not heated and most of the heat is transferred to these layers. In addition, since the amount of heat supplied from the molten solder is limited, it is more difficult in the point soldering process or the selective soldering process.

特開2005−12088号公報(特許文献1)に開示されるように、多層回路ボードにおけるスルーホールへのはんだ充填は、はんだ付け工程におけるスルーホールから、スルーホールへのサーマルランド近傍に銅不使用パッドがパターニングされる内層ベタパターンへ移動する熱の指向性を制御することにより改善される。
特許文献1には、グランド層や電源層のようなベタパターンに接続されるスルーホールに対してリード部品をはんだ付け実装する際のはんだ上がり性を改善した多層回路ボードを提供するために、はんだを溶解する際にスルーホール26から移動する熱の指向性を有することにより抑制される銅不使用パッド29を、グランド層や電源層のようなベタパターン25に接続されるリード部品を挿入した特定のスルーホール26へのサーマルランド27の近傍においてベタパターン25上に形成することが記載されている。
As disclosed in Japanese Patent Application Laid-Open No. 2005-12088 (Patent Document 1), the solder filling to the through hole in the multilayer circuit board is not used in the vicinity of the thermal land from the through hole to the through hole in the soldering process. This is improved by controlling the directivity of the heat transferred to the inner solid pattern where the pad is patterned.
In Patent Document 1, in order to provide a multilayer circuit board with improved solderability when soldering and mounting a lead component to a through hole connected to a solid pattern such as a ground layer or a power supply layer, The copper non-use pad 29 which is suppressed by having the directivity of the heat moving from the through hole 26 when melting the metal is specified by inserting a lead component connected to the solid pattern 25 such as a ground layer or a power supply layer. It is described that the film is formed on the solid pattern 25 in the vicinity of the thermal land 27 to the through hole 26.

特開2005−12088号公報JP-A-2005-12088

従来技術の図1Aおよび1Bに示すようにスルーホールが内層ベタパターンに接続されたままであるため、このスルーホールへのはんだ充填を改善する方法は困難に思われる。図1Aおよび1Bは、スルーホールを有する従来の回路ボードの典型的な構造を示す。図1Aおよび1Bに図示される従来の回路ボードにおいて、ベタパターン12、112のそれぞれが、スルーホール電極110に直接接続される。図1Aにおいて、はんだ付け工程によってスルーホール内に供給されるはんだの上面は、基板111の底面からの高さtを有し、その高さtはベタパターン112の位置より低い。図1Bに図示されるように、この現象は、特にはベタパターン112の平面が、基板111の底面付近に位置する場合に問題となる。この場合、はんだ付け工程の間の溶解はんだからの熱が、基板111の上面まで上昇しスルーホール113の全体を熱するのではなく、はんだ付け工程の間の溶解はんだからの熱がスルーホール電極110を介してベタパターン112にすぐに移動し、溶解はんだが、電子部品2のピン21が挿入されるスルーホール113内に基板111の底面から高さtまでしか上昇せずに結果的にはんだ結合部3が形成される場合においては、熱移動の指向性は効果がない。   Since the through hole remains connected to the inner layer solid pattern as shown in FIGS. 1A and 1B of the prior art, it seems difficult to improve the solder filling of the through hole. 1A and 1B show a typical structure of a conventional circuit board having through holes. In the conventional circuit board illustrated in FIGS. 1A and 1B, each of the solid patterns 12 and 112 is directly connected to the through-hole electrode 110. In FIG. 1A, the upper surface of the solder supplied into the through hole by the soldering process has a height t from the bottom surface of the substrate 111, and the height t is lower than the position of the solid pattern 112. As shown in FIG. 1B, this phenomenon becomes a problem particularly when the plane of the solid pattern 112 is located near the bottom surface of the substrate 111. In this case, the heat from the molten solder during the soldering process rises up to the upper surface of the substrate 111 and does not heat the entire through-hole 113, but the heat from the molten solder during the soldering process does not pass through the through-hole electrode. Immediately moves to the solid pattern 112 through 110, and the molten solder rises only from the bottom surface of the substrate 111 to the height t into the through hole 113 into which the pin 21 of the electronic component 2 is inserted, resulting in soldering. In the case where the coupling portion 3 is formed, the directivity of heat transfer has no effect.

図8は、スルーホール123に接続される多重内層ベタパターン112a、112b、112c、112dを備える従来の基板121に結合されるリード部品またはピンの断面図である。この場合においても、リード部品12のはんだ付け工程の間の溶解はんだからの供給熱が、基板121の上面まで上昇しスルーホール123の全体を熱するのではなく、はんだ付け工程の間の溶解はんだからの供給熱がスルーホール電極110を介してベタパターン112aにすぐに移動し、溶解はんだが、電子部品2のピン21が挿入されるスルーホール123内に基板121の底面から高さt’までしか上昇せずに結果的にはんだ結合部3が形成される場合においては、熱移動の指向性は効果がない。   FIG. 8 is a cross-sectional view of a lead component or pin coupled to a conventional substrate 121 having multiple inner layer solid patterns 112 a, 112 b, 112 c, 112 d connected to the through hole 123. Even in this case, the supply heat from the molten solder during the soldering process of the lead component 12 rises to the upper surface of the substrate 121 and does not heat the entire through-hole 123, but the molten solder during the soldering process. From the bottom surface of the substrate 121 to the height t ′ in the through hole 123 into which the pin 21 of the electronic component 2 is inserted. However, in the case where the solder joint portion 3 is formed as a result without increasing, the directivity of the heat transfer is not effective.

内層ベタパターン112の位置は、電気性および熱性を考慮して設計されていた。従って、熱的および電気的性能だけでなく、スルーホールへの良好なはんだ付け性を有する基板構造が求められている。   The position of the inner layer solid pattern 112 was designed in consideration of electrical properties and thermal properties. Therefore, there is a need for a substrate structure that has not only thermal and electrical performance but also good solderability to the through hole.

上述した問題を解決するために、本発明は、複数の層が積層される基板と、基板内に形成される内層ベタパターンと、基板内に形成されるスルーホールと、前者の内層ベタパターンに対して基板の上側に形成され、スルーホールに直接電気的に接続される別の内層ベタパターンまたは配線層と、基板内に形成され、両内層ベタパターンを電気的に接続するビアホールとを備えるプリント基板であって、前者の内層ベタパターンは、スルーホールに直接ではなく、ビアホールおよび上側のベタパターンを介してスルーホールに接続され、基板の上側とは反対側のスルーホールの開口は、はんだ付け工程において溶解はんだをスルーホールに導入するために設けられ、基板の上側のスルーホールの開口は、リード部品をスルーホールに挿入するために設けられることを特徴とするプリント基板を提供する。   In order to solve the above-described problem, the present invention provides a substrate in which a plurality of layers are laminated, an inner layer solid pattern formed in the substrate, a through hole formed in the substrate, and the former inner layer solid pattern. On the other hand, a print having another inner layer solid pattern or wiring layer formed on the upper side of the substrate and directly electrically connected to the through hole, and a via hole formed in the substrate and electrically connecting both inner layer solid patterns. The inner solid pattern of the former is not directly connected to the through hole, but is connected to the through hole via the via hole and the upper solid pattern, and the opening of the through hole opposite to the upper side of the board is soldered. Provided to introduce the molten solder into the through hole in the process, and the opening of the through hole on the upper side of the board is for inserting the lead component into the through hole Providing a printed circuit board, characterized in that provided on.

上述した問題を解決するために、本発明は、複数の層が積層される基板と、基板上に形成される第一の内層ベタパターンと、基板内に形成されるスルーホールと、第一の内層ベタパターンに対して基板の上側に形成される第二の内層ベタパターンと、第二の内層ベタパターンに対して基板の上側に形成され、スルーホールに直接電気的に接続される第三の内層ベタパターンまたは配線層と、基板内に形成され、第一の内層ベタパターンと第二の内層ベタパターンとを電気的に接続する第一のビアホールと、基板内に形成され、第二の内層ベタパターンと第三の内層ベタパターンとを電気的に接続する第二のビアホールとを備えるプリント基板であって、第一の内層ベタパターンは、スルーホールに直接ではなく、第一のビアホール、第二の内層ベタパターン、第二のビアホールおよび第三の内層ベタパターンを介してスルーホールに接続され、第二の内層ベタパターンは、スルーホールに直接ではなく、第二のビアホールおよび第三の内層ベタパターンを介してスルーホールに接続され、基板の上側とは反対側のスルーホールの開口は、はんだ付け工程において溶解はんだをスルーホールに導入するために設けられ、ボードの上側のスルーホールの開口は、リード部品をスルーホールに挿入するために設けられることを特徴とするプリント基板を提供する。   In order to solve the above-described problem, the present invention provides a substrate on which a plurality of layers are laminated, a first inner layer solid pattern formed on the substrate, a through hole formed in the substrate, and a first A second inner layer solid pattern formed on the upper side of the substrate with respect to the inner layer solid pattern, and a third inner layer formed on the upper side of the substrate with respect to the second inner layer solid pattern and directly electrically connected to the through hole. An inner layer solid pattern or wiring layer, a first via hole formed in the substrate and electrically connecting the first inner layer solid pattern and the second inner layer solid pattern, and a second inner layer formed in the substrate. A printed circuit board comprising a solid pattern and a second via hole that electrically connects the third inner layer solid pattern, wherein the first inner layer solid pattern is not directly formed in the through hole, but the first via hole, Ninouchi Connected to the through hole through the solid pattern, the second via hole and the third inner layer solid pattern, the second inner layer solid pattern is not directly to the through hole, but the second via hole and the third inner layer solid pattern. The through-hole opening opposite to the upper side of the board is provided to introduce molten solder into the through-hole in the soldering process, and the upper through-hole opening on the board is connected to the through-hole. Provided is a printed circuit board provided for inserting a component into a through hole.

本発明は、プリント基板のような基板の熱的および電気的性能を低下させることなく、ポイントはんだ付け工程、または、選択的はんだ付け工程においても内層ベタパターンに接続されるスルーホールへのはんだ充填を大幅に改善することが可能である。本発明の階段状構造により、多重内層ベタパターンを有する基板におけるはんだ充填の同様な問題が解決される。   The present invention provides solder filling to through-holes connected to an inner layer solid pattern in a point soldering process or a selective soldering process without degrading the thermal and electrical performance of a board such as a printed circuit board. Can be significantly improved. The stepped structure of the present invention solves the same problem of solder filling in a substrate having multiple inner layer solid patterns.

スルーホールに接続される内層ベタパターンを備える従来の基板に結合されるリード部品の断面図である。It is sectional drawing of the lead component couple | bonded with the conventional board | substrate provided with the inner layer solid pattern connected to a through hole. スルーホールに接続される内層ベタパターンを備える従来の基板に結合されるリード部品の断面図である。It is sectional drawing of the lead component couple | bonded with the conventional board | substrate provided with the inner layer solid pattern connected to a through hole. スルーホールとの接続がビアホールによる直接接続により最上配線層まで押し上げられ、内層ベタパターンを備える本発明の基板に結合されるリード部品の断面図である。FIG. 4 is a cross-sectional view of a lead component in which connection with a through hole is pushed up to the uppermost wiring layer by direct connection by a via hole and is coupled to a substrate of the present invention having an inner layer solid pattern. スルーホールの両側に2つのビアホール、または、スルーホール周りに1つのビアホールを備える、図2のA−A’断面図である。FIG. 3 is a cross-sectional view taken along line A-A ′ of FIG. 2 including two via holes on both sides of the through hole or one via hole around the through hole. スルーホール周りに3つ以上のビアホールを備える、図2のA−A’断面図である。FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. 2 including three or more via holes around the through hole. スルーホールとの接続が上面基板または上面基板電極まで押し上げられ、内層ベタパターンを備える本発明の基板に結合される部品の断面図である。FIG. 5 is a cross-sectional view of a component that is connected to a substrate of the present invention having an inner layer solid pattern, with a connection with a through hole pushed up to an upper surface substrate or an upper surface substrate electrode. スルーホールの両側に2つのビアホール、または、スルーホール周りに1つのビアホールを備え、全てのビアホールが上面基板電極内に位置する、本発明の図5のA−A’断面図である。FIG. 6 is a cross-sectional view taken along the line A-A ′ of FIG. 5 of the present invention, with two via holes on either side of the through hole or one via hole around the through hole, and all the via holes are located in the top substrate electrode. スルーホールの両側に2つのビアホール、または、スルーホール周りに1つのビアホールを備え、ビアホールが上面基板電極外に位置する、本発明の図5のA−A’断面図である。FIG. 6 is a cross-sectional view taken along the line A-A ′ of FIG. 5 of the present invention, in which two via holes are provided on both sides of the through hole or one via hole is provided around the through hole, and the via hole is located outside the upper substrate electrode. スルーホールに接続される多重内層ベタパターンを備える従来の基板に結合されるリード部品が挿入された基板の断面図である。It is sectional drawing of the board | substrate with which the lead component couple | bonded with the conventional board | substrate provided with the multiple inner layer solid pattern connected to a through hole was inserted. 階段状構造のビアホールを介して接続され、最終的に最上配線層を介してスルーホールに接続される多重内層ベタパターンを備える本発明の基板に結合されるリード部品の断面を示す図。The figure which shows the cross section of the lead | read | reed components couple | bonded with the board | substrate of this invention provided with the multiple inner layer solid pattern connected through the via hole of step-like structure, and finally being connected to a through hole through the uppermost wiring layer. スルーホールの両側に2つのビアホール、または、スルーホール周りに1つのビアホールを備え、ビアホールが上側基板面に二番目に近い場所に位置する、本発明による図9のA−A’断面図である。FIG. 10 is a cross-sectional view taken along the line AA ′ of FIG. 9 according to the present invention, which includes two via holes on both sides of the through hole or one via hole around the through hole, and the via hole is located second closest to the upper substrate surface. . スルーホール周りに3つ以上のビアホールを備え、ビアホールが上側基板面に二番目に近い場所に位置する、本発明の図9のA−A’断面図である。FIG. 10 is a cross-sectional view taken along the line A-A ′ of FIG. 9 of the present invention, in which three or more via holes are provided around the through hole, and the via hole is located at a position closest to the upper substrate surface. スルーホールの両側に2つのビアホール、または、スルーホール周りに1つのビアホールを備え、ビアホールが底側基板面に最も近い場所に位置する、本発明による図9のB−B’断面図である。FIG. 10 is a cross-sectional view taken along the line B-B ′ of FIG. 9 according to the present invention, in which two via holes are provided on both sides of the through hole or one via hole is provided around the through hole, and the via hole is located at a position closest to the bottom substrate surface. スルーホール周りに3つ以上のビアホールを備え、ビアホールが底側基板面に最も近い場所に位置する、本発明による図9のB−B’断面図である。FIG. 10 is a cross-sectional view taken along line B-B ′ of FIG. 9 according to the present invention, in which three or more via holes are provided around the through hole, and the via hole is located at a location closest to the bottom substrate surface.

本発明は、スルーホールへのはんだ充填が改善された基板と、内層ベタパターンとスルーホール間の接続と、内層ベタパターンの階段状構造に関する。本発明の特徴の一つは、内層ベタパターンに接続されるスルーホールを有する基板のはんだ充填を改善することである。本発明の別の特徴は、多重内層ベタパターンに接続されるスルーホールを有する基板のはんだ充填を改善することである。   The present invention relates to a substrate with improved solder filling in a through hole, a connection between an inner layer solid pattern and a through hole, and a stepped structure of the inner layer solid pattern. One feature of the present invention is to improve solder filling of substrates having through holes connected to the inner solid pattern. Another feature of the present invention is to improve solder filling of substrates having through-holes connected to multiple inner layer solid patterns.

本発明はまた、内層ベタパターンに接続されるスルーホールへのはんだ充填を改善するための、プリント基板のような複数の層を積層した基板に関し、プリント基板内において最上配線層およびビアホールによる直接接続を介してスルーホールに接続される内層ベタパターンを備える。内層ベタパターンの平面において、スルーホールの周りにはキャビティリング(銅不使用リング)が存在し、スルーホールとは接続していない。また、内層ベタパターンとスルーホールとの間の接続はビアホール接続を介して最上配線層で行われるので、溶解はんだからの熱は、スルーホールと接続する最上配線層を介してビアホールを通って内層ベタパターンに到達する構成とした。   The present invention also relates to a substrate in which a plurality of layers such as a printed circuit board are laminated to improve solder filling in a through hole connected to the inner layer solid pattern, and the direct connection by the uppermost wiring layer and via hole in the printed circuit board. An inner layer solid pattern connected to the through hole via In the plane of the inner layer solid pattern, a cavity ring (copper-free ring) exists around the through hole, and is not connected to the through hole. In addition, since the connection between the inner layer solid pattern and the through hole is made in the uppermost wiring layer through the via hole connection, the heat from the molten solder passes through the inner hole through the via hole through the uppermost wiring layer connected to the through hole. It was set as the structure which reaches | attains a solid pattern.

本発明の課題は、はんだ付け工程における溶解はんだからの熱をスルーホール全体に移動させる構造によって解決される。内層ベタパターンの平面において、スルーホールの周りにはキャビティリング(銅不使用リング)が存在し、スルーホールとは接続していない。また、溶解はんだからの熱が最上配線層を通過しビアホールによる直接接続により内層ベタパターンに到達するように、内層ベタパターンとスルーホール間の接続はビアホール接続を介して最上配線層まで押し上げられる。本発明のそれぞれを、以下、詳細に説明する。   The object of the present invention is solved by a structure in which heat from molten solder in the soldering process is transferred to the entire through hole. In the plane of the inner layer solid pattern, a cavity ring (copper-free ring) exists around the through hole, and is not connected to the through hole. Further, the connection between the inner layer solid pattern and the through hole is pushed up to the uppermost wiring layer via the via hole connection so that the heat from the molten solder passes through the uppermost wiring layer and reaches the inner layer solid pattern by the direct connection by the via hole. Each of the present invention will be described in detail below.

本発明は、内層ベタパターンに接続されるスルーホールへのはんだ充填が改善された基板に関し、内層ベタパターンは、最上配線層、または、上面基板電極およびビアホールによる直接接続を介してプリント基板のような基板のスルーホールに接続される。本発明は、内層ベタパターンに接続されるスルーホールを有する基板のはんだ充填を改善する。本発明はまた、多重内層ベタパターンに接続されるスルーホールを有する基板のはんだ充填を改善する。本発明のそれぞれを、以下、詳細に説明する。   The present invention relates to a board with improved solder filling in a through hole connected to an inner layer solid pattern, and the inner layer solid pattern is like a printed circuit board through a direct connection by an uppermost wiring layer or an upper surface substrate electrode and a via hole. Connected to through-holes on the correct board. The present invention improves solder filling of substrates having through holes connected to the inner solid pattern. The present invention also improves solder filling of substrates having through holes connected to multiple inner layer solid patterns. Each of the present invention will be described in detail below.

第1の実施形態の基板は、複数の層L21〜L28を積層することにより形成され、基板は図2に示すように、内層ベタパターン12aとスルーホール13間を接続している。内層ベタパターン12aは基板1内において最上配線層12bおよびビアホール14による直接接続を介してスルーホール13に接続される。ビアホール14内の壁は、熱伝導および電気伝導を行うために銅めっきなどの導電性材料141でめっきを施すことにより形成される。   The substrate of the first embodiment is formed by laminating a plurality of layers L21 to L28, and the substrate connects the inner layer solid pattern 12a and the through hole 13 as shown in FIG. The inner layer solid pattern 12 a is connected to the through hole 13 in the substrate 1 through direct connection by the uppermost wiring layer 12 b and the via hole 14. The wall in the via hole 14 is formed by plating with a conductive material 141 such as copper plating in order to conduct heat conduction and electric conduction.

スルーホール13には、電子部品2のピン21が挿入され、スルーホール13内に充填されたはんだ3によりスルーホール13に接続される。スルーホール13内には、導電性材料17が形成され、基板1の両面に形成されるスルーホール電極11に接続される。   The pin 21 of the electronic component 2 is inserted into the through hole 13 and connected to the through hole 13 by the solder 3 filled in the through hole 13. A conductive material 17 is formed in the through hole 13 and connected to the through hole electrodes 11 formed on both surfaces of the substrate 1.

内層ベタパターン12aの平面において、スルーホール13の周りにはキャビティリング(銅不使用リング)15が存在し、平面においては内層ベタパターン12aとスルーホール13間の接続は存在しない。はんだ付け工程における基板1の底側の溶解はんだからの熱が最終的に最上配線層12bに移動する前にスルーホール13の円筒の全体を熱するように、内層ベタパターン12aとスルーホール13間の接続はビアホール接続14を介して最上配線層12bで行われる。それにより、溶解はんだは基板1の上面まで上昇し、はんだ付け工程後に結果的にはんだ結合部3が形成される。この内層ベタパターン12aとスルーホール13間の接続は、溶解はんだから供給される熱量が限定されてしまうような、ポイントはんだ付け工程、または、選択的はんだ付け工程を行う際にさらに重要になる。   In the plane of the inner layer solid pattern 12a, there is a cavity ring (copper-free ring) 15 around the through hole 13, and there is no connection between the inner layer solid pattern 12a and the through hole 13 in the plane. Between the inner layer solid pattern 12a and the through hole 13 so that the heat from the molten solder on the bottom side of the substrate 1 in the soldering process finally heats the entire cylinder of the through hole 13 before moving to the uppermost wiring layer 12b. Is connected to the uppermost wiring layer 12b through the via-hole connection 14. Thereby, the molten solder rises to the upper surface of the substrate 1, and as a result, the solder joint portion 3 is formed after the soldering process. The connection between the inner layer solid pattern 12a and the through hole 13 becomes more important when performing a point soldering process or a selective soldering process in which the amount of heat supplied from the molten solder is limited.

スルーホール13に充填されるはんだ3の割合が、電子部品2のピン21が挿入され内層ベタパターン12aに接続されるスルーホール13内において少なくとも充填目標割合である50%に到達するように、本実施形態の最上配線層12bは基板1の上面16から基板厚の50%未満の深さの位置に形成する。   The ratio of the solder 3 filled in the through hole 13 reaches at least 50% which is the target filling ratio in the through hole 13 where the pin 21 of the electronic component 2 is inserted and connected to the inner layer solid pattern 12a. The uppermost wiring layer 12b of the embodiment is formed at a position less than 50% of the substrate thickness from the upper surface 16 of the substrate 1.

本発明の基板1は、用途によっては内層ベタパターン12aと最上配線層12bとの間を2つ以上のビアホールで接続するように構成してもよい。   The substrate 1 of the present invention may be configured to connect the inner layer solid pattern 12a and the uppermost wiring layer 12b with two or more via holes depending on applications.

図3は図2のA−A’断面図の一例を示し、2つのビアホールが内層ベタパターン12aと最上配線層12bを接続するよう設けられている。図2に示した例では、2つのビアホールが内層ベタパターン12aと最上配線層12bを接続するよう設けられているが、2つのビアホールの代わりに1つのビアホールのみ設けることも可能である。   FIG. 3 shows an example of the A-A ′ sectional view of FIG. 2, and two via holes are provided so as to connect the inner layer solid pattern 12 a and the uppermost wiring layer 12 b. In the example shown in FIG. 2, two via holes are provided so as to connect the inner layer solid pattern 12a and the uppermost wiring layer 12b. However, it is also possible to provide only one via hole instead of the two via holes.

一方で、図4は図2のA−A’断面図の一例を示し、複数のビアホール(ここでは12個のビアホール)が内層ベタパターン12aと最上配線層12bを接続するよう設けられている。   On the other hand, FIG. 4 shows an example of the A-A ′ sectional view of FIG. 2, and a plurality of via holes (here, 12 via holes) are provided to connect the inner layer solid pattern 12 a and the uppermost wiring layer 12 b.

図2において述べたような最上配線層12bを介して接続される代わりに、内層ベタパターン121aは、図5に示すように複数の層L51〜L58が積層される基板501の上面16上に形成される上面基板電極121bを介してスルーホール13に接続される。内層ベタパターン121aはビアホール142を介して上面基板電極121bに接続される。ビアホール142の壁は、熱伝導および電気伝導を行うために銅めっきなどの導電性材料143でめっきを施すことにより形成される。   Instead of being connected via the uppermost wiring layer 12b as described in FIG. 2, the inner layer solid pattern 121a is formed on the upper surface 16 of the substrate 501 on which a plurality of layers L51 to L58 are laminated as shown in FIG. Is connected to the through hole 13 through the upper substrate electrode 121b. The inner layer solid pattern 121a is connected to the upper surface substrate electrode 121b through the via hole 142. The wall of the via hole 142 is formed by plating with a conductive material 143 such as copper plating in order to conduct heat conduction and electric conduction.

図6は図5のA−A’断面図を示し、2つのビアホール142がスルーホール13の両側に形成され、上面基板電極121b内に位置する。   FIG. 6 is a cross-sectional view taken along line A-A ′ of FIG. 5, and two via holes 142 are formed on both sides of the through hole 13 and are located in the upper substrate electrode 121 b.

図7は図5の別の種類のA−A’断面図を示し、2つのビアホール142をスルーホール13の両側に備え、ビアホール142は上面基板電極121bの外側に位置する。
この方法は、特に最上配線層12bを必要としない場合に適用可能である。
FIG. 7 shows another type of AA ′ cross-sectional view of FIG. 5, and two via holes 142 are provided on both sides of the through hole 13, and the via holes 142 are located outside the upper surface substrate electrode 121 b.
This method is applicable particularly when the uppermost wiring layer 12b is not required.

本発明におけるビアホール14の壁は、熱伝導および電気伝導を行うために銅めっきなどの導電性材料141でめっきを施すことにより形成される。   The wall of the via hole 14 in the present invention is formed by plating with a conductive material 141 such as copper plating in order to conduct heat conduction and electric conduction.

本実施形態によれば、内層ベタパターンとスルーホールは、ビアホールと、スルーホールに直接接続される上層パターンとを介して間接的に、電気的および熱的接続される。よって、溶解はんだをスルーホールに供給する際、比較的大きな熱容量を有する内層ベタパターンによって熱が奪われることが防止される。   According to this embodiment, the inner layer solid pattern and the through hole are electrically and thermally connected indirectly via the via hole and the upper layer pattern directly connected to the through hole. Therefore, when supplying the molten solder to the through hole, heat is prevented from being taken away by the inner layer solid pattern having a relatively large heat capacity.

その結果、スルーホールの温度を、はんだの溶解状態を維持するのに十分な高さまで上昇させることができ、スルーホール内において十分なはんだ充填割合を確保することを可能にし、スルーホール内に充填されるはんだと、スルーホールに挿入される電子部品のピンとを確実に接続することを可能にする。   As a result, the temperature of the through hole can be raised to a height sufficient to maintain the molten state of the solder, making it possible to ensure a sufficient solder filling ratio in the through hole and filling the through hole. It is possible to securely connect the solder to be soldered to the pin of the electronic component inserted into the through hole.

第2の実施形態は、図9に示すように複数の層L91〜L96が積層され、多重内層ベタパターン912a、912b、912c、912dを有する基板に関する。これらの内層ベタパターン912a、912b、912c、912dは階段状構造のようなビアホール914a、914b、914c、914dの接続に垂直に接続され、これらの多重内層ベタパターン912a、912b、912c、912dの接続は、図9に示すように最上配線層912eと共に行われる。   As shown in FIG. 9, the second embodiment relates to a substrate in which a plurality of layers L91 to L96 are stacked and has multiple inner layer solid patterns 912a, 912b, 912c, and 912d. These inner layer solid patterns 912a, 912b, 912c, 912d are connected perpendicularly to the connection of via holes 914a, 914b, 914c, 914d like a stepped structure, and the connection of these multiple inner layer solid patterns 912a, 912b, 912c, 912d Is performed together with the uppermost wiring layer 912e as shown in FIG.

スルーホール913の壁には、導電性材料917が形成され、基板911の両面に形成されるスルーホール電極910に接続される。   A conductive material 917 is formed on the wall of the through hole 913 and connected to the through hole electrodes 910 formed on both surfaces of the substrate 911.

図2に示す内層ベタパターンを有する基板と同様に、はんだ充填がスルーホール913内において少なくとも充填目標割合である50%に到達するように、多重内層ベタパターン912a、912b、912c、912dを有する基板911における最上配線層912eを、基板911の上面から基板厚の50%未満の深さの位置に形成する。   Similarly to the substrate having the inner layer solid pattern shown in FIG. 2, the substrate having the multiple inner layer solid patterns 912a, 912b, 912c, and 912d so that the solder filling reaches at least the filling target ratio of 50% in the through hole 913. The uppermost wiring layer 912e in 911 is formed at a position less than 50% of the substrate thickness from the upper surface of the substrate 911.

最上配線層912eは、上面基板電極、または、上面基板電極に接続される基板上面に設けられる。ビアホール914a〜914dの壁のいずれも、熱伝導および電気伝導を行うために銅めっきなどの導電性材料9141a〜9141dでめっきを施すことにより形成される。   The uppermost wiring layer 912e is provided on the upper surface substrate electrode or the upper surface of the substrate connected to the upper surface substrate electrode. Any of the walls of the via holes 914a to 914d is formed by plating with a conductive material 9141a to 9141d such as copper plating in order to conduct heat conduction and electric conduction.

本発明における階段状構造は2つ以上の階段部を備える。図9には、4つの階段部を有する階段状構造が示される。各部は、用途によっては内層ベタパターンを上側の内層べたパターンに接続する2つ以上のビアホールを備えてよい。   The step-like structure in the present invention includes two or more step portions. FIG. 9 shows a stepped structure having four steps. Each part may be provided with two or more via holes that connect the inner layer solid pattern to the upper inner layer solid pattern depending on the application.

図10は図9のA−A’断面図を示し、2つのビアホールが内層ベタパターン912cおよび912dを接続するよう設けられる。他方で、図11は図9のA−A’断面図を示し、複数のビアホール(ここでは12個のビアホール)が内層ベタパターン912cおよび912dを接続するよう設けられる。   FIG. 10 is a cross-sectional view taken along the line A-A ′ of FIG. 9, and two via holes are provided to connect the inner layer solid patterns 912 c and 912 d. On the other hand, FIG. 11 is a cross-sectional view taken along the line A-A ′ of FIG. 9, and a plurality of via holes (here, twelve via holes) are provided to connect the inner layer solid patterns 912 c and 912 d.

図12は図9のB−B’断面図を示し、2つのビアホールが内層ベタパターン912aおよび912bを接続するよう設けられる。他方で、図13は図9のB−B’断面図を示し、複数のビアホール(ここでは20個のビアホール)が内層ベタパターン912aおよび912bを接続するよう設けられる。   FIG. 12 is a cross-sectional view taken along the line B-B ′ of FIG. 9, and two via holes are provided so as to connect the inner layer solid patterns 912 a and 912 b. On the other hand, FIG. 13 shows a B-B ′ cross-sectional view of FIG. 9, and a plurality of via holes (here, 20 via holes) are provided to connect the inner layer solid patterns 912 a and 912 b.

本実施形態によれば、内層ベタパターンとスルーホールは、ビアホールと、スルーホールに直接接続される最上層パターンとを介して間接的に、電気的および熱的接続される。よって、溶解はんだをスルーホールに供給する際、比較的大きな熱容量を有する内層ベタパターンによって熱が奪われることを防止することができる。   According to this embodiment, the inner layer solid pattern and the through hole are indirectly electrically and thermally connected via the via hole and the uppermost layer pattern directly connected to the through hole. Therefore, when supplying the molten solder to the through hole, it is possible to prevent heat from being taken away by the inner layer solid pattern having a relatively large heat capacity.

その結果、スルーホールの温度を、はんだの溶解状態を維持するのに十分な高さまで上昇させることができ、スルーホール内の十分なはんだ充填割合を確保することを可能にし、スルーホール内に充填されるはんだと、スルーホールに挿入される電子部品のピンとを確実に接続することを可能にした。   As a result, the temperature of the through hole can be raised to a height high enough to maintain the molten state of the solder, making it possible to ensure a sufficient solder filling ratio in the through hole and filling the through hole. This makes it possible to securely connect the solder to be soldered to the pin of the electronic component inserted into the through hole.

本発明は、上述した実施形態に限定されず、本発明の要旨を逸脱しない範囲において様々な改良が可能である。   The present invention is not limited to the above-described embodiments, and various improvements can be made without departing from the scope of the present invention.

1・・・プリント基板 2・・・電子部品 3・・・スルーホールはんだ結合
11・・・スルーホール電極 12・・・グランド電源層や電源配線層などの内層ベタパターン 12a・・・最下内層ベタパターン 12b・・・最上配線層 12c・・・第二の底側内層ベタパターン 12d・・・第三の底側内層ベタパターン 12e・・・最上内層ベタパターン 13・・・スルーホール 14・・・ビアホール 14a・・・最下ビアホール 14b・・・第二の底側ビアホール 14c・・・第三の底側ビアホール 14d・・・最上ビアホール
DESCRIPTION OF SYMBOLS 1 ... Printed circuit board 2 ... Electronic component 3 ... Through-hole solder joint 11 ... Through-hole electrode 12 ... Inner layer solid pattern, such as a ground power supply layer and a power supply wiring layer 12a ... Bottom inner layer Solid pattern 12b ... Uppermost wiring layer 12c ... Second bottom inner layer solid pattern 12d ... Third bottom inner layer solid pattern 12e ... Uppermost inner layer solid pattern 13 ... Through hole 14 ... Via hole 14a ... Bottom via hole 14b ... Second bottom via hole 14c ... Third bottom via hole 14d ... Top via hole

Claims (13)

複数の層が積層される基板と、
前記基板内に形成される第一の内層ベタパターンと、
前記基板内に形成されるスルーホールと、
前記第一の内層ベタパターンに対して前記基板の上側に形成され、前記スルーホールに直接電気的に接続される第二の内層ベタパターンまたは配線層と、
前記基板内に形成され、前記第一の内層ベタパターンと前記第二の内層ベタパターンとを電気的に接続するビアホールとを備えるプリント基板であって、
前記第一の内層ベタパターンは、前記スルーホールに直接ではなく、前記ビアホールおよび前記第二の内層ベタパターンを介して前記スルーホールに接続され、
前記スルーホールは、前記基板の上側にリード部品を挿入するための開口、および、前記基板の上側とは反対側に溶解はんだを前記スルーホールに導入するための開口を有することを特徴とするプリント基板。
A substrate on which a plurality of layers are laminated;
A first inner layer solid pattern formed in the substrate;
A through hole formed in the substrate;
A second inner layer solid pattern or wiring layer that is formed on the upper side of the substrate with respect to the first inner layer solid pattern and is electrically connected directly to the through hole;
A printed circuit board comprising a via hole formed in the substrate and electrically connecting the first inner layer solid pattern and the second inner layer solid pattern,
The first inner layer solid pattern is not directly connected to the through hole, but connected to the through hole via the via hole and the second inner layer solid pattern,
The through hole has an opening for inserting a lead component on the upper side of the substrate, and an opening for introducing molten solder into the through hole on the opposite side of the upper side of the substrate. substrate.
前記第二の内層ベタパターンは、前記基板内において前記基板の上面から前記基板の厚みの50%未満の深さに形成されることを特徴とする請求項1に記載のプリント基板。   2. The printed circuit board according to claim 1, wherein the second inner layer solid pattern is formed in the substrate at a depth of less than 50% of the thickness of the substrate from the upper surface of the substrate. 前記第二の内層ベタパターンは、前記基板の表面に形成されることを特徴とする請求項1に記載のプリント基板。   The printed circuit board according to claim 1, wherein the second inner layer solid pattern is formed on a surface of the substrate. 前記スルーホールと前記ビアホール間の距離は、0.1mm以上であることを特徴とする請求項1に記載のプリント基板。   The printed circuit board according to claim 1, wherein a distance between the through hole and the via hole is 0.1 mm or more. 前記ビアホールの直径は、0.05mm以上であることを特徴とする請求項1に記載のプリント基板。   The printed circuit board according to claim 1, wherein the via hole has a diameter of 0.05 mm or more. 前記第一の内層ベタパターンと前記第二の内層ベタパターンは、複数のビアホールにより接続されることを特徴とする請求項1に記載のプリント基板。   The printed circuit board according to claim 1, wherein the first inner layer solid pattern and the second inner layer solid pattern are connected by a plurality of via holes. 複数の層が積層される基板と、
前記基板内に形成される第一の内層ベタパターンと、
前記基板内に形成されるスルーホールと、
前記第一の内層ベタパターンに対して前記基板の上側に形成される第二の内層ベタパターンと、
前記第二の内層ベタパターンに対して前記基板の上側に形成され、前記スルーホールに直接電気的に接続される第三の内層ベタパターンまたは配線層と、
前記基板内に形成され、前記第一の内層ベタパターンと前記第二の内層ベタパターンとを電気的に接続する第一のビアホールと、
前記基板内に形成され、前記第二の内層ベタパターンと前記第三の内層ベタパターンとを電気的に接続する第二のビアホールとを備えるプリント基板であって、
前記第一の内層ベタパターンは、前記スルーホールに直接ではなく、前記第一のビアホール、前記第二の内層ベタパターン、前記第二のビアホールおよび前記第三の内層ベタパターンを介して前記スルーホールに接続され、
前記第二の内層ベタパターンは、前記スルーホールに直接ではなく、前記第二のビアホールおよび前記第三の内層ベタパターンを介して前記スルーホールに接続され、
前記スルーホールは、前記基板の上側にリード部品を挿入するための開口、および、前記基板の上側とは反対側に溶解はんだを前記スルーホールに導入するための開口を有することを特徴とするプリント基板。
A substrate on which a plurality of layers are laminated;
A first inner layer solid pattern formed in the substrate;
A through hole formed in the substrate;
A second inner layer solid pattern formed on the upper side of the substrate with respect to the first inner layer solid pattern;
A third inner layer solid pattern or wiring layer formed on the upper side of the substrate with respect to the second inner layer solid pattern and electrically connected directly to the through hole;
A first via hole formed in the substrate and electrically connecting the first inner layer solid pattern and the second inner layer solid pattern;
A printed circuit board comprising a second via hole formed in the substrate and electrically connecting the second inner layer solid pattern and the third inner layer solid pattern,
The first inner layer solid pattern is not directly in the through hole, but through the first via hole, the second inner layer solid pattern, the second via hole, and the third inner layer solid pattern. Connected to
The second inner layer solid pattern is not directly connected to the through hole, but connected to the through hole via the second via hole and the third inner layer solid pattern,
The through hole has an opening for inserting a lead component on the upper side of the substrate, and an opening for introducing molten solder into the through hole on the opposite side of the upper side of the substrate. substrate.
前記第三の内層ベタパターンは、前記基板内において前記基板の上面から前記基板の厚みの50%未満の深さに形成されることを特徴とする請求項7に記載のプリント基板。   The printed circuit board according to claim 7, wherein the third inner layer solid pattern is formed in the substrate at a depth of less than 50% of the thickness of the substrate from the upper surface of the substrate. 前記第三の内層ベタパターンは、前記基板の表面に形成されることを特徴とする請求項7に記載のプリント基板。   The printed circuit board according to claim 7, wherein the third inner layer solid pattern is formed on a surface of the substrate. 前記スルーホールと前記第二のビアホール間の距離は、0.1mm以上であることを特徴とする請求項7に記載のプリント基板。   The printed circuit board according to claim 7, wherein a distance between the through hole and the second via hole is 0.1 mm or more. 前記第一のビアホールと前記第二のビアホールの直径は、0.05mm以上であることを特徴とする請求項7に記載のプリント基板。   The printed circuit board according to claim 7, wherein the diameters of the first via hole and the second via hole are 0.05 mm or more. 前記第一の内層ベタパターンと前記第二の内層ベタパターン、および、前記第二の内層ベタパターンと前記第三の内層ベタパターンは、それぞれ複数のビアホールにより接続されることを特徴とする請求項7に記載のプリント基板。   The first inner layer solid pattern and the second inner layer solid pattern, and the second inner layer solid pattern and the third inner layer solid pattern are connected by a plurality of via holes, respectively. 8. The printed circuit board according to 7. 階段状構造のビア接続に垂直に接続される4つ以上の内層ベタパターンをさらに備えることを特徴とする請求項7に記載のプリント基板。   The printed circuit board according to claim 7, further comprising four or more inner layer solid patterns connected vertically to the via connection of the stepped structure.
JP2014138477A 2014-07-04 2014-07-04 Printed board Pending JP2016018800A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014138477A JP2016018800A (en) 2014-07-04 2014-07-04 Printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014138477A JP2016018800A (en) 2014-07-04 2014-07-04 Printed board

Publications (1)

Publication Number Publication Date
JP2016018800A true JP2016018800A (en) 2016-02-01

Family

ID=55233849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014138477A Pending JP2016018800A (en) 2014-07-04 2014-07-04 Printed board

Country Status (1)

Country Link
JP (1) JP2016018800A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017560A (en) * 2018-07-23 2020-01-30 株式会社デンソー Electronic control device and electric power steering device using the same
WO2024202215A1 (en) * 2023-03-27 2024-10-03 日立Astemo株式会社 Multilayer wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186149A (en) * 2004-12-28 2006-07-13 Yamatake Corp Printed circuit boards and electronic devices
JP2008227272A (en) * 2007-03-14 2008-09-25 Fujitsu Ltd Printed wiring board and electronic device
JP2009206327A (en) * 2008-02-28 2009-09-10 Japan Radio Co Ltd Wiring structure and multilayer printed wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186149A (en) * 2004-12-28 2006-07-13 Yamatake Corp Printed circuit boards and electronic devices
JP2008227272A (en) * 2007-03-14 2008-09-25 Fujitsu Ltd Printed wiring board and electronic device
JP2009206327A (en) * 2008-02-28 2009-09-10 Japan Radio Co Ltd Wiring structure and multilayer printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017560A (en) * 2018-07-23 2020-01-30 株式会社デンソー Electronic control device and electric power steering device using the same
JP7131163B2 (en) 2018-07-23 2022-09-06 株式会社デンソー Electronic control device and electric power steering device using the same
WO2024202215A1 (en) * 2023-03-27 2024-10-03 日立Astemo株式会社 Multilayer wiring board

Similar Documents

Publication Publication Date Title
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
CN106793564B (en) A plug-in method for blind holes of multilayer PCB
JP4650948B2 (en) Through-hole soldering structure
US11284502B2 (en) Thermal relief for through-hole and surface mounting
JP2018088493A (en) Bonding parts and board unit
JP2016018800A (en) Printed board
JP2008227272A (en) Printed wiring board and electronic device
JP2013004866A (en) Component built-in substrate
US9148962B2 (en) Heat transfer device for wave soldering
JP6869855B2 (en) Printed wiring board
JP2009135285A (en) Method for manufacturing flexible printed wiring board, and flexible printed wiring board manufactured by the method
JP2013045919A (en) Printed wiring board
JP2014146619A (en) Printed circuit board
WO2020121813A1 (en) Resin substrate, electronic instrument, and method for manufacturing resin substrate
JP5375537B2 (en) Printed wiring board and manufacturing method thereof
JP2014183147A (en) Printed wiring board
WO2017169504A1 (en) Multilayered circuit board
KR101770215B1 (en) Chip on the multilayer circuit board and that method of manufacturing
TW202041117A (en) Circuit doard connection structure and method for making the same
JP4962175B2 (en) Printed wiring board
JP7184933B2 (en) power converter
JP2013165244A (en) Multi-layer printed board and manufacturing method of the same
JP5779908B2 (en) Component built-in wiring board
JP2006120940A (en) Electronic component mounting board, heating device, and shield case mounting method
JP2006253569A (en) Flexible wiring board and semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306