JP2013172087A - 半導体装置 - Google Patents

Abstract

【課題】フィールドプレート構造を有する半導体装置の耐圧および信頼性を向上する。
【解決手段】半導体装置のフィールドプレート部は、半導体基板の表面に形成された絶縁膜と、絶縁膜の内部にＦＬＲ層毎に形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されている複数の第１導電膜と、複数のＦＬＲ層のそれぞれに対応して形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜および対応するＦＬＲ層に電気的に接続するコンタクト部とを含む複数の第２導電膜とを備えている。少なくとも１つの第２導電膜の表面部の少なくとも一部は、半導体装置を平面視したときに、第２方向に隣接する他の第２導電膜と電気的に接続する第１導電膜と重なる位置まで伸びている。
【選択図】 図２

Description

本明細書に記載の技術は、半導体装置に関する。

半導体装置の耐圧を確保するために、半導体基板の周辺側の非セル領域にフィールドリミッティングリング（ＦＬＲ）層等の耐圧保持構造が形成される。さらに、半導体装置の信頼性を確保するために、ＦＬＲ層の表面側にフィールドプレートが形成される。特許文献１に記載の半導体装置では、複数のＦＬＲ層の表面側に複数の金属層を有するフィールドプレートが形成されている。複数のＦＬＲ層は、セル領域の周囲を周回し、その長手方向と直交する方向に間隔を空けて配置されている。複数の金属層は、半導体基板の表面に形成された絶縁膜の表面に形成されるとともに、その一部が絶縁膜を貫通して半導体基板のＦＬＲ層に達している。絶縁膜の表面に露出した金属層の幅は、接続されたＦＬＲ層と比較して、半導体基板の中央側よりも周辺側において広くなっている。

特開２０００−１１４５４９号公報 特開２００９−２８３５６号公報

可動イオンに対するシールド性を向上するためには、フィールドプレートを構成する金属層の間隔を狭くすればよい。特許文献１の半導体装置では、半導体基板の周辺側において金属層が長くなっている分だけ金属層の間隔が狭くなってはいるが、半導体装置を平面視したときに、隣接する金属層の間に隙間があるため、可動イオンに対するシールド性が不十分である。

本明細書が開示する半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面に形成されたフィールドプレート部とを備えている。非セル領域は、第１導電型の基板層と、基板層の表面に形成されており、セル領域の周囲に沿った第１方向に伸びてセル領域を囲むとともに、第１方向に直交する第２方向に間隔を空けて配置されている複数の第２導電型のＦＬＲ層とを備えている。フィールドプレート部は、半導体基板の表面に形成された絶縁膜と、絶縁膜の内部にＦＬＲ層毎に形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されている複数の第１導電膜と、複数のＦＬＲ層のそれぞれに対応して形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜およびＦＬＲ層に電気的に接続するコンタクト部とを含む複数の第２導電膜とを備えている。少なくとも１つの第２導電膜の表面部の少なくとも一部は、半導体装置を平面視したときに、第２方向に隣接する他の第２導電膜と電気的に接続する第１導電膜と重なる位置まで伸びている。

上記の半導体装置によれば、フィールドプレート部は、導電膜として、第１導電膜と第２導電膜を含んでいる。第２導電膜の表面部は、半導体装置を平面視したときに、第２方向に隣接する他の第２導電膜と電気的に接続する第１導電膜と重なる位置まで伸びている。このため、半導体装置を平面視したときに、フィールドプレート部の導電膜の隙間を著しく減らすことができ、可動イオンに対するシールド性を向上することができる。また、ＦＬＲ層と、第１導電膜と、第２導電膜が電気的に接続している。このため、半導体基板の表面側と裏面側に電位差が付与されると、複数の隣接するＦＬＲ層、第１導電膜および第２導電膜と、その間に存在する絶縁膜は、コンデンサとして機能する。このコンデンサの電界によって可動イオンが捕捉されるため、可動イオンのシールド性が向上して、半導体装置の信頼性が向上する。

上記の半導体装置において、第２方向は、半導体装置を平面視したときの中央側から周辺側に向かう方向であってもよい。

また、少なくとも１つの第１導電膜の第２方向の中央は、その第１導電膜が電気的に接続するＦＬＲ層の第２方向の中央よりも、第２方向の逆方向に位置していてもよい。

実施例１に係る半導体装置を概念的に示す平面図である。 図１のＩＩ−ＩＩ線断面図である。 実施例１に係る半導体装置の等電位線およびコンデンサ部分を説明する図である。 変形例に係る半導体装置のフィールドプレート部の一部の断面を含む斜視図である。 変形例に係る半導体装置のフィールドプレート部の一部の断面を含む斜視図である。 変形例に係る半導体装置の平面図である。

本明細書が開示する半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面に形成されたフィールドプレート部とを備えている。半導体装置は、さらに、セル領域の表面に形成された表面電極およびセル領域の裏面に形成された裏面電極を備えていてもよい。表面電極の材料としては、限定されないが、例えば、アルミニウム（Ａｌ）またはアルミニウムとシリコンの合金（ＡｌＳｉ）等を主成分とする金属膜を好適に用いることができる。裏面電極の材料としては、限定されないが、例えば、半導体基板側から順に、ＡｌまたはＡｌＳｉと、チタン（Ｔｉ）と、ニッケル（Ｎｉ）と、金（Ａｕ）等のニッケル保護膜が積層された積層電極を好適に用いることができる。

非セル領域は、第１導電型の基板層と、基板層の表面に形成されており、セル領域の周囲に沿った第１方向に伸びてセル領域を囲むとともに、第１方向に直交する第２方向に間隔を空けて配置されている複数の第２導電型のＦＬＲ層とを備えている。非セル領域のうち、ＦＬＲ層が形成されている領域は、いわゆる耐圧保持領域である。ＦＬＲ層の第２導電型の不純物濃度は、１×１０^１２ｃｍ^−２以上であることが好ましく、１×１０^１４ｃｍ^−２以上であることが特に好ましい。

フィールドプレート部は、絶縁膜と、複数の第１導電膜と、複数の第２導電膜とを備えている。絶縁膜は、半導体基板の表面に形成されている。フィールドプレート部は、非セル領域内に設けられた耐圧保持領域の表面に形成されていることが好ましい。

第１導電膜は、絶縁膜の内部にＦＬＲ層毎に形成されており、半導体装置を平面視したときに対応するＦＬＲ層に沿って第２方向に間隔を空けて配置されている。第１導電膜の材料は、限定されないが、ポリシリコン、アモルファスシリコン、シリコン窒化物等のシリコン系の膜の他、アルミニウム、銀（Ａｇ）等の金属膜を好適に用いることができる。第１導電膜としてシリコン系の膜を用いる場合、一般に、厚い金属膜を用いるよりも微細化が可能である点において、好ましい。また、セル領域にＩＧＢＴ等の絶縁ゲートを有する半導体素子が形成されている場合には、ゲート電極の材料（例えば、ポリシリコン）を第１導電膜の材料として用いれば、ゲートを形成する工程において第１導電膜を同時に形成できる点において、好ましい。第１導電膜の膜厚は、１μｍ以下であることが好ましい。第１導電膜の膜厚が薄いほど、隣接する第１導電膜の間隔を狭くすることができ、可動イオンに対するシールド性が向上する。

第２導電膜は、複数のＦＬＲ層のそれぞれに対応して形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されている。第２導電膜の材料は、限定されないが、ポリシリコン、アモルファスシリコン、シリコン窒化物等のシリコン系の膜の他、アルミニウム、銀（Ａｇ）等の金属膜を好適に用いることができる。第２導電膜として表面電極に含まれる材料と同じ膜（例えばＡｌまたはＡｌＳｉ）を用いる場合、表面電極を形成する工程において第２導電膜を同時に形成できる点において、好ましい。それぞれの第２導電膜は、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜および対応するＦＬＲ層に電気的に接続するコンタクト部とを含んでいる。コンタクト部は、第２導電膜とＦＬＲ層との双方に接続する１つのコンタクト部として形成されていてもよいし、第２導電膜に接続するコンタクト部と、ＦＬＲ層に接続するコンタクト部が別々に形成されていてもよい。第２導電膜によって、ＦＬＲ層と第１導電膜は電気的に接続されている。

第２導電膜の表面部は、そのコンタクト部から第２方向に伸びる第１部分を有している。第２導電膜の表面部は、さらに、そのコンタクト部から第２方向の逆方向に伸びる第２部分を有していてもよい。少なくとも１つの第２導電膜の表面部の少なくとも一部において、第１部分は、半導体装置を平面視したときに、第２方向に隣接する他の第２導電膜と電気的に接続する第１導電膜と重なる位置まで伸びている。第２方向は、例えば、半導体基板の中央側から周辺側に向かう方向であってもよいし、逆に、半導体基板の周辺側から中央側に向かう方向であってもよいが、半導体装置を平面視したときの中央側から周辺側に向かう方向であることが好ましい。半導体装置に電圧が印加された場合に、半導体装置の等電位線の流れに沿うようにコンデンサが構成されるため、ＦＬＲ層と、その周辺側に隣接するＦＬＲ層との間を、半導体装置の表面側に向かって緩やかに等電位線が伸びるようにすることができ、電界集中が緩和され、半導体装置の耐圧がより高くなる。

第２導電膜の表面部の第１部分および第２部分の幅は、複数の第２導電膜においてほぼ同じであってもよいし、複数の第２導電膜ごとに相違していてもよい。例えば、半導体基板の周辺側に向かうほど、第１部分の幅がより広くなっていてもよい。第２導電膜の第１部分の幅および第２部分の幅が複数の第２導電膜ごとに相違する場合には、第１部分と、第２方向に隣接する第２導電膜と電気的に接続する第１導電膜との重なり面積が、それぞれ相違していてもよいし、同じであってもよい。また、セル領域の周囲に沿った第１方向に伸びてセル領域を囲む一連の第２導電膜に、その表面部が第２方向に向かって伸びている部分と、そうでない部分が含まれていてもよい。この場合、第２方向に向かって伸びている部分は、半導体基板を平面視した場合の角部に設けられていることが好ましい。なお、半導体基板を平面視した場合の角部においては、ＦＬＲ層は略円弧状に湾曲しており、直線部においては、ＦＬＲ層は直線状になっている。同様に、対応するＦＬＲ層に沿って形成される第１導電膜および第２導電膜も、半導体基板を平面視した場合の角部においては略円弧状に湾曲しており、直線部においては、直線状になっている。

また、少なくとも１つの第１導電膜の第２方向の中央は、その第１導電膜が電気的に接続するＦＬＲ層の第２方向の中央よりも、第２方向の逆方向に位置していてもよい。第２部分の表面部が第２方向に伸びており、第１導電膜が、第２方向の逆方向に偏在していれば、第２導電膜の表面部と、第２方向に隣接する他の第２導電膜と電気的に接続する第１導電膜との重なり面積が大きくなる。また、この場合、第１導電膜や第２導電膜の第２方向の幅を変えることなく、重なり面積を確保することができる。

本願に係る半導体装置のセル領域に形成される半導体素子は、特に限定されないが、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード等を挙げることができる。これらの半導体素子は、縦型であってもよく、横型であってもよい。さらに、半導体基板およびフィールドプレートの表面に、保護膜（例えば、ポリイミド膜、シリコン窒化物膜等）を備えていてもよい。

図１，２に示すように、半導体装置１０は、半導体基板１００と、フィールドプレート部１１と、表面電極１１０と、裏面電極１１２とを備えている。半導体基板１００は、セル領域１０１と、非セル領域１０２とを備えている。セル領域１０１は、半導体基板１００の中央に位置し、２つの領域に分割されている。表面電極１１０は、半導体基板１００のセル領域１０１の表面に形成されている。裏面電極１１２は、半導体基板１００のセル領域１０１および非セル領域１０２の裏面に形成されている。表面電極１１０はＡｌ電極であり、裏面電極１１２は、半導体基板１００側から順にＡｌ、Ｔｉ、Ｎｉ、Ａｕが積層された積層電極である。

セル領域１０１には、詳細は図示していないが、ＩＧＢＴが形成されている。セル領域１０１は、ｐ型のコレクタ層１３１と、ドリフト層であるｎ型の基板層１３２と、ｐ型のボディ層１３３と、ｎ型のエミッタ層（図示しない）とを備えている。基板層１３２は、不純物としてリン（Ｐ）を含むｎ型の半導体基板である。コレクタ層１３１および基板層１３２は、非セル領域１０２まで伸びている。半導体基板１００の非セル領域１０２の表面側には、セル領域１０１を取り囲むように、ゲート配線１０３が形成されている。フィールドプレート部１１は、ゲート配線１０３よりさらに半導体基板１００の周辺側に形成されている。

非セル領域１０２は、基板層１３２と、基板層１３２の表面に形成されているｐ型のｐ層１３４と、ｐ型のＦＬＲ層１３５ａ〜１３５ｄと、ｎ型のｎ層１３６と、基板層１３２の裏面に形成されているコレクタ層１３１とを備えている。ＦＬＲ層１３５ａ〜１３５ｄは、基板層１３２の表面にボロン（Ｂ）をイオン注入することによって形成されたｐ型の半導体層であり、不純物であるボロンの濃度は、１×１０^１４ｃｍ^−２以上である。ｐ層１３４、ＦＬＲ層１３５ａ〜１３５ｄおよびｎ層１３６は、セル領域１０１に近い側からこの順に配置されており、それぞれセル領域１０１の周囲に沿った方向に伸びてセル領域を囲む一連の略四角形状の層として形成されている。図１に示すように、ＦＬＲ層１３５ａ〜１３５ｄは、半導体装置１０を平面視したときに、セル領域１０１の周囲を取り囲んでおり、半導体基板１００の直線部において直線状であり、角部において円弧状である、略四角形のリング状を有している。図１では図示を省略しているが、ｐ層１３４とｎ層１３６もＦＬＲ層１３５ａ〜１３５ｄと同様に、セル領域１０１の周囲を取り囲んでおり、半導体基板１００の直線部において直線状であり、角部において円弧状である、略四角形状を有している。ＦＬＲ層１３５ａ〜１３５ｄの長手方向（図１に示す略四角形状のＦＬＲ層１３５ａ〜１３５ｄの周方向であり、図２に示すｘ方向）を第１方向とし、第１方向に直交し、半導体基板１００の中央側から周辺側に向かう方向（図１に示す略四角形状のＦＬＲ層１３５ａ〜１３５ｄの法線ベクトルの方向であり、図２に示すｙ軸の正方向）を第２方向とするとき、ｐ層１３４、ＦＬＲ層１３５ａ〜１３５ｄおよびｎ層１３６は、第２方向に間隔を空けて配置されている。

フィールドプレート部１１は、シリコン酸化物を材料とする絶縁膜１４２と、ポリシリコンを材料とする複数の第１導電膜１４０ａ〜１４０ｄと、アルミニウムを材料とする、第２導電膜１２０ａ〜１２０ｄとを備えている。絶縁膜１４２は、半導体基板１００の非セル領域１０２の表面に形成されている。

第１導電膜１４０ａ〜１４０ｄは、絶縁膜１４２の内部に形成されている。第１導電膜１４０ａ〜１４０ｄは、第２方向に間隔を空けて配置されており、その間に存在する絶縁膜１４２によって互いに絶縁されている。第１導電膜１４０ａ〜１４０ｄは、それぞれＦＬＲ層１３５ａ〜１３５ｄに沿って配置されており、ＦＬＲ層１３５ａ〜１３５ｄと同様に、一連の略四角形状に形成されている。第１導電膜１４０ａ〜１４０ｄの厚さは、１μｍ以下である。なお、絶縁膜１４２は、ｐ層１３４の表面にも形成されており、その内部には、第１導電膜１４０ａ〜１４０ｄと同一材料を用いた導電膜１４１ａおよび１４１ｂが形成されている。導電膜１４１ａおよび１４１ｂは、ｐ層１３４に沿って配置されており、一連の略四角形状に形成されている。導電膜１４１ａと、導電膜１４１ｂと、第１導電膜１４０ａは、第２方向に間隔を空けて配置されており、その間に存在する絶縁膜１４２によって互いに絶縁されている。ゲート配線１０３は、ｐ層１３４の表面側に位置しており、絶縁膜１４２の表面から導電膜１４１ａに達する位置まで絶縁膜１４２を貫通して伸びている。また、フィールドプレート部１１よりも半導体基板１００の周辺側（図２に示すｙ軸の正方向）には、ｎ層１３６に電気的に接続する電極１１４が形成されている。なお、ｎ層１３６および電極１１４は、図１においては、図示を省略している。

第２導電膜１２０ａ〜１２０ｄは、それぞれ、表面部とコンタクト部とを有している。表面部は、絶縁膜１４２の表面に形成されている。コンタクト部は、表面部から、絶縁膜１４２および第１導電膜１４０ａ〜１４０ｄを貫通して、ＦＬＲ層１３５ａ〜１３５ｄに接する位置まで伸びている。第１導電膜１４０ａ〜１４０ｄは、それぞれ、第２導電膜１２０ａ〜１２０ｄを介して、ＦＬＲ層１３５ａ〜１３５ｄと電気的に接続されている。半導体装置１０を平面視したときに、第２導電膜１２０ａ，１２０ｂ，１２０ｃの表面部は、それぞれ、そのコンタクト部から第２方向に隣接する第２導電膜１２０ｂ，１２０ｃ，１２０ｄと電気的に接続する第１導電膜１４０ｂ，１４０ｃ，１４０ｄと重なる位置まで伸びている。第２導電膜１２０ｄの表面部も、第２導電膜１２０ａ〜１２０ｃと同じ長さだけ、そのコンタクト部から第２方向に伸びている。第２導電膜１２０ａ〜１２０ｄの表面部は、コンタクト部から第２方向の逆方向（図２に示すｙ軸の負方向）にも伸びている。第２導電膜１２０ａ〜１２０ｄの表面部が、コンタクト部から第２方向に伸びる部分の幅は、第２方向の逆方向に伸びる部分の幅よりも広い。第２導電膜１２０ａ〜１２０ｄの表面部の幅は、ほぼ同じであり、第２導電膜１２０ａ〜１２０ｄの表面部が、コンタクト部から第２方向に伸びる部分の幅も、ほぼ同じである。

第１導電膜１４０ａ〜１４０ｄの第２方向の中央は、それぞれ、第１導電膜１４０ａ〜１４０ｄが電気的に接続するＦＬＲ層１３５ａ〜１３５ｄの第２方向の中央よりも、第２方向の逆方向に位置している。第１導電膜１４０ｂ，１４０ｃ，１４０ｄは、それぞれ、互いに重なる関係にある第２導電膜１２０ａ，１２０ｂ，１２０ｃに向かって第２方向の逆方向に大きく伸びているため、第１導電膜１４０ｂ，１４０ｃ，１４０ｄと第２導電膜１２０ａ，１２０ｂ，１２０ｃとの重なり面積を大きくすることができる。また、第１導電膜１４０ａ〜１４１ｄや第２導電膜１２０ａ〜１２０ｄの第２方向の幅を変えることなく、大きな重なり面積を確保することができる。

ＦＬＲ層１３５ａ〜１３５ｄと、第１導電膜１４０ａ〜１４０ｄと、第２導電膜１２０ａ〜１２０ｄは、それぞれ電気的に接続しているため、半導体装置１０の表面電極１１０と裏面電極１１２との間に電圧が印加されると、絶縁膜１４２を介して間隔を空けて配置されたコンデンサの電極として機能する。例えば、図３に示すように、第２導電膜１４０ａと第１導電膜１２０ａとＦＬＲ層１３５ａは、破線１７０ａに示す電極面を構成し、第２導電膜１４０ｂと第１導電膜１２０ｂとＦＬＲ層１３５ｂは、破線１７０ｂに示す電極面を構成して、その間に存在する絶縁膜１４２とともに、コンデンサとして機能する。このコンデンサの電界によって可動イオンが捕捉されるため、可動イオンのシールド性が向上して、半導体装置１０の信頼性が向上する。図３に示すように、電極面である破線１７０ａ、１７０ｂは、フィールドプレート部１１の表面から半導体基板１００の表面に達するまで伸びているから、例えば、正の可動イオンが半導体装置１０の周辺側から中央側に向かって絶縁膜１４２内を移動してセル領域の周辺側に集中することを抑制することができる。

また、第２導電膜１２０ａ〜１２０ｄの表面部は、半導体装置１０を平面視したときの中央側から周辺側に向かう方向に伸びているため、半導体装置１０に電圧が印加された場合には、半導体装置１０の等電位線の流れに沿うようにコンデンサが構成される。例示によって具体的に説明すると、図３に示すように、ＦＬＲ層１３５ａと、これに隣接するＦＬＲ層１３５ｂとの間を、半導体装置１０の表面側に向かって緩やかに等電位線１８０ａが伸びるようにすることができる。この結果、半導体装置１０では、電界集中が緩和され、耐圧がより高くなる。なお、図３に示していない複数の隣接するＦＬＲ層の間においても、同様の作用効果を得ることができる。

第１導電膜１４０ａ〜１４０ｄおよび導電膜１４１ａ，１４１ｂは、セル領域１０１に形成されているＩＧＢＴの絶縁ゲートのゲート電極（図示しない）と同じポリシリコンを材料としており、１×１０^１３ｃｍ^−２以上の不純物イオンを含んでいる。第１導電膜１４０ａ〜１４０ｄは、半導体装置１０の製造工程において、ＩＧＢＴのゲート電極を形成する工程で同時に形成される。第２導電膜１２０ａ〜１２０ｄは、表面電極１１０と同じアルミニウムを材料としており、半導体装置１０の製造工程において、表面電極１１０を形成する工程で同時に形成される。

上記のとおり、半導体装置１０によれば、フィールドプレート部１１は、導電膜として、第１導電膜１４０ａ〜１４０ｄと第２導電膜１２０ａ〜１２０ｄを含んでいる。第２導電膜１２０ａ，１２０ｂ，１２０ｃは、半導体装置１０を平面視したときに、第２方向に隣接する第１導電膜１４０ｂ，１４０ｃ，１４０ｄと重なる位置まで伸びている。このため、半導体装置１０を平面視したときに、フィールドプレート部１１の導電膜の間には隙間がなくなり、可動イオンに対するシールド性を向上させることができる。第２導電膜１２０ａ，１２０ｂ，１２０ｃは、第１方向の全領域において第２方向に伸びているため、可動イオンに対する高いシールド性を得ることができる。

また、ＦＬＲ層１３５ａ〜１３５ｄと、第１導電膜１４０ａ〜１４０ｄと、第２導電膜１２０ａ〜１２０ｄが電気的に接続しているため、半導体装置１０に電圧が印加されると、絶縁膜１４２と、絶縁膜１４２を介して間隔を空けて配置された、複数の隣接するＦＬＲ層１３５ａ〜１３５ｄ、第１導電膜１４０ａ〜１４０ｄ、第２導電膜１２０ａ〜１２０ｄとは、コンデンサとして機能する。このコンデンサの電界によって可動イオンが捕捉されるため、可動イオンのシールド性が向上して、半導体装置１０の信頼性が向上する。

また、第１導電膜１４０ａ〜１４０ｄは、セル領域１０１のＩＧＢＴのゲート電極を形成する工程で同時に形成され、第２導電膜１２０ａ〜１２０ｄは、表面電極１１０を形成する工程で同時に形成されるため、半導体装置１０は、簡易な製造工程で製造することができる。

（変形例）
上記の実施例では、第２導電膜との第２方向の幅はほぼ同じであったが、これに限定されない。例えば、半導体装置は、図４に示すような第２導電膜２２０ａ，２２０ｂを有していてもよい。第２導電膜２２０ａ，２２０ｂの表面部は、それぞれ、第２方向に幅の狭い部分２２１ａ，２２１ｂと、第２方向に幅の広い部分２２２ａ，２２２ｂとを有している。部分２２２ａは第１導電膜２４０ｂと重なっており、部分２２１ｂは第１導電膜１４０ｂと重なっていない。また、上記の実施例では、第１導電膜１４０ａ〜１４０ｄの第２方向の幅はほぼ同じであったが、これに限定されない。例えば、半導体装置は、図５に示すような第１導電膜３４０ａ，３４０ｂを有していてもよい。第１導電膜３４０ａ，３４０ｂは、それぞれ、第２方向に幅の狭い部分３４２ａ，３４２ｂと、第２方向に幅の広い部分３４１ａ，３４１ｂとを有している。第１導電膜３４０ｂの部分３４１ｂは、第２導電膜３２０ａの表面部と重なっており、部分３４２ｂは第２導電膜３２０ａの表面部と重なっていない。また、半導体装置は、図６に示すような第２導電膜４２０ａ〜４２０ｄを有していてもよい。第２導電膜４２０ａ〜４２０ｄの表面部は、半導体装置を平面視した場合の角部４２８においてのみ、周辺側に伸びている。第２導電膜４２０ａ，４２０ｂ，４２０ｃの表面部は、第２方向に隣接する第２導電膜４２０ｂ，４２０ｃ，４２０ｄと電気的に接続する第１導電膜と重なる位置まで伸びている。なお、図４〜６の説明においては、実施例１に示す半導体装置１０と同様の形態については説明を省略している。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０ 半導体装置
１１ フィールドプレート部
１００ 半導体基板
１０１ セル領域
１０２ 非セル領域
１０３ ゲート配線
１１０ 表面電極
１１２ 裏面電極
１１４ 電極
１２０ａ〜１２０ｄ，２２０ａ，２２０ｂ，３２０ａ，３２０ｂ，４２０ａ〜４２０ｄ 第２導電膜
１３１ コレクタ層
１３２ 基板層
１３３ ボディ層
１３５ａ〜１３５ｄ ＦＬＲ層
１４０ａ〜１４０ｄ，２４０ａ，２４０ｂ，３４０ａ，３４０ｂ 第１導電膜
１４１ａ，１４１ｂ 導電膜
１４２ 絶縁膜
４２８ 角部

Claims (3)

1. 半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、
   非セル領域の表面に形成されたフィールドプレート部とを備えた半導体装置であって、
   非セル領域は、
   第１導電型の基板層と、
   基板層の表面に形成されており、セル領域の周囲に沿った第１方向に伸びてセル領域を囲むとともに、第１方向に直交する第２方向に間隔を空けて配置されている複数の第２導電型のＦＬＲ層とを備えており、
   フィールドプレート部は、
   半導体基板の表面に形成された絶縁膜と、
   絶縁膜の内部にＦＬＲ層毎に形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されている複数の第１導電膜と、
   複数のＦＬＲ層のそれぞれに対応して形成されており、半導体装置を平面視したときに、対応するＦＬＲ層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜および対応するＦＬＲ層に電気的に接続するコンタクト部とを含む複数の第２導電膜とを備えており、
   少なくとも１つの第２導電膜の表面部の少なくとも一部は、半導体装置を平面視したときに、第２方向に隣接する他の第２導電膜と電気的に接続する第１導電膜と重なる位置まで伸びている、半導体装置。
2. 第２方向は、半導体装置を平面視したときの中央側から周辺側に向かう方向である、請求項１に記載の半導体装置。
3. 少なくとも１つの第１導電膜の第２方向の中央は、その第１導電膜が電気的に接続するＦＬＲ層の第２方向の中央よりも、第２方向の逆方向に位置している、請求項１または２に記載の半導体装置。

Images