JP2012078248A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2012078248A JP2012078248A JP2010224927A JP2010224927A JP2012078248A JP 2012078248 A JP2012078248 A JP 2012078248A JP 2010224927 A JP2010224927 A JP 2010224927A JP 2010224927 A JP2010224927 A JP 2010224927A JP 2012078248 A JP2012078248 A JP 2012078248A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- flatness
- wiring board
- standard
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
- G01B11/306—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Immunology (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Pathology (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
【解決手段】BGA(半導体装置)の平坦度検査において、常温での平坦度の(+)方向の許容範囲が(−)方向の許容範囲に比べて小さい平坦度規格を形成し、前記平坦度規格を用いて常温での半導体装置の平坦度検査を行って実装良品/実装不良品を判定することにより、リフロー実装等の際の加熱時のパッケージ反りに起因する実装不良を低減してBGAの信頼性の向上を図るとともに、より実装状態を考慮した基板タイプの半導体装置の平坦度管理を行う。
【選択図】図11
Description
図1は本発明の実施の形態の半導体装置の検査方法によって検査される半導体装置の構造の一例を示す断面図、図2は図1に示す半導体装置の実装構造の一例を示す部分断面図、図3は図1に示す半導体装置の裏面側の構造の一例を示す裏面図、図4は図1に示す半導体装置の反り状態(上に凸)の一例を示す側面図、図5は図1に示す半導体装置の反り状態(下に凸)の一例を示す側面図である。
2 配線基板
2a 上面
2b 下面
2c ボンディングリード
2d 第1エリア(外周部)
2e 第2エリア(中央部)
3 封止体
4 半導体チップ
4a 主面
4b 裏面
4c 電極パッド
5 ワイヤ
6 半田ボール(外部端子)
7 実装基板
7a 端子
8 半田
9 吸着ブロック
10 レーザー発振部
10a レーザー
11 レーザー受光部
Claims (11)
- 配線基板上に半導体チップが搭載されて成る半導体装置の検査方法であって、
(a)前記配線基板の前記半導体チップが搭載された上面と反対側の下面に複数の外部端子が設けられた前記半導体装置を準備する工程と、
(b)前記複数の外部端子の平坦度を測定して前記半導体装置の良品/不良品を判定する検査を行う工程と、
を有し、
前記(b)工程では、前記配線基板の前記下面を下に向けて上に凸となるように前記配線基板が反る場合の凸側への方向を(+)方向とし、前記配線基板の前記下面を下に向けて下に凸となるように前記配線基板が反る場合の凸側への方向を(−)方向とした際に、前記平坦度の前記(+)方向の許容範囲が前記平坦度の前記(−)方向の許容範囲に比べて小さい平坦度規格を形成し、前記平坦度規格を用いて前記半導体装置の検査を行うことを特徴とする半導体装置の検査方法。 - 請求項1記載の半導体装置の検査方法において、前記(b)工程では、前記複数の外部端子のそれぞれにレーザーを照射して前記平坦度を測定することを特徴とする半導体装置の検査方法。
- 請求項2記載の半導体装置の検査方法において、前記外部端子は、半田ボールであることを特徴とする半導体装置の検査方法。
- 請求項3記載の半導体装置の検査方法において、前記(+)方向と前記(−)方向の判定は、MAX高さの前記半田ボールの位置とMIN高さの前記半田ボールの位置によって判定することを特徴とする半導体装置の検査方法。
- 請求項4記載の半導体装置の検査方法において、前記配線基板の前記下面を中央部と前記中央部の外側の外周部とに分けて、それぞれの箇所で前記MAX高さの前記半田ボールと前記MIN高さの前記半田ボールのどちらが存在しているかを検知し、この検知結果によって前記配線基板の反り方向が前記上に凸か前記下に凸かを判定することを特徴とする半導体装置の検査方法。
- 請求項4記載の半導体装置の検査方法において、前記配線基板は、樹脂基板であることを特徴とする半導体装置の検査方法。
- 請求項6記載の半導体装置の検査方法において、前記配線基板は、前記下面を下に向けて前記上に凸となるように反っていることを特徴とする半導体装置の検査方法。
- 請求項7記載の半導体装置の検査方法において、前記(+)方向の前記平坦度の前記許容範囲の上限値は、前記半導体装置の常温での前記平坦度の測定値をBとし、前記半導体装置のピーク温度での前記平坦度の測定値をDとし、前記半導体装置の加熱ピークにおける規格値をAとすると、B+(A−D)で表されることを特徴とする半導体装置の検査方法。
- 請求項8記載の半導体装置の検査方法において、前記配線基板の前記上面に樹脂製の封止体が形成されていることを特徴とする半導体装置の検査方法。
- 請求項9記載の半導体装置の検査方法において、前記封止体は、エポキシ系樹脂から成ることを特徴とする半導体装置の検査方法。
- 請求項10記載の半導体装置の検査方法において、前記配線基板の熱膨張係数と前記封止体の熱膨張係数は異なっていることを特徴とする半導体装置の検査方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224927A JP5487066B2 (ja) | 2010-10-04 | 2010-10-04 | 半導体装置の検査方法 |
TW100133834A TWI464815B (zh) | 2010-10-04 | 2011-09-20 | Inspection method of semiconductor device |
US13/244,434 US8605277B2 (en) | 2010-10-04 | 2011-09-24 | Method of inspecting semiconductor device |
KR1020110099418A KR101774592B1 (ko) | 2010-10-04 | 2011-09-29 | 반도체 장치의 검사 방법 |
CN201110305644.8A CN102446785B (zh) | 2010-10-04 | 2011-09-30 | 检查半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224927A JP5487066B2 (ja) | 2010-10-04 | 2010-10-04 | 半導体装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012078248A true JP2012078248A (ja) | 2012-04-19 |
JP5487066B2 JP5487066B2 (ja) | 2014-05-07 |
Family
ID=45889559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010224927A Active JP5487066B2 (ja) | 2010-10-04 | 2010-10-04 | 半導体装置の検査方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8605277B2 (ja) |
JP (1) | JP5487066B2 (ja) |
KR (1) | KR101774592B1 (ja) |
CN (1) | CN102446785B (ja) |
TW (1) | TWI464815B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106839956A (zh) * | 2017-03-21 | 2017-06-13 | 杭州市特种设备检测研究院 | 起重机主梁腹板局部翘曲度检测装置 |
JP2018004274A (ja) * | 2016-06-27 | 2018-01-11 | 株式会社 コアーズ | 平坦基準面の測定方法及び平坦度測定装置 |
CN111223785A (zh) * | 2018-11-23 | 2020-06-02 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
JP2021032580A (ja) * | 2019-08-18 | 2021-03-01 | 進 中谷 | 測定装置及び測定方法 |
JP2021081438A (ja) * | 2020-09-07 | 2021-05-27 | 進 中谷 | 測定装置及び測定方法 |
JP2021081222A (ja) * | 2019-11-14 | 2021-05-27 | 進 中谷 | 測定装置及び測定方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9279673B2 (en) | 2013-03-18 | 2016-03-08 | Stats Chippac, Ltd. | Semiconductor device and method of calibrating warpage testing system to accurately measure semiconductor package warpage |
JP5576543B1 (ja) * | 2013-09-12 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール |
CN103575721B (zh) * | 2013-11-07 | 2016-04-13 | 无锡英普林纳米科技有限公司 | 一种多层结构表面增强拉曼散射基底及其制备方法 |
CN105719981B (zh) * | 2014-12-04 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN107263984B (zh) * | 2016-03-31 | 2021-01-12 | 日铁化学材料株式会社 | 聚酰亚胺树脂层叠体与其制造方法以及带有功能层的聚酰亚胺膜 |
JP6306230B1 (ja) * | 2017-02-09 | 2018-04-04 | Ckd株式会社 | 半田印刷検査装置、半田印刷検査方法、及び、基板の製造方法 |
US11127612B2 (en) * | 2018-04-25 | 2021-09-21 | Micron Technology, Inc. | Testing semiconductor devices based on warpage and associated methods |
CN109300809B (zh) * | 2018-09-28 | 2021-10-26 | 上海微松工业自动化有限公司 | 一种晶圆植球封装系统 |
CN109285807B (zh) * | 2018-09-28 | 2023-01-20 | 上海微松工业自动化有限公司 | 一种晶圆平整固定设备 |
US10971409B2 (en) | 2018-12-27 | 2021-04-06 | Micron Technology, Inc. | Methods and systems for measuring semiconductor devices |
KR102228802B1 (ko) * | 2019-11-22 | 2021-03-17 | (주)제이스텍 | 디스플레이 패널 pcb 본딩 공정 시 간섭무늬를 이용한 본딩불량 검사 방법 |
CN214407428U (zh) * | 2021-01-27 | 2021-10-15 | 京东方科技集团股份有限公司 | 平面度检测设备及系统 |
CN112964183B (zh) * | 2021-03-12 | 2022-04-12 | 四川涪盛科技有限公司 | 弧高测量方法 |
CN113945188B (zh) * | 2021-09-18 | 2023-08-08 | 番禺得意精密电子工业有限公司 | 分析连接器焊接面在回流焊过程中翘曲的方法及系统 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03180710A (ja) * | 1989-12-08 | 1991-08-06 | Serutetsuku Syst:Kk | 板の平坦度測定装置 |
JPH10125847A (ja) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 半導体装置及び半導体装置実装基板 |
JP2000161916A (ja) * | 1998-12-01 | 2000-06-16 | Kubotekku Kk | 半導体パッケージの検査装置 |
JP2001060800A (ja) * | 1999-08-24 | 2001-03-06 | Juki Corp | 電子部品実装方法及び装置 |
JP2002139453A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 実装検査装置および実装検査方法 |
JP2002296017A (ja) * | 2001-03-30 | 2002-10-09 | Nec Corp | 半導体集積回路の検査装置および検査方法 |
JP2003065754A (ja) * | 2001-08-24 | 2003-03-05 | Ricoh Co Ltd | 半導体装置実装体の平坦度検査方法及び装置 |
JP2003142531A (ja) * | 2002-10-15 | 2003-05-16 | Hitachi Ltd | 半導体装置の実装方法 |
JP2005229137A (ja) * | 2005-05-06 | 2005-08-25 | Renesas Technology Corp | 半導体装置の実装方法 |
JP2007042762A (ja) * | 2005-08-02 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその実装体 |
JP2007043065A (ja) * | 2005-06-28 | 2007-02-15 | Fujitsu Ltd | 半導体装置 |
JP2007221074A (ja) * | 2006-02-20 | 2007-08-30 | Juki Corp | 部品実装装置のコプラナリティ検査装置 |
JP2009277971A (ja) * | 2008-05-16 | 2009-11-26 | Panasonic Corp | バンプ付き電子部品の実装装置および実装方法 |
JP2010141010A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2870142B2 (ja) * | 1990-07-17 | 1999-03-10 | 日本電気株式会社 | コプラナリティ測定方法及びその装置 |
US5309223A (en) * | 1991-06-25 | 1994-05-03 | Cyberoptics Corporation | Laser-based semiconductor lead measurement system |
US5452080A (en) * | 1993-06-04 | 1995-09-19 | Sony Corporation | Image inspection apparatus and method |
US5563703A (en) * | 1994-06-20 | 1996-10-08 | Motorola, Inc. | Lead coplanarity inspection apparatus and method thereof |
US5991434A (en) * | 1996-11-12 | 1999-11-23 | St. Onge; James W. | IC lead inspection system configurable for different camera positions |
JP2001056346A (ja) * | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | プローブカード及び複数の半導体装置が形成されたウエハの試験方法 |
JP2003100815A (ja) * | 2001-09-26 | 2003-04-04 | Seiko Epson Corp | 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法 |
-
2010
- 2010-10-04 JP JP2010224927A patent/JP5487066B2/ja active Active
-
2011
- 2011-09-20 TW TW100133834A patent/TWI464815B/zh active
- 2011-09-24 US US13/244,434 patent/US8605277B2/en active Active
- 2011-09-29 KR KR1020110099418A patent/KR101774592B1/ko active IP Right Grant
- 2011-09-30 CN CN201110305644.8A patent/CN102446785B/zh not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03180710A (ja) * | 1989-12-08 | 1991-08-06 | Serutetsuku Syst:Kk | 板の平坦度測定装置 |
JPH10125847A (ja) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 半導体装置及び半導体装置実装基板 |
JP2000161916A (ja) * | 1998-12-01 | 2000-06-16 | Kubotekku Kk | 半導体パッケージの検査装置 |
JP2001060800A (ja) * | 1999-08-24 | 2001-03-06 | Juki Corp | 電子部品実装方法及び装置 |
JP2002139453A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 実装検査装置および実装検査方法 |
JP2002296017A (ja) * | 2001-03-30 | 2002-10-09 | Nec Corp | 半導体集積回路の検査装置および検査方法 |
JP2003065754A (ja) * | 2001-08-24 | 2003-03-05 | Ricoh Co Ltd | 半導体装置実装体の平坦度検査方法及び装置 |
JP2003142531A (ja) * | 2002-10-15 | 2003-05-16 | Hitachi Ltd | 半導体装置の実装方法 |
JP2005229137A (ja) * | 2005-05-06 | 2005-08-25 | Renesas Technology Corp | 半導体装置の実装方法 |
JP2007043065A (ja) * | 2005-06-28 | 2007-02-15 | Fujitsu Ltd | 半導体装置 |
JP2007042762A (ja) * | 2005-08-02 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその実装体 |
JP2007221074A (ja) * | 2006-02-20 | 2007-08-30 | Juki Corp | 部品実装装置のコプラナリティ検査装置 |
JP2009277971A (ja) * | 2008-05-16 | 2009-11-26 | Panasonic Corp | バンプ付き電子部品の実装装置および実装方法 |
JP2010141010A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018004274A (ja) * | 2016-06-27 | 2018-01-11 | 株式会社 コアーズ | 平坦基準面の測定方法及び平坦度測定装置 |
CN106839956A (zh) * | 2017-03-21 | 2017-06-13 | 杭州市特种设备检测研究院 | 起重机主梁腹板局部翘曲度检测装置 |
CN111223785A (zh) * | 2018-11-23 | 2020-06-02 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
CN111223785B (zh) * | 2018-11-23 | 2023-08-01 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
JP2021032580A (ja) * | 2019-08-18 | 2021-03-01 | 進 中谷 | 測定装置及び測定方法 |
JP2021081222A (ja) * | 2019-11-14 | 2021-05-27 | 進 中谷 | 測定装置及び測定方法 |
JP2021081438A (ja) * | 2020-09-07 | 2021-05-27 | 進 中谷 | 測定装置及び測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5487066B2 (ja) | 2014-05-07 |
TWI464815B (zh) | 2014-12-11 |
KR101774592B1 (ko) | 2017-09-04 |
CN102446785A (zh) | 2012-05-09 |
US8605277B2 (en) | 2013-12-10 |
US20120081702A1 (en) | 2012-04-05 |
CN102446785B (zh) | 2015-06-17 |
TW201225195A (en) | 2012-06-16 |
KR20120035115A (ko) | 2012-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487066B2 (ja) | 半導体装置の検査方法 | |
JP5851878B2 (ja) | 半導体モジュールの製造方法 | |
JPH0922929A (ja) | Bgaパッケージ半導体素子及びその検査方法 | |
JP6408431B2 (ja) | リードフレーム、リードフレームの製造方法、および半導体装置 | |
JP2011122924A (ja) | 半導体装置およびその製造方法 | |
JP5092054B2 (ja) | 実装基板及び故障予測方法 | |
US7705351B2 (en) | Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips | |
US10217676B2 (en) | Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps | |
JP4119039B2 (ja) | 表面実装部品装着機 | |
JP5050995B2 (ja) | バンプ付き電子部品の実装装置および実装方法 | |
JP4179234B2 (ja) | 半導体装置 | |
JP2002076071A (ja) | 部品実装部の信頼性評価方法および信頼性評価装置 | |
JP2007157970A (ja) | ボンディング方法及びボンディング装置 | |
JP2010118472A (ja) | 電子装置の接続状態検査方法 | |
Mawer et al. | Effect of Package Warpage and Composite Cte on Failure Modes in Board-Level Thermal Cycling | |
Rovitto et al. | Dynamic Warpage Analysis of QFP Packages during Soldering Reflow Process and Thermal Cycle | |
CN103972187A (zh) | 芯片封装及其制造方法 | |
JP2011149746A (ja) | 電子装置の評価方法及び出荷方法 | |
JP2011119505A (ja) | 半導体装置の実装方法 | |
Kong et al. | The reliability challenges of qfn packaging | |
Lim et al. | Cu Wirebond Technology in 16FFC High Performance Automotive Radar Processor with IR Drop Reduction Methodology | |
JP3938876B2 (ja) | 半導体装置の製造方法 | |
JP5177916B2 (ja) | 封止容器の検査方法及び検査装置 | |
TWI387079B (zh) | 半導體封裝結構及其製造方法 | |
JP2023006657A (ja) | 力学量測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |