[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012078248A - 半導体装置の検査方法 - Google Patents

半導体装置の検査方法 Download PDF

Info

Publication number
JP2012078248A
JP2012078248A JP2010224927A JP2010224927A JP2012078248A JP 2012078248 A JP2012078248 A JP 2012078248A JP 2010224927 A JP2010224927 A JP 2010224927A JP 2010224927 A JP2010224927 A JP 2010224927A JP 2012078248 A JP2012078248 A JP 2012078248A
Authority
JP
Japan
Prior art keywords
semiconductor device
flatness
wiring board
standard
inspecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010224927A
Other languages
English (en)
Other versions
JP5487066B2 (ja
Inventor
Satoshi Yamada
聡 山田
Takashi Karashima
崇 辛嶋
Kazuya Hironaga
兼也 広永
Masatoshi Yasunaga
雅敏 安永
Yasushi Fujimoto
裕史 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010224927A priority Critical patent/JP5487066B2/ja
Priority to TW100133834A priority patent/TWI464815B/zh
Priority to US13/244,434 priority patent/US8605277B2/en
Priority to KR1020110099418A priority patent/KR101774592B1/ko
Priority to CN201110305644.8A priority patent/CN102446785B/zh
Publication of JP2012078248A publication Critical patent/JP2012078248A/ja
Application granted granted Critical
Publication of JP5487066B2 publication Critical patent/JP5487066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95684Patterns showing highly reflecting parts, e.g. metallic elements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/30Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/306Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/93Detection standards; Calibrating baseline adjustment, drift correction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】BGA(半導体装置)の平坦度検査において、常温での平坦度の(+)方向の許容範囲が(−)方向の許容範囲に比べて小さい平坦度規格を形成し、前記平坦度規格を用いて常温での半導体装置の平坦度検査を行って実装良品/実装不良品を判定することにより、リフロー実装等の際の加熱時のパッケージ反りに起因する実装不良を低減してBGAの信頼性の向上を図るとともに、より実装状態を考慮した基板タイプの半導体装置の平坦度管理を行う。
【選択図】図11

Description

本発明は、半導体装置の検査技術に関し、特に、基板タイプの半導体装置に適用して有効な技術に関する。
ボールグリッドアレイ半導体装置の基板の中央部を、半導体チップを搭載した面と反対側の面方向に凸に反らせて実装基板上の電極とはんだバンプとを電気的に接続する技術が、例えば、特開2005−229137号公報(特許文献1)に記載されている。
また、バンプ付きの部品の反り変形状態を示す反り変形量を求め、この反り変形量を予め設定されたしきい値と比較することにより、バンプ付きの部品の反り変形状態の良否判定を行う技術が、例えば、特開2009−277971号公報(特許文献2)に記載されている。
特開2005−229137号公報 特開2009−277971号公報
半導体チップを搭載した半導体装置は、構造上、大きく2つのタイプに分けられる。
1つは、リードフレームのタブ(チップ搭載部)上に半導体チップが搭載され、タブの両側の面に樹脂から成る封止体が形成されるラミネート構造のものであり、もう1つは、配線基板上に半導体チップが搭載され、配線基板の半導体チップが搭載された面側のみに樹脂から成る封止体が形成されるバイメタル構造のものである。つまり、タブの両面側に封止体が形成されるラミネート構造と、基板等の半導体チップが搭載された片方の面側のみに封止体が形成されるバイメタル構造である。
なお、これらの構造の半導体装置では、実装基板等への実装上、外部端子(例えば、アウタリードや半田ボール等)の平坦度が非常に重要となる。ここで、外部端子の平坦度は、実装基板と外部端子とを電気的に接続するための半田との接触、外部端子の表面活性を行って半田が濡れることができる面を形成しなければならない、基板が加熱された際の受熱による各外部端子(例えば、半田ボール)の温度上昇の均一化等が理由となって必要性が高まっている。
その結果、半導体装置の平坦度検査としては、常温時の外部端子の平坦度や加熱時のパッケージ反り挙動が重要となる。
なお、前記ラミネート構造の半導体装置では、半導体チップを含むタブの表裏両面側に樹脂製の封止体が形成されているため、封止体とリードフレームとで熱膨張係数(α)は異なるものの、同じ熱膨張係数の封止体によってリードフレームが挟まれた構造であるため、加熱時のパッケージ本体の反りは極めて小さく、実装上問題には至らない。
しかしながら、前記バイメタル構造の半導体装置では、封止体と半導体チップを含む配線基板とで熱膨張係数が異なる上、隣接した部材がそれぞれの熱膨張係数で伸縮するため、加熱時にパッケージ本体で反りが発生する。
そこで、本発明者は、バイメタル構造の一例として、外部端子が半田ボールのBGA(Ball Grid Array)を取り上げ、BGAにおける配線基板の反りと、半田ボールの平坦度と、実装における半田ブリッジの発生について検討を行った。
図17及び図18は、常温における比較例の平坦度測定方法を示す図であり、図17は配線基板2がそのボール面を下に向けて基板中央が上方に向かって反った状態(以降、この方向の反りを「上に凸」と呼ぶ(CONVEX))でのボール平坦度の測定方法を示すものであり、図18は配線基板2がそのボール面を下に向けて基板中央が下方に向かって反った状態(以降、この方向の反りを「下に凸」と呼ぶ(CONCAVE))でのボール平坦度の測定方法を示すものである。
ここで、図17に示すように、配線基板2の下面2bを下に向けて上に凸となるように配線基板2が反る場合の凸側に向かう方向を(+)方向とし、配線基板2の下面2bを下に向けて下に凸となるように配線基板2が反る場合の凸側に向かう方向を(−)方向とすると、従来の常温での平坦度測定では、図17及び図18の何れの反り状態であっても、ボール平坦度は、ボール平坦度=|MAXボール高さ−Minボール高さ|によって表される。すなわち、ボール平坦度は、MAXボール高さ−Minボール高さの絶対値によって表されており、反りの(+)、(−)の方向は測定されたボール平坦度に反映されていない。
また、図19は、比較例の実装良品と実装不良品における温度と反りの関係(加熱反りの挙動)を示したものであり、A,Bは実装良品(反りが下に凸)、C,Dは実装不良品(反りが上に凸)の場合を示している。
図19からわかるように、実装良品(A,B)では、温度変化に対して反り形状が反転しており、結果的にA,B,C,Dとも加熱反りの挙動は、常温値からシフトさせたデータと略同じ挙動を示していることがわかる。
なお、A,B,C,Dはボール平坦度の判定では全て良品と判定されたものであるが、C,Dは、E部に示す箇所でパッケージ反りが大きく半田ブリッジを発生させて不良品に至ったものである。
そこで、図20は、比較例のA,B,C,Dの実装評価の結果を示すものであり、反りが下に凸のA,Bでは、170℃〜240℃全ての温度でOKであるのに対して、反りが上に凸のC,Dでは、230℃と240℃の時に半田ブリッジが発生して不良品という判定に至った。
以上のように本発明者は、パッケージ反りが、特に上に凸の形態の製品では、常温のボール平坦度測定(JEDEC規格による)で良品と判定されたものであっても、実装基板等への実装時の加熱時に半田ブリッジが発生するという課題を新たに見出した。
これにより、半導体装置の信頼性が低下するという課題も起こる。
なお、前記特許文献1(特開2005−229137号公報)及び前記特許文献2(特開2009−277971号公報)には、パッケージ反りによる実装問題を挙げた技術が開示されている。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の実装不良の低減化を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の検査方法は、配線基板上に半導体チップが搭載されて成る半導体装置の検査方法であり、(a)前記配線基板の前記半導体チップが搭載された上面と反対側の下面に複数の外部端子が設けられた前記半導体装置を準備する工程と、(b)前記複数の外部端子の平坦度を測定して前記半導体装置の良品/不良品を判定する検査を行う工程と、を有している。さらに、前記(b)工程では、前記配線基板の前記下面を下に向けて上に凸となるように前記配線基板が反る場合の凸側への方向を(+)方向とし、前記配線基板の前記下面を下に向けて下に凸となるように前記配線基板が反る場合の凸側への方向を(−)方向とした際に、前記平坦度の前記(+)方向の許容範囲が前記平坦度の前記(−)方向の許容範囲に比べて小さい平坦度規格を形成し、前記平坦度規格を用いて前記半導体装置の検査を行う。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置に熱応力がかかった際のパッケージ反りに起因する実装不良を低減することができ、半導体装置の信頼性の向上を図ることができる。
本発明の実施の形態の半導体装置の検査方法によって検査される半導体装置の構造の一例を示す断面図である。 図1に示す半導体装置の実装構造の一例を示す部分断面図である。 図1に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図1に示す半導体装置の反り状態(上に凸)の一例を示す側面図である。 図1に示す半導体装置の反り状態(下に凸)の一例を示す側面図である。 本発明の実施の形態の半導体装置の検査における常温平坦度の規格形成方法の一例を示すフロー図である。 図6に示すフローの平坦度の測定方法の一例を示す断面図である。 図7に示す平坦度の測定方法におけるレーザーの検知方法の一例を示す概念図である。 図6に示すフローの平坦度の測定方法の一例を示す断面図である。 図6に示すフローの平坦度の測定方法の一例を示す断面図である。 図6に示すフローの加熱反り測定の方法の一例を示す概念図である。 図6に示すフローの加熱ピークにおける規格値−測定値の求め方の一例を示す概念図である。 図6に示すフローの加熱ピークにおける規格値−測定値の求め方の一例を示す概念図である。 図13の概念図を用いてリフロー温度ごとに求めた平坦度規格の一例を示すデータ図である。 図6に示す常温平坦度の規格形成方法における実測による平坦度規格の形成方法の一例を示す概念図である。 図6に示す常温平坦度の規格形成方法におけるJEITA規格による平坦度規格の形成方法の一例を示す概念図である。 比較例の常温における平坦度測定方法(上に凸反り)を示す側面図である。 比較例の常温における平坦度測定方法(下に凸反り)を示す側面図である。 比較例のテスト品(実装良品と実装不良品)における温度と反りの関係(加熱反りの挙動)を示した概念図である。 図19に示す比較例のテスト品における実装評価の結果を示すデータ図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の検査方法によって検査される半導体装置の構造の一例を示す断面図、図2は図1に示す半導体装置の実装構造の一例を示す部分断面図、図3は図1に示す半導体装置の裏面側の構造の一例を示す裏面図、図4は図1に示す半導体装置の反り状態(上に凸)の一例を示す側面図、図5は図1に示す半導体装置の反り状態(下に凸)の一例を示す側面図である。
本実施の形態の半導体装置は、配線基板上に半導体チップが搭載され、かつ配線基板の半導体チップ搭載側の面に封止体が形成されるとともに、半導体チップ搭載側の面と反対側の面に複数の外部端子が設けられたバイメタル構造のものである。すなわち、本実施の形態の半導体装置においては、配線基板の上下面のうち片側の面のみに封止体が形成されており、したがって、前記半導体装置は配線基板の片方の面側のみに封止体が形成された樹脂封止型のものである。なお、本実施の形態では、前記半導体装置の一例として外部端子が半田ボールのBGA1を取り上げて説明する。
図1に示すBGA1の構造について説明すると、配線リードを有する配線基板(BGA基板もしくはパッケージ基板等ともいう)2の上面2a上にダイボンド材を介して搭載された半導体チップ4を有するものであり、半導体チップ4の主面4aに形成された表面電極である電極パッド4cと配線基板2の上面2aのボンディングリード2cとが複数のワイヤ5によって電気的に接続されている。
すなわち、BGA1はワイヤボンディングタイプでもあるため、半導体チップ4はその主面4aを上方に向けてフェイスアップ実装で配線基板2上に搭載されている。したがって、配線基板2の上面2aと半導体チップ4の裏面4bとがダイボンド材を介して接合されている。
また、半導体チップ4と複数のワイヤ5が配線基板2の上面2a上において封止用樹脂から成る封止体3によって樹脂封止されている。すなわち、BGA1は、バイメタル構造であるため、配線基板2の上下面のうち片方の上面2a側にのみ封止体3が形成されている。
一方、図3に示すように、配線基板2の下面2b側には、外部端子となる複数の半田ボール6がグリッド状(格子状)に並んで設けられている。
ここで、配線基板2は、例えば、配線部やボンディングリード2c等の導体部以外の箇所は、樹脂から成る樹脂基板である。なお、ボンディングリード2cを含む配線部は、例えば、銅合金から成る。
また、配線基板2の上面2a上に形成された封止体3は、封止用樹脂から成り、例えば、エポキシ系樹脂から成る。
したがって、配線基板2は樹脂基板であるが、配線部やボンディングリード2c等の銅合金部分を有しているため、配線基板2の熱膨張係数(α)と封止体3の熱膨張係数(α)とで両者は異なっており、封止体3の熱膨張係数(α)の方が大きい。
これにより、BGA1の加熱時(リフロー等でBGA1に熱がかかった際)には、バイメタル構造であるBGA1では、封止体3側の方が配線基板2よりも大きく伸びようとするため、図4に示すような上に凸のパッケージ反り状態になり易い。すなわち、BGA1では、下面2b(半田ボール面側)を下に向けた状態で上に凸となるようにパッケージ反りが起こり易い。
また、図2はBGA1の実装構造を示しており、BGA1が実装基板7上に半田実装されている。すなわち、BGA1が半田8を介して実装基板7上に実装され、実装基板7の端子7aと電気的に接続されている。
次に、本実施の形態の半導体装置の検査方法について説明する。
まず、配線基板2の半導体チップ4が搭載された上面2aと反対側の下面2bに複数の外部端子である半田ボール6が設けられた図1に示すBGA1を準備する。
その後、BGA1の下面2bに設けられた複数の半田ボール6の平坦度を測定してBGA1の良品/不良品を判定する検査を行う。
前記検査では、まず、配線基板2の下面2bを下に向けて上に凸となるように配線基板2が反っている場合(図4参照)の凸側への方向を(+)方向とし、配線基板2の下面2bを下に向けて下に凸となるように配線基板2が反っている場合(図5参照)の凸側への方向を(−)方向とする。その際、平坦度の前記(+)方向の許容範囲が平坦度の前記(−)方向の許容範囲に比べて小さい平坦度規格を形成する。
ここで、前記平坦度規格の形成方法について説明する。
図6は本発明の実施の形態の半導体装置の検査における常温平坦度の規格形成方法の一例を示すフロー図、図7は図6に示すフローの平坦度の測定方法の一例を示す断面図、図8は図7に示す平坦度の測定方法におけるレーザーの検知方法の一例を示す概念図、図9は図6に示すフローの平坦度の測定方法の一例を示す断面図、図10は図6に示すフローの平坦度の測定方法の一例を示す断面図である。
まず、図6に示す常温平坦度の形成方法におけるステップS1の平坦度測定を行う。本実施の形態の平坦度(常温)の測定では、コプラナリティの判定に(+)(−)の方向性を持たせたことが特徴である。
なお、(+)(−)の方向に関しては、JEDEC規格に準拠するものとする。すなわち、図4に示すように、配線基板2の下面(ボール面)2bを下に向けて上に凸(CONVEX)となるように配線基板2が反っている場合のボール面側から凸側に向かう方向を(+)方向とする。これに対して、図5に示すように、配線基板2の下面(ボール面)2bを下に向けて下に凸(CONCAVE)となるように配線基板2が反っている場合のボール面と反対の面側から凸側に向かう方向を(−)方向とする。
その際、(+)方向と(−)方向の判定は、BGA1の半田ボール6の高さのうち、MAX高さの半田ボール6の位置とMIN高さの半田ボール6の位置によって判定する。例えば、図3の2点鎖線Fによって囲まれた四角形の外側の領域を第1エリア(外周部)2dとし、2点鎖線Fによって囲まれた四角形の内側の領域を第2エリア(中央部)2eとして、平坦度測定により、MAX高さの半田ボール6の位置が第1エリア2dで、かつMIN高さの半田ボール6の位置が第2エリア2eに存在している場合には、図4に示す反り方向、すなわち、上に凸の方向となる。
一方、平坦度測定により、MAX高さの半田ボール6の位置が第2エリア2eで、かつMIN高さの半田ボール6の位置が第1エリア2dに存在している場合には、図5に示す反り方向、すなわち、下に凸の方向となる。
なお、(+)(−)の方向の判定で使用する位置ボール(半田ボール6)の数は、例えば、1つでもよいが、より高精度な測定を行うためには、複数の位置ボールを用いて判定することが好ましい。
次に、図7〜図10を用いて平坦度の具体的な測定方法について説明する。
ここでは、一例としてレーザー式による平坦度の測定方法について説明する。
その際、全ての半田ボール6のそれぞれにレーザー10aを照射して平坦度を測定する。まず、図7に示すようにBGA1における全ての半田ボール6の頂点の高さを測定する。具体的には、BGA1の封止体3の表面を吸着ブロック9によって吸着保持し、吸着ブロック9を左右(もしくは前後等)に移動させて全ての半田ボール6にレーザー10aを照射して全ての半田ボール6の頂点の高さを測定する。レーザー10aは、レーザー発振部10から発振され、図8に示すように半田ボール6に照射された後、反射して戻って来たレーザー10aをレーザー受光部11で受光する。
この時、反射したレーザー10aのズレ量Pを検知することで各半田ボール6の高さを測定する。
その後、図9に示すように平坦度測定の基準面となるデータム平面Qを算出する。ここでは、全ての半田ボール6の頂点の高さの測定データから最小2乗平面Rを算出して最下点ボールUの頂点に合わせる。すなわち、算出した最小2乗平面Rを最下点ボールUの頂点に接するように平行移動しこれをデータム平面(基準面)Qとする。
その後、図10に示す平坦度Bを算出する。ここでは、データム平面Qと最上点ボールVの頂点Sとの距離を算出し、この距離が平坦度B、すなわち、常温平坦度データBとなる。
なお、本実施の形態では、図7〜図10に示す常温(初期)の平坦度Bの測定に、図3〜図5に示した(+)(−)の方向を持たせている。
その後、図6のステップS2に示すボール削除を行う。ここでは、BGA1の全ての半田ボール6を取り除く。
その後、ステップS3に示す加熱反り測定を行う。
ここで、図11は図6に示すフローの加熱反り測定の方法の一例を示す概念図、図12は図6に示すフローの加熱ピークにおける規格値−測定値の求め方の一例を示す概念図、図13は図6に示すフローの加熱ピークにおける規格値−測定値の求め方の一例を示す概念図である。さらに、図14は図13の概念図を用いてリフロー温度ごとに求めた平坦度規格の一例を示すデータ図、図15は図6に示す常温平坦度の規格形成方法における実測による平坦度規格の形成方法の一例を示す概念図、図16は図6に示す常温平坦度の規格形成方法におけるJEITA規格による平坦度規格の形成方法の一例を示す概念図である。
前記加熱反り測定では、半田ボール6を取り除いたBGA1におけるパッケージ反りデータ(常温)Cとパッケージ反りデータ(ピーク温度)Dのそれぞれのデータを取得(測定)する。すなわち、常温(初期)とピーク温度それぞれでのパッケージ反りを測定する。なお、図11に示すように、常温でのパッケージ反りデータCは、ステップS1の平坦度測定で測定した常温平坦度データBと同じ数値である。図11は、ピーク温度のパッケージ反りデータをJEDEC規格に合わせる場合の加熱反りの挙動のデータであり、その挙動は、規格値から(A−D)をシフトしたものとなる。
ステップS3のパッケージ反りの測定方法は、例えば、図7〜図10に示すレーザー方式と同様にレーザー変位計による測定方法、あるいは画像を使用した等高線観察測定方法等を用いることが好ましい。すなわち、加熱サンプルを測定する場合は、熱の影響を極力抑えるために非接触で測定することが必要であり、したがって、レーザー変位計で測定する方法や、干渉縞(画像)による等高線観察測定方法(モアレ方式)等を採用することが好ましい。
その後、図6のステップS4に示す加熱ピークにおける規格値A−測定値を行う。例えば、図11において、〔加熱反りJEDEC規格のピーク値(規格値)A〕−〔ピーク温度の平坦度の測定値D〕を計算する(A−D)。
その後、ステップS5に示す常温平坦度の規格決定を行う。ここでは、常温平坦度データB+(加熱反りJEDEC規格のピーク値(規格値)A−ピーク値(測定値)D)を計算する(B+(A−D))。ただし、常温平坦度データBは、常温でのパッケージ反りデータCと同じ数値であるため、常温でのパッケージ反りデータC+(加熱反りJEDEC規格のピーク値(規格値)A−ピーク値(測定値)D)を計算しても同様の結果となる(C+(A−D))。
図11に示すように、このB+(A−D)が本実施の形態で採用する新たな平坦度の規格の許容範囲Tにおける(+)方向の上限値である。
したがって、本実施の形態で採用する新たな平坦度の規格の許容範囲Tは、下限がJEDEC規格の平坦度規格の下限値であり、上限値がB+(A−D)となる。すなわち、新たな平坦度の規格の許容範囲Tは、下限はJEDEC規格と同じであり、一方、上限をJEDEC規格より狭くした範囲となっている。
言い換えると、平坦度の(+)方向の許容範囲が(−)方向の許容範囲に比べて小さい平坦度規格である。
この新たに形成した常温の平坦度規格を用いてBGA1の検査を行い、良品/不良品の判定を行う。
次に、図12及び図13を用いて、ピーク温度のパッケージ反りデータを、半田ブリッジ(ブリッジ)発生の実装不良品による実測データから算出する場合について説明する。図20に示すように、半田ブリッジは温度が230℃と240℃のところで発生している。したがって、コプラナリティ規格内での加熱反りを示し、かつ実装後に実装不良(半田ブリッジ発生)に至った実装不良品を測定して得た図12に示すパッケージ反りデータJを用い、230℃でのパッケージ反りを調べると0.32mmであることがわかる。
なお、図12は、常温でのJEDEC規格のコプラナリティ規格の±0.2mmを基に前記パッケージ反りデータJを振り分けたデータである。
また、図13は、前記パッケージ反りデータJを用いて各リフロー温度(220℃、230℃、240℃)ごとにパッケージ反りデータのピーク値が0.32mmとなるようにパッケージ反りデータJをシフトさせたデータであり、これによって、コプラナリティ規格の一例を算出すると、図14に示すデータとなる(JEDEC規格の平坦度(コプラナリティ規格)を±0.2mmとして)。
すなわち、リフロー温度が220℃MAXの時に、コプラナリティ規格(平坦度規格T)は、−200μm(−0.2mm)以上+150μm(0.15mm)以下となる。
同様に、リフロー温度が230℃MAXの時に、コプラナリティ規格(平坦度規格T)は、−200μm(−0.2mm)以上+100μm(0.1mm)以下、リフロー温度が240℃MAXの時に、コプラナリティ規格(平坦度規格T)は、−200μm(−0.2mm)以上+50μm(0.05mm)以下となる。
次に、本実施の形態の半導体装置の検査における常温の平坦度規格(平坦度規定)Tの決定方法について、具体例を用いて説明する。
なお、検査条件は、例えば、JEDEC規格のコプラナリティ規格(平坦度規格)は±200μm(0.2mm)、被検査物であるBGA1のバンプピッチが1mm、BGA1の大きさが35mm×35mm等である。また、半田ボール6用半田として共晶半田を用いた場合であるが、Pbフリー半田を用いた場合には、JEDEC規格のコプラナリティ規格は±200μmの範囲より狭い範囲となる。
図15は、実測による平坦度規格(平坦度規定)Tを示しており、実装不良品Jのデータによってリフロー温度230℃の場合のブリッジ発生に至るパッケージ反り値(ピーク値:A)は、0.32mmである。
また、被検査物kのデータによって常温平坦度の測定値Bは、−0.07mmであり、さらに、被検査物kのパッケージ反りデータ(ピーク温度:D)は、0.15mmである。
これにより、B+(A−D)を計算すると、B+(A−D)=−0.07mm+(0.32mm−0.15mm)=0.1mmとなる。
したがって、JEDEC規格の平坦度規格が±200μm(0.2mm)であるため、230℃MAXにおける実測による常温の平坦度規格Tは、T=−0.2mm以上+0.1mm以下となる。
また、図16は、加熱反り規格による平坦度規格(平坦度規定)Tを示しており、JEITA規格の加熱反り規格のピーク値Aは、0.22mmである。
また、被検査物Lのデータによって常温平坦度の測定値Bは、−0.07mmであり、さらに、被検査物Lのパッケージ反りデータ(ピーク温度:D)は、0.15mmである。
これにより、B+(A−D)を計算すると、B+(A−D)=−0.07mm+(0.22mm−0.15mm)=0となる。
したがって、JEDEC規格の平坦度規格が±200μm(0.2mm)であるため、230℃MAXにおける加熱反り規格による常温の平坦度規格Tは、T=−0.2mm以上0以下となる。
図15及び図16の両方の具体例とも、平坦度の(+)方向の許容範囲が(−)方向の許容範囲に比べて小さい平坦度規格Tとなっている。
本実施の形態の半導体装置の検査方法によれば、平坦度の(+)方向の許容範囲が(−)方向の許容範囲に比べて小さい常温の平坦度規格Tを用いてBGA1の平坦度検査(測定)を行うことにより、BGA1に熱応力がかかった際(加熱時)のパッケージ反りに起因する実装不良を低減することができる。
すなわち、BGA1の出荷後、ユーザ等での実装基板7への実装時に熱応力がかかった際にもパッケージ反りによる実装不良の発生を低減することができる。
その結果、BGA1の信頼性の向上を図ることができる。
なお、本実施の形態の平坦度規格Tを用いてBGA1の検査を行うことで、より実装の状態を考慮したBGA1の平坦度管理を行うことができる。
また、平坦度規格Tを決定する際の常温平坦度の測定において、(+)方向と(−)方向の判定を行う際に、基板のエリア分けを行って、MAX高さの半田ボール6の位置とMIN高さの半田ボール6の位置によって判定することで、(+)方向の反りか、(−)方向の反りかを容易に判定することができる。
また、本実施の形態の平坦度規格Tを用いてBGA1の検査を行うことで、配線基板2がその下面2bを下に向けて上に凸となるように反っている場合であっても、常温の平坦度測定で高い精度で良品/不良品を振り分けることができ、BGA1の実装信頼性を向上させることができる。
また、本実施の形態の平坦度規格Tを用いてBGA1の検査を行うことで、配線基板2の上面2aに樹脂製の封止体3が形成されているバイメタル構造のBGA1であっても、パッケージ反りに起因するBGA1の実装不良を低減することができる。
また、本実施の形態の平坦度規格Tを用いてBGA1の検査を行うことで、配線基板2の熱膨張係数(α)と封止体3の熱膨張係数(α)が異なっている構造のBGA1であっても、前記同様にパッケージ反りに起因するBGA1の実装不良を低減することができる。
また、本実施の形態の平坦度規格Tを用いてBGA1の検査を行うことで、半田ボール6にPbフリー半田を用いて半田融点がさらに高くなった場合においても、前記同様にパッケージ反りに起因するBGA1の実装不良を低減することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置がBGA1の場合を一例として説明したが、前記半導体装置は、配線基板2上に半導体チップ4が搭載された構造の半導体装置であれば、パッケージサイズやピン数に関係なく他の半導体装置であってもよい。
また、前記実施の形態では、その常温平坦度の規格決定の常温平坦度の測定(ステップS1)において、パッケージ反り方向が(+)方向か、もしくは(−)方向かの判定を行う際に、配線基板2の下面2bの外周部を第1エリア2dとし、中央部を第2エリア2eとする場合を説明したが、中央部を第1エリア2dとし、外周部を第2エリア2eとしてもよい。
本発明は、基板を有する電子装置の検査に好適である。
1 BGA(半導体装置)
2 配線基板
2a 上面
2b 下面
2c ボンディングリード
2d 第1エリア(外周部)
2e 第2エリア(中央部)
3 封止体
4 半導体チップ
4a 主面
4b 裏面
4c 電極パッド
5 ワイヤ
6 半田ボール(外部端子)
7 実装基板
7a 端子
8 半田
9 吸着ブロック
10 レーザー発振部
10a レーザー
11 レーザー受光部

Claims (11)

  1. 配線基板上に半導体チップが搭載されて成る半導体装置の検査方法であって、
    (a)前記配線基板の前記半導体チップが搭載された上面と反対側の下面に複数の外部端子が設けられた前記半導体装置を準備する工程と、
    (b)前記複数の外部端子の平坦度を測定して前記半導体装置の良品/不良品を判定する検査を行う工程と、
    を有し、
    前記(b)工程では、前記配線基板の前記下面を下に向けて上に凸となるように前記配線基板が反る場合の凸側への方向を(+)方向とし、前記配線基板の前記下面を下に向けて下に凸となるように前記配線基板が反る場合の凸側への方向を(−)方向とした際に、前記平坦度の前記(+)方向の許容範囲が前記平坦度の前記(−)方向の許容範囲に比べて小さい平坦度規格を形成し、前記平坦度規格を用いて前記半導体装置の検査を行うことを特徴とする半導体装置の検査方法。
  2. 請求項1記載の半導体装置の検査方法において、前記(b)工程では、前記複数の外部端子のそれぞれにレーザーを照射して前記平坦度を測定することを特徴とする半導体装置の検査方法。
  3. 請求項2記載の半導体装置の検査方法において、前記外部端子は、半田ボールであることを特徴とする半導体装置の検査方法。
  4. 請求項3記載の半導体装置の検査方法において、前記(+)方向と前記(−)方向の判定は、MAX高さの前記半田ボールの位置とMIN高さの前記半田ボールの位置によって判定することを特徴とする半導体装置の検査方法。
  5. 請求項4記載の半導体装置の検査方法において、前記配線基板の前記下面を中央部と前記中央部の外側の外周部とに分けて、それぞれの箇所で前記MAX高さの前記半田ボールと前記MIN高さの前記半田ボールのどちらが存在しているかを検知し、この検知結果によって前記配線基板の反り方向が前記上に凸か前記下に凸かを判定することを特徴とする半導体装置の検査方法。
  6. 請求項4記載の半導体装置の検査方法において、前記配線基板は、樹脂基板であることを特徴とする半導体装置の検査方法。
  7. 請求項6記載の半導体装置の検査方法において、前記配線基板は、前記下面を下に向けて前記上に凸となるように反っていることを特徴とする半導体装置の検査方法。
  8. 請求項7記載の半導体装置の検査方法において、前記(+)方向の前記平坦度の前記許容範囲の上限値は、前記半導体装置の常温での前記平坦度の測定値をBとし、前記半導体装置のピーク温度での前記平坦度の測定値をDとし、前記半導体装置の加熱ピークにおける規格値をAとすると、B+(A−D)で表されることを特徴とする半導体装置の検査方法。
  9. 請求項8記載の半導体装置の検査方法において、前記配線基板の前記上面に樹脂製の封止体が形成されていることを特徴とする半導体装置の検査方法。
  10. 請求項9記載の半導体装置の検査方法において、前記封止体は、エポキシ系樹脂から成ることを特徴とする半導体装置の検査方法。
  11. 請求項10記載の半導体装置の検査方法において、前記配線基板の熱膨張係数と前記封止体の熱膨張係数は異なっていることを特徴とする半導体装置の検査方法。
JP2010224927A 2010-10-04 2010-10-04 半導体装置の検査方法 Active JP5487066B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010224927A JP5487066B2 (ja) 2010-10-04 2010-10-04 半導体装置の検査方法
TW100133834A TWI464815B (zh) 2010-10-04 2011-09-20 Inspection method of semiconductor device
US13/244,434 US8605277B2 (en) 2010-10-04 2011-09-24 Method of inspecting semiconductor device
KR1020110099418A KR101774592B1 (ko) 2010-10-04 2011-09-29 반도체 장치의 검사 방법
CN201110305644.8A CN102446785B (zh) 2010-10-04 2011-09-30 检查半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224927A JP5487066B2 (ja) 2010-10-04 2010-10-04 半導体装置の検査方法

Publications (2)

Publication Number Publication Date
JP2012078248A true JP2012078248A (ja) 2012-04-19
JP5487066B2 JP5487066B2 (ja) 2014-05-07

Family

ID=45889559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224927A Active JP5487066B2 (ja) 2010-10-04 2010-10-04 半導体装置の検査方法

Country Status (5)

Country Link
US (1) US8605277B2 (ja)
JP (1) JP5487066B2 (ja)
KR (1) KR101774592B1 (ja)
CN (1) CN102446785B (ja)
TW (1) TWI464815B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106839956A (zh) * 2017-03-21 2017-06-13 杭州市特种设备检测研究院 起重机主梁腹板局部翘曲度检测装置
JP2018004274A (ja) * 2016-06-27 2018-01-11 株式会社 コアーズ 平坦基準面の測定方法及び平坦度測定装置
CN111223785A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 半导体封装件及其制造方法
JP2021032580A (ja) * 2019-08-18 2021-03-01 進 中谷 測定装置及び測定方法
JP2021081438A (ja) * 2020-09-07 2021-05-27 進 中谷 測定装置及び測定方法
JP2021081222A (ja) * 2019-11-14 2021-05-27 進 中谷 測定装置及び測定方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9279673B2 (en) 2013-03-18 2016-03-08 Stats Chippac, Ltd. Semiconductor device and method of calibrating warpage testing system to accurately measure semiconductor package warpage
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
CN103575721B (zh) * 2013-11-07 2016-04-13 无锡英普林纳米科技有限公司 一种多层结构表面增强拉曼散射基底及其制备方法
CN105719981B (zh) * 2014-12-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107263984B (zh) * 2016-03-31 2021-01-12 日铁化学材料株式会社 聚酰亚胺树脂层叠体与其制造方法以及带有功能层的聚酰亚胺膜
JP6306230B1 (ja) * 2017-02-09 2018-04-04 Ckd株式会社 半田印刷検査装置、半田印刷検査方法、及び、基板の製造方法
US11127612B2 (en) * 2018-04-25 2021-09-21 Micron Technology, Inc. Testing semiconductor devices based on warpage and associated methods
CN109300809B (zh) * 2018-09-28 2021-10-26 上海微松工业自动化有限公司 一种晶圆植球封装系统
CN109285807B (zh) * 2018-09-28 2023-01-20 上海微松工业自动化有限公司 一种晶圆平整固定设备
US10971409B2 (en) 2018-12-27 2021-04-06 Micron Technology, Inc. Methods and systems for measuring semiconductor devices
KR102228802B1 (ko) * 2019-11-22 2021-03-17 (주)제이스텍 디스플레이 패널 pcb 본딩 공정 시 간섭무늬를 이용한 본딩불량 검사 방법
CN214407428U (zh) * 2021-01-27 2021-10-15 京东方科技集团股份有限公司 平面度检测设备及系统
CN112964183B (zh) * 2021-03-12 2022-04-12 四川涪盛科技有限公司 弧高测量方法
CN113945188B (zh) * 2021-09-18 2023-08-08 番禺得意精密电子工业有限公司 分析连接器焊接面在回流焊过程中翘曲的方法及系统

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180710A (ja) * 1989-12-08 1991-08-06 Serutetsuku Syst:Kk 板の平坦度測定装置
JPH10125847A (ja) * 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体装置及び半導体装置実装基板
JP2000161916A (ja) * 1998-12-01 2000-06-16 Kubotekku Kk 半導体パッケージの検査装置
JP2001060800A (ja) * 1999-08-24 2001-03-06 Juki Corp 電子部品実装方法及び装置
JP2002139453A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 実装検査装置および実装検査方法
JP2002296017A (ja) * 2001-03-30 2002-10-09 Nec Corp 半導体集積回路の検査装置および検査方法
JP2003065754A (ja) * 2001-08-24 2003-03-05 Ricoh Co Ltd 半導体装置実装体の平坦度検査方法及び装置
JP2003142531A (ja) * 2002-10-15 2003-05-16 Hitachi Ltd 半導体装置の実装方法
JP2005229137A (ja) * 2005-05-06 2005-08-25 Renesas Technology Corp 半導体装置の実装方法
JP2007042762A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
JP2007221074A (ja) * 2006-02-20 2007-08-30 Juki Corp 部品実装装置のコプラナリティ検査装置
JP2009277971A (ja) * 2008-05-16 2009-11-26 Panasonic Corp バンプ付き電子部品の実装装置および実装方法
JP2010141010A (ja) * 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870142B2 (ja) * 1990-07-17 1999-03-10 日本電気株式会社 コプラナリティ測定方法及びその装置
US5309223A (en) * 1991-06-25 1994-05-03 Cyberoptics Corporation Laser-based semiconductor lead measurement system
US5452080A (en) * 1993-06-04 1995-09-19 Sony Corporation Image inspection apparatus and method
US5563703A (en) * 1994-06-20 1996-10-08 Motorola, Inc. Lead coplanarity inspection apparatus and method thereof
US5991434A (en) * 1996-11-12 1999-11-23 St. Onge; James W. IC lead inspection system configurable for different camera positions
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2003100815A (ja) * 2001-09-26 2003-04-04 Seiko Epson Corp 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180710A (ja) * 1989-12-08 1991-08-06 Serutetsuku Syst:Kk 板の平坦度測定装置
JPH10125847A (ja) * 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体装置及び半導体装置実装基板
JP2000161916A (ja) * 1998-12-01 2000-06-16 Kubotekku Kk 半導体パッケージの検査装置
JP2001060800A (ja) * 1999-08-24 2001-03-06 Juki Corp 電子部品実装方法及び装置
JP2002139453A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 実装検査装置および実装検査方法
JP2002296017A (ja) * 2001-03-30 2002-10-09 Nec Corp 半導体集積回路の検査装置および検査方法
JP2003065754A (ja) * 2001-08-24 2003-03-05 Ricoh Co Ltd 半導体装置実装体の平坦度検査方法及び装置
JP2003142531A (ja) * 2002-10-15 2003-05-16 Hitachi Ltd 半導体装置の実装方法
JP2005229137A (ja) * 2005-05-06 2005-08-25 Renesas Technology Corp 半導体装置の実装方法
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
JP2007042762A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2007221074A (ja) * 2006-02-20 2007-08-30 Juki Corp 部品実装装置のコプラナリティ検査装置
JP2009277971A (ja) * 2008-05-16 2009-11-26 Panasonic Corp バンプ付き電子部品の実装装置および実装方法
JP2010141010A (ja) * 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018004274A (ja) * 2016-06-27 2018-01-11 株式会社 コアーズ 平坦基準面の測定方法及び平坦度測定装置
CN106839956A (zh) * 2017-03-21 2017-06-13 杭州市特种设备检测研究院 起重机主梁腹板局部翘曲度检测装置
CN111223785A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 半导体封装件及其制造方法
CN111223785B (zh) * 2018-11-23 2023-08-01 爱思开海力士有限公司 半导体封装件及其制造方法
JP2021032580A (ja) * 2019-08-18 2021-03-01 進 中谷 測定装置及び測定方法
JP2021081222A (ja) * 2019-11-14 2021-05-27 進 中谷 測定装置及び測定方法
JP2021081438A (ja) * 2020-09-07 2021-05-27 進 中谷 測定装置及び測定方法

Also Published As

Publication number Publication date
JP5487066B2 (ja) 2014-05-07
TWI464815B (zh) 2014-12-11
KR101774592B1 (ko) 2017-09-04
CN102446785A (zh) 2012-05-09
US8605277B2 (en) 2013-12-10
US20120081702A1 (en) 2012-04-05
CN102446785B (zh) 2015-06-17
TW201225195A (en) 2012-06-16
KR20120035115A (ko) 2012-04-13

Similar Documents

Publication Publication Date Title
JP5487066B2 (ja) 半導体装置の検査方法
JP5851878B2 (ja) 半導体モジュールの製造方法
JPH0922929A (ja) Bgaパッケージ半導体素子及びその検査方法
JP6408431B2 (ja) リードフレーム、リードフレームの製造方法、および半導体装置
JP2011122924A (ja) 半導体装置およびその製造方法
JP5092054B2 (ja) 実装基板及び故障予測方法
US7705351B2 (en) Flip chip semiconductor packaging device and testing method using first and second reflectors for determining gap between chip and circuit board or first and second chips
US10217676B2 (en) Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps
JP4119039B2 (ja) 表面実装部品装着機
JP5050995B2 (ja) バンプ付き電子部品の実装装置および実装方法
JP4179234B2 (ja) 半導体装置
JP2002076071A (ja) 部品実装部の信頼性評価方法および信頼性評価装置
JP2007157970A (ja) ボンディング方法及びボンディング装置
JP2010118472A (ja) 電子装置の接続状態検査方法
Mawer et al. Effect of Package Warpage and Composite Cte on Failure Modes in Board-Level Thermal Cycling
Rovitto et al. Dynamic Warpage Analysis of QFP Packages during Soldering Reflow Process and Thermal Cycle
CN103972187A (zh) 芯片封装及其制造方法
JP2011149746A (ja) 電子装置の評価方法及び出荷方法
JP2011119505A (ja) 半導体装置の実装方法
Kong et al. The reliability challenges of qfn packaging
Lim et al. Cu Wirebond Technology in 16FFC High Performance Automotive Radar Processor with IR Drop Reduction Methodology
JP3938876B2 (ja) 半導体装置の製造方法
JP5177916B2 (ja) 封止容器の検査方法及び検査装置
TWI387079B (zh) 半導體封裝結構及其製造方法
JP2023006657A (ja) 力学量測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R150 Certificate of patent or registration of utility model

Ref document number: 5487066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250