[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011228474A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011228474A
JP2011228474A JP2010096840A JP2010096840A JP2011228474A JP 2011228474 A JP2011228474 A JP 2011228474A JP 2010096840 A JP2010096840 A JP 2010096840A JP 2010096840 A JP2010096840 A JP 2010096840A JP 2011228474 A JP2011228474 A JP 2011228474A
Authority
JP
Japan
Prior art keywords
wafer
laminated
reinforcing
grinding
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010096840A
Other languages
English (en)
Other versions
JP5508111B2 (ja
Inventor
Akihito Kawai
章仁 川合
Koichi Kondo
広一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2010096840A priority Critical patent/JP5508111B2/ja
Priority to US13/088,591 priority patent/US8389386B2/en
Publication of JP2011228474A publication Critical patent/JP2011228474A/ja
Application granted granted Critical
Publication of JP5508111B2 publication Critical patent/JP5508111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Dicing (AREA)

Abstract

【課題】マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを確実に接合できる生産性のよい半導体装置の製造方法を提供する。
【解決手段】マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極を接合して構成する半導体装置の製造方法。表面に複数の積層デバイスが形成された積層ウエーハの表面に保護部材を貼着し、積層ウエーハの裏面を研削して所定の厚みにし、積層ウエーハの裏面に補強ウエーハの表面をボンド剤で接合し、積層ウエーハを補強ウエーハとともに分割する。裏面に補強ウエーハが接合された個々の積層デバイスを形成する積層ウエーハ分割工程と、積層デバイスの表面に設けられた複数の電極をマザーボードに設けられた複数の電極に接合する積層デバイス接合工程と、積層デバイスの裏面に接合されている補強ウエーハを研削し、積層デバイスの裏面からの補強ウエーハ除去工程とを含む。
【選択図】図１０

Description

本発明は、電気機器の実装基板（マザーボード）の表面に設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを接合して構成する半導体装置の製造方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等の半導体デバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することにより半導体デバイスが形成された領域を分割して個々の半導体デバイスを製造している。
装置の小型化、高機能化を図るため、複数の半導体デバイスが形成された実装基板（マザーボード）の表面に積層デバイスを積層し、積層デバイスの表面に設けられた電極をマザーボードの表面に設けられた電極に接続するモジュール構造が実用化されている。（例えば、特許文献１参照。）
上述した実装技術は、マザーボードの表面に設けられた電極と積層デバイスに設けられた電極とをワイヤで配線する必要がなく、ワイヤボンディング工程が省略でき生産性が向上する。
上述した半導体装置においては、装置の小型化、高機能化を図るため、マザーボードの表面に積層する積層デバイスが形成された積層ウエーハは裏面を研削して数十μmの厚みに形成する。しかるに、積層ウエーハを数十μmの厚みに研削すると、紙のように剛性がなくなり湾曲するので、マザーボードの所定位置に積層デバイスを対応させて積層することが困難となり、電極同士の導通不良の原因となる。
このように、研削によるウエーハの湾曲を防止するために、ウエーハの表面にワックス等を介してハードプレートからなるサブストレートを接合してウエーハの裏面を研削する方法が提案されている。（例えば、特許文献２参照。）
特開２００３−２４９６２０号公報 特開２００４−２０７６０６号公報
而して、半導体装置を構成する複数の積層デバイスが設けられた積層ウエーハにおいては、表面にワックス等を介してサブストレートを接合して積層ウエーハの裏面を研削した後、積層デバイスに埋設され裏面に露出する複数の電極にバンプを装着したり、積層デバイスに電極埋設用のビアホールをレーザー加工によって穿孔し、このビアホールに電極を埋設する。このバンプの装着やビアホールのレーザー加工による穿孔においては積層ウエーハが加熱されるため、積層ウエーハの表面にサブストレートを接合するボンド剤は２５０℃前後の温度に耐えられる材料を用いる必要がある。このため、積層ウエーハの表面にボンド剤を介してサブストレートを接合してウエーハの裏面を研削した後、サブストレートを積層ウエーハから除去する際に、サブストレートを２５０℃以上の温度に加熱し、積層ウエーハに負荷がかからないようにサブストレートをウエーハの表面に沿ってスライドさせながら離脱するとともに、常温まで冷却しなければならず、生産性が悪いという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを確実に接合することができる生産性のよい半導体装置の製造方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、複数の電極が設けられたマザーボードの表面に、積層デバイスの表面を接合し、マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを接合して構成する半導体装置の製造方法であって、
表面に複数の積層デバイスが形成された積層ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
保護部材が貼着された積層ウエーハの保護部材側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
積層ウエーハ研削工程が実施された積層ウエーハの裏面に補強ウエーハの表面をボンド剤を介して接合する補強ウエーハ装着工程と、
補強ウエーハが接合された積層ウエーハを補強ウエーハとともに分割することにより裏面に補強ウエーハが接合された個々の積層デバイスを形成する積層ウエーハ分割工程と、
裏面に補強ウエーハが接合された積層デバイスの表面に設けられた複数の電極をマザーボードに設けられた複数の電極に接合する積層デバイス接合工程と、
積層デバイスが接合されたマザーボード側を研削装置のチャックテーブル上に保持し、積層デバイスの裏面に接合されている補強ウエーハを研削し、積層デバイスの裏面から補強ウエーハを除去する補強ウエーハ除去工程と、を含む、
ことを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、複数の電極が設けられたマザーボードの表面に、積層デバイスの表面を接合し、マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを接合して構成する半導体装置の製造方法であって、
マザーボードに設けられた複数の電極と対応する複数の電極が設けられている複数の積層デバイスが形成された積層ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
保護部材が貼着された積層ウエーハの保護部材側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
積層ウエーハ研削工程が実施された積層ウエーハの裏面に補強ウエーハの表面をボンド剤を介して接合する補強ウエーハ装着工程と、
補強ウエーハが接合された積層ウエーハの表面をマザーボードの表面に対面させて積層し、積層デバイスの表面に設けられた電極をマザーボードに設けられた電極に接合する積層デバイス接合工程と、
積層デバイスが積層されたマザーボード側を研削装置のチャックテーブル上に保持し、積層デバイスの裏面に接合されている補強ウエーハを研削し、積層デバイスの裏面から補強ウエーハを除去する補強ウエーハ除去工程と、を含む、
ことを特徴とする半導体装置の製造方法が提供される。
上記補強ウエーハ装着工程を実施した後で上記積層デバイス接合工程を実施する前に、補強ウエーハが接合された積層ウエーハを個々の積層デバイスに分割する積層ウエーハ分割工程を実施する。
本発明による半導体装置の製造方法においては、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに加工した後、積層ウエーハの裏面に補強ウエーハの表面をボンド剤を介して接合し、補強ウエーハが接合された積層ウエーハを補強ウエーハとともに個々の積層デバイスに分割した後に、裏面に補強ウエーハが接合された積層デバイスの表面に設けられた複数の電極をマザーボードに設けられた複数の電極に接合するので、薄くなった積層デバイスでも取り扱いが良好で、積層デバイスの表面に設けられた電極をマザーボードの表面に設けられた電極に確実に接合することができる。
そして、積層デバイスの裏面から補強ウエーハを除去する補強ウエーハ除去工程においては、積層デバイスの裏面に接合されている補強ウエーハを研削して除去するので、積層デバイスに負荷がかかることがない。従って、積層デバイスの裏面から補強ウエーハを離脱するために補強ウエーハを２５０℃以上の温度に加熱し、積層デバイスに負荷がかからないように補強ウエーハを積層デバイスの裏面に沿ってスライドさせながら離脱するとともに、常温まで冷却する作業が不要となり生産性が向上する。
また、本発明による半導体装置の製造方法においては、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに加工した後、積層ウエーハの裏面に補強ウエーハの表面をボンド剤を介して接合し、補強ウエーハが接合された積層ウエーハの表面をマザーウエーハの表面に対面させて積層し、積層デバイスの表面に設けられた電極をマザーボードの表面に設けられた電極に接合するので、薄くなった積層ウエーハでも湾曲することなく、積層デバイスの表面に設けられた電極をマザーボードの表面に設けられた電極に確実に接合することができる。
そして、積層デバイスの裏面から補強ウエーハを除去する補強ウエーハ除去工程においては、積層デバイスの裏面に接合されている補強ウエーハを研削して除去するので、積層デバイスに負荷がかかることがない。従って、積層デバイスの裏面から補強ウエーハを離脱するために補強ウエーハを２５０℃以上の温度に加熱し、積層デバイスに負荷がかからないように補強ウエーハを積層デバイスの裏面に沿ってスライドさせながら離脱するとともに、常温まで冷却する作業が不要となり生産性が向上する。
本発明による半導体装置の製造方法に用いるマザーボードの斜視図。 本発明による半導体装置の製造方法に用いる積層ウエーハの斜視図。 本発明による半導体装置の製造方法の第１の実施形態における保護部材貼着工程を示す説明図。 本発明による半導体装置の製造方法の第１の実施形態における積層ウエーハ研削工程を示す説明図。 本発明による半導体装置の製造方法の第１の実施形態における補強ウエーハ装着工程を示す説明図。 本発明による半導体装置の製造方法の第１の実施形態におけるウエーハ支持工程を示す説明図。 本発明による半導体装置の製造方法の第１の実施形態における積層ウエーハ分割工程を実施するための切削装置の斜視図。 本発明による半導体装置の製造方法の第１の実施形態における積層ウエーハ分割工程を示す説明図。 図８に示す積層ウエーハ分割工程によって積層ウエーハが個々に分割された積層デバイスの斜視図。 本発明による半導体装置の製造方法の第１の実施形態における積層デバイス接合工程を示す説明図。 本発明による半導体装置の製造方法の第１の実施形態における補強ウエーハ除去工程を示す説明図。 本発明による半導体装置の製造方法によって製造された半導体装置の斜視図。 本発明による半導体装置の製造方法の第２の実施形態における積層ウエーハ分割工程を実施するための切削装置の斜視図。 本発明による半導体装置の製造方法の第２の実施形態における積層ウエーハ分割工程を示す説明図。 図１４に示す積層ウエーハ分割工程が実施された積層ウエーハの斜視図。 本発明による半導体装置の製造方法の第２の実施形態における積層デバイス接合工程を示す説明図。 本発明による半導体装置の製造方法の第２の実施形態における補強ウエーハ除去工程を示す説明図。
以下、本発明による半導体装置の製造方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明による半導体装置の製造方法に用いる実装基板としてのマザーボードの斜視図が示されている。図１に示すマザーボード２は、マザーボードの一つの形態である複数の半導体デバイスが形成されたマザーウエーハによって構成されている。このマザーボード２は、図示の実施形態においては厚みが例えば４００μmの円板状のシリコンウエーハからなり、表面２aに格子状に形成されたストリート２１によって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等の半導体デバイス２２がそれぞれ形成されている。このように形成された半導体デバイス２２の表面には、複数の電極（バンプ）２２１が突出して設けられている。
また、図２には、本発明による半導体装置の製造方法に用いる積層ウエーハの斜視図が示されている。図２に示す積層ウエーハ３も図示の実施形態においては厚みが例えば４００μmの円板状のシリコンウエーハからなっており、表面３aには格子状に形成されたストリート３１によって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等の積層デバイス３２がそれぞれ形成されている。このように形成された積層デバイス３２には、表面から裏面に至る複数の電極３２１が埋設して配設されており、表面側が突出して形成されている。なお、図示の実施形態における積層ウエーハ３は、積層デバイス３２の大きさが上記マザーボード２に形成された半導体デバイス２２と同一であるとともに、積層デバイス３２に設けられた複数の電極３２１が上記マザーボード２に形成された半導体デバイス２２に設けられた複数の電極２２１と対応するように構成されている。
以下、上述したマザーボードの２表面に、積層デバイス３２の表面を接合し、マザーボード２に設けられた複数の電極２２１と積層デバイス３２の表面に設けられた複数の電極３２１とを接合して構成する半導体装置の製造方法の第１の実施形態について説明する。
先ず、複数の積層デバイス３２が形成された積層ウエーハ３の表面に積層デバイス３２を保護するための保護部材を貼着する保護部材貼着工程を実施する。即ち、図３の(a)および(b)に示すように積層ウエーハ３の表面３aに保護部材としての塩化ビニール等からなる保護テープ４を貼着する。
上述した保護部材貼着工程を実施したならば、保護テープ４が貼着された積層ウエーハ３の保護テープ４側を研削装置のチャックテーブル上に保持し、積層ウエーハ３の裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程を実施する。この積層ウエーハ研削工程は、図示の実施形態においては図４に示す研削装置５を用いて実施する。図４に示す研削装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１に保持された被加工物の被加工面を研削する研削手段５２を具備している。チャックテーブル５１は、上面に被加工物を吸引保持し図４において矢印Aで示す方向に回転せしめられる。研削手段５２は、スピンドルハウジング５２１と、該スピンドルハウジング５２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５２２と、該回転スピンドル５２２の下端に装着されたマウンター５２３と、該マウンター５２３の下面に取り付けられた研削ホイール５２４とを具備している。この研削ホイール５２４は、円板状の基台５２５と、該基台５２５の下面に環状に装着された研削砥石５２６とからなっており、基台５２５がマウンター５２３の下面に締結ボルト５２７によって取り付けられている。
上述した研削装置５を用いて積層ウエーハ研削工程を実施するには、チャックテーブル５１の上面（保持面）に上述した保護部材貼着工程が実施された積層ウエーハ３の表面３aに貼着された保護テープ４側を載置し、図示しない吸引手段を作動することにより、チャックテーブル５１に保護テープ４を介して積層ウエーハ３を吸引保持する。従って、チャックテーブル５１上に保護テープ４を介して吸引保持された積層ウエーハ３は裏面３ｂが上側となる。このようにチャックテーブル５１上に積層ウエーハ３を吸引保持したならば、チャックテーブル５１を矢印Aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５２４を矢印Bで示す方向に例えば６０００ｒｐｍで回転せしめて積層ウエーハ３の裏面３bに接触せしめ、研削ホイール５２４を例えば１μm／秒の研削送り速度で下方に研削送りすることにより積層ウエーハ３の裏面３bを研削し、その厚みを例えば３０μmに形成する。
次に、積層ウエーハ研削工程が実施された積層ウエーハ３の裏面に補強ウエーハの表面をボンド剤を介して接合する補強ウエーハ装着工程を実施する。即ち、図５の(a)および(b)に示すように積層ウエーハ３の裏面３bに厚みが例えば５００μmの円板状のシリコン基板からなる補強ウエーハ６の表面６aを高温に耐えられる例えばエポキシ系のボンド剤６０を介して接合する。なお、補強ウエーハ６としては加工性がよいシリコン基板を用いることが望ましい。また、ボンド剤６０の厚みは例えば２０μmに設定されている。
以上のようにして、補強ウエーハ装着工程を実施したならば、積層ウエーハ製作時に積層デバイスの裏面に露出する電極が形成されていない場合には、上述した積層ウエーハ研削工程を実施した後に、例えば積層デバイスに電極埋設用のビアホールをレーザー加工によって穿孔し、このビアホールの外周面に絶縁膜を形成した後に、ビアホールに電極を埋設する。
上述した補強ウエーハ装着工程を実施したならば、補強ウエーハ６が接合された積層ウエーハ３の補強ウエーハ６側を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する。即ち、図示の実施形態においては図６の（ａ）および（ｂ）に示すように、環状のフレームFの内側開口部を覆うように外周部が装着されたダイシングテープTの表面に上記積層ウエーハ３の裏面に接合されている補強ウエーハ６の裏面６bを貼着する。そして、積層ウエーハ３の表面３aに貼着されている保護テープ４を剥離する。なお、ダイシングテープTは、図示の実施形態においては厚みが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
次に、補強ウエーハ６が接合された積層ウエーハ３を補強ウエーハ６とともに分割することにより裏面に補強ウエーハが接合された個々の積層デバイスを形成する積層ウエーハ分割工程を実施する。この積層ウエーハ分割工程は、図示の実施形態においては図７に示す切削装置７を用いて実施する。図７に示す切削装置７は、被加工物を保持するチャックテーブル７１と、該チャックテーブル７１に保持された被加工物を切削する切削手段７２と、該チャックテーブル７１に保持された被加工物を撮像する撮像手段７３を具備している。チャックテーブル７１は、被加工物を吸引保持するように構成されており、図示しない切削送り手段によって図７において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記切削手段７２は、実質上水平に配置されたスピンドルハウジング７２１と、該スピンドルハウジング７２１に回転自在に支持された回転スピンドル７２２と、該回転スピンドル７２２の先端部に装着された切削ブレード７２３を含んでおり、回転スピンドル７２２がスピンドルハウジング７２１内に配設された図示しないサーボモータによって矢印Cで示す方向に回転せしめられるようになっている。なお、切削ブレード７２３は、図示の実施形態においては粒径３μｍのダイヤモンド砥粒をニッケルメッキで固めた電鋳ブレードからなっており、厚みが２０μｍに形成されている。上記撮像手段７３は、スピンドルハウジング７２１の先端部に装着されており、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を後述する制御手段に送る。
上述した切削装置７を用いて積層ウエーハ分割工程を実施するには、図７に示すようにチャックテーブル７１上に積層ウエーハ３の裏面に接合されている補強ウエーハ６の裏面６bが貼着されたダイシングテープT側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して積層ウエーハ３の裏面に接合されている補強ウエーハ６をチャックテーブル７１上に保持する（ウエーハ保持工程）。従って、チャックテーブル７１に保持された補強ウエーハ６の表面に接合された積層ウエーハ３の表面３aが上側となる。このようにして、補強ウエーハ６の表面に接合された積層ウエーハ３を吸引保持したチャックテーブル７１は、図示しない切削送り手段によって撮像手段７３の直下に位置付けられる。
チャックテーブル７１が撮像手段７３の直下に位置付けられると、撮像手段７３および図示しない制御手段によって積層ウエーハ３の加工すべき領域を検出するアライメント作業を実行する。即ち、撮像手段７３および図示しない制御手段は、積層ウエーハ３の所定方向に形成されているストリート３１と切削ブレード７２３との位置合わせを行うためのアライメントを遂行する（アライメント工程）。また、積層ウエーハ３に上記所定方向と直交する方向に形成されたストリート３１に対しても、同様に加工領域のアライメントが遂行される。
以上のようにしてチャックテーブル７１上に保持されている積層ウエーハ３の加工領域を検出するアライメントが行われたならば、積層ウエーハ３を吸引保持したチャックテーブル７１を切削ブレード７２３の下方である加工領域の加工開始位置に移動する。そして、図８の(a)で示すように積層ウエーハ３および補強ウエーハ６の加工すべきストリート３１の一端（図８の(a)において左端）が切削ブレード７２３の直下より所定量右側に位置するように位置付ける（加工送り開始位置位置付け工程）。このようにして積層ウエーハ３を加工領域の加工開始位置に位置付けられたならば、切削ブレード７２３を矢印Cで示す方向に回転しつつ図８の(a)において２点鎖線で示す待機位置から下方に切り込み送りし、図８の(a)において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、切削ブレード７２３の外周縁の下端がダイシングテープTに達する位置に設定されている。
次に、図８の(a)に示すように切削ブレード７２３を矢印Cで示す方向に例えば２００００rpmの回転速度で回転しつつ、チャックテーブル７１を図8の(a)において矢印Ｘ１で示す方向に例えば５０〜１５０mm／秒の加工送り速度で加工送りする。この結果、積層ウエーハ３および補強ウエーハ６は、ストリート３１に沿って切断される（積層ウエーハ分割工程）。なお、チャックテーブル７１即ち積層ウエーハ３の他端（図８の(b)において右端）が切削ブレード７２３の直下より所定量左側に位置するまで達したら、チャックテーブル７１の移動を停止する。そして、切削ブレード７２３を上昇させ２点鎖線で示す退避位置に位置付ける。
以上のようにして、積層ウエーハ３の所定方向に延在する全てのストリート３１に沿って上記積層ウエーハ分割工程を実施したならば、チャックテーブル７１を９０度回動せしめて、上記所定方向に対して直交する方向に形成された各ストリート３１に沿って上記積層ウエーハ分割工程を実施する。この結果、積層ウエーハ３および補強ウエーハ６はストリート３１に沿って個々の積層デバイス３２に分割される。このようにして個々に分割された積層デバイス３２は、図９に示すように裏面に補強ウエーハ６が接合された状態で分割される。
上述した積層ウエーハ分割工程を実施したならば、裏面に補強ウエーハ６が接合された積層デバイス３２の表面に設けられた複数の電極をマザーボード２に設けられた複数の電極に接合する積層デバイス接合工程を実施する。この積層デバイス接合工程はフリップチップボンディング技術を用いて、図１０の(a)に示すように積層デバイス３２をマザーボード２の表面に形成された所定の半導体デバイス２２の表面に対面させて積層し、図１０の(b)に示すように積層デバイス３２の表面に突出して設けられた電極３２１をマザーボード２の表面２aに形成された半導体デバイス２２に突出して設けられた電極２２１に接合する。この積層デバイス接合工程を図１０の(c)に示すようにマザーボード２の表面に形成された全ての半導体デバイス２２に対して実施する。この積層デバイス接合工程は、積層デバイス３２の表面に補強ウエーハ６が接合された状態で実施するので、薄くなった積層デバイス３２でも湾曲することがなく取り扱いが良好で、積層デバイス３２の表面に突出して設けられた電極３２１とマザーボード２の表面２aに形成された半導体デバイス２２の表面に突出して設けられた電極２２１とを確実に接合することができ、電極の接続不良を防止することができる。なお、上記積層デバイス接合工程においては、図１０の(b)に示すようにマザーボードの表面と積層デバイスの表面との間にアンダーフィル材としての樹脂８を充填して介在せしめることが望ましい。
次に、積層デバイス３２が積層されたマザーボード２側を研削装置のチャックテーブル上に保持し、積層デバイス３の裏面に接合されている補強ウエーハ６を研削し、積層デバイス３２の裏面から補強ウエーハ６を除去する補強ウエーハ除去工程を実施する。この補強ウエーハ除去工程は、上記図４に示す研削装置５を用いて実施することができる。研削装置５を用いて補強ウエーハ除去工程を実施するには、図１１に示すようにチャックテーブル５１の上面（保持面）に上述した積層デバイス３２が積層されたマザーボード２の裏面２b側を載置し、図示しない吸引手段を作動することにより、チャックテーブル５１にマザーボード２の表面に積層デバイス３２が積層された積層体を吸引保持する。従って、チャックテーブル５１上に吸引保持されたマザーボード２の表面に積層デバイス３２が積層された積層体は、積層デバイス３２の裏面に接合されている補強ウエーハ６の裏面６bが上側となる。このようにチャックテーブル５１上にマザーボード２の表面に積層デバイス３２が積層された積層体を吸引保持したならば、チャックテーブル５１を矢印Aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５２４を矢印Bで示す方向に例えば６０００ｒｐｍで回転せしめて積層デバイス３２の表面に接合されている補強ウエーハ６の裏面６bに接触せしめ、研削ホイール５２４を例えば１μm／秒の研削送り速度で下方に例えば５２０μm研削送りする。この結果、厚みが５００μmの補強ウエーハ６および厚みが２０μmのボンド剤が研削されて、図１２に示すように積層デバイス３２の裏面（上面）から補強ウエーハ６およびボンド剤が除去され、マザーボード２の表面に形成された半導体デバイス２２の表面に積層デバイス３２の表面が接合された半導体装置２０が得られる。
上述した補強ウエーハ除去工程においては、積層デバイス３２の裏面に接合されている補強ウエーハ６を研削して除去するので、積層デバイス３２に負荷がかかることがない。従って、上述した従来技術のように積層デバイスの裏面から補強ウエーハ６を離脱するために補強ウエーハ６を２５０℃以上の温度に加熱し、積層デバイス３２に負荷がかからないように補強ウエーハ６を積層デバイス３２の裏面に沿ってスライドさせながら離脱するとともに、常温まで冷却する作業が不要となり生産性が向上する。
次に、本発明による半導体装置の製造方法の第２の実施形態について説明する。
本発明による半導体装置の製造方法の第２の実施形態においても、先ず上記第１の実施形態と同様に上記保護部材貼着工程を実施し、そして上記積層ウエーハ研削工程と補強ウエーハ装着工程およびウエーハ支持工程を実施する。
上述した保護部材貼着工程、積層ウエーハ研削工程、補強ウエーハ装着工程およびウエーハ支持工程を実施したならば、後述する積層デバイス接合工程に移行してもよいが、この実施形態においては補強ウエーハ６が接合された積層ウエーハ３を個々の積層デバイスに分割する積層ウエーハ分割工程を実施する。この積層ウエーハ分割工程は、上記図７に示す切削装置７を用いて実施することができる。上記切削装置７を用いて積層ウエーハ分割工程を実施するには、図１３に示すようにチャックテーブル７１上に積層ウエーハ３の裏面に接合されている補強ウエーハ６の裏面６bが貼着されたダイシングテープT側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して積層ウエーハ３の裏面に接合されている補強ウエーハ６をチャックテーブル７１上に保持する（ウエーハ保持工程）。従って、チャックテーブル７１に保持された補強ウエーハ６の表面に接合された積層ウエーハ３の表面３aが上側となる。このようにして、補強ウエーハ６の表面に接合された積層ウエーハ３を吸引保持したチャックテーブル７１は、図示しない切削送り手段によって撮像手段７３の直下に位置付けられる。
チャックテーブル７１が撮像手段７３の直下に位置付けられると、撮像手段７３および図示しない制御手段によって積層ウエーハ３の加工すべき領域を検出するアライメント作業を実行する。このアライメント作業は上記第１の実施形態におけるアライメント工程と同様に実施する。
以上のようにしてチャックテーブル７１上に保持されている積層ウエーハ３の加工領域を検出するアライメントが行われたならば、積層ウエーハ３を吸引保持したチャックテーブル７１を切削ブレード７２３の下方である加工領域の加工開始位置に移動する。そして、図１４の(a)で示すように積層ウエーハ３および補強ウエーハ６の加工すべきストリート３１の一端（図１４の(a)において左端）が切削ブレード７２３の直下より所定量右側に位置するように位置付ける（加工送り開始位置位置付け工程）。このようにして積層ウエーハ３を加工領域の加工開始位置に位置付けられたならば、切削ブレード７２３を矢印Cで示す方向に回転しつつ図１４の(a)において２点鎖線で示す待機位置から下方に切り込み送りし、図１４の(a)において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、切削ブレード７２３の外周縁の下端が積層ウエーハ３の裏面（下面）に達する位置に設定されている。
次に、図１４の(a)に示すように切削ブレード７２３を矢印Cで示す方向に例えば２００００rpmの回転速度で回転しつつ、チャックテーブル７１を図１４の(a)において矢印Ｘ１で示す方向に例えば５０〜１５０mm／秒の加工送り速度で加工送りする。この結果、積層ウエーハ３は、ストリート３１に沿って切断される（積層ウエーハ分割工程）。なお、チャックテーブル７１即ち積層ウエーハ３の他端（図１４の(b)において右端）が切削ブレード７２３の直下より所定量左側に位置するまで達したら、チャックテーブル７１の移動を停止する。そして、切削ブレード７２３を上昇させ２点鎖線で示す退避位置に位置付ける。
以上のようにして、積層ウエーハ３の所定方向に延在する全てのストリート３１に沿って上記積層ウエーハ分割工程を実施したならば、チャックテーブル７１を９０度回動せしめて、上記所定方向に対して直交する方向に形成された各ストリート３１に沿って上記積層ウエーハ分割工程を実施する。この結果、積層ウエーハ３はストリート３１に沿って個々の積層デバイス３２に分割される。このようにして個々に分割された積層デバイス３２は、図１５に示すように裏面に補強ウエーハ６が接合された状態で積層デバイス３２だけが分割される。
次に、補強ウエーハ６が接合された積層ウエーハ３の表面をマザーボード２の表面に対面させて積層し、積層デバイス３２の表面に設けられた電極をマザーボード２の表面に設けられた電極に接合する積層デバイス接合工程を実施する。即ち、図１６の(a)および(b)に示すように補強ウエーハ６が接合された積層ウエーハ３の表面３aをマザーボード２の表面２aに対面させて積層し、図１６の(c)に示すように積層デバイス３２の表面に突出して設けられた電極３２１をマザーボード２の表面２aに形成された半導体デバイス２２の表面に設けられた電極２２１に接合する。この積層ウエーハ接合工程においては、個々に分割された積層デバイス３２の裏面に補強ウエーハ６が接合された状態で実施するので、薄くなった積層デバイス３２でも湾曲することがなく取り扱いが良好で、積層デバイス３２の表面に突出して設けられた電極３２１とマザーボード２の表面２aに設けられた電極２２１とを確実に接合することができ、電極の接続不良を防止することができる。なお、上記積層デバイス接合工程においては、図１６の(c)に示すようにマザーボードの表面と積層デバイスの表面との間にアンダーフィル材としての樹脂８を充填して介在せしめることが望ましい。
上述したように積層デバイス接合工程を実施したならば、積層デバイス３２が積層されたマザーボード２側を研削装置のチャックテーブル上に保持し、積層デバイス３２の表面に接合されている補強ウエーハ６を研削し、積層デバイス３２の裏面から補強ウエーハ６を除去する補強ウエーハ除去工程を実施する。この補強ウエーハ除去工程は、上記図４に示す研削装置５を用いて、上記第１の実施形態における図１１に示す補強ウエーハ除去工程を同様に実施することができる。即ち、図１７に示すようにチャックテーブル５１の上面（保持面）に上述した積層デバイス３２が積層されたマザーボード２の裏面２b側を載置し、図示しない吸引手段を作動することにより、チャックテーブル５１にマザーボード２の表面に積層デバイス３２が積層された積層体を吸引保持する。従って、チャックテーブル５１上に吸引保持されたマザーボード２の表面に積層デバイス３２が積層された積層体は、積層デバイス３２の表面に接合されている補強ウエーハ６の裏面６bが上側となる。このようにチャックテーブル５１上にマザーボード２の表面に積層デバイス３２が積層された積層体を吸引保持したならば、チャックテーブル５１を矢印Aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５２４を矢印Bで示す方向に例えば６０００ｒｐｍで回転せしめて積層デバイス３２の表面に接合されている補強ウエーハ６の裏面６bに接触せしめ、研削ホイール５２４を例えば１μm／秒の研削送り速度で下方に例えば５２０μm研削送りする。この結果、厚みが５００μmの補強ウエーハ６および厚みが２０μmのボンド剤が研削されて、積層デバイス３２の裏面（上面）から補強ウエーハ６およびボンド剤が除去され、上記図１２に示すようにマザーボード２の表面に形成された半導体デバイス２２の表面に積層デバイス３２の表面が接合された半導体装置２０が得られる。
上述した補強ウエーハ除去工程においては、積層デバイス３２の裏面に接合されている補強ウエーハ６を研削して除去するので、積層デバイス３２に負荷がかかることがない。従って、上述した従来技術のように積層デバイスの表面から補強ウエーハ６を離脱するために補強ウエーハ６を２５０℃以上の温度に加熱し、積層デバイス３２に負荷がかからないように補強ウエーハ６を積層デバイス３２の裏面に沿ってスライドさせながら離脱するとともに、常温まで冷却する作業が不要となり生産性が向上する。
以上、本発明を図示の実施形態に基づいて説明したが、本発明は実施形態のみに限定されるものではなく、本発明の趣旨の範囲で種々の変形は可能である。例えば、上述した実施形態においてはマザーボードは複数の半導体デバイスが形成された形態のマザーウエーハを用いた例を示したが、実装基板としてのマザーボードは半導体デバイスを形成しないで複数の電極が設けられた形態のものでもよい。
２：マザーボード
２２：半導体デバイス
２２１：電極
３：積層ウエーハ
３２：積層デバイス
３２１：電極
４：保護テープ
５：研削装置
５１：研削装置のチャックテーブル
５２：研削手段
５２４：研削ホイール
６：補強ウエーハ
７：切削装置
７１：切削装置のチャックテーブル
７２：切削手段
７２３：切削ブレード
Ｆ：環状のフレーム
Ｔ：ダイシングテープ

Claims (3)

  1. 複数の電極が設けられたマザーボードの表面に、積層デバイスの表面を接合し、マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを接合して構成する半導体装置の製造方法であって、
    表面に複数の積層デバイスが形成された積層ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
    保護部材が貼着された積層ウエーハの保護部材側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
    積層ウエーハ研削工程が実施された積層ウエーハの裏面に補強ウエーハの表面をボンド剤を介して接合する補強ウエーハ装着工程と、
    補強ウエーハが接合された積層ウエーハを補強ウエーハとともに分割することにより裏面に補強ウエーハが接合された個々の積層デバイスを形成する積層ウエーハ分割工程と、
    裏面に補強ウエーハが接合された積層デバイスの表面に設けられた複数の電極をマザーボードに設けられた複数の電極に接合する積層デバイス接合工程と、
    積層デバイスが接合されたマザーボード側を研削装置のチャックテーブル上に保持し、積層デバイスの裏面に接合されている補強ウエーハを研削し、積層デバイスの裏面から補強ウエーハを除去する補強ウエーハ除去工程と、を含む、
    ことを特徴とする半導体装置の製造方法。
  2. 複数の電極が設けられたマザーボードの表面に、積層デバイスの表面を接合し、マザーボードに設けられた複数の電極と積層デバイスの表面に設けられた複数の電極とを接合して構成する半導体装置の製造方法であって、
    マザーボードに設けられた複数の電極と対応する複数の電極が設けられている複数の積層デバイスが形成された積層ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
    保護部材が貼着された積層ウエーハの保護部材側を研削装置のチャックテーブル上に保持し、積層ウエーハの裏面を研削して積層ウエーハを所定の厚みに研削する積層ウエーハ研削工程と、
    積層ウエーハ研削工程が実施された積層ウエーハの裏面に補強ウエーハの表面をボンド剤を介して接合する補強ウエーハ装着工程と、
    補強ウエーハが接合された積層ウエーハの表面をマザーボードの表面に対面させて積層し、積層デバイスの表面に設けられた電極をマザーボードに設けられた電極に接合する積層デバイス接合工程と、
    積層デバイスが積層されたマザーボード側を研削装置のチャックテーブル上に保持し、積層デバイスの裏面に接合されている補強ウエーハを研削し、積層デバイスの裏面から補強ウエーハを除去する補強ウエーハ除去工程と、を含む、
    ことを特徴とする半導体装置の製造方法。
  3. 該補強ウエーハ装着工程を実施した後で該積層デバイス接合工程を実施する前に、補強ウエーハが接合された積層ウエーハを個々の積層デバイスに分割する積層ウエーハ分割工程を実施する、請求項２記載の半導体装置の製造方法。
JP2010096840A 2010-04-20 2010-04-20 半導体装置の製造方法 Active JP5508111B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010096840A JP5508111B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法
US13/088,591 US8389386B2 (en) 2010-04-20 2011-04-18 Stacked wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010096840A JP5508111B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011228474A true JP2011228474A (ja) 2011-11-10
JP5508111B2 JP5508111B2 (ja) 2014-05-28

Family

ID=44788496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010096840A Active JP5508111B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8389386B2 (ja)
JP (1) JP5508111B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050363A (ja) * 2013-09-03 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2017100255A (ja) * 2015-12-03 2017-06-08 株式会社ディスコ ウエーハの加工方法
JP2020027916A (ja) * 2018-08-17 2020-02-20 株式会社ディスコ ウエーハの一体化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257930A (ja) * 2002-03-01 2003-09-12 Nec Electronics Corp 半導体装置およびその製造方法
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US6762074B1 (en) * 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
JP2007150048A (ja) * 2005-11-29 2007-06-14 Disco Abrasive Syst Ltd ウェーハの分割方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP2003249620A (ja) 2002-02-22 2003-09-05 Toray Eng Co Ltd 半導体の接合方法およびその方法により作成された積層半導体
JP2004207606A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd ウェーハサポートプレート
US7863092B1 (en) * 2008-09-30 2011-01-04 Xilinx, Inc. Low cost bumping and bonding method for stacked die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257930A (ja) * 2002-03-01 2003-09-12 Nec Electronics Corp 半導体装置およびその製造方法
JP2004186522A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
US6762074B1 (en) * 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
JP2007150048A (ja) * 2005-11-29 2007-06-14 Disco Abrasive Syst Ltd ウェーハの分割方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050363A (ja) * 2013-09-03 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2017100255A (ja) * 2015-12-03 2017-06-08 株式会社ディスコ ウエーハの加工方法
JP2020027916A (ja) * 2018-08-17 2020-02-20 株式会社ディスコ ウエーハの一体化方法
JP7191586B2 (ja) 2018-08-17 2022-12-19 株式会社ディスコ ウエーハの一体化方法

Also Published As

Publication number Publication date
US8389386B2 (en) 2013-03-05
US20110256667A1 (en) 2011-10-20
JP5508111B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
JP5296386B2 (ja) 積層デバイスの製造方法
JP5307593B2 (ja) 積層ウェーハの分割方法
JP6557081B2 (ja) ウエーハの加工方法
CN108022877A (zh) 晶片的加工方法
CN103579105B (zh) 封装基板的加工方法
CN108022876B (zh) 晶片的加工方法
JP2017028160A (ja) ウエーハの加工方法
JP2013008831A (ja) ウエーハの加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
CN110961803A (zh) 金刚石基板生成方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
CN108015650B (zh) 晶片的加工方法
JP5508108B2 (ja) 半導体装置の製造方法
JP5508111B2 (ja) 半導体装置の製造方法
JP2007036143A (ja) 半導体ウエーハの加工方法
JP5198887B2 (ja) 積層型半導体装置の製造方法
KR20210054986A (ko) 웨이퍼의 처리 방법
JP5595790B2 (ja) ウエーハの加工方法
CN111063631B (zh) 晶片的加工方法
CN111063608A (zh) 晶片的加工方法
JP2012227485A (ja) パッケージ基板の加工方法
KR101806408B1 (ko) 연결필름 가공방법 및 연결필름 가공장치
JP2016025116A (ja) ウエーハの加工方法
JP2017100255A (ja) ウエーハの加工方法
JP2012039039A (ja) 加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5508111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250