[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009238903A - Semiconductor device, and manufacturing method of the same - Google Patents

Semiconductor device, and manufacturing method of the same Download PDF

Info

Publication number
JP2009238903A
JP2009238903A JP2008081021A JP2008081021A JP2009238903A JP 2009238903 A JP2009238903 A JP 2009238903A JP 2008081021 A JP2008081021 A JP 2008081021A JP 2008081021 A JP2008081021 A JP 2008081021A JP 2009238903 A JP2009238903 A JP 2009238903A
Authority
JP
Japan
Prior art keywords
layer
germanium
silicon
insulating film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008081021A
Other languages
Japanese (ja)
Inventor
Wakana Kai
和香奈 甲斐
Shinji Mori
伸二 森
Tetsuya Kai
徹哉 甲斐
Yoshio Ozawa
良夫 小澤
Ichiro Mizushima
一郎 水島
Tsutomu Sato
力 佐藤
Hiroshi Matsuba
博 松葉
Yuichiro Mitani
祐一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008081021A priority Critical patent/JP2009238903A/en
Publication of JP2009238903A publication Critical patent/JP2009238903A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device can improve injection efficiency of charge into a charge storage layer; and a manufacturing method of the same. <P>SOLUTION: This manufacturing method of the semiconductor device provided with a first insulation film formed on a semiconductor substrate, the charge storage layer formed on the first insulation film, a second insulation film formed on the charge storage layer, and a control gate electrode formed on the second insulation film includes processes of: forming the first insulation film 204; forming a lower insulation layer 201; forming a germanium-containing layer 202 on the lower insulation layer 201; forming an intermediate insulation layer 202a by reaction among the germanium-containing layer 202, silicon and oxygen; and forming an upper insulation layer 203 on the intermediate insulation layer 202a. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

NAND型メモリに代表される不揮発性半導体記憶装置は、半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された浮遊ゲート電極と、浮遊ゲート電極上に形成された電極間絶縁膜と、電極間絶縁膜上に形成された制御ゲート電極とを有している(例えば、特許文献1参照)。   A nonvolatile semiconductor memory device typified by a NAND type memory includes a tunnel insulating film formed on a semiconductor substrate, a floating gate electrode formed on the tunnel insulating film, and an interelectrode insulation formed on the floating gate electrode. And a control gate electrode formed on the interelectrode insulating film (see, for example, Patent Document 1).

浮遊ゲート電極を有する不揮発性半導体記憶装置では、制御ゲート電極の電位を制御することにより、浮遊ゲート電極と制御ゲート電極との間の容量結合を通じて、浮遊ゲート電極の電位を制御する。半導体基板を接地した場合、浮遊ゲート電極の電位Vfgは、浮遊ゲート電極と制御ゲート電極間の容量C1、浮遊ゲート電極と半導体基板間の容量C2、制御ゲート電極の電圧Vcgを用いて、Vfg=C1/(C1+C2)×Vcgと表される。   In a nonvolatile semiconductor memory device having a floating gate electrode, the potential of the floating gate electrode is controlled through capacitive coupling between the floating gate electrode and the control gate electrode by controlling the potential of the control gate electrode. When the semiconductor substrate is grounded, the potential Vfg of the floating gate electrode is obtained by using the capacitance C1 between the floating gate electrode and the control gate electrode, the capacitance C2 between the floating gate electrode and the semiconductor substrate, and the voltage Vcg of the control gate electrode. It is expressed as C1 / (C1 + C2) × Vcg.

ここでC1/(C1+C2)は、カップリング比と呼ばれる。書き換え動作のために必要な一定の浮遊ゲート電圧を得るために必要な制御ゲート電圧は、このカップリング比と逆比例の関係にある。   Here, C1 / (C1 + C2) is called a coupling ratio. The control gate voltage required to obtain a certain floating gate voltage required for the rewrite operation is in an inversely proportional relationship with the coupling ratio.

不揮発性半導体記憶装置において、一般に書き換え電圧には高い電圧が必要であるが、トンネル絶縁膜にかかる電圧は、上記カップリング比に基づくため、大きな電圧を制御ゲート電極に印加しなければならない。そして、今後、更なる素子構造の微細化が進むと、隣接するメモリセルとの間に寄生容量(α)が生じ、Vfg=C1/(C1+C2+α)×Vcgで表されるように、カップリング比が小さくなり、更に高い電圧を制御ゲート電極にかける必要がある。   In a nonvolatile semiconductor memory device, a high voltage is generally required as a rewrite voltage. However, since the voltage applied to the tunnel insulating film is based on the coupling ratio, a large voltage must be applied to the control gate electrode. As the device structure is further miniaturized in the future, a parasitic capacitance (α) is generated between adjacent memory cells, and the coupling ratio is expressed as Vfg = C1 / (C1 + C2 + α) × Vcg. And a higher voltage needs to be applied to the control gate electrode.

しかし、書き換え動作のために必要な一定の浮遊ゲート電圧を得るために、単に制御ゲート電圧を大きくすると、絶縁膜の劣化が早まり、絶縁破壊、リーク電流の増大、信頼性の低下が引き起こされる。そのため、浮遊ゲート電極等の電荷蓄積層への電荷注入効率を向上させ、書き換え電圧を低減させる必要がある。
特開平9−134973号公報
However, if the control gate voltage is simply increased in order to obtain a certain floating gate voltage necessary for the rewrite operation, the insulating film is rapidly deteriorated, causing dielectric breakdown, an increase in leakage current, and a decrease in reliability. Therefore, it is necessary to improve the charge injection efficiency into the charge storage layer such as the floating gate electrode and reduce the rewrite voltage.
Japanese Patent Laid-Open No. 9-134973

本発明は、電荷蓄積層への電荷の注入効率を向上させることが可能な半導体装置及びその製造方法を提供することを目的としている。   An object of the present invention is to provide a semiconductor device capable of improving charge injection efficiency into a charge storage layer and a method for manufacturing the same.

本発明の第1の視点に係る半導体装置の製造方法は、半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記第1の絶縁膜を形成する工程は、シリコン及び酸素を主成分として含有する下層絶縁層を形成する工程と、前記下層絶縁層上にゲルマニウムを主成分として含有するゲルマニウム含有層を形成する工程と、前記ゲルマニウム含有層、シリコン及び酸素の反応により、シリコン、ゲルマニウム及び酸素を主成分として含有する中間絶縁層を形成する工程と、前記中間絶縁層上にシリコン及び酸素を主成分として含有する上層絶縁層を形成する工程と、を含むことを特徴とする。   A manufacturing method of a semiconductor device according to a first aspect of the present invention includes a first insulating film formed on a semiconductor substrate, a charge storage layer formed on the first insulating film, and the charge storage layer. A method for manufacturing a semiconductor device, comprising: a second insulating film formed thereon; and a control gate electrode formed on the second insulating film, wherein the first insulating film is formed. A step of forming a lower insulating layer containing silicon and oxygen as main components, a step of forming a germanium-containing layer containing germanium as a main component on the lower insulating layer, the germanium-containing layer, silicon and oxygen A step of forming an intermediate insulating layer containing silicon, germanium and oxygen as main components, and a step of forming an upper insulating layer containing silicon and oxygen as main components on the intermediate insulating layer. Characterized in that it comprises a.

本発明の第2の視点に係る半導体装置は、半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記第1の絶縁膜は、シリコン及び酸素を主成分として含有する下層絶縁層と、前記下層絶縁層上に形成され、シリコン、ゲルマニウム及び酸素を主成分として含有する中間絶縁層と、前記中間絶縁層上に形成され、シリコン及び酸素を主成分として含有する上層絶縁層とを含むことを特徴とする。   A semiconductor device according to a second aspect of the present invention includes a first insulating film formed on a semiconductor substrate, a charge storage layer formed on the first insulating film, and formed on the charge storage layer. And a control gate electrode formed on the second insulating film, wherein the first insulating film contains silicon and oxygen as main components. A lower insulating layer, an intermediate insulating layer formed on the lower insulating layer and containing silicon, germanium and oxygen as main components, and an upper layer formed on the intermediate insulating layer and containing silicon and oxygen as main components And an insulating layer.

本発明によれば、電荷蓄積層への電荷の注入効率を向上させることが可能となる。   According to the present invention, the efficiency of charge injection into the charge storage layer can be improved.

以下、本発明の実施形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の構成を模式的に示した断面図である。図1(a)はチャネル長方向(ビット線方向)に沿った断面図であり、図1(b)は、チャネル幅方向(ワード線方向)に沿った断面図である。
(First embodiment)
FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to the first embodiment of the present invention. 1A is a cross-sectional view along the channel length direction (bit line direction), and FIG. 1B is a cross-sectional view along the channel width direction (word line direction).

図1に示すように、本実施形態に係る不揮発性半導体記憶装置は、半導体基板(シリコン基板)100と、半導体基板100上に設けられたトンネル絶縁膜(第1の絶縁膜)103と、トンネル絶縁膜103上に設けられた浮遊ゲート電極(電荷蓄積層)104と、浮遊ゲート電極104上に設けられた電極間絶縁膜(第2の絶縁膜)105と、電極間絶縁膜105上に形成された制御ゲート電極106と、を備える。   As shown in FIG. 1, the nonvolatile semiconductor memory device according to this embodiment includes a semiconductor substrate (silicon substrate) 100, a tunnel insulating film (first insulating film) 103 provided on the semiconductor substrate 100, and a tunnel. Formed on the floating gate electrode (charge storage layer) 104 provided on the insulating film 103, the interelectrode insulating film (second insulating film) 105 provided on the floating gate electrode 104, and the interelectrode insulating film 105 The control gate electrode 106 is provided.

半導体基板100の素子領域には、ソース/ドレイン領域101と、ソース/ドレイン領域101に挟まれたチャネル形成領域102が設けてられている。また、素子領域の周囲には、シリコン酸化膜で形成されたSTI(Shallow Trench Isolation)構造の素子分離領域107が形成されている。   In the element region of the semiconductor substrate 100, a source / drain region 101 and a channel formation region 102 sandwiched between the source / drain regions 101 are provided. An element isolation region 107 having an STI (Shallow Trench Isolation) structure formed of a silicon oxide film is formed around the element region.

トンネル絶縁膜103には、後述するようにシリコン、ゲルマニウム及び酸素を主成分として含有する層が含まれている。   As will be described later, the tunnel insulating film 103 includes a layer containing silicon, germanium, and oxygen as main components.

次に、本実施形態に係るトンネル絶縁膜の形成方法を、図2を参照して説明する。   Next, a method for forming a tunnel insulating film according to the present embodiment will be described with reference to FIG.

まず、図2(a)に示すように、半導体基板(シリコン基板)200上に、厚さ4nm以下のシリコン酸化膜(下層絶縁層)201を例えば酸化性雰囲気中での熱処理によって形成する。例えば、酸化剤として酸素(O2)ガスを用い、温度900〜1000℃、圧力400〜760Torrという条件下で酸化を行う。また、酸化剤としては、オゾン、酸素、水蒸気、酸素ラジカル、酸素イオン、水酸化物イオン、水素基ラジカルを用いてもよい。欠陥の少ない良質なシリコン酸化膜を得るために熱処理条件としては900℃以上の高温条件が望ましいが、900℃以下の温度でもよい。また、シリコン酸化膜201を形成した後に、熱窒化等で窒素をシリコン酸化膜201に導入しても良い。 First, as shown in FIG. 2A, a silicon oxide film (lower insulating layer) 201 having a thickness of 4 nm or less is formed on a semiconductor substrate (silicon substrate) 200 by, for example, heat treatment in an oxidizing atmosphere. For example, oxygen (O 2 ) gas is used as an oxidizing agent, and oxidation is performed under conditions of a temperature of 900 to 1000 ° C. and a pressure of 400 to 760 Torr. Further, ozone, oxygen, water vapor, oxygen radicals, oxygen ions, hydroxide ions, or hydrogen group radicals may be used as the oxidizing agent. In order to obtain a high-quality silicon oxide film with few defects, the heat treatment condition is preferably a high temperature condition of 900 ° C. or higher, but may be a temperature of 900 ° C. or lower. Further, after forming the silicon oxide film 201, nitrogen may be introduced into the silicon oxide film 201 by thermal nitridation or the like.

次に、温度400〜500℃、圧力数十〜200Torrの反応容器内に、水素化ゲルマニウム(GeH4)を含有する原料ガスを導入する。その結果、図2(b)に示すように、厚さ2nm程度のゲルマニウム層(ゲルマニウムを主成分として含有するゲルマニウム含有層)202がシリコン酸化膜201上に堆積される。ゲルマニウム層202の膜厚は、薄いことが望ましく、典型的には2nm以下が望ましい。 Next, a raw material gas containing germanium hydride (GeH 4 ) is introduced into a reaction vessel having a temperature of 400 to 500 ° C. and a pressure of several tens to 200 Torr. As a result, a germanium layer (germanium-containing layer containing germanium as a main component) 202 having a thickness of about 2 nm is deposited on the silicon oxide film 201 as shown in FIG. The thickness of the germanium layer 202 is desirably thin, and typically 2 nm or less.

その後、図2(c)に示すように、ゲルマニウム層202上に、例えば、温度500〜700℃、圧力10〜100Torrの反応容器内にTEOS及びオゾンガスを導入する。すなわち、シリコン及び酸素を含有するガスを導入する。これにより、CVD(Chemical Vapor Deposition)によって、シリコン酸化膜203(上層絶縁層)が形成される。また、シリコン酸化膜203の形成に先立って、ゲルマニウム層202がTEOS及びオゾンガスに含まれるシリコン及び酸素と反応し、シリコン、ゲルマニウム及び酸素を主成分として含有する層(中間絶縁層)202aが形成される。以下、便宜上、この層をシリコンゲルマニウム酸化物層と呼ぶ。このとき、ゲルマニウム層202全体がシリコンゲルマニウム酸化物層202aに変換されることが望ましい。なお、この工程ではシリコン酸化膜203の形成において、CVD法を用いているが、ALD(Atomic Layer Deposition)法を用いてもよい。さらに、酸化雰囲気の化成スパッタ法や400℃程度以上の高温塗布法等を用いても良い。このようにして、シリコン酸化膜(下層絶縁層)201、シリコンゲルマニウム酸化物層(中間絶縁層)202a及びシリコン酸化膜(上層絶縁層)203を有するトンネル絶縁膜204が形成される。   Thereafter, as shown in FIG. 2C, TEOS and ozone gas are introduced onto the germanium layer 202 into a reaction vessel having a temperature of 500 to 700 ° C. and a pressure of 10 to 100 Torr, for example. That is, a gas containing silicon and oxygen is introduced. Thereby, the silicon oxide film 203 (upper insulating layer) is formed by CVD (Chemical Vapor Deposition). Prior to the formation of the silicon oxide film 203, the germanium layer 202 reacts with silicon and oxygen contained in TEOS and ozone gas to form a layer (intermediate insulating layer) 202a containing silicon, germanium, and oxygen as main components. The Hereinafter, for convenience, this layer is referred to as a silicon germanium oxide layer. At this time, it is desirable that the entire germanium layer 202 is converted into the silicon germanium oxide layer 202a. In this step, the CVD method is used to form the silicon oxide film 203, but an ALD (Atomic Layer Deposition) method may be used. Furthermore, a chemical sputtering method in an oxidizing atmosphere, a high temperature coating method of about 400 ° C. or higher, or the like may be used. In this way, a tunnel insulating film 204 having a silicon oxide film (lower insulating layer) 201, a silicon germanium oxide layer (intermediate insulating layer) 202a, and a silicon oxide film (upper insulating layer) 203 is formed.

上記実施形態によれば、トンネル絶縁膜204中に、シリコンゲルマニウム酸化物層202aが、例えば半導体基板200表面から4nm以内の領域に形成される。このため、シリコンゲルマニウム酸化物に起因するエネルギーレベルの浅い電荷トラップ準位(電荷アシスト準位)がトンネル絶縁膜中204に形成される。つまり、トンネル絶縁膜204中の半導体基板200界面近傍領域に、半導体基板200から注入される電子の移動をアシストする準位が形成される。その結果、データ書き込み動作における高電界印加時に、半導体基板200からトンネル絶縁膜204を介して浮遊ゲート電極に注入される電子の注入効率が向上する。   According to the above embodiment, the silicon germanium oxide layer 202a is formed in the tunnel insulating film 204 in a region within 4 nm from the surface of the semiconductor substrate 200, for example. Therefore, a charge trap level (charge assist level) having a shallow energy level due to the silicon germanium oxide is formed in the tunnel insulating film 204. That is, a level that assists the movement of electrons injected from the semiconductor substrate 200 is formed in the vicinity of the interface of the semiconductor substrate 200 in the tunnel insulating film 204. As a result, the injection efficiency of electrons injected from the semiconductor substrate 200 into the floating gate electrode through the tunnel insulating film 204 is improved when a high electric field is applied in the data write operation.

なお、シリコンゲルマニウム酸化物に基づく電荷アシスト準位は、データの読み出し動作における低電界印加時に電子の移動をアシストしない。その結果、本実施形態の不揮発性半導体記憶装置の電荷保持特性は低減されない。   Note that the charge assist level based on silicon germanium oxide does not assist the movement of electrons when a low electric field is applied in a data read operation. As a result, the charge retention characteristics of the nonvolatile semiconductor memory device of this embodiment are not reduced.

なお、ゲルマニウム層中のゲルマニウムは拡散係数が大きく、シリコンゲルマニウム酸化物層中のゲルマニウムは拡散係数が小さい。このため、本実施形態のようにゲルマニウムがシリコンゲルマニウム酸化物に変換された場合、シリコン酸化膜203を形成する際の熱処理によるゲルマニウムの拡散を、より抑制することが可能である。その結果、トンネル絶縁膜204中のゲルマニウム分布の崩れが抑制される。したがって、低電界リークを低減し、電荷注入効率や電荷保持特性などの電気特性の劣化を抑制することが可能である。   Note that germanium in the germanium layer has a large diffusion coefficient, and germanium in the silicon germanium oxide layer has a small diffusion coefficient. For this reason, when germanium is converted into silicon germanium oxide as in the present embodiment, it is possible to further suppress the diffusion of germanium due to heat treatment when the silicon oxide film 203 is formed. As a result, the collapse of the germanium distribution in the tunnel insulating film 204 is suppressed. Therefore, low electric field leakage can be reduced, and deterioration of electrical characteristics such as charge injection efficiency and charge retention characteristics can be suppressed.

また、本実施形態におけるトンネル絶縁膜204では、トンネル絶縁膜204の下層絶縁層及び上層絶縁層としてシリコン酸化膜を形成している。しかし、シリコン及び酸素を主成分として含有する絶縁膜ならば、トンネル絶縁膜204の下層絶縁層及び上層絶縁層として使用可能である。例えば、シリコン酸化膜に窒素が含有されていても良い。   In the tunnel insulating film 204 in the present embodiment, a silicon oxide film is formed as a lower insulating layer and an upper insulating layer of the tunnel insulating film 204. However, an insulating film containing silicon and oxygen as main components can be used as a lower insulating layer and an upper insulating layer of the tunnel insulating film 204. For example, the silicon oxide film may contain nitrogen.

(変形例)
次に、本実施形態の変形例について説明する。
(Modification)
Next, a modification of this embodiment will be described.

なお、基本的な構造及び、基本的な製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び第1の実施形態から容易に類推可能な事項についての説明は省略する。   The basic structure and the basic manufacturing method are the same as those in the first embodiment. Therefore, the description about the matter demonstrated in 1st Embodiment and the matter which can be easily guessed from 1st Embodiment is abbreviate | omitted.

本変形例では、ゲルマニウム層202の形成時において、反応容器内の圧力を例えば1Torr以下の低圧とする。このように、水素化ゲルマニウム分圧を下げてゲルマニウム層202を形成する。   In this modification, the pressure in the reaction vessel is set to a low pressure of, for example, 1 Torr or less when the germanium layer 202 is formed. In this manner, the germanium hydride partial pressure is lowered to form the germanium layer 202.

水素化ゲルマニウムは表面吸着確率が低いため、マイグレーションして核形成しやすい。このため、ゲルマニウム層202表面の平坦度が悪くなる。しかし、水素化ゲルマニウム分圧を低減することで、核形成を抑制でき、半導体基板200表面から4nm以内の領域に平坦度の高いゲルマニウム層を形成することが可能である。その結果、トンネル絶縁膜204の平坦度が向上するので、低電界領域のトンネル絶縁膜204のリーク電流密度をさらに低減させ、電荷保持特性をより向上させることが可能である。   Since germanium hydride has a low surface adsorption probability, it is likely to migrate and nucleate. For this reason, the flatness of the surface of the germanium layer 202 is deteriorated. However, by reducing the germanium hydride partial pressure, nucleation can be suppressed, and a germanium layer with high flatness can be formed in a region within 4 nm from the surface of the semiconductor substrate 200. As a result, the flatness of the tunnel insulating film 204 is improved, so that the leakage current density of the tunnel insulating film 204 in the low electric field region can be further reduced and the charge retention characteristics can be further improved.

なお、反応容器内に水素化ゲルマニウムガスと、ArまたはN2などの不活性ガスや水素ガスを混合して導入してもよい。この場合、全圧を10〜100Torrと高くして成膜プロセスの安定性を確保し、かつ水素化ゲルマニウムガス分圧を低減させてトンネル絶縁膜204の平坦度を向上させることが可能である。 Note that germanium hydride gas, an inert gas such as Ar or N 2, or hydrogen gas may be mixed and introduced into the reaction vessel. In this case, the total pressure can be increased to 10 to 100 Torr to ensure the stability of the film formation process, and the germanium hydride gas partial pressure can be reduced to improve the flatness of the tunnel insulating film 204.

(第2の実施形態)
次に、本発明の第2の実施形態に係るトンネル絶縁膜の形成方法を、図3を参照して説明する。
(Second Embodiment)
Next, a tunnel insulating film forming method according to the second embodiment of the present invention will be described with reference to FIG.

なお、基本的な構造及び、基本的な製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び第1の実施形態から容易に類推可能な事項についての説明は省略する。   The basic structure and the basic manufacturing method are the same as those in the first embodiment. Therefore, the description about the matter demonstrated in 1st Embodiment and the matter which can be easily guessed from 1st Embodiment is abbreviate | omitted.

まず、図3(a)に示すように、半導体基板300上に、厚さ4nm以下のシリコン酸化膜(下層絶縁層)301を形成する。シリコン酸化膜301を形成した後に、熱窒化等で窒素を導入しても良い。   First, as shown in FIG. 3A, a silicon oxide film (lower insulating layer) 301 having a thickness of 4 nm or less is formed on a semiconductor substrate 300. After forming the silicon oxide film 301, nitrogen may be introduced by thermal nitridation or the like.

次に、温度500℃以下、圧力10〜100Torrの反応容器内に、水素化ゲルマニウムを導入する。この場合、水素化ゲルマニウムは分解されにくく、図3(b)に示すように、ゲルマニウム含有層として水素化ゲルマニウム吸着層(ゲルマニウム化合物吸着層)302がシリコン酸化膜301上に吸着する。このとき、吸着層302の平坦性を確保するためには、吸着層302の厚さは1分子層以下が望ましい。   Next, germanium hydride is introduced into a reaction vessel at a temperature of 500 ° C. or lower and a pressure of 10 to 100 Torr. In this case, germanium hydride is hardly decomposed, and a germanium hydride adsorption layer (germanium compound adsorption layer) 302 is adsorbed on the silicon oxide film 301 as a germanium-containing layer, as shown in FIG. At this time, in order to ensure the flatness of the adsorption layer 302, the thickness of the adsorption layer 302 is desirably one molecular layer or less.

その後、700℃〜900℃の高温で熱処理を行い、吸着層302の水素化ゲルマニウムを分解する。それにより、シリコン酸化膜301中にゲルマニウムが拡散し、シリコン酸化膜301の上部分がゲルマニウムと反応する。その結果、図3(c)に示すように、シリコン酸化膜301の上層領域(上部分)に、中間絶縁層としてシリコン、ゲルマニウム及び酸素を含有する層(以下、便宜上、シリコンゲルマニウム酸化物層と呼ぶ)303が形成される。   Then, heat treatment is performed at a high temperature of 700 ° C. to 900 ° C. to decompose germanium hydride in the adsorption layer 302. Thereby, germanium diffuses into the silicon oxide film 301 and the upper part of the silicon oxide film 301 reacts with germanium. As a result, as shown in FIG. 3C, a layer containing silicon, germanium and oxygen as an intermediate insulating layer (hereinafter referred to as a silicon germanium oxide layer for convenience) is formed in the upper layer region (upper part) of the silicon oxide film 301. 303) is formed.

その後、図3(d)に示すように、CVD法を用いてシリコン酸化膜(上層絶縁層)304を形成する。なお、ここではCVD法を用いているが、ALD法でもよい。このようにして、シリコン酸化膜(下層絶縁層)301、シリコンゲルマニウム酸化物層(中間絶縁層)303及びシリコン酸化膜(上層絶縁層)304を有するトンネル絶縁膜305が形成される。   Thereafter, as shown in FIG. 3D, a silicon oxide film (upper insulating layer) 304 is formed by CVD. Although the CVD method is used here, an ALD method may be used. In this manner, a tunnel insulating film 305 having a silicon oxide film (lower insulating layer) 301, a silicon germanium oxide layer (intermediate insulating layer) 303, and a silicon oxide film (upper insulating layer) 304 is formed.

上記実施形態によれば、シリコン酸化膜301上に水素化ゲルマニウムを薄く吸着させ、吸着後に熱処理を施す。その結果、シリコン酸化膜301中にゲルマニウムが拡散して、シリコン酸化膜301の上部分が平坦性の高いシリコンゲルマニウム酸化物層303に変換される。その結果、平坦性に優れたトンネル絶縁膜305が形成される。   According to the embodiment, germanium hydride is thinly adsorbed on the silicon oxide film 301, and heat treatment is performed after the adsorption. As a result, germanium diffuses into the silicon oxide film 301 and the upper portion of the silicon oxide film 301 is converted into a silicon germanium oxide layer 303 with high flatness. As a result, the tunnel insulating film 305 having excellent flatness is formed.

このように、本実施形態でも、第1の実施形態と同様に、トンネル絶縁膜305中に、シリコンゲルマニウム酸化物層が形成される。その結果、第1の実施形態と同様に、シリコンゲルマニウム酸化物に起因する電荷アシスト準位がトンネル絶縁膜中305に形成され、データ書き込み時の電子注入効率が向上する。   As described above, also in this embodiment, a silicon germanium oxide layer is formed in the tunnel insulating film 305 as in the first embodiment. As a result, as in the first embodiment, the charge assist level caused by the silicon germanium oxide is formed in the tunnel insulating film 305, and the electron injection efficiency at the time of data writing is improved.

なお、本実施例では、ゲルマニウムを含有する原料ガスとして水素化ゲルマニウム(GeH4)を用いたが、他のガス種でも良く、例えば四塩化ゲルマニウム(GeCl4)でも良い。 In this embodiment, germanium hydride (GeH 4 ) is used as the source gas containing germanium. However, other gas species such as germanium tetrachloride (GeCl 4 ) may be used.

(第3の実施形態)
次に、本発明の第3実施形態に係るトンネル絶縁膜の形成方法を、図4を参照して説明する。
(Third embodiment)
Next, a tunnel insulating film forming method according to the third embodiment of the present invention will be described with reference to FIG.

なお、基本的な構造及び、基本的な製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び第1の実施形態から容易に類推可能な事項についての説明は省略する。   The basic structure and the basic manufacturing method are the same as those in the first embodiment. Therefore, the description about the matter demonstrated in 1st Embodiment and the matter which can be easily guessed from 1st Embodiment is abbreviate | omitted.

先ず、図4(a)に示すように、半導体基板400上に、シリコン酸化膜401を形成する。シリコン酸化膜401を形成した後に、熱窒化等で窒素を導入しても良い。   First, as shown in FIG. 4A, a silicon oxide film 401 is formed on a semiconductor substrate 400. After forming the silicon oxide film 401, nitrogen may be introduced by thermal nitridation or the like.

その後、図4(b)に示すように、反応容器内にシリコンを含有する原料ガスを導入し、厚さ1原子層以上、1nm以下の薄いシリコン層402を堆積する。なお、シリコン層402の厚さは、平坦性を向上させるためには1原子層以上あれば良いが、シリコン層全体がシリコン酸化膜に変換されやすくするには、必要以上に厚くするのは望ましくない。典型的には、1原子層以上、1nm以下である。   Thereafter, as shown in FIG. 4B, a raw material gas containing silicon is introduced into the reaction vessel, and a thin silicon layer 402 having a thickness of 1 atomic layer or more and 1 nm or less is deposited. Note that the thickness of the silicon layer 402 may be one atomic layer or more in order to improve the flatness, but it is desirable to make it thicker than necessary in order to easily convert the entire silicon layer into a silicon oxide film. Absent. Typically, it is 1 atomic layer or more and 1 nm or less.

続いて、反応容器内に、例えば水素化ゲルマニウムのようなゲルマニウムを含有する原料ガスもしくは、シリコンを含有する原料ガス及びゲルマニウムを含有する原料ガスを導入する。この結果、図4(c)に示すように、ゲルマニウム含有層403として、ゲルマニウムを含有する膜もしくは、シリコン及びゲルマニウムを含有する膜が堆積される。   Subsequently, a source gas containing germanium such as germanium hydride, or a source gas containing silicon and a source gas containing germanium are introduced into the reaction vessel. As a result, as shown in FIG. 4C, a germanium-containing film or a film containing silicon and germanium is deposited as the germanium-containing layer 403.

なお、シリコン層402及びゲルマニウム含有層403の望ましい形成方法は、以下の通りである。まず、温度400〜550℃、圧力数十〜300Torrという条件で反応装置内にシラン(SiH4)ガスを導入する。その後、水素化ゲルマニウムガスを、または水素化ゲルマニウムガス及びシランガスを混合して反応装置内に導入する。なお、シリコンを含有する原料ガスとして、シランを使用したが、例えば、ジシラン(Si26)ガスでもよい。ジシランガスを使用する場合の望ましい成膜条件は、温度400〜500℃、圧力100〜300Torrである。 A desirable method for forming the silicon layer 402 and the germanium-containing layer 403 is as follows. First, silane (SiH 4 ) gas is introduced into the reaction apparatus under conditions of a temperature of 400 to 550 ° C. and a pressure of several tens to 300 Torr. Thereafter, germanium hydride gas or a mixture of germanium hydride gas and silane gas is introduced into the reactor. Silane is used as the source gas containing silicon. However, for example, disilane (Si 2 H 6 ) gas may be used. Desirable film forming conditions when disilane gas is used are a temperature of 400 to 500 ° C. and a pressure of 100 to 300 Torr.

その後、図4(d)に示すように、TEOSとオゾンガスを用いたCVD法によりシリコン酸化膜404を形成する。このとき、まず、ゲルマニウム含有層403が、シリコンゲルマニウム酸化物層403aに変換される。すなわち、TEOS及びオゾンガスに含まれるシリコン及び酸素がゲルマニウム含有層403と反応して、シリコンゲルマニウム酸化物層403aが形成される。また、シリコン層402は、シリコン酸化膜あるいはシリコンゲルマニウム酸化物層に変換される。なお、ここではCVD法を用いているが、ALD法でもよい。さらに、酸化雰囲気の化成スパッタ法や400℃程度以上の高温塗布法などでも良い。このようにして、シリコン酸化膜(下層絶縁層)401、シリコンゲルマニウム酸化物層(中間絶縁層)403a及びシリコン酸化膜(上層絶縁層)404を有するトンネル絶縁膜405が形成される。   Thereafter, as shown in FIG. 4D, a silicon oxide film 404 is formed by a CVD method using TEOS and ozone gas. At this time, first, the germanium-containing layer 403 is converted into a silicon germanium oxide layer 403a. That is, silicon and oxygen contained in TEOS and ozone gas react with the germanium-containing layer 403 to form the silicon germanium oxide layer 403a. Further, the silicon layer 402 is converted into a silicon oxide film or a silicon germanium oxide layer. Although the CVD method is used here, an ALD method may be used. Furthermore, a chemical sputtering method in an oxidizing atmosphere or a high temperature coating method of about 400 ° C. or higher may be used. In this manner, a tunnel insulating film 405 having a silicon oxide film (lower insulating layer) 401, a silicon germanium oxide layer (intermediate insulating layer) 403a, and a silicon oxide film (upper insulating layer) 404 is formed.

シリコン酸化膜上は吸着サイトが少ない上、ゲルマニウムを含有する原料ガス、例えば、水素化ゲルマニウムなどは吸着確率が低いので、シリコン酸化膜上に核が生じやすく、平坦度が悪化してしまう。上記本実施形態では、吸着サイトがより多く表面に存在するシリコン層402を先に形成しておくので、平坦度の高いゲルマニウム含有層403を形成することが可能である。   Since there are few adsorption sites on the silicon oxide film and germanium-containing source gas such as germanium hydride has a low adsorption probability, nuclei are likely to be formed on the silicon oxide film, resulting in poor flatness. In the present embodiment, since the silicon layer 402 having more adsorption sites on the surface is formed first, it is possible to form the germanium-containing layer 403 with high flatness.

本実施形態でも、第1の実施形態と同様に、トンネル絶縁膜405中に、シリコンゲルマニウム酸化物層が形成される。その結果、第1の実施形態と同様に、シリコンゲルマニウム酸化物に起因する電荷アシスト準位がトンネル絶縁膜中405に形成され、データ書き込み時の電子注入効率が向上する。   Also in this embodiment, a silicon germanium oxide layer is formed in the tunnel insulating film 405 as in the first embodiment. As a result, as in the first embodiment, the charge assist level resulting from the silicon germanium oxide is formed in the tunnel insulating film 405, and the electron injection efficiency at the time of data writing is improved.

次に、本発明の第4の実施形態に係るトンネル絶縁膜の形成方法を、図5を参照して説明する。   Next, a tunnel insulating film forming method according to the fourth embodiment of the present invention will be described with reference to FIG.

なお、基本的な構造及び、基本的な製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び第1の実施形態から容易に類推可能な事項についての説明は省略する。   The basic structure and the basic manufacturing method are the same as those in the first embodiment. Therefore, the description about the matter demonstrated in 1st Embodiment and the matter which can be easily guessed from 1st Embodiment is abbreviate | omitted.

先ず、図5(a)に示すように、半導体基板500上に、シリコン酸化膜501を形成する。シリコン酸化膜501を形成した後に、熱窒化等で窒素を導入しても良い。   First, as shown in FIG. 5A, a silicon oxide film 501 is formed on a semiconductor substrate 500. After forming the silicon oxide film 501, nitrogen may be introduced by thermal nitridation or the like.

その後、図5(b)に示すように、反応容器内にシリコンを含有する原料ガスを導入し、厚さ1原子層以上、1nm以下の薄いシリコン層502を堆積する。なお、シリコン層502の厚さは、平坦性を向上させるためには1原子層以上あれば良いが、シリコン層全体がシリコン酸化膜に変換されやすくするには、必要以上に厚くするのは望ましくない。典型的には、1原子層以上、1nm以下である。   Thereafter, as shown in FIG. 5B, a source gas containing silicon is introduced into the reaction vessel, and a thin silicon layer 502 having a thickness of 1 atomic layer or more and 1 nm or less is deposited. Note that the thickness of the silicon layer 502 may be one atomic layer or more in order to improve the flatness, but it is desirable that the silicon layer 502 be thicker than necessary in order to easily convert the entire silicon layer into a silicon oxide film. Absent. Typically, it is 1 atomic layer or more and 1 nm or less.

続いて、反応容器内に、例えば水素化ゲルマニウムのようなゲルマニウムを含有する原料ガスもしくは、シリコンを含有する原料ガス及びゲルマニウムを含有する原料ガスを導入する。この結果、図5(c)に示すように、ゲルマニウム含有層503としてゲルマニウムを含有する膜もしくは、シリコン及びゲルマニウムを含有する膜503が堆積される。   Subsequently, a source gas containing germanium such as germanium hydride, or a source gas containing silicon and a source gas containing germanium are introduced into the reaction vessel. As a result, as shown in FIG. 5C, a germanium-containing film or a film containing silicon and germanium 503 is deposited as the germanium-containing layer 503.

なお、シリコン層502及びゲルマニウム含有層503の望ましい形成方法は、以下の通りである。まず、温度400〜550℃、圧力数十〜300Torrという条件下で反応装置内にシランガスを導入する。その後、水素化ゲルマニウムガスを、または水素化ゲルマニウムガス及びシランガスを混合して反応装置内に導入する。なお、シリコンを含有する原料ガスとして、シランを使用したが、例えば、ジシランガスでもよい。ジシランガスを使用する場合の望ましい成膜条件は、温度400〜500℃、圧力100〜300Torrである。   A desirable method for forming the silicon layer 502 and the germanium-containing layer 503 is as follows. First, silane gas is introduced into the reactor under conditions of a temperature of 400 to 550 ° C. and a pressure of several tens to 300 Torr. Thereafter, germanium hydride gas or a mixture of germanium hydride gas and silane gas is introduced into the reactor. In addition, although silane was used as source gas containing silicon, for example, disilane gas may be used. Desirable film forming conditions when disilane gas is used are a temperature of 400 to 500 ° C. and a pressure of 100 to 300 Torr.

その後、図5(d)に示すように、酸化性雰囲気で熱処理を施す。これにより、ゲルマニウム含有層503中のゲルマニウム、酸素(例えば、酸化性雰囲気中の酸素)及びシリコン(例えば、シリコン層502中のシリコン)が反応して、シリコンゲルマニウム酸化物層503aが形成される。望ましい酸化性雰囲気条件は、例えば、温度650〜1000℃、圧力400〜760Torrであり、窒素(N2)ガス及び酸素(O2)ガスを導入して熱処理を行う。また、酸化剤としては、オゾン、酸素、水蒸気、酸素ラジカル、酸素イオン、水酸化物イオン、水素基ラジカルを用いても良い。 Thereafter, as shown in FIG. 5D, heat treatment is performed in an oxidizing atmosphere. As a result, germanium, oxygen (for example, oxygen in an oxidizing atmosphere) and silicon (for example, silicon in the silicon layer 502) in the germanium-containing layer 503 react to form a silicon germanium oxide layer 503a. Desirable oxidizing atmosphere conditions are, for example, a temperature of 650 to 1000 ° C. and a pressure of 400 to 760 Torr, and heat treatment is performed by introducing nitrogen (N 2 ) gas and oxygen (O 2 ) gas. Further, ozone, oxygen, water vapor, oxygen radical, oxygen ion, hydroxide ion, or hydrogen radical may be used as the oxidizing agent.

次に、図5(e)に示すように、TEOS及びオゾンガスを用いたCVD法によりシリコン酸化膜504を形成する。なお、ここではCVD法を用いているが、ALD法、スパッタ法及び塗布法などでも良い。このようにして、シリコン酸化膜(下層絶縁層)501、シリコンゲルマニウム酸化物層(中間絶縁層)503a及びシリコン酸化膜(上層絶縁層)504を有するトンネル絶縁膜505が形成される。   Next, as shown in FIG. 5E, a silicon oxide film 504 is formed by a CVD method using TEOS and ozone gas. Although the CVD method is used here, an ALD method, a sputtering method, a coating method, or the like may be used. In this manner, a tunnel insulating film 505 having a silicon oxide film (lower insulating layer) 501, a silicon germanium oxide layer (intermediate insulating layer) 503 a and a silicon oxide film (upper insulating layer) 504 is formed.

シリコン酸化膜上は吸着サイトが少ない上、ゲルマニウムを含有する原料ガス、例えば、水素化ゲルマニウムなどは吸着確率が低いので、シリコン酸化膜上に核が生じやすく、平坦度が悪化してしまう。上記本実施形態では、吸着サイトがより多く表面に存在するシリコン層502を先に形成しておくので、第3の実施形態と同様に、平坦度の高いゲルマニウム含有層503を形成することが可能である。   Since there are few adsorption sites on the silicon oxide film and germanium-containing source gas such as germanium hydride has a low adsorption probability, nuclei are likely to be formed on the silicon oxide film, resulting in poor flatness. In the present embodiment, since the silicon layer 502 having more adsorption sites on the surface is formed in advance, the germanium-containing layer 503 having high flatness can be formed as in the third embodiment. It is.

本実施形態でも、第1の実施形態と同様に、トンネル絶縁膜505中に、シリコンゲルマニウム酸化物層が形成される。その結果、第1の実施形態と同様に、シリコンゲルマニウム酸化物に起因する電荷アシスト準位がトンネル絶縁膜中505に形成され、データ書き込み時の電子注入効率が向上する。   Also in this embodiment, a silicon germanium oxide layer is formed in the tunnel insulating film 505 as in the first embodiment. As a result, as in the first embodiment, the charge assist level caused by the silicon germanium oxide is formed in the tunnel insulating film 505, and the electron injection efficiency at the time of data writing is improved.

次に、本発明の第5の実施形態に係るトンネル絶縁膜の形成方法を、図6を参照して説明する。   Next, a tunnel insulating film forming method according to the fifth embodiment of the present invention will be described with reference to FIG.

なお、基本的な構造及び、基本的な製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項及び第1の実施形態から容易に類推可能な事項についての説明は省略する。   The basic structure and the basic manufacturing method are the same as those in the first embodiment. Therefore, the description about the matter demonstrated in 1st Embodiment and the matter which can be easily guessed from 1st Embodiment is abbreviate | omitted.

まず、図6(a)に示すように、半導体基板600上に、厚さ4nm以下のシリコン酸化膜601を形成する。シリコン酸化膜601を形成した後に、熱窒化等で窒素を導入しても良い。   First, as shown in FIG. 6A, a silicon oxide film 601 having a thickness of 4 nm or less is formed on a semiconductor substrate 600. After forming the silicon oxide film 601, nitrogen may be introduced by thermal nitridation or the like.

次に、温度500℃以下、圧力10〜100Torrの反応容器内に、水素化ゲルマニウムを導入する。この場合、水素化ゲルマニウムは分解されにくく、図6(b)に示すように、ゲルマニウム含有層として水素化ゲルマニウム吸着層(ゲルマニウム化合物吸着層)602がシリコン酸化膜601上に吸着する。このとき、吸着層602の平坦性を確保するためには、吸着層602の厚さは1分子層以下が望ましい。   Next, germanium hydride is introduced into a reaction vessel at a temperature of 500 ° C. or lower and a pressure of 10 to 100 Torr. In this case, germanium hydride is hardly decomposed, and a germanium hydride adsorption layer (germanium compound adsorption layer) 602 is adsorbed on the silicon oxide film 601 as a germanium-containing layer, as shown in FIG. At this time, in order to ensure the flatness of the adsorption layer 602, the thickness of the adsorption layer 602 is desirably one molecular layer or less.

その後、700℃〜900℃の高温で熱処理を行い、吸着層602の水素化ゲルマニウムを分解する。それにより、シリコン酸化膜601中にゲルマニウムが拡散し、シリコン酸化膜601及びゲルマニウムが反応する。その結果、図6(c)に示すように、シリコン酸化膜601の上層領域にシリコンゲルマニウム酸化物層603が形成される。   Thereafter, heat treatment is performed at a high temperature of 700 ° C. to 900 ° C. to decompose germanium hydride in the adsorption layer 602. As a result, germanium diffuses into the silicon oxide film 601 and the silicon oxide film 601 and germanium react. As a result, a silicon germanium oxide layer 603 is formed in the upper layer region of the silicon oxide film 601 as shown in FIG.

その後、図6(d)に示すように、CVD法を用いて、追加のシリコン酸化膜604をシリコンゲルマニウム酸化物層603上に形成する。なお、ここではCVD法を用いているが、ALD法でもよい。   Thereafter, as shown in FIG. 6D, an additional silicon oxide film 604 is formed on the silicon germanium oxide layer 603 by using the CVD method. Although the CVD method is used here, an ALD method may be used.

次に、温度500℃以下、圧力10〜100Torrの反応容器内に、水素化ゲルマニウムを導入する。これにより、図6(e)に示すように、追加のゲルマニウム含有層として水素化ゲルマニウム吸着層(ゲルマニウム化合物吸着層)605がシリコン酸化膜604上に形成される。このとき、ゲルマニウム層605の平坦性を確保するためには、ゲルマニウム層605の厚さは1分子層以下が望ましい。   Next, germanium hydride is introduced into a reaction vessel at a temperature of 500 ° C. or lower and a pressure of 10 to 100 Torr. Thereby, as shown in FIG. 6E, a germanium hydride adsorption layer (germanium compound adsorption layer) 605 is formed on the silicon oxide film 604 as an additional germanium-containing layer. At this time, in order to ensure the flatness of the germanium layer 605, the thickness of the germanium layer 605 is desirably one molecular layer or less.

その後、700℃〜900℃の高温で熱処理を施し、吸着層605の水素化ゲルマニウムを分解する。それにより、シリコン酸化膜604中にゲルマニウムが拡散し、シリコン酸化膜604及びゲルマニウムが反応する。その結果、図6(f)に示すように、シリコンゲルマニウム酸化物層603上に追加のシリコンゲルマニウム酸化物層606が形成される。   Thereafter, heat treatment is performed at a high temperature of 700 ° C. to 900 ° C. to decompose germanium hydride in the adsorption layer 605. Thereby, germanium diffuses into the silicon oxide film 604, and the silicon oxide film 604 and germanium react. As a result, an additional silicon germanium oxide layer 606 is formed on the silicon germanium oxide layer 603 as shown in FIG.

その後、CVD法を用いて酸化シリコンゲルマニウム膜606上にシリコン酸化膜(図示せず)を形成する。なお、この後、図6(e)で説明した水素化ゲルマニウム吸着層をシリコン酸化膜上に吸着させる工程と、図6(f)で説明した高熱処理を施す工程と、CVD法を用いてシリコン酸化膜を形成する工程と、を所望する回数だけ繰り返し行っても良い。また、CVD法によって、形成されるシリコン酸化膜の膜厚は、適宜変更可能である。   Thereafter, a silicon oxide film (not shown) is formed on the silicon germanium film 606 using a CVD method. Thereafter, the step of adsorbing the germanium hydride adsorption layer described with reference to FIG. 6E on the silicon oxide film, the step of performing the high heat treatment described with reference to FIG. The step of forming the oxide film may be repeated as many times as desired. Further, the thickness of the silicon oxide film formed can be appropriately changed by the CVD method.

このようにして、シリコン酸化膜(下層絶縁層)601、シリコンゲルマニウム酸化物層(中間絶縁層)603、1層以上の追加のシリコンゲルマニウム酸化物層(追加の中間絶縁層)606、及びシリコン酸化膜(上層絶縁層、図示せず)を有するトンネル絶縁膜が形成される。   In this manner, a silicon oxide film (lower insulating layer) 601, a silicon germanium oxide layer (intermediate insulating layer) 603, one or more additional silicon germanium oxide layers (additional intermediate insulating layer) 606, and silicon oxide A tunnel insulating film having a film (upper insulating layer, not shown) is formed.

上記実施形態によれば、シリコン酸化膜上に水素化ゲルマニウム吸着層を形成する工程と、高温熱処理によってシリコンゲルマニウム酸化物層を形成する工程と、CVD法によってシリコン酸化膜を形成する工程とを2回以上繰り返し、トンネル絶縁膜を形成する。上記3つの工程を複数回繰り返すことにより、トンネル絶縁膜中にゲルマニウムが存在する領域が膜厚方向で広くなる。その結果、以下に述べるように、電荷注入効率を向上させることが可能となる。   According to the above embodiment, the steps of forming the germanium hydride adsorption layer on the silicon oxide film, forming the silicon germanium oxide layer by high-temperature heat treatment, and forming the silicon oxide film by the CVD method are two steps. Repeatedly, the tunnel insulating film is formed. By repeating the above three steps a plurality of times, a region where germanium is present in the tunnel insulating film becomes wider in the film thickness direction. As a result, the charge injection efficiency can be improved as described below.

トンネル絶縁膜に電圧を印加した場合について、図7及び図8を参照し、説明する。図7はエネルギーバンド図であり、図8はトンネル電流と電圧の関係を示した図である。   A case where a voltage is applied to the tunnel insulating film will be described with reference to FIGS. FIG. 7 is an energy band diagram, and FIG. 8 is a diagram showing the relationship between tunnel current and voltage.

図7に示すように、トンネル絶縁膜には、ゲルマニウムに基づく電荷アシスト準位700、701が存在する。   As shown in FIG. 7, charge assist levels 700 and 701 based on germanium exist in the tunnel insulating film.

また、図8では、トンネル絶縁膜中のゲルマニウム分布が広い場合を線A、ゲルマニウム分布が狭い場合を線B、ゲルマニウムが分布していない場合を線Cで示している。   Further, in FIG. 8, a line A shows a case where the germanium distribution in the tunnel insulating film is wide, a line B shows a case where the germanium distribution is narrow, and a line C shows a case where no germanium is distributed.

トンネル絶縁膜にデータ書き込み動作時の高電圧が印加されると、図7(a)に示すようなエネルギーバンド状態になる。その結果、半導体基板からの電荷は、電荷アシスト準位700を介して浮遊ゲート電極に注入される。   When a high voltage at the time of data writing operation is applied to the tunnel insulating film, an energy band state as shown in FIG. As a result, charges from the semiconductor substrate are injected into the floating gate electrode via the charge assist level 700.

また、データ書き込み動作の途中では、浮遊ゲート電極に電子が蓄積されるため、書き込み開始時と比べてトンネル絶縁膜に印加される実効的な電圧は減少する。しかし、図7(b)に示すように、ゲルマニウムが存在する領域が膜厚方向に広い場合は、実効的な印加電圧が減少しても電子トンネルがアシストされ、電流密度を従来よりも増加させることができる。   Further, since electrons are accumulated in the floating gate electrode during the data write operation, the effective voltage applied to the tunnel insulating film is reduced as compared with the start of write. However, as shown in FIG. 7B, when the region where germanium is present is wide in the film thickness direction, the electron tunnel is assisted even if the effective applied voltage is reduced, and the current density is increased as compared with the conventional case. be able to.

これに対して、ゲルマニウムが存在する領域が狭い場合は、図7(c)に示すように、電子トンネルはアシストされない。このため、図8の線Bで示すように、印加電圧が減少すると電流密度は増加しなくなる。   On the other hand, when the region where germanium is present is narrow, the electron tunnel is not assisted as shown in FIG. For this reason, as shown by the line B in FIG. 8, when the applied voltage decreases, the current density does not increase.

このように、本実施形態では、ゲルマニウムが存在する領域を膜厚方向に広くすることができる。このため、図8の線Aで示すように、低電圧においても電流密度を増大させることが可能になり、書き込み効率向上効果がさらに期待できる。   Thus, in this embodiment, the region where germanium is present can be widened in the film thickness direction. For this reason, as shown by the line A in FIG. 8, it is possible to increase the current density even at a low voltage, and the effect of improving the writing efficiency can be further expected.

なお、本実施例では、ゲルマニウムを含有する原料ガスとして水素化ゲルマニウムを用いたが、他のガス種でも良く、例えば四塩化ゲルマニウムガスでも良い。   In this embodiment, germanium hydride is used as the source gas containing germanium. However, other gas species may be used, for example, germanium tetrachloride gas.

以上説明した第1〜第5の実施形態では、トンネル絶縁膜と電極間絶縁膜との間に浮遊ゲート電極を設けた不揮発性半導体記憶装置について説明したが、浮遊ゲート電極の代わりに電荷蓄積絶縁膜を設け、また電極間絶縁膜の代わりに電荷ブロック絶縁膜を設けた電荷トラップ型(MONOS型等)の不揮発性半導体記憶装置についても、第1〜第5の実施形態で述べたトンネル絶縁膜は適用可能である。   In the first to fifth embodiments described above, the nonvolatile semiconductor memory device in which the floating gate electrode is provided between the tunnel insulating film and the interelectrode insulating film has been described. However, instead of the floating gate electrode, charge storage insulation is performed. The tunnel insulating film described in the first to fifth embodiments also applies to a charge trap type (MONOS type or the like) nonvolatile semiconductor memory device in which a film is provided and a charge block insulating film is provided instead of the interelectrode insulating film. Is applicable.

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において、種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって、種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent elements. For example, even if several constituent requirements are deleted from the disclosed constituent requirements, the invention can be extracted as long as a predetermined effect can be obtained.

本発明の第1の実施形態に係る半導体装置の構成を模式的に示した断面図である。1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。It is sectional drawing which showed typically a part of manufacturing process of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。It is sectional drawing which showed typically a part of manufacturing process of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。It is sectional drawing which showed typically a part of manufacturing process of the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。It is sectional drawing which showed typically a part of manufacturing process of the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。It is sectional drawing which showed typically a part of manufacturing process of the semiconductor device which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る半導体装置のエネルギーバンド図である。It is an energy band figure of the semiconductor device which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係り、トンネル電流と電圧の関係を示した図である。FIG. 10 is a diagram illustrating a relationship between a tunnel current and a voltage according to a fifth embodiment of the present invention.

符号の説明Explanation of symbols

100、200、300、400、500、600…半導体基板
103、204、305、405、505…トンネル絶縁膜
104…浮遊ゲート電極 105…電極間絶縁膜 106…制御ゲート電極
201、203、301、304、401、404、501、504、601、604…シリコン酸化膜
202、302、403、503、602、605…ゲルマニウム含有層
202a、303、403a、503a、603、606…シリコンゲルマニウム酸化物層
402、502…シリコン層
100, 200, 300, 400, 500, 600 ... Semiconductor substrate 103, 204, 305, 405, 505 ... Tunnel insulating film 104 ... Floating gate electrode 105 ... Interelectrode insulating film 106 ... Control gate electrode 201, 203, 301, 304 401, 404, 501, 504, 601, 604 ... Silicon oxide film 202, 302, 403, 503, 602, 605 ... Germanium-containing layer 202a, 303, 403a, 503a, 603, 606 ... Silicon germanium oxide layer 402, 502 ... Silicon layer

Claims (5)

半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
前記第1の絶縁膜を形成する工程は、
シリコン及び酸素を主成分として含有する下層絶縁層を形成する工程と、
前記下層絶縁層上にゲルマニウムを主成分として含有するゲルマニウム含有層を形成する工程と、
前記ゲルマニウム含有層、シリコン及び酸素の反応により、シリコン、ゲルマニウム及び酸素を主成分として含有する中間絶縁層を形成する工程と、
前記中間絶縁層上にシリコン及び酸素を主成分として含有する上層絶縁層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
A first insulating film formed on a semiconductor substrate; a charge storage layer formed on the first insulating film; a second insulating film formed on the charge storage layer; A method of manufacturing a semiconductor device comprising a control gate electrode formed on an insulating film,
The step of forming the first insulating film includes:
Forming a lower insulating layer containing silicon and oxygen as main components;
Forming a germanium-containing layer containing germanium as a main component on the lower insulating layer;
A step of forming an intermediate insulating layer containing silicon, germanium, and oxygen as main components by a reaction of the germanium-containing layer, silicon, and oxygen;
Forming an upper insulating layer containing silicon and oxygen as main components on the intermediate insulating layer;
A method for manufacturing a semiconductor device, comprising:
前記ゲルマニウム含有層、シリコン及び酸素の反応は、
シリコン及び酸素を含有するガスと前記ゲルマニウム含有層との反応を含むことを特徴とする請求項1記載の半導体装置の製造方法。
The reaction of the germanium-containing layer, silicon and oxygen is
The method of manufacturing a semiconductor device according to claim 1, comprising a reaction between a gas containing silicon and oxygen and the germanium-containing layer.
前記ゲルマニウム含有層、シリコン及び酸素の反応は、
前記下層絶縁層の上部分と前記ゲルマニウム含有層との反応を含むことを特徴とする請求項1記載の半導体装置の製造方法。
The reaction of the germanium-containing layer, silicon and oxygen is
The method for manufacturing a semiconductor device according to claim 1, comprising a reaction between an upper portion of the lower insulating layer and the germanium-containing layer.
前記中間絶縁層上に、シリコン及び酸素を主成分として含有する追加の酸化層を形成する工程と、
前記追加の酸化層上にゲルマニウムを主成分として含有する追加のゲルマニウム含有層を形成する工程と、
前記追加の酸化層と、前記追加のゲルマニウム含有層とを反応させて、シリコン、ゲルマニウム及び酸素を主成分として含有する追加の中間絶縁層を形成する工程と、
をさらに含むことを特徴とする請求項3記載の半導体装置の製造方法。
Forming an additional oxide layer containing silicon and oxygen as main components on the intermediate insulating layer;
Forming an additional germanium-containing layer containing germanium as a main component on the additional oxide layer;
Reacting the additional oxide layer with the additional germanium-containing layer to form an additional intermediate insulating layer containing silicon, germanium and oxygen as main components;
The method of manufacturing a semiconductor device according to claim 3, further comprising:
半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、
前記第1の絶縁膜は、シリコン及び酸素を主成分として含有する下層絶縁層と、前記下層絶縁層上に形成され、シリコン、ゲルマニウム及び酸素を主成分として含有する中間絶縁層と、前記中間絶縁層上に形成され、シリコン及び酸素を主成分として含有する上層絶縁層とを含むことを特徴とする半導体装置。
A first insulating film formed on a semiconductor substrate; a charge storage layer formed on the first insulating film; a second insulating film formed on the charge storage layer; A control gate electrode formed on the insulating film, and a semiconductor device comprising:
The first insulating film includes a lower insulating layer containing silicon and oxygen as main components, an intermediate insulating layer formed on the lower insulating layer and containing silicon, germanium, and oxygen as main components, and the intermediate insulating material. A semiconductor device comprising: an upper insulating layer formed over the layer and containing silicon and oxygen as main components.
JP2008081021A 2008-03-26 2008-03-26 Semiconductor device, and manufacturing method of the same Withdrawn JP2009238903A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008081021A JP2009238903A (en) 2008-03-26 2008-03-26 Semiconductor device, and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008081021A JP2009238903A (en) 2008-03-26 2008-03-26 Semiconductor device, and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2009238903A true JP2009238903A (en) 2009-10-15

Family

ID=41252523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008081021A Withdrawn JP2009238903A (en) 2008-03-26 2008-03-26 Semiconductor device, and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2009238903A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693052A (en) * 2011-03-21 2012-09-26 宸鸿光电科技股份有限公司 Touch sensing device and scanning method thereof
US8748967B2 (en) 2012-03-15 2014-06-10 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693052A (en) * 2011-03-21 2012-09-26 宸鸿光电科技股份有限公司 Touch sensing device and scanning method thereof
CN102693052B (en) * 2011-03-21 2015-11-04 宸鸿光电科技股份有限公司 Touch sensing device and scanning method thereof
US8748967B2 (en) 2012-03-15 2014-06-10 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP5032145B2 (en) Semiconductor device
JP5443873B2 (en) Semiconductor device and manufacturing method thereof
JP5235287B2 (en) Manufacturing method of SONOS type nonvolatile semiconductor device
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
JP4921837B2 (en) Manufacturing method of semiconductor device
US7728379B2 (en) Semiconductor device and method of manufacturing same
TWI670834B (en) Semiconductor device and method of manufacturing same
US7452773B2 (en) Method of manufacturing a flash memory device
JP2010021204A (en) Semiconductor device and manufacturing method thereof
JP4855958B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP2009272348A (en) Semiconductor device and method for manufacturing the same
US8525252B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
JP2011199194A (en) Method of manufacturing semiconductor device
US7608509B2 (en) Method of manufacturing a flash memory device having compensation members formed on edge portions of a tunnel oxide layer
US7629232B2 (en) Semiconductor storage device and manufacturing method thereof
US8232166B2 (en) Method for fabricating semiconductor device with recess gate
US20060134846A1 (en) Method of fabricating a semiconductor structure
JP2009238903A (en) Semiconductor device, and manufacturing method of the same
TWI382529B (en) Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
JP2007311721A (en) Semiconductor device
KR100905276B1 (en) Flash memory device including multylayer tunnel insulator and method of fabricating the same
JP2009253195A (en) Method for manufacturing semiconductor device and the semiconductor device
JP2008283051A (en) Semiconductor storage device and manufacturing method of semiconductor storage device
JP2013214553A (en) Method for manufacturing semiconductor device and semiconductor device
JP2009277737A (en) Nonvolatile semiconductor memory device, and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110607