JP2008059007A - 半導体記憶装置 - Google Patents

Abstract

【課題】書き換え回数に制限のないＤＲＡＭを用いることにより長寿命を期待でき、電源断時でもデータの保護が可能な半導体記憶装置の提供を目的とする。
【解決手段】ＤＲＡＭ１０３と、フラッシュメモリ１０４と、これらをコントロールするメモリ制御回路１０５と、外部給電の電圧低下を検出して給電を内部バッテリー１０７に切替える電源制御回路１０６を備え、起動時にデータが格納されているフラッシュメモリ１０４内のデータをＤＲＡＭ１０３にコピーし、稼動中はホスト処理装置１１０とのデータのアクセスはＤＲＡＭ１０３上で行い、電源が切断された場合に、バッテリー１０７により自動でＤＲＡＭ１０３のデータをフラッシュメモリ１０４にバックアップする。
【選択図】図１

Description

本発明は、半導体メモリを記憶媒体として用いた半導体記憶装置に関する。

近年の情報機器装置においては、ハードディスクドライブ（以下、ＨＤＤという）に替わる記憶媒体としてフラッシュメモリを搭載したシリコンディスクが利用されている。シリコンディスクの優位な点は、ＨＤＤと比べ振動や衝撃に強いこと、低消費電力であることであるが、データの書き換え回数に制限があるという問題がある。

このため、フラッシュメモリが搭載されている記憶装置では、同一ブロックへの書き換えが集中しないように、ブロック全体の書き換え回数を均等に行う平準化の技術を用い、記憶装置の長寿命化が図られている。しかし、平準化を行うだけでは、システムが要求される全ての書き換えの条件に対しては期待する寿命を満足できていないのが実情である。

〔特許文献１〕には、不揮発性のフラッシュメモリと揮発性のＤＲＡＭの両方を記憶装置に搭載し、通常は書き換え回数制限のないＤＲＡＭ上でデータの書き換えを行い、定期的にＤＲＡＭ上のデータをフラッシュメモリにバックアップするという方法が記載されている。

特開２００３−１２２６４４号公報

〔特許文献１〕に記載の技術においては、起動中にフラッシュメモリに記録されているデータをＤＲＡＭ上にコピーし、稼動中はホスト処理装置とＤＲＡＭ間でデータのやり取りを行っており、書き換え回数に制限のあるフラッシュメモリには通常はアクセスしない方法を取っている。

しかし、ホスト処理装置の電源を切ってしまうと、揮発性のＤＲＡＭ上のデータが消えてしまうため、シャットダウン時はホスト処理装置側のＯＳ監視プログラムから記憶装置に対してＤＲＡＭの内容をフラッシュメモリに書き戻す指示を与える必要があり、この記憶装置を使用するためには、ホスト処理装置側に特定のプログラムを準備する必要がある。

また、ＯＳの異常によりＯＳが停止してしまった場合には、ＯＳ監視プログラムがＯＳの停止を検出し、ＤＲＡＭのデータをフラッシュメモリに書き戻す機能を有しているが、ホスト処理装置の稼動中の故障により、いきなり電源が切れてしまった場合には、電源が切れた時点でのデータを書き戻すことができず、直前の書き戻しから故障までの間のDRAMの内容が失われてしまう問題がある。

本発明の目的は、ホスト処理装置が故障し、電源が切れてしまった場合でも、自動で記憶装置内のＤＲＡＭの内容をフラッシュメモリにバックアップする機能を有した半導体記憶装置を提供することにある。

上記目的を達成するために、本発明の半導体記憶装置は、ホスト処理装置とインタフェースバスを介して接続されたインタフェース制御回路と、データ書き換えと保存のためのＤＲＡＭ及びフラッシュメモリと、ＤＲＡＭとフラッシュメモリ間のデータのコピーおよび書き戻しを制御するメモリ制御回路と、外部からの給電電圧の低下を検出する電源制御回路と、外部給電が遮断されたときに替わりに給電を行うバッテリーを備えたものである。

また、電源が切断されている間はデータを不揮発性のフラッシュメモリに格納しておき、半導体記憶装置の起動時にフラッシュメモリ内のデータをＤＲＡＭにコピーし、ホスト処理装置とのアクセスはＤＲＡＭ上で行うものである。

また、外部からの給電電圧が低下した場合に、電源制御回路が外部からの給電を遮断して、内蔵バッテリーからの給電に切替え、メモリ制御回路に対してＤＲＡＭからフラッシュメモリへのデータの書き戻しを指示し、自動でＤＲＡＭ上のデータのバックアップを行うものである。

本発明によれば、ホスト処理装置に偶発的な故障が発生し、稼動中に電源が切れてしまった場合でもデータを保護できる半導体記憶装置を提供することができる。また、ＨＤＤの代替として使用でき、書き換え回数に制限のあるフラッシュメモリに、電源ＯＦＦ時以外には書き換えを行わなくてもよく、ＤＲＡＭ上で書き換えを行うことにより長寿命の半導体記憶装置を提供することができる。

以下、本発明の一実施例を、図１〜図３を用いて説明する。図１は、本実施例の半導体記憶装置の構成図、図２は、本実施例の半導体記憶装置の起動時及びリセット時の処理の流れ図、図３は、電源切断時の処理の流れ図である。

図１に示すように、本実施例の半導体記憶装置１０１は、ホスト処理装置１１０とインタフェースバスを介して接続され、ホスト処理装置１１０とデータのやり取りを行うインタフェース制御回路１０２，半導体記憶装置１０１の稼動中にホスト処理装置１１０とデータのアクセスを行うＤＲＡＭ１０３，半導体記憶装置１０１の電源が切断された状態の時にＤＲＡＭ１０３内のデータをバックアップしておくフラッシュメモリ１０４，DRAM
１０３とフラッシュメモリ１０４間のデータのコピーおよび書き戻しを制御するメモリ制御回路１０５，外部からの給電電圧の低下を検出し、電源の切替えを行う電源制御回路
１０６，外部からの給電が遮断されたときにその替わりとして半導体記憶装置１０１に給電を行うバッテリー１０７，ＤＲＡＭ１０３とフラッシュメモリ１０４のデータのやり取りの状態を示すデータ状態レジスタ１０８，ＤＲＡＭ１０３からフラッシュメモリ１０４へのデータ書き戻しを行うためのバッテリー残量があるかどうかを示すバッテリー容量レジスタ１０９で構成されている。

なお、データ状態レジスタ１０８は、半導体記憶装置１０１の起動時にフラッシュメモリ１０４からＤＲＡＭ１０３へのデータのコピーが完了しているかどうかを表しているもので、コピーが完了していれば１にセットされ、電源切断後のＤＲＡＭ１０３上のデータをフラッシュメモリ１０４に書き戻した時点で、０にセットされる。また、バッテリー容量レジスタ１０９は、電源制御回路１０６がバッテリー１０７の電荷量を測定し、DRAM
１０３からフラッシュメモリ１０４へのデータ書き戻しを行うために必要な電荷量が残っていれば０にセットされ、残っていなければ１にセットされる。

次に半導体記憶装置１０１の起動時およびリセット時の動作について、図２を用いて説明する。

ホスト処理装置１１０の電源投入に伴い、半導体記憶装置１０１にも電源が投入され、半導体記憶装置１０１内部のバッテリー１０７の充電が開始される。また、フラッシュメモリ１０４からＤＲＡＭ１０３へのデータのコピーは、ホスト処理装置１１０の電源投入直後にホスト処理装置１１０からインタフェースバスを介して発行されるリセット信号をトリガーとしてなされる。

ステップ２０１で、リセット信号を受け取った半導体記憶装置１０１は、ステップ202で、データ状態レジスタ１０８の設定を確認する。起動時においては、データ状態レジスタ１０８は必ず０となっているため、ステップ２０３で、バッテリー容量レジスタ１０９の設定を確認する。

ここで、バッテリーの容量が不足しており、バッテリー容量レジスタ１０９の値が１となっている場合は、バッテリー１０７が充電され、バッテリー容量レジスタ１０９の値が０に変わるまでは、フラッシュメモリ１０４からＤＲＡＭ１０３へのデータコピー処理に進むことはできない。バッテリー容量レジスタ１０９の値が０である場合は、ステップ
２０４で、メモリ制御回路１０５は、フラッシュメモリ１０４からＤＲＡＭ１０３へのデータコピー処理に進む。データのコピーが完了した後、メモリ制御回路１０５はデータ状態レジスタ１０８を１にセットする。

なお、ステップ２０２の、図２に示すデータ状態レジスタ１０８の設定を確認する手順において、データ状態レジスタ１０８が１となっているのは、フラッシュメモリ１０４からＤＲＡＭ１０３へのデータのコピーが完了し、ホスト処理装置１１０の稼動中に電源切断がない状態でリセット信号を受け取った場合である。

この場合は、フラッシュメモリ１０４上のデータよりもＤＲＡＭ１０３上のデータの方が新しいため、フラッシュメモリ１０４からＤＲＡＭ１０３へのデータのコピーは行わずに、ホスト処理装置１１０からのデータの読み出し要求に対しては現在のＤＲＡＭ１０３上のデータをそのまま使用する。

この後、ホスト処理装置１１０からのアクセスは半導体記憶装置１０１内部のＤＲＡＭ１０３と行うこととなり、書き換え回数に制限のあるフラッシュメモリ１０４に対しては書き換えが発生しなくなる。

次に、電源が切断されるときの動作について、図３を用いて説明する。

ＯＳのシャットダウン時や、ホスト処理装置１１０の故障により電源が切断された場合は、半導体記憶装置１０１の電源制御回路１０６は、ホスト処理装置１１０から給電されている電圧の低下を検出する。この電圧低下検出の閾値は、ＤＲＡＭ１０３がデータを保持できる電圧範囲内で決定される。ステップ３０１で、電圧の低下を検出すると、半導体記憶装置１０１は、ホスト処理装置１１０からの給電を遮断し、内部のバッテリー１０７からの給電に切替える。

ステップ３０２で、メモリ制御回路１０５は、データ状態レジスタ１０８の設定を確認する。このとき稼動中の状態から電源が切られた場合は、データ状態レジスタ１０８は通常１に設定されている。データ状態レジスタ１０８の値が０になっているのは、電源投入後、フラッシュメモリ１０４からＤＲＡＭ１０３へのデータのコピーが完了するまでの間であり、電源の切断が発生した場合のみである。この段階で電源が切断された場合は、フラッシュメモリ１０４およびＤＲＡＭ１０３のデータは起動時から更新されていないため、ＤＲＡＭ１０３からフラッシュメモリ１０４へのデータの書き戻しは不要である。

データ状態レジスタ１０８の設定が１の場合、ステップ３０３で、メモリ制御回路105は、ＤＲＡＭ１０３のデータをフラッシュメモリ１０４に書き戻す。このときＤＲＡＭ
１０３上のデータを全てフラッシュメモリ１０４に書き戻す方法、ＤＲＡＭ１０３とフラッシュメモリ１０４の差分データのみを書き戻す方法のどちらを用いても良いが、書き戻しにかかる時間と、バッテリー消費電流量の２つを考慮して半導体記憶装置１０１によって最適な方を選択しておく。また、ステップ３０４で、データ書き戻しが終了した時点で、データ状態レジスタ１０８を０にセットする。

ステップ３０５で、電源制御回路１０６は、バッテリー１０７を半導体記憶装置１０１から切り離し、バッテリーの無駄な消費を防止する。

本発明の一実施例である半導体記憶装置の構成図である。 本実施例の起動時およびリセット発生時の処理の流れ図である。 本実施例の電源切断時の処理の流れ図である。

符号の説明

１０１…半導体記憶装置、１０２…インタフェース制御回路、１０３…ＤＲＡＭ、104…フラッシュメモリ、１０５…メモリ制御回路、１０６…電源制御回路、１０７…バッテリー、１０８…データ状態レジスタ、１０９…バッテリー容量レジスタ。

Claims (4)

1. インタフェース制御回路と、該インタフェース制御回路と接続されるメモリ制御回路と、該メモリ制御回路に接続されるＤＲＡＭ及びフラッシュメモリと、外部から供給される電源電圧を監視する電源制御回路と、該電源制御回路に接続され外部給電が遮断された時に電源を切替えるためのバッテリーを備えたことを特徴とする半導体記憶装置。
2. 起動時に、前記メモリ制御回路がフラッシュメモリ上に記録されているデータをDRAMのコピーし、ホスト処理装置とのデータのやり取りはＤＲＡＭ上で行い、書き換え回数制限のあるフラッシュメモリにアクセスをしないようにした請求項１に記載の半導体記憶装置。
3. 故障により突然電源が切れた場合、前記電源制御回路が外部から供給される電源電圧の低下を検出して、前記バッテリー給電に切替え、前記メモリ制御回路に対してＤＲＡＭ上のデータをフラッシュメモリに書き戻すことを指示し、揮発性のＤＲＡＭからデータの消失を防ぐ請求項２に記載の半導体記憶装置。
4. 前記ＤＲＡＭとフラッシュメモリのデータ状態を記録しておくデータ状態レジスタを備え、リセット信号が入力されたときに、前記データ状態レジスタのデータ状態によって、前記ＤＲＡＭの最新のデータから再起動を行う請求項３に記載の半導体記憶装置。
   

Images