[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007123405A - 電子部品実装基板およびその製造方法 - Google Patents

電子部品実装基板およびその製造方法 Download PDF

Info

Publication number
JP2007123405A
JP2007123405A JP2005311230A JP2005311230A JP2007123405A JP 2007123405 A JP2007123405 A JP 2007123405A JP 2005311230 A JP2005311230 A JP 2005311230A JP 2005311230 A JP2005311230 A JP 2005311230A JP 2007123405 A JP2007123405 A JP 2007123405A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
anisotropic conductive
conductive film
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005311230A
Other languages
English (en)
Inventor
Noboru Eguchi
登 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2005311230A priority Critical patent/JP2007123405A/ja
Publication of JP2007123405A publication Critical patent/JP2007123405A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 電子部品の小型化や高密度実装によってもリークやショートなどを引き起こすことが無く、かつ導電性を充分に確保しつつ導電粒子を効率的に利用可能な異方性導電材を有する電子部品実装基板およびその製造方法を提供する。
【解決手段】 異方性導電材18、18‥、18‥は、電子部品17の電気接点17aと、導電膜12とが電気的にコンタクトされる位置に開口穴16を形成し、この開口穴16を埋めるように形成される。これにより、電子部品17は、異方性導電材18、18‥、18‥を介して導電膜12の所定位置に電気的に接続される。
【選択図】 図1

Description

本発明は、電子部品を実装した実装基板およびその製造方法に関する。
例えば、表面に導電膜などを所定のパターンで形成した基板に、LSIなどの電子部品を実装する際に、基板の厚み方向にだけ狭い範囲で導電し、面広がり方向には導電しない異方性導電材を用いて、電子部品の電気接点と基板のパターン導電膜とを電気的に接続する電子部品の実装方法が知られている。
こうした異方性導電材を用いた電子部品の実装では、電子部品の個々の電気接点を所定のパターン導電膜にハンダ等で1つ1つ接続していく手間が省けるため、電気接点の多いLSIの実装などに用いられている(特許文献1)。
特開平10−256313号公報
電子部品実装基板を搭載する電子機器の小型化への要求により、基板上の電子部品はますます高密度に近接して実装されつつある。また、電子部品の電気接点もますます微小化して高密度に配列されつつある。
しかしながら、こうした電子部品どうしの近接した実装や、電気接点の微小化と高密度配列によって、異方性導電材の面広がり方向(横方向)の電気的なリークが生じる可能性が高まっている。隣接する電気接点どうしや、近接して実装された電子部品間での電気的ショートといった障害の発生が懸念されている。
また、異方性導電材を使用して電子部品を実装する場合、実際に電気信号の導通に寄与する電気接点以外の部分にも幅広く異方性導電材が存在する状態となるため、導電粒子の利用効率が極めて悪く、無駄な導電粒子が多かった。さらに、こうした異方性導電材は、面広がり方向(横方向)の絶縁を確保するために、導電粒子の密度を上げることが難しく、高密度実装に伴う電子部品の小型化によって、1つの電気接点あたりの導電粒子の数が相対的に少なくなり、結果的に充分な導電性が確保されなくなる懸念もある。
本発明は上記事情に鑑みてなされたもので、電子部品の小型化や高密度実装によってもリークやショートなどを引き起こすことが無く、かつ導電性を充分に確保しつつ導電粒子を効率的に利用可能な異方性導電材を有する電子部品実装基板およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、基板と、前記基板の一面に所定のパターンで形成された導電膜と、前記基板の一面を覆う絶縁層と、前記絶縁層に形成され、前記絶縁層の一面から前記導電膜に達する開口穴と、前記開口穴を埋める異方性導電材と、前記異方性導電材を介して前記導電膜に電気接点が接する電子部品とを備え、前記開口穴は前記電気接点に対向する位置に設けられていることを特徴とする電子部品実装基板が提供される。
本発明によれば、基板の一面に所定パターンの導電膜を形成する工程と、前記基板の一面に、導電膜の一部が露出する開口穴を有する絶縁層を形成する工程と、前記開口穴に異方性導電材を形成する工程と、前記異方性導電材を介して前記導電膜に電気接点が接するように電子部品を実装する工程とを備えたことを特徴とする電子部品実装基板の製造方法が提供される。
本発明の電子部品実装基板によれば、異方性導電材を従来のように基板の一面全体に形成するのではなく、絶縁膜の開口穴だけに形成することによって、異方性導電材に含まれる導電粒子が電子部品の電気接点に接する部分、即ち、実際に電気信号の導通に寄与する電気接点と対応する部分だけに形成されるので、比較的コストの高い異方性導電材を無駄なく効率的に活用することが可能になる。
また、電子部品の電気接点に接する開口穴だけに異方性導電材を形成することによって、電子部品の電気接点どうしの間隔が小さかったり、あるいは電子部品どうしが近接して高密度に実装されていても、電気的にショートするといったことを防止でき、異方性導電材を用いてより高密度に電子部品を実装することが可能になる。
さらに、電子部品の電気接点に接する開口穴だけに異方性導電材を形成することによって、それぞれの異方性導電材の導電粒子の密度を高めても、面広がり方向(横方向)は絶縁膜によって電気的に区分けされているので、電気接点どうしや電子部品どうしで電気的にショートするといったことを防止できる。電子部品の小型化によっても、1つの電気接点あたりの導電粒子の数を充分に確保し、導電性を良好に保つことができる。
以下、本発明に係る電子部品実装基板について、図面を参照して説明する。図1は、本発明の電子部品実装基板の一実施形態を示す断面図である。電子部品実装基板10は、基板11と、この基板11の一面11aに所定のパターンに形成された導電膜12と、導電膜12を覆う絶縁膜13と、電子部品17とを有する。基板11は、例えば、硬質樹脂や、柔軟なフィルム樹脂、あるいはガラス基板などが採用される。導電膜12は導電性に優れた金属、例えばCu、Auなどの薄膜やITOなどの導電性薄膜であればよく、基板11の一面11aにフォトレジストなどによって所定のパターンに形成されればよい。
絶縁膜13は、例えば、レジスト樹脂やオーバーコート樹脂を用いればよい。こうした絶縁膜13の一部には、開口穴16が形成される。この開口穴16は、絶縁膜13の一面13aから導電膜12に達する穴であり、実装する電子部品17の電気接点17aと対応する位置に形成されればよい。そして、この開口穴16を埋めるように異方性導電材18、18‥が形成される。
即ち、異方性導電材18、18‥は、電子部品17の電気接点17aと、導電膜12とが電気的にコンタクトされる位置に開口穴16を形成し、この開口穴16を埋めるように形成される。これにより、電子部品17は、異方性導電材18、18‥を介して導電膜12の所定位置に電気的に接続される。
異方性導電材18、18‥は、所定量の導電粒子を樹脂等の媒質に分散させたものであり、基板11の厚み方向に圧着することにより、厚み方向の導電性粒子どうしが繋がって、基板11の厚み方向だけに導電性を示し、基板11の面広がり方向(横方向)には導電性を示さない。こうした異方性導電材18、18‥としては、例えばソニーケミカル製の導電ペーストなどが挙げられる。
このように、異方性導電材18、18‥を従来のように基板11の一面全体に形成するのではなく、絶縁膜13の開口穴16だけに形成することによって、異方性導電材18、18‥に含まれる導電粒子が電子部品17の電気接点17aに接する部分、即ち、実際に電気信号の導通に寄与する電気接点17aと対応する部分だけに形成されるので、比較的コストの高い異方性導電材18、18‥を無駄なく効率的に活用することが可能になる。
また、電子部品17の電気接点17aに接する開口穴16だけに異方性導電材18、18‥を形成することによって、電子部品17の電気接点17aどうしの間隔が小さかったり、あるいは電子部品17どうしが近接して高密度に実装されていても、電気的にショートするといったことを防止でき、異方性導電材18、18‥を用いてより高密度に電子部品17を実装することが可能になる。
さらに、電子部品17の電気接点17aに接する開口穴16だけに異方性導電材18、18‥を形成することによって、それぞれの異方性導電材18、18‥の導電粒子の密度を高めても、面広がり方向(横方向)は絶縁膜13によって電気的に区分けされているので、電気接点17aどうしや電子部品17どうしで電気的にショートするといったことを防止できる。電子部品17の小型化によっても、1つの電気接点17aあたりの導電粒子の数を充分に確保し、導電性を良好に保つことができる。
次に、本発明の電子部品実装基板の製造方法を説明する。本発明の電子部品実装基板を製造するにあたっては、まず、図2(a)に示すように、基板11を用意して、この基板11の一面11aに導電膜12を形成する。こうした導電膜12は、例えば、目的の回路パターンを残してレジスト層を形成し、この後、銅メッキなどによって導電膜12を形成したり、あるいは、予め基板11全体に金属薄膜を形成して、この後、所定の回路パターンになるように金属薄膜をエッチングするなどの方法で導電膜12を形成すればよい。
次に、図2(b)に所定のパターンで導電膜12を形成した基板11に、導電膜12を覆うように絶縁膜13を形成する。こうした絶縁膜13は、塗布やスパッタリングによって形成されればよい。
続いて、図2(c)に示すように、絶縁膜13に開口穴16を形成する。こうした開口穴16は、後工程で実装する電子部品の電気接点が導電膜12に対して電気的に接続される位置に形成される。開口穴16の形成は、例えば、スパッタリングやエッチングによって行われればよい。この開口穴16によって、絶縁膜13の一面13aから導電膜12の一部が露出させられる。
そして、図2(d)に示すように、絶縁膜13に形成した開口穴16を埋めるように異方性導電材18を形成する。こうした異方性導電材18を開口穴16に形成する方法としては、例えば、図3(a)に示すように、開口穴16を含む絶縁膜13全体に異方性導電材料41を展開する。そして、図3(b)に示すように、絶縁膜13の表面にヘラ42等を移動させ、開口穴16に入り込んだ異方性導電材料41以外の余分な異方性導電材料41をヘラ42掻き取ることにより、開口穴16に異方性導電材18を形成することができる。また、図4に示すように、異方性導電材料41を供給する微細なチューブ43によって、開口穴16内に異方性導電材料41を注入しつつ表面を平坦化することによって、開口穴16に異方性導電材18を形成することもできる。
こうして絶縁膜13の開口穴16に異方性導電材18を形成した後、電子部品17の電気接点17aを異方性導電材18に接するように実装することにより、電気接点17aは異方性導電材18を介して所定位置の導電膜12に電気的に接続され、電子部品実装基板10が完成する。こうした電子部品実装基板10は、例えば液晶表示装置を構成する液晶表示パネルの製造に好適に利用することができる。
本発明の電子部品実装基板の一例を示す断面図である。 本発明の電子部品実装基板の製造方法の一例を示す断面図である。 異方性導電材の形成工程を示す説明図である。 異方性導電材の形成工程を示す説明図である。
符号の説明
10…電子部品実装基板、11…基板、12…導電膜、13…絶縁膜、17…電子部品、16…開口穴、18…異方性導電材。

Claims (3)

  1. 基板と、前記基板の一面に所定のパターンで形成された導電膜と、前記基板の一面を覆う絶縁層と、前記絶縁層に形成され、前記絶縁層の一面から前記導電膜に達する開口穴と、前記開口穴を埋める異方性導電材と、前記異方性導電材を介して前記導電膜に電気接点が接する電子部品とを備え、前記開口穴は前記電気接点に対向する位置に設けられていることを特徴とする電子部品実装基板。
  2. 請求項1に記載の前記電子部品実装基板を備えたことを特徴とする液晶表示パネル。
  3. 基板の一面に所定パターンの導電膜を形成する工程と、前記基板の一面に、導電膜の一部が露出する開口穴を有する絶縁層を形成する工程と、前記開口穴に異方性導電材を形成する工程と、前記異方性導電材を介して前記導電膜に電気接点が接するように電子部品を実装する工程とを備えたことを特徴とする電子部品実装基板の製造方法。

JP2005311230A 2005-10-26 2005-10-26 電子部品実装基板およびその製造方法 Withdrawn JP2007123405A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005311230A JP2007123405A (ja) 2005-10-26 2005-10-26 電子部品実装基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005311230A JP2007123405A (ja) 2005-10-26 2005-10-26 電子部品実装基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007123405A true JP2007123405A (ja) 2007-05-17

Family

ID=38146946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005311230A Withdrawn JP2007123405A (ja) 2005-10-26 2005-10-26 電子部品実装基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007123405A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533169A (ja) * 2009-07-10 2012-12-20 エップシュタイン テクノロジーズ ゲーエムベーハー 太陽電池モジュール用複合システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012533169A (ja) * 2009-07-10 2012-12-20 エップシュタイン テクノロジーズ ゲーエムベーハー 太陽電池モジュール用複合システム

Similar Documents

Publication Publication Date Title
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
TWI343766B (en) Printed circuit board
US20090288873A1 (en) Wiring board and method of manufacturing the same
US8166648B2 (en) Method of manufacturing a wiring substrate
JP2007287654A (ja) 接続装置
TW201025529A (en) Substrate structure and manufacturing method thereof
CN108811301B (zh) 电路板结构及其制造方法
JP2005026313A (ja) 配線基板の製造方法
JP2002204067A (ja) 回路基板モジュールの製造方法
TWI453870B (zh) 配線電路基板及其製造方法
JPH053052A (ja) 着脱可能パツケージ
TW200942092A (en) Printed circuit board and method of manufacturing the same
JP2006013230A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2007123405A (ja) 電子部品実装基板およびその製造方法
JP2008010496A (ja) 実装基板の作製方法
CN104640382B (zh) 复合基板和刚性基板
JP2010010611A (ja) プリント回路板及び電子機器
JP4391223B2 (ja) プリント配線板の製造方法
JP2006005040A (ja) 配線基板、磁気ディスク装置、配線基板の製造方法
US7383630B2 (en) Method for making a circuit plate
JP2008234996A (ja) 異方導電性シート,その製造方法,配線板接続体,配線板モジュールおよび電子機器
JP2003142535A (ja) フレキシブル配線基板およびその製造方法
JP2005050912A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法
JP2007149864A (ja) 電子機器の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090106