[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006156977A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2006156977A
JP2006156977A JP2005310533A JP2005310533A JP2006156977A JP 2006156977 A JP2006156977 A JP 2006156977A JP 2005310533 A JP2005310533 A JP 2005310533A JP 2005310533 A JP2005310533 A JP 2005310533A JP 2006156977 A JP2006156977 A JP 2006156977A
Authority
JP
Japan
Prior art keywords
nanoparticles
layer
semiconductor substrate
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005310533A
Other languages
English (en)
Inventor
Hoon Kim
勳 金
In-Jae Song
仁 才 宋
Won-Joo Kim
元 住 金
Byoung-Iyong Choi
秉 龍 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006156977A publication Critical patent/JP2006156977A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y10S977/758—Mono-atomic layer on delta-doped sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Led Devices (AREA)

Abstract

【課題】マスクや微細パターンなしにナノ粒子を利用し、ナノスケールのｐ−ｎ接合素子またはＣＭＯＳのようなナノスケールの半導体素子の製造方法を提供する。
【解決手段】半導体基板上に複数のナノ粒子を分散させるステップと、ナノ粒子を覆うように半導体基板上に絶縁層を形成するステップと、絶縁層及びナノ粒子の上部を部分的に除去するステップと、絶縁層内のナノ粒子を選択的に除去するステップと、ナノ粒子が除去された部分を介し、半導体基板を部分的にドーピングすることにより、半導体基板内にドーピングされた半導体層を部分的に形成するステップとを含むことを特徴とするナノスケールの半導体素子の製造方法である。
【選択図】図２Ｃ

Description

本発明は、ナノ粒子を利用したナノスケールの半導体素子の製造方法に係り、マスクや微細パターンなしにナノ粒子を利用し、ナノスケールのｐ−ｎ接合素子またはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のようなナノスケールの半導体素子を製造する方法に関する。
半導体技術の発達により、半導体素子が高集積度化している。かかる半導体素子の高集積度化には、主にマイクロリソグラフィ技術の発達が大きく寄与している。しかし、これまで半導体素子の基本的な製造方式には、大きな変化がなかった。すなわち、基板上に物質の層を重ね、その上にフォトレジストのようなマスクを形成した後、マイクロリソグラフィ工程を介し、前記マスクをパターニングした後、適切なガス気圧でマスク及び物質の層を選択的にエッチングする半導体素子の製造方式には大きな変化がなかった。半導体素子の集積度を高めるための研究には、主に、さらに短い波長の光源を利用して、マスクをさらに微細にパターニングする技術と、かかる微細なパターンを適切にエッチングする技術とに集中されていた。
しかし、かかる光学的な技術を利用して、マスクを微細にパターニングする技術には、限界がある。現在、線間幅が９０ｎｍである半導体の製造技術は商用化されているが、それ以下の線間幅にパターニングするには、多くの困難さがある。従って、半導体素子の集積度をさらに高めるためには、新しい半導体製造技術が要求されている。かかる新しい半導体製造技術として、最近提示されているのがナノ粒子を利用した製造技術である。
特許文献１は、ナノ粒子を利用してナノ構造物を製造する方法について開示している。前記米国特許によれば、図１Ａに図示されているように、基板１上に物質層２を形成し、その上にナノ粒子３をコーティングする。その後、図１Ｂに図示されているように、垂直にイオンビーム８を照射してエッチング工程を行う。それにより、イオンビーム８に直接露出された部分が除去されつつ、シリンダ状のナノ構造物４が基板１上に形成される。
しかし、前記特許文献１は、従来と同様に、ナノ粒子をマスクとしてのみ利用している。従って、前記特許文献１は、図１Ｂに図示されているような単純な構造だけが製造でき、フォトレジストマスクを利用する従来の複雑な工程を減少させることができない。
米国特許第４４０７６９５号明細書
従って、本発明の目的は、マスクや微細パターンなしにナノ粒子を利用し、ナノスケールのｐ−ｎ接合素子またはＣＭＯＳのようなナノスケールの半導体素子の製造方法を提供することである。
また、本発明のもう一つの目的は、マスクや微細パターンのない、さらに簡単な半導体製造方法を提供することである。
本発明の形態によると、ナノスケールの半導体素子の製造方法は、半導体基板上に複数のナノ粒子を分散させるステップと、前記ナノ粒子を覆うように前記半導体基板上に絶縁
層を形成するステップと、前記絶縁層及びナノ粒子の上部を部分的に除去するステップと、前記絶縁層内のナノ粒子を選択的に除去するステップと、前記ナノ粒子が除去された部分を介し、前記半導体基板を部分的にドーピングすることにより、前記半導体基板内にドーピングされた半導体層を部分的に形成するステップとを含むことを特徴とする。
ここで、前記ナノ粒子の直径は、３０ｎｍ以下であり、前記ナノ粒子は、金属性材料および半導体材料のうち少なくともいずれか一つからなることを特徴とする。
本発明によれば、前記絶縁層内のナノ粒子を選択的に除去した後、前記ナノ粒子が除去された位置の絶縁層の側壁下部を部分的に除去することにより、前記半導体基板が外部に露出される部分を拡張させるステップをさらに含むことができる。
また、前記半導体基板を部分的にドーピングするステップは、ドーパントを半導体基板内に注入または拡散させることによって行われることを特徴とする。
このとき、前記半導体基板は、ｐ型半導体基板であり、前記半導体基板内に部分的に形成されたドーピングされた半導体層は、ｎ型半導体層である。または、前記半導体基板は、ｎ型半導体基板であり、前記半導体基板内に部分的に形成されたドーピングされた半導体層は、ｐ型半導体層である。
一方、本発明による半導体素子の製造方法は、前記ドーピングされた半導体層の上面に金属層を形成するステップと、前記絶縁層を選択的に除去して半導体基板を露出させるステップと、前記半導体基板と金属層の上面及び金属層の側面に均一な厚さに誘電体層を蒸着するステップと、前記誘電体層上に多結晶シリコン層を蒸着するステップと、前記金属層が表れるまで前記誘電体層及び多結晶シリコン層を除去するステップとをさらに含む。
ここで、前記ドーピングされた半導体層の上面に金属層を形成するステップは、前記ドーピングされた半導体層及び絶縁層の上面に全体的に金属物質を蒸着するステップと、前記絶縁層が表れるまで金属物質を平坦に除去するステップとを含む。
また、前記半導体基板と金属層の上面及び金属層の側面に均一な厚さに誘電体層を蒸着するステップは、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）技術を利用して行われることを特徴とする。
本発明によれば、比較的工程が複雑であり、時間及び費用が多くかかるリソグラフィ技術を使用せずとも、半導体素子を製造することが可能である。また、本発明によれば、いままでの限界であった９０ｎｍを超え、３０ｎｍ以下の線間幅を有する半導体素子を製造することが可能である。従って、半導体素子の集積度を革新的に上昇させることができる。
以下、添付された図面を参照し、本発明の望ましい実施形態について詳細に説明する。
図２Ａから図２Ｃは、本発明の基本的な概念を説明するための図面である。まず、図２Ａに図示されているように、基板１０上に所定の直径を有するナノ粒子１１を所定の間隔で整列する。その後、図２Ｂに図示されているように、前記ナノ粒子１１を完全に覆うように基板１０上に絶縁層１３を形成する。そして、図２Ｃに図示されているように、ナノ粒子１１を選択的に除去した後、除去した場所に、必要によって、適切なドーピング物質を注入または拡散させることにより、基板１０の特定部分をｐ−ドーピングまたはｎ−ド
ーピングさせる。その後、目的によってさまざまな付加的な工程を行うことで、多様なナノスケールの半導体素子を製造できる。
なお、本願で用いているナノ粒子の用語は、粒子の直径が１００ｎｍ以下の超微小粒子を含む概念であり、粒子の直径が好ましくは５０ｎｍ以下、より好ましくは３０ｎｍ以下の粒子として定義している。
従来の場合、このような構造を形成するためには、基板上にｐ型半導体層またはｎ型半導体層を形成し、マイクロリソグラフィ技術を利用し、前記半導体層を微細にパターニングした後、絶縁材料を挿入するなどの複雑な工程を行わなければならなかった。しかし、本発明では、従来の技術とは異なり、マイクロリソグラフィ技術を利用する複雑な工程を行わない。前記マイクロリソグラフィ工程は、半導体の製造工程のうちで、特に多くの時間と費用とを必要とするために、半導体の製造時間及び費用の観点でも、本発明は有用である。さらに、従来の技術によれば、前記ｐ型半導体またはｎ型半導体パターンの幅及び間隔を９０ｎｍ以下に製造することは困難であったが、本発明によれば、前記ナノ粒子１１の直径及び間隔を適切に選択することによって、ｐ型半導体２５（図３Ｆ）またはｎ型半導体１５（図２Ｃ）パターンの幅及び間隔を数ｎｍから数十ｎｍほどに製造することが可能である。
さて、前述の本発明の原理を応用した具体的な半導体素子の製造方法についての実施例を説明する。
図３Ａから図３Ｆは、本発明により、ナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。
まず、図３Ａに図示されているように、例えば、ｎ−Ｓｉのようなｎ型半導体基板２０上に、数ｎｍから数十ｎｍのサイズを有する球形のナノ粒子２１を等しく分散させる。前記ナノ粒子２１の材料としては、Ｓｉのような半導体材料を使用することができ、または金属性材料を使用することもできる。次に、図３Ｂに図示されているように、基板２０及びナノ粒子２１上に、絶縁性材料を蒸着または増大させ、絶縁層２３を形成する。このとき、前記絶縁層２３の厚さは、前記ナノ粒子２１を完全に覆うほどとなる。絶縁性材料としては、例えば金属酸化物または窒化物のような材料を使用できる。その後、図３Ｃに図示されているように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術を利用し、前記絶縁層２３及びナノ粒子２１の上面を部分的に除去して平坦化する。この場合、望ましくは、ナノ粒子２１の上部半球を除去する。これにより、絶縁層２３を覆っていたナノ粒子２１が外部に露出される。
次に、図３Ｄに図示されているように、エッチング工程を介して絶縁層２３はそのままで、露出されたナノ粒子２１だけを選択的に除去する。ナノ粒子２１が除去されることにより、絶縁層２３には、半球上の空き空間２４が形成される。このとき、空き空間２４の底では、基板２０が部分的に露出される。その後、以後のドーパントの注入または拡散工程で側壁への拡散プロファイルを良好にするために、図３Ｅに図示されているように、ドライエッチングなどを利用し、空き空間２４の底部分を拡張させる。すなわち、空き空間２４内の絶縁層２３の側壁下部を部分的に除去し、基板２０が露出される部分を拡張させる。
最後に、前記露出された基板２０に適切なドーパントを注入または拡散させ、基板２０を部分的にｐ型ドーピングする。ここで使用できるドーパントとしては、例えばホウ素（Ｂ）を挙げることができる。それにより、図３Ｆに図示されているように、ナノ粒子２１があった位置の基板２０の下部分に、それぞれｐ型半導体層２５が形成される。本発明に
よれば、前記ｐ型半導体層２５のサイズは、ナノ粒子２１のサイズに比例するので、ナノスケールの半導体層を形成することが可能である。
前述の説明では基板２０をｎ型とし、基板２０内に複数のｐ型半導体層２５を形成すると説明しているが、それは例示的なものであり、基板をｐ型とし、前記ｐ型基板内にｎ型半導体層１５（図２Ｃ）を形成することも可能である。その場合、ドーパントとしては、例えばリン（Ｐ）を使用できる。
このように、マスクや微細パターンなしに形成されたナノスケールのｐ−ｎ接合素子は、図４のように、発光ダイオード３０に有用に使うことができる。図４に図示されているように、発光ダイオード３０は、基板３１、下部電極３２、ｐ型半導体層３３、ｐ−ｎ接合素子３４、ｎ型半導体層３５及び上部電極３６から構成される。ｐ−ｎ接合素子３４は、前述の通り、ｎ型半導体基板３７内にナノサイズに形成された複数のｐ型半導体層３９から構成される。前記ｐ型半導体層３３とｎ型半導体層３５は、ｐ−ｎ接合素子３４に正孔と電子とをそれぞれ提供する。正孔と電子は、ｐ−ｎ接合素子３４のｐ−ｎ接合面で結合し、光を発生する。ナノスケールのｐ−ｎ接合素子３４の場合、非常に小さな領域に多層構造の量子点及び量子ウェルが形成されており、そこに電子と正孔とが集中するために、特に高効率高輝度の発光ダイオードを製造するのに有用に使うことができる。従って、ｐ−ｎ接合素子３４内のｐ型半導体層３９のサイズが小さいほど好ましい。前述のように、リソグラフィ技術により、マスクを利用してパターニングする場合、９０ｎｍまでが限界であったが、本発明によれば、ＣＭＰ工程の限界（現在、２０±１ｎｍまでＣＭＰが可能である）により、前記ｐ−ｎ接合素子３４内のｐ型半導体層３９の幅と高さとを２０ｎｍから３０ｎｍほどに形成できる。
一方、図５Ａから図５Ｇは、本発明により、ナノ粒子を利用してナノスケールのＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉ ｃｏｎｄｕｃｔｏｒ）素子の製造方法を説明するための断面図である。
図５Ａを介して分かるように、本発明により、ナノスケールのＣＭＯＳ素子を製造する方法で、基板内に部分的にドーパントを注入または拡散させてナノサイズのｎ型またはｐ型半導体層を形成する過程までは、図３Ａから図３Ｆを介して説明した過程と同一である。すなわち、基板上に複数のナノ粒子を分散させた後、その上に絶縁層を形成し、ＣＭＰ及びエッチング工程を介して前記ナノ粒子を除去した後、絶縁層に生じた空き空間を介して基板にドーパントを注入または拡散させる。本実施例では、基板４０は、ｐ−Ｓｉのようなｐ型半導体基板である。図５Ａに図示されているように、絶縁層４１内の空き空間で露出されている基板４０の一部分を介し、例えばＰのようなドーパントを基板４０に注入し、複数のｎ型半導体層４２を形成する。すでに説明した通り、このように形成されたｎ型半導体層４２は、２０ｎｍから３０ｎｍのサイズである。
その後、図５Ｂ及び図５Ｃに図示されているように、前記絶縁層４１及びｎ型半導体層４２上に金属物質４３を蒸着する。金属物質４３は、例えばスパッタリングやＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のような公知の方法を利用して蒸着可能である。その後、ＣＭＰのような工程を利用し、絶縁層４１上に形成された金属物質を除去する。従って、図５Ｃに図示されているように、ナノ粒子が除去されつつ生じた絶縁層４１内の空き空間にだけ金属層４３が残っている。すなわち、金属層４３は、ｎ型半導体層４２上にだけ存在する。このように形成された金属層４３は、ソースまたはドレーン電極になる。
さて、図５Ｄに図示されているように、残りの絶縁層４１を選択的にエッチングして除去することにより、ｎ型半導体層４２上の金属層４３だけを残す。従って、金属層４３の
間に基板４０がさらに露出される。その後、図５Ｅに図示されているように、例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）技術を利用し、前記基板４０と金属層４３の上面に、そして前記金属層４３の側面に、高誘電率（Ｈ−ｋ）の誘電体層４４を薄く蒸着する。ＡＬＤ技術は、表面反応を利用して原子層単位で薄膜を成長させる技術であり、蒸着サイクルの数により、蒸着される薄膜の厚さが決定されるために、薄膜の厚さ調節が非常に容易である。本実施例で、前記高誘電率の誘電体層４４は、例えば２０ｎｍ以内の厚さに形成できる。一方、ここで前記高誘電率を有する誘電体層４４は、一般的にシリコン酸化膜の誘電率より高い誘電率（例えば、５以上）を有する。かかる誘電体層４４は、ゲート酸化物として役割を果たす。ゲート酸化物として使用する高誘電率の誘電体層４４の材料としては、さまざまな金属酸化物を使用できる。
次に、図５Ｆに図示されているように、前記金属酸化物の誘電体層４４上に多結晶シリコン層４５を蒸着または成長させる。最後に、図５Ｇに図示されているように、例えばＣＭＰ技術を利用し、金属層４３が表れるまで前記多結晶シリコン層４５及び金属酸化物誘電体層４４を部分的に平坦に除去することにより、ＣＭＯＳを完成する。このように、本発明の原理によって形成されたＣＭＯＳの場合、ソースとドレーンとの間の間隔及び高さが、おおむね２０ｎｍから３０ｎｍ以下に形成可能である。従って、従来に比べてサイズがかなり小さなＣＭＯＳを製造することが可能であり、半導体素子の集積度をきわめて高めることができる。
本発明は、半導体関連の技術分野に効果的に適用が可能である。
ナノ粒子を利用する従来のナノ構造物の製造方法を説明するための斜視図である。 ナノ粒子を利用する従来のナノ構造物の製造方法を説明するための斜視図である。 本発明の実施形態による半導体製造方法の基本的な概念を説明するための断面図である。 本発明の実施形態による半導体製造方法の基本的な概念を説明するための断面図である。 本発明の実施形態による半導体製造方法の基本的な概念を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのｐ−ｎ接合素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノスケールのｐ−ｎ接合素子を利用する発光ダイオードを説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子を製造する方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子を製造する方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子を製造する方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子を製造する方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子を製造する方法を説明するための断面図である。 本発明の実施形態によるナノ粒子を利用してナノスケールのＣＭＯＳ素子を製造する方法を説明するための断面図である。
符号の説明
１０ 基板、
１１ ナノ粒子、
１３ 絶縁層、
１５ ｎ型半導体層。

Claims (21)

  1. 半導体基板上に複数のナノ粒子を分散させるステップと、
    前記ナノ粒子を覆うように前記半導体基板上に絶縁層を形成するステップと、
    前記絶縁層及び前記ナノ粒子のそれぞれの上部を部分的に除去するステップと、
    前記絶縁層内の前記ナノ粒子を選択的に除去するステップと、
    前記ナノ粒子が除去された部分を介し、前記半導体基板を部分的にドーピングすることにより、前記半導体基板内にドーピングされた半導体層を部分的に形成するステップと、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記ナノ粒子の直径は、３０ｎｍ以下であることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記ナノ粒子は、金属性材料および半導体材料のうち少なくともいずれか一つからなることを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記絶縁層及び前記ナノ粒子の上部を部分的に除去するステップは、前記ナノ粒子の上部半球が除去されるまで行われることを特徴とする請求項１に記載の半導体素子の製造方法。
  5. 前記絶縁層内の前記ナノ粒子を選択的に除去した後、前記ナノ粒子が除去された位置の前記絶縁層の側壁下部を部分的に除去することにより、前記半導体基板が外部に露出される部分を拡張させるステップをさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  6. 前記ナノ粒子が除去された位置の前記絶縁層の側壁下部を部分的に除去するステップは、ドライエッチングを介して行われることを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記半導体基板を部分的にドーピングするステップは、ドーパントを前記半導体基板内に注入または拡散させることによって行われることを特徴とする請求項１に記載の半導体素子の製造方法。
  8. 前記半導体基板は、ｐ型半導体基板であり、前記半導体基板内に部分的に形成されたドーピングされた半導体層は、ｎ型半導体層であることを特徴とする請求項１に記載の半導体素子の製造方法。
  9. 前記半導体基板は、ｎ型半導体基板であり、前記半導体基板内に部分的に形成されたドーピングされた半導体層は、ｐ型半導体層であることを特徴とする請求項１に記載の半導体素子の製造方法。
  10. 半導体基板上に複数のナノ粒子を分散させるステップと、
    前記ナノ粒子を覆うように前記半導体基板上に絶縁層を形成するステップと、
    前記絶縁層及び前記ナノ粒子の上部を部分的に除去するステップと、
    前記絶縁層内の前記ナノ粒子を選択的に除去するステップと、
    前記ナノ粒子が除去された部分を介し、前記半導体基板を部分的にドーピングすることにより、前記半導体基板内にドーピングされた半導体層を部分的に形成するステップと、
    前記ドーピングされた前記半導体層の上面に金属層を形成するステップと、
    前記絶縁層を選択的に除去して前記半導体基板を露出させるステップと、
    前記半導体基板と前記金属層の上面及び前記金属層の側面に均一な厚さに誘電体層を蒸
    着するステップと、
    前記誘電体層上に多結晶シリコン層を蒸着するステップと、
    前記金属層が表れるまで前記誘電体層及び前記多結晶シリコン層を除去するステップとを含むことを特徴とする半導体素子の製造方法。
  11. 前記ナノ粒子の直径は、３０ｎｍ以下であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  12. 前記ナノ粒子は、金属性材料および半導体材料のうち少なくともいずれか一つからなることを特徴とする請求項１１に記載の半導体素子の製造方法。
  13. 前記絶縁層及び前記ナノ粒子の上部を部分的に除去するステップは、前記ナノ粒子の上部半球が除去されるまで行われることを特徴とする請求項１０に記載の半導体素子の製造方法。
  14. 前記絶縁層内の前記ナノ粒子を選択的に除去した後、前記ナノ粒子が除去された位置の前記絶縁層の側壁下部を部分的に除去することにより、前記半導体基板が外部に露出される部分を拡張させるステップをさらに含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
  15. 前記ナノ粒子が除去された位置の前記絶縁層の側壁下部を部分的に除去するステップは、ドライエッチングを介して行われることを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記半導体基板を部分的にドーピングするステップは、ドーパントを前記半導体基板内に注入または拡散させることによって行われることを特徴とする請求項１０に記載の半導体素子の製造方法。
  17. 前記半導体基板は、ｐ型半導体基板であり、前記半導体基板内に部分的に形成されたドーピングされた半導体層は、ｎ型半導体層であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  18. 前記半導体基板は、ｎ型半導体基板であり、前記半導体基板内に部分的に形成されたドーピングされた前記半導体層は、ｐ型半導体層であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  19. 前記ドーピングされた前記半導体層の上面に前記金属層を形成するステップは、
    前記ドーピングされた前記半導体層及び前記絶縁層の上面に全体的に金属物質を蒸着するステップと、
    前記絶縁層が表れるまで金属物質を平坦に除去するステップと、を含むこと、
    を特徴とする請求項１０に記載の半導体素子の製造方法。
  20. 前記半導体基板と前記金属層の上面及び前記金属層の側面に均一な厚さに前記誘電体層を蒸着するステップは、原子層堆積技術を利用して行われることを特徴とする請求項１０に記載の半導体素子の製造方法。
  21. 前記誘電体層は、高誘電率の金属酸化物であることを特徴とする請求項２０に記載の半導体素子の製造方法。
JP2005310533A 2004-11-25 2005-10-25 半導体素子の製造方法 Withdrawn JP2006156977A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097594A KR100601973B1 (ko) 2004-11-25 2004-11-25 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2006156977A true JP2006156977A (ja) 2006-06-15

Family

ID=36121288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005310533A Withdrawn JP2006156977A (ja) 2004-11-25 2005-10-25 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US7192873B1 (ja)
EP (1) EP1734566A3 (ja)
JP (1) JP2006156977A (ja)
KR (1) KR100601973B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311585A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 配線構造及び半導体装置、並びにそれらの製造方法
JP2009196171A (ja) * 2008-02-20 2009-09-03 Fujitsu Ltd 成型品の製造方法および記録媒体の製造方法
JP2012507855A (ja) * 2008-10-29 2012-03-29 イノヴァライト インコーポレイテッド 多重ドープ接合を基板上に形成するための方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007349279A1 (en) * 2006-08-01 2008-09-25 Washington University Multifunctional nanoscopy for imaging cells
TWI481062B (zh) * 2007-10-05 2015-04-11 Delta Electronics Inc 磊晶基板製造方法及發光二極體裝置及其製造方法
US7615393B1 (en) * 2008-10-29 2009-11-10 Innovalight, Inc. Methods of forming multi-doped junctions on a substrate
US8420517B2 (en) * 2009-07-02 2013-04-16 Innovalight, Inc. Methods of forming a multi-doped junction with silicon-containing particles
US8138070B2 (en) * 2009-07-02 2012-03-20 Innovalight, Inc. Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
US8513104B2 (en) 2009-07-02 2013-08-20 Innovalight, Inc. Methods of forming a floating junction on a solar cell with a particle masking layer
US20110183504A1 (en) * 2010-01-25 2011-07-28 Innovalight, Inc. Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
US20110003466A1 (en) * 2009-07-02 2011-01-06 Innovalight, Inc. Methods of forming a multi-doped junction with porous silicon
US8163587B2 (en) 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
EP2522026A4 (en) * 2010-01-08 2017-05-03 Washington University Method and apparatus for high resolution photon detection based on extraordinary optoconductance (eoc) effects

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407695A (en) 1981-12-31 1983-10-04 Exxon Research And Engineering Co. Natural lithographic fabrication of microstructures over large areas
WO1988007049A1 (en) 1987-03-19 1988-09-22 Yamasa Shoyu Kabushiki Kaisha 2'-alkylidenepyrimidine nucleoside derivatives, process for their preparation, and their use
EP0700065B1 (en) * 1994-08-31 2001-09-19 AT&T Corp. Field emission device and method for making same
US6187603B1 (en) * 1996-06-07 2001-02-13 Candescent Technologies Corporation Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material
KR100323289B1 (ko) 1996-06-07 2002-03-08 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드 게이트개구부를한정하기위해분산된입자를이용하는게이트형전자방출장치의제조방법
GB0107410D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Electronic devices comprising thin-film transistors,and their manufacture
US7060587B2 (en) * 2004-02-02 2006-06-13 Interuniversitair Microelektronica Centrum (Imec) Method for forming macropores in a layer and products obtained thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311585A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 配線構造及び半導体装置、並びにそれらの製造方法
JP2009196171A (ja) * 2008-02-20 2009-09-03 Fujitsu Ltd 成型品の製造方法および記録媒体の製造方法
US7785513B2 (en) 2008-02-20 2010-08-31 Fujitsu Limited Method of manufacturing molded product and method of manufacturing storage medium
JP2012507855A (ja) * 2008-10-29 2012-03-29 イノヴァライト インコーポレイテッド 多重ドープ接合を基板上に形成するための方法

Also Published As

Publication number Publication date
US20070054445A1 (en) 2007-03-08
KR100601973B1 (ko) 2006-07-18
EP1734566A3 (en) 2007-10-17
US7192873B1 (en) 2007-03-20
KR20060058522A (ko) 2006-05-30
EP1734566A2 (en) 2006-12-20

Similar Documents

Publication Publication Date Title
US20080246123A1 (en) Methods for controlling catalyst nanoparticle positioning and apparatus for growing a nanowire
JP2006156977A (ja) 半導体素子の製造方法
JP2004006643A (ja) スペーサ技術を用いるナノサイズインプリント用スタンプ
US8558256B2 (en) Light emitting diode using semiconductor nanowire and method of fabricating the same
CN100409450C (zh) 纳米线和电子器件
TWI583619B (zh) 半導體結構及其製造方法
CN105633042B (zh) 超高纵横比接触件
TWI723054B (zh) 半導體元件的製作方法與半導體元件
US9647063B2 (en) Nanoscale chemical templating with oxygen reactive materials
CN101364533B (zh) 形成图样的方法
Sun et al. Top‐Down Fabrication of Semiconductor Nanowires with Alternating Structures along their Longitudinal and Transverse Axes
EP2253019B1 (en) Quantum-dot device and position-controlled quantum-dot-fabrication method
US7514282B2 (en) Patterned silicon submicron tubes
CN100524618C (zh) 制造精细结构的无抗蚀剂光刻方法
US20150179583A1 (en) Semiconductor devices comprising edge doped graphene and methods of making the same
JP4855255B2 (ja) ナノスケール及び原子スケール装置の製造
CN106058036A (zh) 一种量子干涉器件结构及其制备方法
US20110034008A1 (en) Method for forming a textured surface on a semiconductor substrate using a nanofabric layer
KR20070109462A (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
US7060567B1 (en) Method for fabricating trench power MOSFET
CN103545205B (zh) 浮栅晶体管的制作方法
CN108962742A (zh) 半导体结构的制造方法
CN103545203B (zh) 浮栅晶体管的制造方法
CN115223854A (zh) 半导体器件结构及其制备方法
Burckel et al. Membrane projection lithography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090508