JP2005093964A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005093964A JP2005093964A JP2003329252A JP2003329252A JP2005093964A JP 2005093964 A JP2005093964 A JP 2005093964A JP 2003329252 A JP2003329252 A JP 2003329252A JP 2003329252 A JP2003329252 A JP 2003329252A JP 2005093964 A JP2005093964 A JP 2005093964A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- tray
- semiconductor
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
本発明は、半導体ウエハの裏面を研削して薄層化した後、半導体ウエハを洗浄する半導体装置の製造方法に関する。 The present invention relates to a semiconductor device manufacturing method for cleaning a semiconductor wafer after the back surface of the semiconductor wafer is ground and thinned.
携帯電話、ICカード等に代表されるように、各種の電子装置に用いられている半導体デバイスは、ますます軽量化、小形薄型化が求められている。このため、一般に半導体デバイス(含集積回路、ディスクリートデバイス)の製造において、半導体基板(ウエハ)の表面側にデバイスを作製した後、ウエハの裏面側を研削してウエハの厚さを薄くすることが行なわれている。これにより作製された半導体デバイスは、回路パッケージ等に搭載した際に、放熱効率が高められると共に、ウエハ裏面を接地した際の電気的特性を確保することができる。 As represented by mobile phones, IC cards, and the like, semiconductor devices used in various electronic devices are increasingly required to be lighter and smaller and thinner. For this reason, generally in the manufacture of semiconductor devices (including integrated circuits, discrete devices), after the device is fabricated on the front side of the semiconductor substrate (wafer), the back side of the wafer is ground to reduce the thickness of the wafer. It is done. When the semiconductor device manufactured in this way is mounted on a circuit package or the like, the heat dissipation efficiency is improved and the electrical characteristics when the back surface of the wafer is grounded can be ensured.
例えば、特許文献1には、半導体ウエハの表面側にデバイスを作製した後、ウエハの裏面を研削する方法が開示されている。この方法は、デバイスが作製されたウエハの表面側に粘着保護テープを貼付けて研削装置にセットして、ウエハの裏面側を研削する。この後、粘着保護テープを剥がして、作業工程中に付着した異物や接着剤等を有機溶剤で除去し、次いで有機溶剤を水洗除去する。このときの有機溶剤として、ウエハ表面側のデバイスを保護しているポリイミド樹脂を溶解せず、ウエハ素子面に形成されているアルミニウム、銅等の配線材を腐食させない酢酸ブチル薬液等の水洗除去可能な有機溶剤を用いることについても開示している。
For example,
そして、これらの洗浄に際して、ウエハを1枚ずつ単体で洗浄する場合は、真空チャックでウエハを回転可能に支持して、ノズルから有機溶剤及び洗浄水を供給する方法が開示されている。また、複数枚のウエハを同時に洗浄する場合は、複数枚のウエハを並べて収納するカセットを用いて処理槽で有機溶剤液に浸した後、処理槽に入れて純水により洗浄することが開示されている。 In the case of cleaning the wafers one by one at the time of cleaning, a method is disclosed in which the wafer is rotatably supported by a vacuum chuck and an organic solvent and cleaning water are supplied from a nozzle. Further, when simultaneously cleaning a plurality of wafers, it is disclosed that the wafers are immersed in an organic solvent solution in a processing tank using a cassette for storing a plurality of wafers side by side, and are then cleaned with pure water in the processing tank. ing.
また、特許文献2においても、半導体ウエハの表面側にデバイスを作製した後、ウエハをガラス板、セラミック板等の硬質の薄板状支持体に貼付けて、ウエハの裏面を研削し、薄層化する製造方法が開示されている。この特許文献2では、ウエハを支持体に貼付ける接着層として、ワックス又は熱剥離性接着剤を用い、ウエハを100μm以下に研削した後に、半導体ウエハを破損することなく支持体を加熱剥離できるようにしている。
Also in
さらに、特許文献3には、上述した特許文献1,2と同様に半導体ウエハを薄層化するのに、昇温処理工程を含む場合に、ウエハと保持基板との接着剥離が困難になる問題を回避する方法を開示している。同文献中の実施例2の記載において、アルミナ基板上にポリイミド樹脂を用いて貼付けたGaAs半導体ウエハを、厚み50μmまで裏面研削をした後、種々の熱処理を施してウエハに反りが生じず、N−メチル−2−ピロリドン溶液に浸すことで、アルミナ基板と半導体ウエハとが自然剥離されることが開示されている。
上述した特許文献1〜3のいずれにも、半導体ウエハを薄層化するために、ウエハ表面側を保持板に接着剤で貼付けて、ウエハ裏面側を研削加工して薄層化することについて開示されている。また、保持板とウエハを貼付ける接着剤を有機溶剤で除去したとき、有機溶剤を洗浄することも必要とされている。しかしながら、化合物半導体ウエハは、シリコン半導体ウエハに対して、脆性が大きく割れやすいという観点からの問題については検討されていない。
In any of
化合物半導体ウエハは、直径100mm(約4インチ)のウエハで、厚さ620μm程度のものでも簡単に割れてしまう。例えば、高さ30cmから自然落下させても割れる場合がある。しかし、シリコン半導体ウエハの場合は、同じ径で同じ厚さを有する場合、力を加えて割ろうとしてもなかなか割れない。特に、ウエハ厚さ100μm以下の場合、一般的には30μm〜100μm程度に薄層化された化合物半導体ウエハに対して、通常のウエハ処理治具を用いて処理することは難しい。例えば、ウエハをつまむ際には、真空ピンセットを用いるが、真空吸着しただけでウエハ割れを起こすことさえある。 A compound semiconductor wafer is a wafer having a diameter of 100 mm (about 4 inches), and even a wafer having a thickness of about 620 μm is easily broken. For example, it may crack even if it falls naturally from a height of 30 cm. However, in the case of a silicon semiconductor wafer, if it has the same diameter and the same thickness, it will not easily break even if it is attempted to crack by applying force. In particular, when the wafer thickness is 100 μm or less, it is generally difficult to process a compound semiconductor wafer thinned to about 30 μm to 100 μm using a normal wafer processing jig. For example, when pinching a wafer, vacuum tweezers are used, but the wafer may even be cracked by vacuum suction.
特許文献1については、保持板から剥離したウエハ上に残っている接着剤や異物を除去するのに有機溶剤を用いて洗浄処理し、次いで、この有機溶剤を洗い流すことは開示されている。しかし、半導体ウエハは、シリコンウエハであることと、ウエハの厚さが150μm以上とされている。また、将来的に半導体ウエハの厚さを50μm以下にすることが求められているとの記載はあるが、100μm以下での実施についての開示、並びに化合物半導体ウエハの使用についての開示はない。そして、特許文献1で開示の洗浄方法は、ウエハを吸着チャックで保持して洗浄液をノズルでウエハに吹付け、或いは複数枚のウエハをカセットに入れて洗浄槽で一括洗浄するというものである。この構成では、薄層化され脆性状態の半導体ウエハを損傷させることなく、安全に洗浄できるとは考えられず、このための十分な開示もなされていない。
特許文献2については、100μm以下に薄層化すること、必要に応じ保持板から剥離したウエハを洗浄処理することが開示されている。しかし、シリコン半導体ウエハでの実施についての開示はあるが、化合物半導体についての開示はない。また、保持板から剥離された後のウエハを、洗浄することも可とされているが、具体的な洗浄方法や洗浄装置については開示がない。したがって、特許文献2によるも、薄層化され脆性状態の半導体ウエハを損傷させることなく、安全に洗浄する方法については明らかでない。
特許文献3では、半導体ウエハとして、GaAs半導体ウエハが用いられ、また、ウエハを50μmの厚さまで研削することも開示されている。しかし、保持板を剥離した後、保持板を洗浄して再利用することについては示されているが、ウエハを洗浄処理することについての開示はない。
本発明は、上述した実情に鑑みてなされたもので、薄層化された半導体ウエハを有機溶剤を用いて処理した後に、簡単に収納できるトレーを用い、ウエハに割れを生起させることなく安全に洗浄できる半導体装置の製造方法の提供を課題とする。
The present invention has been made in view of the above-described situation, and after processing a thinned semiconductor wafer using an organic solvent, a tray that can be easily stored is used, and the wafer can be safely produced without causing cracks. An object is to provide a method for manufacturing a semiconductor device that can be cleaned.
本発明による半導体装置の製造方法は、表面に半導体デバイスが形成された半導体ウエハを保持基板に貼付け、半導体ウエハの裏面を研削した後、半導体ウエハを保持基板から剥離する第1の工程と、半導体ウエハをトレーに収納して該半導体ウエハを洗浄する第2の工程とを含み、トレーを、開口を有する本体、開口を有する蓋部材及びウエハ抑え部材で構成したものである。 A method of manufacturing a semiconductor device according to the present invention includes a first step of attaching a semiconductor wafer having a semiconductor device formed on a surface thereof to a holding substrate, grinding the back surface of the semiconductor wafer, and then peeling the semiconductor wafer from the holding substrate; And a second step of cleaning the semiconductor wafer by storing the wafer in a tray, and the tray is constituted by a main body having an opening, a lid member having an opening, and a wafer holding member.
また、本発明による前記の半導体装置の製造方法において、半導体ウエハをウエハ支持部材に載置してトレーに収納する。このウエハ支持部材は、半導体ウエハの径より大きい石英で形成する。半導体ウエハは、化合物半導体で形成され、前記の第1の工程で研削により30μm〜200μmに薄層化されたものであり、また、前記の第2の工程ではイソプロピルアルコールを含む洗浄液による超音波洗浄が併用される。 In the semiconductor device manufacturing method according to the present invention, the semiconductor wafer is placed on the wafer support member and stored in the tray. This wafer support member is made of quartz larger than the diameter of the semiconductor wafer. The semiconductor wafer is formed of a compound semiconductor and is thinned to 30 μm to 200 μm by grinding in the first step. In the second step, ultrasonic cleaning is performed with a cleaning liquid containing isopropyl alcohol. Are used together.
薄層化された半導体ウエハは、ウエハ抑え部材によりトレー内にがたつくことなく弾性的に保持され、しかも割れを生起するような応力を受けずに収納されて安定した洗浄を行なうことができ、生産性を向上させることができる。 The thinned semiconductor wafer is elastically held in the tray without wobbling by the wafer holding member, and stored without receiving stress that causes cracking, and can be cleaned stably. Can be improved.
図により本発明の実施形態を説明する。図1は本発明による半導体装置の製造方法の概略を説明する図、図2は本発明で半導体ウエハの洗浄に用いるトレーの一例を説明する図である。図中、1は半導体ウエハ、1aはデバイス作製面(ウエハ表面)、1bはウエハ裏面、2はレジスト層、3は接着剤層、4は保持基板、5は金属層、6はトレー、7は蓋部材、7aは筒部、7bは抑え部、7cは開口、8はウエハ抑え部材、8aは脚片、8bは中央凸部、9はトレー本体、9aは筒部、9bは受け部、9cは開口、9dはリブを示す。 An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining an outline of a method for manufacturing a semiconductor device according to the present invention. FIG. 2 is a diagram for explaining an example of a tray used for cleaning a semiconductor wafer in the present invention. In the figure, 1 is a semiconductor wafer, 1a is a device fabrication surface (wafer surface), 1b is a wafer back surface, 2 is a resist layer, 3 is an adhesive layer, 4 is a holding substrate, 5 is a metal layer, 6 is a tray, 7 is Lid member, 7a is a cylindrical part, 7b is a restraining part, 7c is an opening, 8 is a wafer restraining member, 8a is a leg piece, 8b is a central convex part, 9 is a tray body, 9a is a cylindrical part, 9b is a receiving part, 9c Indicates an opening, and 9d indicates a rib.
図1は、左側の図1(A)に半導体ウエハの処理工程を示し、右側にその工程の概略を図で示したものである。工程S1で示す半導体ウエハ1は、例えば、GaAs等の化合物半導体ウエハであり、そのウエハ外径は約100mmとし、ウエハ厚さを標準の620±5μmとする。この半導体ウエハの一方の面(以下、デバイス作製面又はウエハ表面という)に、電界効果トランジスタ及びこのトランジスタを通して電気的に接続する複数の配線を形成する。
FIG. 1 shows a process for processing a semiconductor wafer in FIG. 1A on the left side, and a schematic diagram of the process on the right side. The
工程S2で、デバイスが作製されたウエハ表面1aに保持基板4を貼付けるための接着剤層3がレジスト層2を介在させて塗布形成される。レジスト層2は、ウエハ表面側を平坦化するとともに、接着剤層3が直接デバイスに接触するのを防止する。このレジスト層2は、デバイスの作製プロセスにおいてもウエハ上に塗布と除去を繰り返して設けられているもので、ウエハに対する影響は問題なしとされている。しかし、接着剤がウエハ或いはデバイスに直接接触することに対する特性上の影響については不確定なこともあり、レジスト層2を介して接着剤層3を設けるのが好ましい。
In step S2, an
レジスト層2は、例えば、ウエハを回転させ、ウエハ上に滴下したレジスト材を遠心力でウエハ全面に広げるスピンコート塗布方法で形成する。この塗布方法によれば、ウエハ表面の凹凸が塗布されるレジスト層2に覆われ、次に塗布する接着剤が凹凸に入り込んで、その除去が困難になるのを防止することができる。なお、レジスト層2の塗布厚は、1.3〜1.5μmであり、接着剤層3は、例えば、特許文献2に開示のようなワックス、熱剥離性接着剤等が用いられ、その塗布厚は5μm程度である。
The
工程S3で、半導体ウエハ1を、例えば、厚さ1.6mm程度の石英板等からなる保持基板4に貼付ける。保持基板4には、石英板の他に、アルミナ、カーボン、シリコンウエハ等を用いることもでき、ウエハ裏面の加工条件によって適宜選択される。保持基板4に半導体ウエハ1を貼付けるに際して、半導体ウエハ1に塗布されている接着剤層3を保持基板4に対向させた状態で昇温させ、接着剤層3を軟化させる。また、この昇温時に真空引きして接着剤内に残留しているエアを除去しておくことが望ましい。接着剤層3が昇温、軟化した状態で、半導体ウエハ1を保持基板4上に載せて押しつけることにより、半導体ウエハ1への保持基板4の貼付けが完了する。
In step S3, the
次の工程S4で、ウエハ裏面1bの研削加工を行なう。半導体ウエハ1の研削には、機械的研削加工(鉋でウエハを削るイメージ)、機械的研磨加工、化学的研磨若しくは薬液によるエッチング加工等を、単独又はこれらの加工を組合せて行なうことができる。本発明の実施形態においては、例えば、機械的研削加工でウエハ厚さを620μmから70μm程度にまで薄層化する。この研削の後、ウエハ裏面1bを、例えば、硫酸系(硫酸+過酸化水素+水)でエッチングする。
In the next step S4, the wafer back surface 1b is ground. The
ウエハ研削後にエッチングを行なうことにより、研削により半導体ウエハに生じた歪を除去し、歪応力の影響でウエハ表面側に形成したデバイスの特性が影響を受けるのを回避することができる。なお、エッチング液としては、硫酸系に限るものではなく、接着剤層3に影響を与えないものであれば使用することができる。しかし、接着剤がエッチング液で多少エッチングされるような影響が生じるとしても、接着剤層3の露出面は実質的にほとんどないので、致命的なものではない。
By performing etching after the wafer grinding, it is possible to remove the strain generated in the semiconductor wafer by grinding and to avoid the influence of the characteristics of the device formed on the wafer surface side due to the strain stress. The etchant is not limited to sulfuric acid, and any etchant that does not affect the
次に工程S5で、エッチングされたウエハ裏面1bに、特許文献1で示されているようの裏面電極としての金属層5を形成しておくことが望ましい。この金属層5は、例えば、スパッタ法及びメッキを用いて形成することができる。具体的には、先ず、スパッタ法により、Pt/Ti/Auを厚さ50nm/30nm/60nmの薄い金属層を形成する。この薄い金属層のPtは、ウエハ裏面1bに対して形成金属の接着性を確保するためのものである。最後のAuは、Auメッキを行なう際の一方の電極として機能させるためのものである。
Next, in step S5, it is desirable to form a
スパッタ法によりPt/Ti/Auから成る薄い金属層を形成した後、ウエハ裏面の全体にAuメッキを施す。この場合、Auの電解液中に1本の電極を浸し、他方の電極としてスパッタ法によりウエハ上に形成した上記の薄い金属層が用いられる。両電極間に直流電圧を印加することで、電解液中のAuが他方の電極である薄いAu層上に析出する。このメッキにより形成するAuメッキ層の厚さは10μm以上とする。 After forming a thin metal layer made of Pt / Ti / Au by sputtering, Au plating is applied to the entire back surface of the wafer. In this case, the thin metal layer formed on the wafer by sputtering is used as one electrode immersed in an electrolytic solution of Au. By applying a DC voltage between both electrodes, Au in the electrolytic solution is deposited on a thin Au layer which is the other electrode. The thickness of the Au plating layer formed by this plating is 10 μm or more.
金属層5を形成した後、次の工程S6で、保持基板4を剥離する。保持基板4を剥離するに際して、ヒートブロック(図示せず)上に、ウエハ裏面側が接するようにしてセットし、ヒートブロックを昇温する。この昇温により接着剤層3が軟化するので、この軟化状態を見て半導体ウエハ1を保持基板4から静かに剥がす。このとき、接着剤層3は、保持基板4側に付着して部分的に除去されるとしても、半導体ウエハ1側にも一部或いは全部が残るものとする。
After forming the
半導体ウエハ1から保持基板4が剥離された後、前記の接着剤層3の除去のため、次の工程S7で洗浄処理が行なわれる。この半導体ウエハ1の洗浄には、図2に示したトレー6が用いられる。トレー6は、図2(A)に示すように、例えば、ポリエチレン等の合成樹脂からなる透明な材料で成形された、トレー本体9、ウエハ抑え部材8、蓋部材7の3つの部材で構成される。トレー6は、1枚の半導体ウエハ1を収納できる円形の薄型形状で、半導体ウエハ1は、トレー本体9上に載置した後、ウエハ抑え部材8で抑えて蓋部材7で保持固定するようにして収納される。
After the holding
図2(B)は蓋部材7を示し、円環状の筒部7aの一方の端部に抑え部7bを有し、この抑え部7bには開口7cが設けられている。図2(C)はウエハ抑え部材8を示し、中央凸部8bから放射状に複数の脚片8aを設けた星型の形状で形成され、中央凸部8bは山形になっている。図2(D)はトレー本体9を示し、円環状の筒部9aの一方の端部にウエハを載せる内径方向に凹むように傾斜する受け部9bを有し、この受け部9bには開口9cが設けられ、このトレー本体9の受け部9bと反対の面には等間隔に複数のリブ9dが補強のために設けられている。
FIG. 2 (B) shows the
以上のように構成されたトレー6で、薄層化され保持基板が剥離された状態の半導体ウエハ1は、その接着剤が塗布された表面側がトレー本体9の受け部9bに対向しないように載置される。これは、開口9cが設けられているため、この開口を介してウエハー表面側に触れるのを防ぐためである。次いで、ウエハ裏面側の周辺部を弾性的に撓むウエハ抑え部材8の複数の脚片8aで抑え、蓋部材7を嵌めることにより、その状態を保持固定する。ウエハ抑え部材8の中央凸部8bは蓋部材7の開口7cから表出する形で保持され、開口7cと複数の脚片8a間の隙間部分から、洗浄液がトレー6内に入り込む形状に組み付けられる。また、ウエハ抑え部材8がトレー内で回ったり、がたついたりしないように、蓋部材7により複数の脚片8aを位置決めしている。
The
また、図2では1枚の半導体ウエハを洗浄するトレーの構成を示したが、複数のトレー本体9と複数のウエハ抑え部材8と1つの蓋部材7で、複数枚の半導体ウエハを収納して、これらを同時に洗浄するように構成することもできる。この場合、トレー本体9の筒部9aの下部側をトレー本体を相互に連結できる構成として、上側のトレー本体を蓋部材として機能させる。また、複数のトレー本体を積重ね、後で連結部材等を用いて一体的に固定するようにしてもよい。
2 shows the configuration of a tray for cleaning one semiconductor wafer, but a plurality of semiconductor wafers are accommodated by a plurality of tray
図3及び図4は、上述したトレーを用いて半導体ウエハを洗浄する例を示す図である。図中、10は洗浄槽、11は洗浄液、12はウエハ支持部材、12aは開孔を示し、その他の符号は図2で用いたのと同じ符号を用いることにより説明を省略する。 3 and 4 are diagrams showing an example in which a semiconductor wafer is cleaned using the tray described above. In the figure, 10 is a cleaning tank, 11 is a cleaning solution, 12 is a wafer support member, 12a is an opening, and the other reference numerals are the same as those used in FIG.
図3は、半導体ウエハのみをトレー6に収納して洗浄する場合を説明する図で、図2で説明したように、トレー本体9上に接着剤を付与した面を上向きにして半導体ウエハ1を載せ、ウエハ抑え部材8でがたつかない程度に抑えて蓋部材7で保持する。洗浄槽10は、特許文献1の図17で示されているような処理方法を用いることもできるが、超音波洗浄方法を用いて、効率よく洗浄させることもできる。洗浄液11には、ウエハ表面に残っている接着剤層3を除去する有機溶剤が用いられる。接着剤にワックスが用いられている場合は、例えば、イソプロピルアルコールを用いることができる。また、接着剤層3が溶解除去され後、トレー6に半導体ウエハ1を収納したまま、純水で水洗いすることもできる。
FIG. 3 is a diagram for explaining a case where only the semiconductor wafer is housed in the
洗浄液又は洗浄水は、トレー6のトレー本体9に設けた開口及び蓋部材7の開口からトレー6内に自由に浸入し、接着剤層3を溶解し、また、全体を純水で水洗いすることができる。しかし、洗浄液や純水がトレー内から出入りできるように、大きな開口を設けてあるが、開口は大きいと取り扱い時に手が触れたり、外部との接触が生じやすい状態を残しておくことは好ましくない。また、洗浄液の出入り時に液の中でウエハ割れを生じることにもなる。
The cleaning liquid or the cleaning water can freely enter the
図4は、上述のような点を改善する例を示すもので、半導体ウエハ1を貼付け保持した保持基板とは異なるウエハ支持部材12を用意する。このウエハ支持部材12は、厚さ1mm程度で石英板、セラミック板等の材料で形成したものを用いることができる。このウエハ支持部材12は、洗浄しようとする半導体ウエハ1より、一回り大きい径のものとし、例えば、ウエハ直径100mmの場合は、ウエハ支持部材12は直径125mm程度のものを用いるのが好ましい。また、トレー6の大きさも、ウエハ支持部材12に合わせて一回り大きいものを使用する。ウエハ支持部材12には、例えば、図4(B)に示すように直径5mm程度の複数の開孔12aを中心から放射状に設ける。なお、開孔12aの大きさ、個数、配列等は任意であり適当に形成することができる。これらの開孔12aを通して洗浄液や洗浄水が自由に出入りして、半導体ウエハ1の載置面が浸されて洗浄される。
FIG. 4 shows an example of improving the above points, and a
図4においては、トレー本体9上には、先ずウエハ支持部材12が載置され、その上に半導体ウエハ1が載せられる。この場合は、接着剤が塗布された半導体ウエハ1の表側を上にし、ウエハ裏側をウエハ支持部材12に向き合わせて載置し、がたつかない程度にウエハ抑え部材8で抑えて、蓋部材7で保持する。図4では、デバイスが形成されている表面側がウエハ支持部材12に接触して、傷等がつくのを避けるためである。洗浄槽10及び洗浄液11については、図3で説明したのと同様である。
In FIG. 4, a
上述したトレー6に半導体ウエハ1を収納するに際して、ウエハ支持部材12を用いることにより、100μm以下に薄層化された化合物半導体ウエハ1を収納する場合であっても、通常の注意を払う程度で取り扱うことが可能となる。
When the
薄層化された半導体ウエハ1は、上述の方法で洗浄された後、乾燥されるが、この状態では未だ接着剤の下地であるレジスト層2は残っている。イソプロピルアルコールの洗浄液に浸すことにより、レジスト層2も溶解するが、レジスト溶解力はそれほど大きくなく、ウエハ上にはレジスト層2が一部残った状態で洗浄が終わることになる。このレジスト層2が部分的にでも残っていると、例えば、ウエハ表面1a側に形成されているデバイス部分を電気的に接続するワイヤボンディング工程の際に、ワイヤが正常にデバイスに付着されないことがある。また、デバイス上に異物が残っていると、異物の上にボンディングすることになって、ワイヤが簡単に外れたり、断線したりする。
The thinned
したがって、ウエハ洗浄の後、工程S8でレジスト層2の除去を行なう。レジスト除去には、例えば、酸素ラディカルによりアッシング(ドライエッチングによる基板上のレジストを灰化除去する方法)して、残っているレジスト層2を完全に除去する。このアッシングにより、半導体ウエハ1に対する処理工程を終了する。これ以降、半導体ウエハ1は、各デバイス毎に分離するダイシング工程、分離された各デバイスをパッケージに収納するダイボンディング工程、デバイスとパッケージのリードピンとを電気的に接続するワイヤボンディング工程、そして、パッケージに蓋をするシーリング工程等を経て、半導体装置(市販品としてのパッケージされたトランジスタ、IC等)とされる。
Therefore, after cleaning the wafer, the resist
1…半導体ウエハ、1a…デバイス作製面(ウエハ表面)、1b…ウエハ裏面、2…レジスト層、3…接着剤層、4…保持基板、5…金属層、6…トレー、7…蓋部材、7a…筒部、7b…抑え部、7c…開口、8…ウエハ抑え部材、8a…脚片、8b…中央凸部、9…トレー本体、9a…筒部、9b…受け部、9c…開口、9d…リブ、10…洗浄槽、11…洗浄液、12…ウエハ支持部材、12a…開孔。
DESCRIPTION OF
Claims (5)
該トレーは、開口を有する本体、開口を有する蓋部材及びウエハ抑え部材から構成されていることを特徴とする半導体装置の製造方法。 A first step of attaching a semiconductor wafer having a semiconductor device formed on the front surface to a holding substrate, grinding the back surface of the semiconductor wafer and then peeling the semiconductor wafer from the holding substrate; and storing the semiconductor wafer in a tray And a second step of cleaning the semiconductor wafer,
The tray is composed of a main body having an opening, a lid member having an opening, and a wafer holding member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003329252A JP3912350B2 (en) | 2003-09-22 | 2003-09-22 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003329252A JP3912350B2 (en) | 2003-09-22 | 2003-09-22 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005093964A true JP2005093964A (en) | 2005-04-07 |
JP3912350B2 JP3912350B2 (en) | 2007-05-09 |
Family
ID=34458544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003329252A Expired - Fee Related JP3912350B2 (en) | 2003-09-22 | 2003-09-22 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3912350B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159848A (en) * | 2006-12-25 | 2008-07-10 | Denso Corp | Method for manufacturing semiconductor device |
WO2012172910A1 (en) * | 2011-06-14 | 2012-12-20 | 株式会社新菱 | Method and device for producing wafer |
JP2013524545A (en) * | 2010-04-23 | 2013-06-17 | エーファウ・グループ・ゲーエムベーハー | Apparatus and method for separating a product substrate from a carrier substrate |
JP2014158035A (en) * | 2010-08-06 | 2014-08-28 | Brewer Science Inc | Multilayer bonding layer for handling thin-wafer |
JP2019216154A (en) * | 2018-06-12 | 2019-12-19 | 株式会社ディスコ | Processing method for wafer |
-
2003
- 2003-09-22 JP JP2003329252A patent/JP3912350B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159848A (en) * | 2006-12-25 | 2008-07-10 | Denso Corp | Method for manufacturing semiconductor device |
JP2013524545A (en) * | 2010-04-23 | 2013-06-17 | エーファウ・グループ・ゲーエムベーハー | Apparatus and method for separating a product substrate from a carrier substrate |
US9272501B2 (en) | 2010-04-23 | 2016-03-01 | Ev Group Gmbh | Device for detaching a product substrate off a carrier substrate |
US9457552B2 (en) | 2010-04-23 | 2016-10-04 | Ev Group Gmbh | Method for detaching a product substrate off a carrier substrate |
JP2014158035A (en) * | 2010-08-06 | 2014-08-28 | Brewer Science Inc | Multilayer bonding layer for handling thin-wafer |
JP2016225662A (en) * | 2010-08-06 | 2016-12-28 | ブルーワー サイエンス アイ エヌ シー. | Multilayer bonding layer for thin-wafer handling |
KR101913522B1 (en) * | 2010-08-06 | 2018-10-30 | 브레우어 사이언스 인코포레이션 | Multiple bonding layers for thin-wafer handling |
WO2012172910A1 (en) * | 2011-06-14 | 2012-12-20 | 株式会社新菱 | Method and device for producing wafer |
JP2019216154A (en) * | 2018-06-12 | 2019-12-19 | 株式会社ディスコ | Processing method for wafer |
Also Published As
Publication number | Publication date |
---|---|
JP3912350B2 (en) | 2007-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6615854B1 (en) | Wafer cleaning apparatus | |
JP4286497B2 (en) | Manufacturing method of semiconductor device | |
JPH09260326A (en) | Cleaning of surface semiconductor wafer for removing particles | |
TW201826335A (en) | Processing stacked substrates | |
CN109496346B (en) | Pattern collapse recovery method, substrate processing method, and substrate processing apparatus | |
JP2002270676A (en) | Method of manufacturing semiconductor device | |
CN107180788A (en) | The manufacture method of element chip | |
US7183178B2 (en) | Method of manufacturing semiconductor wafer | |
JP2018200957A (en) | Method for manufacturing element chip | |
CN107958891B (en) | Chip package | |
JP2008300487A (en) | Pasting device, method of preventing adhesive from dissolving, and pasting method | |
US20070093065A1 (en) | Method for manufacturing a semiconductor wafer | |
JP3912350B2 (en) | Manufacturing method of semiconductor device | |
JPH08148452A (en) | Substrate surface protecting tape and substrate backside grinding method | |
JP5016321B2 (en) | Support plate processing method | |
JP2004186522A (en) | Manufacture method of semiconductor device | |
JP2001110771A (en) | Substrate washer and substrate treater | |
TW201214542A (en) | Method for processing process-target object | |
US9929025B2 (en) | Cassette fixture for holding film frames with affixed thin substrates during liquid chemical batch removal of carriers | |
JP3924551B2 (en) | SOI wafer manufacturing method | |
JPS63117445A (en) | Processing of semiconductor wafer | |
JP2019050237A (en) | Manufacturing method for element chip | |
JP7209246B2 (en) | Element chip manufacturing method | |
JP2000232085A (en) | Manufacture of semiconductor device | |
JP2021005605A (en) | Cleaning method of element chip, cleaning apparatus of element chip, and manufacturing method of element chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3912350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |