JP2003122307A - Method for driving current-drive display panel, driving circuit, and display device - Google Patents
Method for driving current-drive display panel, driving circuit, and display deviceInfo
- Publication number
- JP2003122307A JP2003122307A JP2001317786A JP2001317786A JP2003122307A JP 2003122307 A JP2003122307 A JP 2003122307A JP 2001317786 A JP2001317786 A JP 2001317786A JP 2001317786 A JP2001317786 A JP 2001317786A JP 2003122307 A JP2003122307 A JP 2003122307A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- switch
- current
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディスプレイに用
いられる発光素子の駆動装置に関し、特に有機及び無機
ＥＬ（エレクトロルミネンス）、又はＬＥＤ（発光ダイ
オード）等のような発光輝度が素子を流れる電流により
制御される電流制御型発光素子の駆動回路の構成ならび
に駆動方法に関するものであり、主に薄膜トランジスタ
のしきい値のずれを補償する機能を有する電流書き込み
のアナログ階調制御方式を提供することを目的とするも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for driving a light emitting element used in a display, and more particularly, a current flowing through the element such as organic and inorganic EL (electroluminescence), LED (light emitting diode), etc. The present invention relates to a structure and a driving method of a current control type light emitting element controlled by a method, and mainly to provide a current writing analog gradation control method having a function of compensating for a shift in threshold value of a thin film transistor. It is intended.
【０００２】[0002]
【従来の技術】有機及び無機ＥＬ、又はＬＥＤ等のよう
な発光素子をアレイ状に組み合わせ、ドットマトリクス
により文字表示を行うディスプレイは、テレビ、携帯端
末等に広く利用されている。特に、自発光素子を用いた
これらのディスプレイは、液晶を用いたディスプレイと
異なり、照明のためのバックライトを必要としない、視
野角が広い、応答速度が速い等の特徴を有し、注目を集
めている。中でも、低温ポリシリコン等による薄膜トラ
ンジスタとこれらの発光素子とを組み合わせたアクティ
ブマトリクス型と呼ばれるディスプレイは、単純マトリ
クス駆動のディスプレイと比較して、低消費電力、高輝
度、高コントラスト、高精細等の優位性を持っており近
年注目されている。2. Description of the Related Art A display in which light emitting elements such as organic and inorganic EL or LEDs are combined in an array to display characters by a dot matrix is widely used in televisions, mobile terminals and the like. In particular, these displays using self-luminous elements are different from displays using liquid crystals in that they do not require a backlight for illumination, have a wide viewing angle, have a fast response speed, etc. I am collecting. Among them, a display called an active matrix type, which is a combination of a thin film transistor made of low-temperature polysilicon or the like and these light emitting elements, has advantages such as low power consumption, high brightness, high contrast, and high definition as compared with a simple matrix drive type display. It has sex and has been attracting attention in recent years.
【０００３】一般的にコンピュータの端末、パソコンの
モニタ、テレビ等の動画表示を行うためには、各画素の
輝度が変化する階調表示が出来ることが必要不可欠であ
る。従来から用いられている階調表示方法としては、大
きくアナログ階調制御方式とディジタル階調制御方式に
分けられる。Generally, in order to display a moving image on a computer terminal, a personal computer monitor, a television, etc., it is indispensable to be capable of gradation display in which the brightness of each pixel changes. Conventionally used gradation display methods are roughly classified into an analog gradation control method and a digital gradation control method.
【０００４】アナログ階調制御方式による電流駆動型表
示パネルの一例を図９に示す。図９において、１００は
フレームメモリー，１０１はラッチ，１０２はＤ／Ａコ
ンバーター，１０３はゲートドライバー，１０４は信号
電圧書きこみ制御用スイッチ，１０５は保持容量，１０
６は電圧電流変換用Ｐチャンネル薄膜トランジスタ，１
０７は発光素子を表す。フレームメモリーからのＮビッ
トのディジタル階調データＤ0〜ＤN-1は、一旦ラッチに
保持されたのちＤ／Ａコンバーターによりアナログ電圧
値に変換され、データ信号線に伝達される。選択期間で
は、ゲートドライバーによりスイッチがＯＮし、データ
信号線のアナログ電圧値はＰチャンネル薄膜トランジス
タのゲートに印加され、Ｐチャンネル薄膜トランジスタ
のゲート−ソース間には、アナログ電圧値−電源電圧
（ＶＤＤ）の電圧がかかる。その結果、データ信号線の
アナログ電圧値はＰチャンネル薄膜トランジスタにより
電圧電流変換され、発光素子にはアナログ電圧値に応じ
た一定の電流値が流れて発光する。また非選択期間で
は、スイッチがＯＦＦするが、保持容量によりデータ信
号線のアナログ電圧値は保持されているので、薄膜トラ
ンジスタのゲート−ソース間には電圧が印加され続けて
ので、非選択期間においても発光素子には一定の電流値
が流れ続けて発光は持続される。FIG. 9 shows an example of a current drive type display panel based on the analog gradation control method. In FIG. 9, 100 is a frame memory, 101 is a latch, 102 is a D / A converter, 103 is a gate driver, 104 is a signal voltage writing control switch, 105 is a holding capacitor, 10
6 is a P-channel thin film transistor for voltage-current conversion, 1
Reference numeral 07 represents a light emitting element. The N-bit digital gradation data D 0 to D N-1 from the frame memory is once held in a latch, converted into an analog voltage value by a D / A converter, and transmitted to a data signal line. During the selection period, the switch is turned on by the gate driver, the analog voltage value of the data signal line is applied to the gate of the P-channel thin film transistor, and the analog voltage value-the power supply voltage (VDD) is applied between the gate and the source of the P-channel thin film transistor. It takes voltage. As a result, the analog voltage value of the data signal line is voltage-current converted by the P-channel thin film transistor, and a constant current value according to the analog voltage value flows through the light emitting element to emit light. Although the switch is turned off in the non-selection period, since the analog voltage value of the data signal line is held by the storage capacitor, the voltage is continuously applied between the gate and the source of the thin film transistor. A constant current value continues to flow in the light emitting element to continue the light emission.
【０００５】しかしながら、図９の画素構成では、電圧
電流変換用Ｐチャンネル薄膜トランジスタのしきい値が
ばらつくと、薄膜トランジスタを流れる電流は大きく変
化し、電流値のばらつきは、そのまま輝度特性のばらつ
きとなって現れる。ポリシリコンを材料とした薄膜トラ
ンジスタにおいては、結晶シリコンによるトランジスタ
に比較して、一般的にしきい値のばらつきが大きく、そ
の値は±１．０Ｖ程度と推察される。このため、例えば
輝度むら等の画質劣化が生じることになる。However, in the pixel configuration of FIG. 9, when the threshold value of the voltage-current converting P-channel thin film transistor varies, the current flowing through the thin film transistor changes greatly, and the variation of the current value becomes the variation of the brightness characteristic as it is. appear. A thin film transistor made of polysilicon generally has a larger threshold variation than a transistor made of crystalline silicon, and its value is estimated to be about ± 1.0V. Therefore, image quality deterioration such as uneven brightness occurs.
【０００６】そこで、特開２００１−１４７６５９号公
報では、図１０に示すように、画素構成としてカレント
ミラー構成みよる電流書き込み方式を提案している。図
１０において、１１０はフレームメモリー，１１１はラ
ッチ，１１２は定電流出力回路，１１３はゲートドライ
バー，１１４は信号電圧書きこみ制御用スイッチ，１１
５は保持容量，１１７は発光素子,１１８は基準側用Ｐ
チャンネル薄膜トランジスタ,１１９はミラー側用Ｐチ
ャンネル薄膜トランジスタ,１２０はゲート電圧保持用
スイッチを表す。従来の電圧書き込み方式の場合では、
データ信号線からの電圧値がそのまま保持容量にセット
されるので、薄膜トランジスタのしきい値がばらつくと
流れる電流値もばらついてしまうのに対し、電流書き込
み方式の場合では、薄膜トランジスタのしきい値がばら
ついても、データ信号線からの電流値に応じて保持容量
に電圧がセットされるので、薄膜トランジスタのしきい
値に無関係に常に一定の電流値が流れる。すなわち、図
１０の電流書き込み方式は、図９の電圧書き込み方式と
比較すると、薄膜トランジスタのしきい値のずれによる
電流値のずれは小さくできるとしている。In view of this, Japanese Patent Application Laid-Open No. 2001-147659 proposes a current writing method using a current mirror configuration as a pixel configuration, as shown in FIG. In FIG. 10, 110 is a frame memory, 111 is a latch, 112 is a constant current output circuit, 113 is a gate driver, 114 is a signal voltage writing control switch, 11
5 is a storage capacitor, 117 is a light emitting element, 118 is a reference side P
A channel thin film transistor, 119 is a mirror side P channel thin film transistor, and 120 is a gate voltage holding switch. In the case of the conventional voltage writing method,
Since the voltage value from the data signal line is set as it is in the storage capacitor, the flowing current value also fluctuates when the threshold value of the thin film transistor varies, whereas in the case of the current writing method, the threshold value of the thin film transistor varies. However, since the voltage is set in the storage capacitor according to the current value from the data signal line, a constant current value always flows regardless of the threshold value of the thin film transistor. That is, the current writing method of FIG. 10 can reduce the deviation of the current value due to the deviation of the threshold value of the thin film transistor as compared with the voltage writing method of FIG.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、図１０
の構成でも薄膜トランジスタのしきい値の局所的なばら
つきは補償できない。すなわち、画素部を構成するカレ
ントミラーの薄膜トランジスタのしきい値がずれた場
合、基準側の薄膜トランジスタの設定電流値と異なる電
流値がミラー側の薄膜トランジスタすなわち発光素子に
流れ、輝度むら等の画質劣化が生じることになる。However, as shown in FIG.
Even with this configuration, it is not possible to compensate for local variations in the threshold value of the thin film transistor. That is, when the threshold value of the thin film transistor of the current mirror forming the pixel portion is deviated, a current value different from the set current value of the thin film transistor on the reference side flows to the thin film transistor on the mirror side, that is, the light emitting element, and image quality deterioration such as uneven brightness occurs. Will occur.
【０００８】本発明はかかる点に鑑みてなされたもので
あり、電流に応じて輝度が変化する発光素子で構成され
た表示装置において、薄膜トランジスタのしきい値の局
所的なばらつきを補正し、輝度むらのない電流書き込み
のアナログ階調制御方式を提供することを目的とする。The present invention has been made in view of the above points, and in a display device including a light emitting element whose luminance changes according to current, local variations in threshold value of thin film transistors are corrected to obtain luminance. An object of the present invention is to provide a uniform current writing analog gradation control method.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のカレントミラー回路は、薄膜トランジス
タのゲートにしきい値検出用容量を接続したことを特徴
としている。この構成によれば、一定周期毎に薄膜トラ
ンジスタのしきい値を検出することができ、そのしきい
値のずれを補償して、ミラー側の薄膜トランジスタのゲ
ートに印加することにより、両者の薄膜トランジスタの
しきい値がばらついても、常に設定電流値と同じ電流値
を発光素子に流すことができ、しきい値のずれによる輝
度むらの発生を抑制することが可能となる。To achieve the above object, the current mirror circuit of the present invention is characterized in that a threshold detecting capacitor is connected to the gate of a thin film transistor. According to this configuration, the threshold value of the thin film transistor can be detected at regular intervals, and by compensating for the deviation of the threshold value and applying it to the gate of the thin film transistor on the mirror side, the thin film transistor of both thin film transistors can be detected. Even if the threshold value varies, the same current value as the set current value can always be supplied to the light emitting element, and it is possible to suppress the occurrence of uneven brightness due to the shift of the threshold value.
【００１０】[0010]
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１１】（発明の実施の形態１）本発明の第１の実
施の形態は、多結晶シリコンによるＴＦＴ（薄膜トラン
ジスタ）集積回路において、基準側の薄膜トランジスタ
に流れる電流値をミラー側の薄膜トランジスタにコピー
するカレントミラー回路において、前記基準側の薄膜ト
ランジスタのしきい値と前記ミラー側の薄膜トランジス
タのしきい値を一定周期ごとに検出し、前記基準側の薄
膜トランジスタのしきい値と前記ミラー側の薄膜トラン
ジスタのしきい値のずれを補正することにより、しきい
値のずれによるカレントミラー回路の電流値のずれを補
正したことを特徴としている。(First Embodiment of the Invention) In a first embodiment of the present invention, in a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, a current value flowing through a reference side thin film transistor is copied to a mirror side thin film transistor. In the current mirror circuit, the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor are detected at regular intervals, and the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor. It is characterized in that the deviation of the current value of the current mirror circuit due to the deviation of the threshold value is corrected by correcting the deviation of the value.
【００１２】本発明のしきい値検出回路を具備したカレ
ントミラー回路では、しきい値の局所的ばらつきによ
り、基準側の薄膜トランジスタとミラー側の薄膜トラン
ジスタのしきい値にずれが生じても、そのずれを補償す
ることができ、常に基準側の薄膜トランジスタの設定電
流値と同じ電流値をミラー側の薄膜トランジスタに流す
ことが可能となり、しきい値ばらつきによる発光素子の
輝度むらの発生を抑制することができる。In the current mirror circuit equipped with the threshold value detection circuit of the present invention, even if the threshold values of the reference side thin film transistor and the mirror side thin film transistor deviate from each other due to the local variation of the threshold value, the deviation will occur. Can be compensated for, and the same current value as the set current value of the thin film transistor on the reference side can always be supplied to the thin film transistor on the mirror side, and the occurrence of uneven brightness of the light emitting element due to variations in threshold value can be suppressed. .
【００１３】（発明の実施の形態２）本発明の第２の実
施の形態は、多結晶シリコンによるＴＦＴ（薄膜トラン
ジスタ）集積回路において、基準側の薄膜トランジスタ
に流れる電流値をミラー側の薄膜トランジスタにコピー
するカレントミラー回路において、前記基準側の薄膜ト
ランジスタのしきい値と前記ミラー側の薄膜トランジス
タのしきい値を一定周期ごとに検出し、前記基準側の薄
膜トランジスタのしきい値と前記ミラー側の薄膜トラン
ジスタのしきい値のずれを補正することにより、しきい
値のずれによるカレントミラー回路の電流値のずれを補
正したことを特徴とするカレントミラー回路において、
前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴としている。更に、前記しきい値検出用容量
の値としては、およそ数ｐＦ程度以下としたことを特徴
としている。(Second Embodiment of the Invention) In a second embodiment of the present invention, in a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, the current value flowing in the reference side thin film transistor is copied to the mirror side thin film transistor. In the current mirror circuit, the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor are detected at regular intervals, and the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor. In the current mirror circuit, which is characterized in that the deviation of the current value of the current mirror circuit due to the deviation of the threshold value is corrected by correcting the deviation of the value.
A capacitor connected to the gate of the thin film transistor is used as an element for detecting the threshold value of the thin film transistor of the current mirror circuit composed of the TFT integrated circuit. Further, the value of the threshold detecting capacitance is characterized in that it is about several pF or less.
【００１４】本発明のしきい値検出回路を具備したカレ
ントミラー回路を電流に応じて輝度が変化する発光素子
で構成された表示装置に適用する場合、スキャン周期は
およそ数１０msecであるので、およそ数ｐＦ程度以下の
容量で薄膜トランジスタのしきい値を検出しても、十分
保持することが可能である。When the current mirror circuit equipped with the threshold value detection circuit of the present invention is applied to a display device composed of a light emitting element whose brightness changes according to the current, the scan cycle is about several tens of msec, and therefore, Even if the threshold value of the thin film transistor is detected with a capacitance of about several pF or less, it can be sufficiently held.
【００１５】（発明の実施の形態３）本発明の第３の実
施の形態は、多結晶シリコンによるＴＦＴ（薄膜トラン
ジスタ）集積回路において、基準側の薄膜トランジスタ
に流れる電流値をミラー側の薄膜トランジスタにコピー
するカレントミラー回路において、前記基準側の薄膜ト
ランジスタのしきい値と前記ミラー側の薄膜トランジス
タのしきい値を一定周期ごとに検出し、前記基準側の薄
膜トランジスタのしきい値と前記ミラー側の薄膜トラン
ジスタのしきい値のずれを補正することにより、しきい
値のずれによるカレントミラー回路の電流値のずれを補
正したことを特徴とするカレントミラー回路において、
前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、前記し
きい値検出用容量の値としては、およそ数ｐＦ程度以下
としたことを特徴とするカレントミラー回路において、
カレントミラー回路を構成する薄膜トランジスタがＰチ
ャンネル型の場合、前記しきい値を検出する回路構成と
して、前記基準側の薄膜トランジスタに関しては、ゲー
トに接続されたしきい値検出用容量と電源端子（ＶＤ
Ｄ）に接続されたソースを第１のスイッチで接続し、ゲ
ートを第２のスイッチでドレインに接続し、ドレインを
第３のスイッチと第４のスイッチでそれぞれグランドラ
イン（ＶＳＳ）と基準電流値を決める負荷に接続し、前
記ミラー側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量と電源端子（ＶＤＤ）に接
続されたソースを第５のスイッチで接続し、ゲートを第
６のスイッチでドレインに接続し、ドレインを第７のス
イッチと第８のスイッチでそれぞれグランドライン（Ｖ
ＳＳ）と負荷に接続した構成であることを特徴としてい
る。(Third Embodiment of the Invention) In a third embodiment of the present invention, in a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, a current value flowing in a reference side thin film transistor is copied to a mirror side thin film transistor. In the current mirror circuit, the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor are detected at regular intervals, and the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor. In the current mirror circuit, which is characterized in that the deviation of the current value of the current mirror circuit due to the deviation of the threshold value is corrected by correcting the deviation of the value.
In the current mirror circuit, characterized in that a capacitor connected to the gate of the thin film transistor is used as an element for detecting the threshold value of the thin film transistor of the current mirror circuit formed of the TFT integrated circuit, In the current mirror circuit, the value of the capacitance for use is about several pF or less,
When the thin film transistor forming the current mirror circuit is a P-channel type, as a circuit configuration for detecting the threshold value, regarding the reference side thin film transistor, a threshold value detecting capacitor connected to the gate and a power supply terminal (VD
The source connected to D) is connected with the first switch, the gate is connected with the drain with the second switch, and the drain is connected with the ground line (VSS) and the reference current value with the third switch and the fourth switch, respectively. For the thin film transistor on the mirror side, a threshold detection capacitor connected to the gate and a source connected to the power supply terminal (VDD) are connected by a fifth switch, and a gate is connected to a sixth gate. Switch to the drain, and connect the drain to the ground line (V
It is characterized in that it is connected to a load (SS) and a load.
【００１６】図１に、本発明のしきい値検出回路を具備
したカレントミラー回路の回路構成を示す。FIG. 1 shows a circuit configuration of a current mirror circuit having a threshold detection circuit of the present invention.
【００１７】図１において、１０は基準側の薄膜トラン
ジスタ,１１は基準側の薄膜トランジスタのしきい値検
出用容量,１２は基準電流値を決める負荷,１３は第１の
スイッチ,１４は第２のスイッチ,１５は第３のスイッ
チ,１６は第４のスイッチ,２０はミラー側の薄膜トラン
ジスタ,２１はミラー側の薄膜トランジスタのしきい値
検出用容量,２２は負荷,２３は第５のスイッチ,２４は
第６のスイッチ,２５は第７のスイッチ,２６は第８のス
イッチを表す。In FIG. 1, 10 is a reference side thin film transistor, 11 is a reference side thin film transistor threshold detection capacitor, 12 is a load for determining a reference current value, 13 is a first switch, and 14 is a second switch. , 15 is a third switch, 16 is a fourth switch, 20 is a mirror side thin film transistor, 21 is a mirror side thin film transistor threshold detection capacitor, 22 is a load, 23 is a fifth switch, 24 is a fourth switch The numeral 6 represents a switch, 25 represents a seventh switch, and 26 represents an eighth switch.
【００１８】（発明の実施の形態４）本発明の第４の実
施の形態は、多結晶シリコンによるＴＦＴ（薄膜トラン
ジスタ）集積回路において、基準側の薄膜トランジスタ
に流れる電流値をミラー側の薄膜トランジスタにコピー
するカレントミラー回路において、前記基準側の薄膜ト
ランジスタのしきい値と前記ミラー側の薄膜トランジス
タのしきい値を一定周期ごとに検出し、前記基準側の薄
膜トランジスタのしきい値と前記ミラー側の薄膜トラン
ジスタのしきい値のずれを補正することにより、しきい
値のずれによるカレントミラー回路の電流値のずれを補
正したことを特徴とするカレントミラー回路において、
前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、前記し
きい値検出用容量の値としては、およそ数ｐＦ程度以下
としたことを特徴とするカレントミラー回路において、
カレントミラー回路を構成する薄膜トランジスタがＰチ
ャンネル型の場合、前記しきい値を検出する回路構成と
して、前記基準側の薄膜トランジスタに関しては、ゲー
トに接続されたしきい値検出用容量と電源端子（ＶＤ
Ｄ）に接続されたソースを第１のスイッチで接続し、ゲ
ートを第２のスイッチでドレインに接続し、ドレインを
第３のスイッチと第４のスイッチでそれぞれグランドラ
イン（ＶＳＳ）と基準電流値を決める負荷に接続し、前
記ミラー側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量と電源端子（ＶＤＤ）に接
続されたソースを第５のスイッチで接続し、ゲートを第
６のスイッチでドレインに接続し、ドレインを第７のス
イッチと第８のスイッチでそれぞれグランドライン（Ｖ
ＳＳ）と負荷に接続した構成であることを特徴とするカ
レントミラー回路において、前記スイッチとして、Ｐチ
ャンネル型薄膜トランジスタのみで構成されたことを特
徴としている。これにより、本発明のしきい値検出用回
路を具備したカレントミラー回路をＰチャンネル型の単
一プロセスで構成することができる。(Fourth Embodiment of the Invention) In a fourth embodiment of the present invention, in a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, the current value flowing in the reference side thin film transistor is copied to the mirror side thin film transistor. In the current mirror circuit, the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor are detected at regular intervals, and the threshold value of the reference side thin film transistor and the threshold value of the mirror side thin film transistor. In the current mirror circuit, which is characterized in that the deviation of the current value of the current mirror circuit due to the deviation of the threshold value is corrected by correcting the deviation of the value.
In the current mirror circuit, characterized in that a capacitor connected to the gate of the thin film transistor is used as an element for detecting the threshold value of the thin film transistor of the current mirror circuit formed of the TFT integrated circuit, In the current mirror circuit, the value of the capacitance for use is about several pF or less,
When the thin film transistor forming the current mirror circuit is a P-channel type, as a circuit configuration for detecting the threshold value, regarding the reference side thin film transistor, a threshold value detecting capacitor connected to the gate and a power supply terminal (VD
The source connected to D) is connected with the first switch, the gate is connected with the drain with the second switch, and the drain is connected with the ground line (VSS) and the reference current value with the third switch and the fourth switch, respectively. For the thin film transistor on the mirror side, a threshold detection capacitor connected to the gate and a source connected to the power supply terminal (VDD) are connected by a fifth switch, and a gate is connected to a sixth gate. Switch to the drain, and connect the drain to the ground line (V
In the current mirror circuit, which is characterized in that it is connected to SS) and a load, the switch is constituted only by P-channel type thin film transistors. As a result, the current mirror circuit including the threshold value detection circuit of the present invention can be constructed by a single P-channel process.
【００１９】なお、本発明の実施の形態１〜４に関して
は、カレントミラー回路を構成する薄膜トランジスタが
Ｎチャンネル型の場合でも同様であることは言うまでも
ない。参考までに、カレントミラー回路を構成する薄膜
トランジスタがＮチャンネル型の場合のしきい値検出回
路を具備したカレントミラー回路を回路構成を図２に示
しておく。It is needless to say that the first to fourth embodiments of the present invention are the same even when the thin film transistors forming the current mirror circuit are N-channel type. For reference, FIG. 2 shows a circuit configuration of a current mirror circuit including a threshold detection circuit in the case where the thin film transistor forming the current mirror circuit is an N-channel type.
【００２０】（発明の実施の形態５）本発明の第５の実
施の形態は、上述した実施の形態の薄膜トランジスタの
しきい値検出回路を具備したカレントミラー回路の動作
として、第１ステップとして、前記第４のスイッチ,第
８のスイッチをOFFにし、前記第１のスイッチ,第２のス
イッチ,第３のスイッチ,第５のスイッチ,第６のスイッ
チ,第７のスイッチをＯＮにして、一旦前記薄膜トラン
ジスタをＯＮ状態にしたのち、第２ステップとして、前
記第３のスイッチ,第７のスイッチをＯＦＦにすること
により前記しきい値を検出し、第３ステップとして、前
記第１のスイッチ,第５のスイッチ,第６のスイッチをＯ
ＦＦにし、前記第４のスイッチ,第８のスイッチをＯＮ
にすることにより、前記薄膜トランジスタのしきい値の
ずれによるカレントミラー回路の電流値のずれを補正す
ることを特徴としている。(Fifth Embodiment of the Invention) In the fifth embodiment of the present invention, as the operation of the current mirror circuit including the threshold value detection circuit of the thin film transistor of the above-mentioned embodiment, as a first step, Turn off the fourth switch and the eighth switch, turn on the first switch, the second switch, the third switch, the fifth switch, the sixth switch, and the seventh switch, and then once After turning on the thin film transistor, as a second step, the threshold value is detected by turning off the third switch and the seventh switch, and as a third step, the first switch, Switch 5 and 6 are O
Set to FF and turn on the 4th and 8th switches.
By this, the deviation of the current value of the current mirror circuit due to the deviation of the threshold value of the thin film transistor is corrected.
【００２１】図３に、上記スイッチ動作を実現するため
の制御信号ＳＣＡＮ１〜ＳＣＡＮ４の駆動波形を示す。
ただし、図１に示すように、ＳＣＡＮ１は第１のスイッ
チと第５のスイッチと第６のスイッチの制御信号,ＳＡ
ＣＮ２は第２のスイッチの制御信号,ＳＣＡＮ３は第３
のスイッチと第７のスイッチの制御信号,ＳＣＡＮ４は
第４のスイッチと第８のスイッチの制御信号であり、第
１〜第８のスイッチはＰチャンネル型スイッチを仮定し
ているので、制御信号が−ＶＥＥのときＯＮとなり、Ｖ
ＤＤのときＯＦＦとなる。FIG. 3 shows drive waveforms of the control signals SCAN1 to SCAN4 for realizing the above switch operation.
However, as shown in FIG. 1, SCAN1 is a control signal for the first switch, the fifth switch, and the sixth switch, SA
CN2 is the control signal of the second switch, SCAN3 is the third
, And the control signal of the seventh switch, SCAN4 is the control signal of the fourth switch and the eighth switch, and since the first to eighth switches are assumed to be P-channel type switches, the control signal is -When VEE turns on, V
It turns off when DD.
【００２２】このスイッチ動作による薄膜トランジスタ
のしきい値補償の効果をシミュレーションにより示す。
図４は、しきい値補償がなくてしきい値が±０．５Ｖず
れた場合のカレントミラー回路の動作シミュレーション
結果である。図４に示すように、基準側の薄膜トランジ
スタとミラー側の薄膜トランジスタのしきい値が±０．
５Ｖずれると、ミラー側の電流値は約±１μＡ程度ずれ
ることがわかる。The effect of the threshold compensation of the thin film transistor by this switching operation will be shown by simulation.
FIG. 4 shows an operation simulation result of the current mirror circuit when the threshold value is deviated by ± 0.5 V without the threshold value compensation. As shown in FIG. 4, the threshold values of the reference side thin film transistor and the mirror side thin film transistor are ± 0.
It can be seen that the current value on the mirror side deviates by about ± 1 μA when deviated by 5V.
【００２３】これに対して、しきい値検出回路を具備し
てしきい値補償を行った場合のカレントミラー回路の動
作シミュレーション結果を図５に示す。ステップ１（区
間）では、前記第４のスイッチ,第８のスイッチをOFF
にし、前記第１のスイッチ,第２のスイッチ,第３のスイ
ッチ,第５のスイッチ,第６のスイッチ,第７のスイッチ
をＯＮにして、一旦前記薄膜トランジスタをＯＮ状態に
しているので、しきい値ばらつきによる電流値のずれが
発生している。ステップ２（区間）では、前記第３の
スイッチ,第７のスイッチをＯＦＦにすることにより、
前記薄膜トランジスタの電流値が０になるので、前記薄
膜トランジスタのしきい値が前記しきい値検出用容量に
検出される。ステップ３（区間）では、前記第１のス
イッチ,第５のスイッチ,第６のスイッチをＯＦＦにし、
前記第４のスイッチ,第８のスイッチをＯＮにすること
により、前記薄膜トランジスタのしきい値のずれはしき
い値検出用容量で補償されるので、カレントミラー回路
の電流値のずれはなくなり、ほぼ一定の電流値が流れ
る。図５の拡大図に示すように、基準側の薄膜トランジ
スタとミラー側の薄膜トランジスタのしきい値が±０．
５Ｖずれても、ミラー側の電流値は約±０．１μＡ程度
しかずれていないことがわかる。すなわち、しきい値検
出回路によってしきい値補償を行うことにより、しきい
値のずれによる電流値のずれをしきい値補償しない場合
の約１／１０程度に抑えることができる。On the other hand, FIG. 5 shows an operation simulation result of the current mirror circuit when the threshold value compensation circuit is provided and the threshold value compensation is performed. In step 1 (section), the fourth switch and the eighth switch are turned off.
Then, the first switch, the second switch, the third switch, the fifth switch, the sixth switch, and the seventh switch are turned on, and the thin film transistor is once turned on. There is a deviation of the current value due to the value variation. In step 2 (section), by turning off the third switch and the seventh switch,
Since the current value of the thin film transistor becomes 0, the threshold value of the thin film transistor is detected by the threshold detecting capacitor. In step 3 (section), the first switch, the fifth switch, and the sixth switch are turned off,
By turning on the fourth switch and the eighth switch, the shift in the threshold value of the thin film transistor is compensated by the capacitance for detecting the threshold value. A constant current value flows. As shown in the enlarged view of FIG. 5, the threshold values of the reference side thin film transistor and the mirror side thin film transistor are ± 0.
It can be seen that the current value on the mirror side deviates only about ± 0.1 μA even if deviated by 5 V. That is, by performing the threshold value compensation by the threshold value detection circuit, the deviation of the current value due to the deviation of the threshold value can be suppressed to about 1/10 of the case where the threshold value is not compensated.
【００２４】なお、より正確に前記薄膜トランジスタの
しきい値を検出するために、前記第１ステップの期間と
して数μsec以上に設定し、前記第２ステップの期間と
して数μsec以上に設定することが必要である。In order to detect the threshold value of the thin film transistor more accurately, it is necessary to set the period of the first step to several μsec or more and the period of the second step to several μsec or more. Is.
【００２５】（発明の実施の形態６）本発明の第６の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、階調表示方法として、電流書き込み
方式のアナログ階調制御方式であって、画素構成とし
て、薄膜トランジスタのしきい値検出機能を具備したカ
レントミラー回路とそのゲート電圧保持用容量で構成さ
れたことを特徴としている。(Sixth Embodiment of the Invention) In a sixth embodiment of the present invention, a pixel on an intersection of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate is In a display device including a light emitting element whose brightness changes according to current, a gradation display method is a current writing method, an analog gradation control method, and a pixel configuration includes a threshold detection function of a thin film transistor. It is characterized by comprising the current mirror circuit and the gate voltage holding capacitor.
【００２６】本発明の薄膜トランジスタのしきい値検出
機能を具備したカレントミラー回路とそのゲート電圧保
持容量で構成された画素構成では、しきい値の局所的ば
らつきにより、基準側の薄膜トランジスタとミラー側の
薄膜トランジスタのしきい値にずれが生じても、そのず
れを補償することができ、常に基準側の薄膜トランジス
タの設定電流値と同じ電流値をミラー側の薄膜トランジ
スタに流すことが可能となるので、電流書き込み方式で
アナログ階調制御方式の電流駆動型表示パネルにおい
て、しきい値ばらつきによる発光素子の輝度むらの発生
を抑制することができる。また、前記薄膜トランジスタ
のしきい値検出機能を具備したカレントミラー回路のゲ
ート電圧をゲート電圧保持容量で保持しているので、前
記画素が非選択期間に入っても発光し続けることができ
る。In the pixel configuration of the current mirror circuit having the function of detecting the threshold value of the thin film transistor of the present invention and the gate voltage holding capacity thereof, the thin film transistor on the reference side and the mirror side are formed due to the local variation of the threshold value. Even if there is a shift in the threshold of the thin film transistor, the shift can be compensated and the same current value as the set current value of the reference side thin film transistor can always flow to the mirror side thin film transistor. In the current drive type display panel of the analog gradation control method by the method, it is possible to suppress the occurrence of uneven brightness of the light emitting element due to variation in threshold value. Further, since the gate voltage of the current mirror circuit having the threshold detection function of the thin film transistor is held by the gate voltage holding capacitor, the pixel can continue to emit light even in the non-selection period.
【００２７】（発明の実施の形態７）本発明の第７の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、階調表示方法として、電流書き込み
方式のアナログ階調制御方式であって、画素構成とし
て、薄膜トランジスタのしきい値検出機能を具備したカ
レントミラー回路とそのゲート電圧保持用容量で構成さ
れたことを特徴とする回路構成を実現する手段として、
前記カレントミラー回路を構成する基準側の薄膜トラン
ジスタとミラー側の薄膜トランジスタがＰチャンネル型
であって、前記基準側の薄膜トランジスタに関しては、
ゲートに接続されたしきい値検出用容量と電源端子（Ｖ
ＤＤ）に接続されたソースを第１のスイッチで接続し、
ゲートを第２のスイッチでドレインに接続し、ドレイン
を第３のスイッチと第４のスイッチでそれぞれグランド
ライン（ＶＳＳ）とデータ信号線に接続し、前記ミラー
側の薄膜トランジスタに関しては、ゲートに接続された
しきい値検出用容量と電源端子（ＶＤＤ）に接続された
ソースを第５のスイッチで接続し、ゲートを第６のスイ
ッチでドレインに接続し、ドレインを第７のスイッチと
第８のスイッチでそれぞれグランドライン（ＶＳＳ）と
発光素子に接続し、前記基準側の薄膜トランジスタのし
きい値検出容量と前記ミラー側の薄膜トランジスタのし
きい値検出容量の接続部と電源端子（ＶＤＤ）間にゲー
ト電圧保持用容量を接続した構成であることを特徴とし
ている。(Seventh Embodiment of the Invention) In a seventh embodiment of the present invention, a pixel on an intersection of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate is In a display device including a light emitting element whose brightness changes according to current, a gradation display method is a current writing method, an analog gradation control method, and a pixel configuration includes a threshold detection function of a thin film transistor. As a means for realizing a circuit configuration characterized by including the current mirror circuit and the gate voltage holding capacitor,
The reference side thin film transistor and the mirror side thin film transistor forming the current mirror circuit are P-channel type, and the reference side thin film transistor is:
Threshold detection capacitor and power supply terminal (V
The source connected to DD) is connected with the first switch,
The gate is connected to the drain by the second switch, the drain is connected to the ground line (VSS) and the data signal line by the third switch and the fourth switch, respectively, and the thin film transistor on the mirror side is connected to the gate. And the source connected to the threshold detection capacitor and the power supply terminal (VDD) is connected by the fifth switch, the gate is connected by the sixth switch to the drain, and the drain is connected by the seventh switch and the eighth switch. Are connected to the ground line (VSS) and the light emitting element, respectively, and a gate voltage is applied between the connection portion of the threshold detection capacitance of the thin film transistor on the reference side and the threshold detection capacitance of the thin film transistor on the mirror side and the power supply terminal (VDD). It is characterized in that a holding capacitor is connected.
【００２８】図６に、本発明の薄膜トランジスタのしき
い値検出機能を具備したカレントミラー回路とそのゲー
ト電圧保持用容量で構成された画素構成を示す。図６に
おいて、６０は基準側の薄膜トランジスタ,６１は基準
側の薄膜トランジスタのしきい値検出用容量,６２は第
１のスイッチ,６３は第２のスイッチ,６４は第３のスイ
ッチ,６５は第４のスイッチ,７０はミラー側の薄膜トラ
ンジスタ,７１はミラー側の薄膜トランジスタのしきい
値検出用容量,７２は第５のスイッチ,７３は第６のスイ
ッチ,７４は第７のスイッチ,７５は第８のスイッチ,８
０はデータ信号線,８１はゲート電圧保持容量,８２は発
光素子を表す。FIG. 6 shows a pixel structure composed of a current mirror circuit having a threshold detecting function of the thin film transistor of the present invention and a gate voltage holding capacitor thereof. In FIG. 6, 60 is a reference side thin film transistor, 61 is a reference side thin film transistor threshold detection capacitor, 62 is a first switch, 63 is a second switch, 64 is a third switch, and 65 is a fourth switch. , 70 is a mirror side thin film transistor, 71 is a mirror side thin film transistor threshold detection capacitor, 72 is a fifth switch, 73 is a sixth switch, 74 is a seventh switch, and 75 is an eighth switch. Switch, 8
Reference numeral 0 is a data signal line, 81 is a gate voltage holding capacitor, and 82 is a light emitting element.
【００２９】（発明の実施の形態８）本発明の第８の実
施の形態は、絶縁基板上にマトリクス状に配置された複
数のデータ信号線と複数の走査信号線の交点上の画素
が、電流に応じて輝度が変化する発光素子で構成された
表示装置において、階調表示方法として、電流書き込み
方式のアナログ階調制御方式であって、画素構成とし
て、薄膜トランジスタのしきい値検出機能を具備したカ
レントミラー回路とそのゲート電圧保持用容量で構成さ
れたことを特徴とする回路構成を実現する手段として、
前記カレントミラー回路を構成する基準側の薄膜トラン
ジスタとミラー側の薄膜トランジスタがＰチャンネル型
であって、前記基準側の薄膜トランジスタに関しては、
ゲートに接続されたしきい値検出用容量と電源端子（Ｖ
ＤＤ）に接続されたソースを第１のスイッチで接続し、
ゲートを第２のスイッチでドレインに接続し、ドレイン
を第３のスイッチと第４のスイッチでそれぞれグランド
ライン（ＶＳＳ）とデータ信号線に接続し、前記ミラー
側の薄膜トランジスタに関しては、ゲートに接続された
しきい値検出用容量と電源端子（ＶＤＤ）に接続された
ソースを第５のスイッチで接続し、ゲートを第６のスイ
ッチでドレインに接続し、ドレインを第７のスイッチと
第８のスイッチでそれぞれグランドライン（ＶＳＳ）と
発光素子に接続し、前記基準側の薄膜トランジスタのし
きい値検出容量と前記ミラー側の薄膜トランジスタのし
きい値検出容量の接続部と電源端子（ＶＤＤ）間にゲー
ト電圧保持用容量を接続した構成であることを特徴とす
る画素構成回路において、前記第１から第８のスイッチ
として、Ｐチャンネル型薄膜トランジスタのみで構成さ
れたことを特徴としている。(Eighth Embodiment of the Invention) In the eighth embodiment of the present invention, pixels on intersections of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate are In a display device including a light emitting element whose brightness changes according to current, a gradation display method is a current writing method, an analog gradation control method, and a pixel configuration includes a threshold detection function of a thin film transistor. As a means for realizing a circuit configuration characterized by including the current mirror circuit and the gate voltage holding capacitor,
The reference side thin film transistor and the mirror side thin film transistor forming the current mirror circuit are P-channel type, and the reference side thin film transistor is:
Threshold detection capacitor and power supply terminal (V
The source connected to DD) is connected with the first switch,
The gate is connected to the drain by the second switch, the drain is connected to the ground line (VSS) and the data signal line by the third switch and the fourth switch, respectively, and the thin film transistor on the mirror side is connected to the gate. And the source connected to the threshold detection capacitor and the power supply terminal (VDD) is connected by the fifth switch, the gate is connected by the sixth switch to the drain, and the drain is connected by the seventh switch and the eighth switch. Are connected to the ground line (VSS) and the light emitting element, respectively, and a gate voltage is applied between the connection portion of the threshold detection capacitance of the thin film transistor on the reference side and the threshold detection capacitance of the thin film transistor on the mirror side and the power supply terminal (VDD). In a pixel configuration circuit characterized in that a holding capacitor is connected, a P-channel switch is used as the first to eighth switches. It is characterized in only constituted by Le-type thin film transistor.
【００３０】これにより、薄膜トランジスタのしきい値
検出機能を具備したカレントミラー回路とそのゲート電
圧保持用容量で構成された画素構成回路をＮチャンネル
型に比べて信頼性の高いＰチャンネル型の単一プロセス
で構成することができる。As a result, the P-channel type single pixel, which is more reliable than the N-channel type, has a pixel configuration circuit composed of a current mirror circuit having a thin film transistor threshold detection function and its gate voltage holding capacitance. It can consist of processes.
【００３１】（発明の実施の形態９）本発明の第９の実
施の形態は、実施の形態３の薄膜トランジスタのしきい
値検出機能を具備したカレントミラー回路とそのゲート
電圧保持用容量で構成された画素の動作として、第１ス
テップとして、前記第４のスイッチ,第８のスイッチを
ＯＦＦにし、前記第１のスイッチ,第２のスイッチ,第３
のスイッチ,第５のスイッチ,第６のスイッチ,第７のス
イッチをＯＮにして、一旦前記薄膜トランジスタをＯＮ
状態にしたのち、第２ステップとして、前記第３のスイ
ッチ,第７のスイッチをＯＦＦにすることにより前記薄
膜トランジスタのしきい値をしきい値検出容量に検出
し、第３ステップとして、前記第１のスイッチ,第５の
スイッチ,第６のスイッチをＯＦＦにし、前記第４のス
イッチ,第８のスイッチをＯＮにすることにより、デー
タ信号線からの電流値に応じて前記カレントミラー回路
のゲート電圧を前記ゲート電圧保持用容量に保持しする
と同時に、前記薄膜トランジスタのしきい値のずれによ
るカレントミラー回路の電流値のずれを前記しきい値検
出用容量により補正し、第４ステップとして、前記第２
のスイッチをＯＦＦにすることにより、カレントミラー
回路のゲート電圧をゲート電圧保持容量に保持し、第５
ステップとして、前記画素が非選択期間に入ったとき、
前記第４のスイッチをＯＦＦにしてデータ信号線からの
信号電流をカットするにもかかわらず、前記ゲート電圧
保持容量に保持されたゲート電圧と前記しきい値検出用
容量に保持された前記薄膜トランジスタのしきい値によ
り、しきい値のずれを補正した電流が前記発光素子に流
れて発光し続けることを特徴としている。(Ninth Embodiment of the Invention) A ninth embodiment of the present invention comprises a current mirror circuit having a threshold detecting function of the thin film transistor of the third embodiment and a gate voltage holding capacitor thereof. As the operation of the pixel, as a first step, the fourth switch and the eighth switch are turned off, and the first switch, the second switch, and the third switch are turned off.
Switch, the fifth switch, the sixth switch, and the seventh switch are turned on, and the thin film transistor is turned on once.
After the state, the second step is to turn off the third switch and the seventh switch to detect the threshold value of the thin film transistor in the threshold detection capacitance, and the third step is to perform the first step. Of the gate voltage of the current mirror circuit according to the current value from the data signal line by turning off the switch, the fifth switch and the sixth switch and turning on the fourth switch and the eighth switch. Is held in the gate voltage holding capacitor, and at the same time, the shift in the current value of the current mirror circuit due to the shift in the threshold value of the thin film transistor is corrected by the threshold value detecting capacitor.
The gate voltage of the current mirror circuit is held in the gate voltage holding capacitor by turning off the switch of
As a step, when the pixel enters a non-selection period,
Despite cutting off the signal current from the data signal line by turning off the fourth switch, the gate voltage held in the gate voltage holding capacitor and the thin film transistor held in the threshold detecting capacitor are It is characterized in that a current whose threshold value has been corrected by the threshold value flows into the light emitting element and continues to emit light.
【００３２】図７に、上記スイッチ動作を実現するため
の制御信号ＳＣＡＮ１０〜ＳＣＡＮ１４の駆動波形を示
す。ただし、図６に示すように、ＳＣＡＮ１０は第１の
スイッチと第５のスイッチと第６のスイッチの制御信
号,ＳＡＣＮ１１は第２のスイッチの制御信号,ＳＣＡＮ
１２は第３のスイッチと第７のスイッチの制御信号,Ｓ
ＣＡＮ１３は第４のスイッチの制御信号,ＳＣＡＮ１４
は第８のスイッチの制御信号であり、第１〜第８のスイ
ッチはＰチャンネル型スイッチを仮定しているので、制
御信号が−ＶＥＥのときＯＮとなり、ＶＤＤのときＯＦ
Ｆとなる。FIG. 7 shows drive waveforms of the control signals SCAN10 to SCAN14 for realizing the above switch operation. However, as shown in FIG. 6, SCAN 10 is a control signal for the first switch, the fifth switch, and the sixth switch, and SACN 11 is a control signal for the second switch, SCAN.
12 is a control signal for the third switch and the seventh switch, S
CAN13 is a control signal for the fourth switch, SCAN14
Is a control signal of the eighth switch, and since the first to eighth switches are assumed to be P-channel switches, they are ON when the control signal is -VEE and OF when VDD.
It becomes F.
【００３３】このスイッチ動作によるしきい値補償のシ
ミュレーション結果を図８に示す。ステップ１（区間
）では、前記第４のスイッチ,第８のスイッチをOFFに
し、前記第１のスイッチ,第２のスイッチ,第３のスイッ
チ,第５のスイッチ,第６のスイッチ,第７のスイッチを
ＯＮにして、一旦前記薄膜トランジスタをＯＮ状態にし
ているので、しきい値ばらつきによる電流値のずれが発
生している。ステップ２（区間）では、前記第３のス
イッチ,第７のスイッチをＯＦＦにすることにより、前
記薄膜トランジスタの電流値が０になるので、前記薄膜
トランジスタのしきい値が前記しきい値検出用容量に検
出される。ステップ３（区間）では、前記第１のスイ
ッチ,第５のスイッチ,第６のスイッチをＯＦＦにし、前
記第４のスイッチ,第８のスイッチをＯＮにすることに
より、前記薄膜トランジスタのしきい値のずれはしきい
値検出用容量で補償されるので、カレントミラー回路の
電流値のずれはなくなり、ほぼ一定の電流値が流れる。
図８の拡大図に示すように、基準側の薄膜トランジスタ
とミラー側の薄膜トランジスタのしきい値が±０．５Ｖ
ずれても、ミラー側の電流値は約±０．１μＡ程度しか
ずれていないことがわかる。すなわち、しきい値検出回
路によってしきい値補償を行うことにより、しきい値の
ずれによる電流値のずれをしきい値補償しない場合の約
１／１０程度に抑えることができる。ステップ４（区間
）では、前記第２のスイッチをＯＦＦにすることによ
り、カレントミラー回路のゲート電圧はゲート電圧保持
容量に保持される。ステップ５（区間）では、前記画
素が非選択期間に入ったとき、前記第４のスイッチはＯ
ＦＦされて、データ信号線からの信号電流は供給されな
くなるが、前記ゲート電圧保持容量に保持されたゲート
電圧と前記しきい値検出用容量に保持された前記薄膜ト
ランジスタのしきい値により、しきい値のずれを補正し
た電流が前記発光素子に流れて発光し続ける。FIG. 8 shows a simulation result of threshold compensation by this switch operation. In step 1 (section), the fourth switch and the eighth switch are turned off, and the first switch, the second switch, the third switch, the fifth switch, the sixth switch, and the seventh switch. Since the switch is turned on and the thin film transistor is turned on once, a current value shift occurs due to threshold variation. In step 2 (section), by turning off the third switch and the seventh switch, the current value of the thin film transistor becomes 0, so that the threshold value of the thin film transistor becomes the threshold detecting capacitance. To be detected. In step 3 (section), the first switch, the fifth switch, and the sixth switch are turned off, and the fourth switch and the eighth switch are turned on, whereby the threshold value of the thin film transistor is changed. Since the shift is compensated by the threshold detecting capacitor, the shift of the current value of the current mirror circuit is eliminated, and a substantially constant current value flows.
As shown in the enlarged view of FIG. 8, the threshold values of the reference side thin film transistor and the mirror side thin film transistor are ± 0.5 V.
It can be seen that even if there is a deviation, the current value on the mirror side deviates by only about ± 0.1 μA. That is, by performing the threshold value compensation by the threshold value detection circuit, the deviation of the current value due to the deviation of the threshold value can be suppressed to about 1/10 of the case where the threshold value is not compensated. In step 4 (section), the gate voltage of the current mirror circuit is held in the gate voltage holding capacitor by turning off the second switch. In step 5 (section), when the pixel enters the non-selection period, the fourth switch is turned off.
After being FFed, the signal current from the data signal line is not supplied, but the threshold voltage is generated due to the gate voltage held in the gate voltage holding capacitor and the threshold value of the thin film transistor held in the threshold value detecting capacitor. A current whose value has been corrected flows into the light emitting element and continues to emit light.
【００３４】なお、より正確に前記薄膜トランジスタの
しきい値を検出するために、前記第１ステップの期間と
して数μsec以上に設定し、前記第２ステップの期間と
して数μsec以上に設定することが必要である。In order to detect the threshold value of the thin film transistor more accurately, it is necessary to set the period of the first step to several μsec or more and the period of the second step to several μsec or more. Is.
【００３５】（発明の実施の形態１０）本発明の第１０
の実施の形態は、前記画素を構成するカレントミラー回
路のミラー比を変えることにより、発光素子に流す電流
値よりも大きい書き込み電流値に設定したことを特徴と
している。(Embodiment 10 of the Invention) The tenth aspect of the present invention
The embodiment is characterized in that the write current value larger than the current value passed through the light emitting element is set by changing the mirror ratio of the current mirror circuit forming the pixel.
【００３６】データ信号線の信号電流が数ｎＡ〜数１０
ｎＡと微弱な場合、一水平期間で信号線の負荷容量を充
電できず、書き込み不足が発生することがある。そのよ
うな場合でも、本発明の薄膜トランジスタのしきい値検
出機能を具備したカレントミラー回路において、ミラー
比を変えることにより、データ信号線の信号電流として
発光素子に流す電流値よりも大きい書き込み電流値とす
ることが可能となり、書き込み不足の発生を抑制でき
る。The signal current of the data signal line is several nA to several 10
When it is as weak as nA, the load capacitance of the signal line cannot be charged in one horizontal period, and insufficient writing may occur. Even in such a case, in the current mirror circuit having the threshold value detection function of the thin film transistor of the present invention, by changing the mirror ratio, the write current value larger than the current value sent to the light emitting element as the signal current of the data signal line. Therefore, it is possible to suppress the occurrence of insufficient writing.
【００３７】特に、発光素子として有機ＥＬを用いた場
合、前記ミラー比として、およそ１０：１程度に設定す
ることにより、書き込み電流値を発光素子に流す電流値
のおよそ１０倍程度にするのが望ましい。In particular, when an organic EL is used as the light emitting element, the write current value is set to about 10 times the current value passed to the light emitting element by setting the mirror ratio to about 10: 1. desirable.
【００３８】（発明の実施の形態１１）本発明の第１１
の実施の形態は、電流に応じて輝度が変化する発光素子
で構成された表示装置において、前記発光素子として有
機ＥＬを用い、かつ実施の形態３の画素構成を具備した
ことを特徴とする電流駆動型表示パネルを情報表示装置
に適用したことを特徴としている。(Embodiment 11) The eleventh aspect of the present invention
In the display device including a light emitting element whose luminance changes according to the current, an organic EL is used as the light emitting element and the pixel configuration according to the third embodiment is provided. The feature is that the drive type display panel is applied to an information display device.
【００３９】[0039]
【発明の効果】以上のように、本発明のしきい値検出回
路を具備したカレントミラー回路では、基準側の薄膜ト
ランジスタとミラー側の薄膜トランジスタのしきい値が
ずれても、ミラー側の薄膜トランジスタには常に一定の
電流を流すことが可能となる。電流に応じて輝度が変化
する発光素子で構成された表示装置において、各画素を
本発明のしきい値検出回路を具備したカレントミラー回
路とゲート電圧保持回路で構成することにより、薄膜ト
ランジスタのしきい値のばらつきによる輝度むらの発生
を抑制することが可能となり、その実用的効果は大き
い。As described above, in the current mirror circuit equipped with the threshold value detection circuit of the present invention, even if the threshold values of the reference side thin film transistor and the mirror side thin film transistor deviate, the mirror side thin film transistor does not. It is possible to always flow a constant current. In a display device composed of a light emitting element whose luminance changes according to current, each pixel is composed of a current mirror circuit equipped with the threshold value detection circuit of the present invention and a gate voltage holding circuit. It is possible to suppress the occurrence of uneven brightness due to the variation in the values, and the practical effect is great.
【図１】本発明の第１の実施形態におけるカレントミラ
ー回路を示す図FIG. 1 is a diagram showing a current mirror circuit according to a first embodiment of the present invention.
【図２】本発明のカレントミラー回路（Ｎチャンネル型
の場合）を示す図FIG. 2 is a diagram showing a current mirror circuit (in the case of an N channel type) of the present invention.
【図３】本発明の第５の実施形態におけるスイッチ用制
御信号の駆動波形を示す図FIG. 3 is a diagram showing a drive waveform of a switch control signal according to a fifth embodiment of the present invention.
【図４】しきい値がばらついた場合のカレントミラー回
路の動作シミュレーション結果を示す図FIG. 4 is a diagram showing an operation simulation result of a current mirror circuit when a threshold value varies.
【図５】しきい値がばらついた場合のカレントミラー回
路の動作シミュレーション結果を示す図FIG. 5 is a diagram showing an operation simulation result of a current mirror circuit when a threshold varies.
【図６】本発明の第７の実施形態におけるしきい値検出
回路とゲート電圧保持回路を具備したカレントミラー回
路で構成された画素構成回路を示す図FIG. 6 is a diagram showing a pixel configuration circuit including a current mirror circuit including a threshold detection circuit and a gate voltage holding circuit according to a seventh embodiment of the present invention.
【図７】本発明の第９の実施形態におけるスイッチ用制
御信号の駆動波形を示す図FIG. 7 is a diagram showing a drive waveform of a switch control signal according to a ninth embodiment of the present invention.
【図８】しきい値がばらついた場合のしきい値検出回路
とゲート電圧保持回路を具備したカレントミラー回路で
構成された画素構成回路の動作シミュレーション結果を
示す図FIG. 8 is a diagram showing an operation simulation result of a pixel configuration circuit configured by a current mirror circuit including a threshold detection circuit and a gate voltage holding circuit when the threshold varies.
【図９】電圧書き込み方式による電流駆動型表示パネル
の一例を示す図FIG. 9 is a diagram showing an example of a current drive type display panel by a voltage writing method.
【図１０】従来の電流書き込み方式による電流駆動型表
示パネルを示す図FIG. 10 is a diagram showing a current drive type display panel according to a conventional current writing method.
１０ 基準側の薄膜トランジスタ
１１ 基準側の薄膜トランジスタのしきい値検出用容量
１２ 基準電流値を決める負荷
１３ 第１のスイッチ
１４ 第２のスイッチ
１５ 第３のスイッチ
１６ 第４のスイッチ
２０ ミラー側の薄膜トランジスタ
２１ ミラー側の薄膜トランジスタのしきい値検出用容
量
２２ 負荷
２３ 第５のスイッチ
２４ 第６のスイッチ
２５ 第７のスイッチ
２６ 第８のスイッチ
６０ 基準側の薄膜トランジスタ
６１ 基準側の薄膜トランジスタのしきい値検出用容量
６２ 第１のスイッチ
６３ 第２のスイッチ
６４ 第３のスイッチ
６５ 第４のスイッチ
７０ ミラー側の薄膜トランジスタ
７１ ミラー側の薄膜トランジスタのしきい値検出用容
量
７２ 第５のスイッチ
７３ 第６のスイッチ
７４ 第７のスイッチ
７５ 第８のスイッチ
８０ データ信号線
８１ ゲート電圧保持容量
８２ 発光素子
１００ フレームメモリー
１０１ ラッチ
１０２ Ｄ／Ａコンバーター
１０３ ゲートドライバー
１０４ 信号電圧書きこみ制御用スイッチ
１０５ 保持容量
１０６ 電圧電流変換用Ｐチャンネル薄膜トランジスタ
１０７ 発光素子
１１０ フレームメモリー
１１１ ラッチ
１１２ 定電流出力回路
１１３ ゲートドライバー
１１４ 信号電圧書きこみ制御用スイッチ
１１５ 保持容量
１１７ 発光素子
１１８ 基準側用Ｐチャンネル薄膜トランジスタ
１１９ ミラー側用Ｐチャンネル薄膜トランジスタ
１２０ ゲート電圧保持用スイッチ10 Reference Side Thin Film Transistor 11 Reference Side Thin Film Transistor Threshold Detection Capacitance 12 Load for Determining Reference Current 13 First Switch 14 Second Switch 15 Third Switch 16 Fourth Switch 20 Mirror Side Thin Film Transistor 21 Mirror side thin film transistor threshold detection capacitance 22 Load 23 Fifth switch 24 Sixth switch 25 Seventh switch 26 Eighth switch 60 Reference side thin film transistor 61 Reference side thin film transistor threshold detection capacitance 62 first switch 63 second switch 64 third switch 65 fourth switch 70 mirror side thin film transistor 71 mirror side thin film transistor threshold detection capacitor 72 fifth switch 73 sixth switch 74 seventh Switch 75 Eighth switch 80 Data signal 81 gate voltage holding capacity 82 light emitting element 100 frame memory 101 latch 102 D / A converter 103 gate driver 104 signal voltage writing control switch 105 holding capacity 106 voltage-current conversion P-channel thin film transistor 107 light emitting element 110 frame memory 111 latch 112 fixed Current output circuit 113 Gate driver 114 Signal voltage writing control switch 115 Storage capacitor 117 Light emitting element 118 Reference side P-channel thin film transistor 119 Mirror side P-channel thin film transistor 120 Gate voltage holding switch
Claims (17)
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路。1. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, a threshold value of the reference side thin film transistor and the mirror. The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. A current mirror circuit characterized by correcting the deviation of the current value of the circuit.
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路におい
て、 前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路。2. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, a threshold value of the reference side thin film transistor and the mirror The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. In a current mirror circuit characterized by correcting a deviation of a current value of the circuit, a current mirror circuit constituted by the TFT integrated circuit is connected to a gate of the thin film transistor as an element for detecting a threshold value of the thin film transistor. Characterized by the use of capacity Current mirror circuit.
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路におい
て、 前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、 前記しきい値検出用容量の値としては、およそ数ｐＦ程
度以下としたことを特徴とするカレントミラー回路。3. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, a threshold value of the reference side thin film transistor and the mirror. The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. In a current mirror circuit characterized by correcting a deviation of a current value of the circuit, a current mirror circuit constituted by the TFT integrated circuit is connected to a gate of the thin film transistor as an element for detecting a threshold value of the thin film transistor. Characterized by the use of capacity In the current mirror circuit, as the value of the threshold detection capacitance, a current mirror circuit, characterized in that not more than about about several pF.
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路におい
て、 前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、 前記しきい値検出用容量の値としては、およそ数ｐＦ程
度以下としたことを特徴とするカレントミラー回路にお
いて、 カレントミラー回路を構成する薄膜トランジスタがＰチ
ャンネル型の場合、前記しきい値を検出する回路構成と
して、 前記基準側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量と電源端子（ＶＤＤ）に接
続されたソースを第１のスイッチで接続し、ゲートを第
２のスイッチでドレインに接続し、ドレインを第３のス
イッチと第４のスイッチでそれぞれグランドライン（Ｖ
ＳＳ）と基準電流値を決める負荷に接続し、 前記ミラー側の薄膜トランジスタに関しては、ゲートに
接続されたしきい値検出用容量と電源端子（ＶＤＤ）に
接続されたソースを第５のスイッチで接続し、ゲートを
第６のスイッチでドレインに接続し、ドレインを第７の
スイッチと第８のスイッチでそれぞれグランドライン
（ＶＳＳ）と負荷に接続した構成であることを特徴とす
るカレントミラー回路。4. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, the threshold value of the reference side thin film transistor and the mirror. The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. In a current mirror circuit characterized by correcting a deviation of a current value of the circuit, a current mirror circuit constituted by the TFT integrated circuit is connected to a gate of the thin film transistor as an element for detecting a threshold value of the thin film transistor. Characterized by the use of capacity In the current mirror circuit, the value of the threshold detecting capacitance is set to about several pF or less. In the current mirror circuit, when the thin film transistor forming the current mirror circuit is a P-channel type, As a circuit configuration for detecting the threshold value, regarding the thin film transistor on the reference side, a threshold switch capacitance connected to the gate and a source connected to a power supply terminal (VDD) are connected by a first switch, and a gate is connected. The second switch connects to the drain, and the drain is connected to the ground line (V
SS) and a load that determines a reference current value, and with respect to the thin film transistor on the mirror side, a threshold detection capacitor connected to the gate and a source connected to the power supply terminal (VDD) are connected by a fifth switch. The gate is connected to the drain by the sixth switch, and the drain is connected to the ground line (VSS) and the load by the seventh switch and the eighth switch, respectively.
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路におい
て、 前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、 前記しきい値検出用容量の値としては、およそ数ｐＦ程
度以下としたことを特徴とするカレントミラー回路にお
いて、 カレントミラー回路を構成する薄膜トランジスタがＰチ
ャンネル型の場合、前記しきい値を検出する回路構成と
して、 前記基準側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量と電源端子（ＶＤＤ）に接
続されたソースを第１のスイッチで接続し、ゲートを第
２のスイッチでドレインに接続し、ドレインを第３のス
イッチと第４のスイッチでそれぞれグランドライン（Ｖ
ＳＳ）と基準電流値を決める負荷に接続し、 前記ミラー側の薄膜トランジスタに関しては、ゲートに
接続されたしきい値検出用容量と電源端子（ＶＤＤ）に
接続されたソースを第５のスイッチで接続し、ゲートを
第６のスイッチでドレインに接続し、ドレインを第７の
スイッチと第８のスイッチでそれぞれグランドライン
（ＶＳＳ）と負荷に接続した構成であることを特徴とす
るカレントミラー回路において、 前記第１から第８のスイッチとして、Ｐチャンネル型薄
膜トランジスタのみで構成されたことを特徴とするカレ
ントミラー回路。5. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, the threshold value of the reference side thin film transistor and the mirror. The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. In a current mirror circuit characterized by correcting a deviation of a current value of the circuit, a current mirror circuit constituted by the TFT integrated circuit is connected to a gate of the thin film transistor as an element for detecting a threshold value of the thin film transistor. Characterized by the use of capacity In the current mirror circuit, the value of the threshold detecting capacitance is set to about several pF or less. In the current mirror circuit, when the thin film transistor forming the current mirror circuit is a P-channel type, As a circuit configuration for detecting the threshold value, regarding the thin film transistor on the reference side, a threshold switch capacitance connected to the gate and a source connected to a power supply terminal (VDD) are connected by a first switch, and a gate is connected. The second switch connects to the drain, and the drain is connected to the ground line (V
SS) and a load that determines a reference current value, and with respect to the thin film transistor on the mirror side, a threshold detection capacitor connected to the gate and a source connected to the power supply terminal (VDD) are connected by a fifth switch. In the current mirror circuit, the gate is connected to the drain by the sixth switch, and the drain is connected to the ground line (VSS) and the load by the seventh switch and the eighth switch, respectively. A current mirror circuit, wherein each of the first to eighth switches is composed of only a P-channel type thin film transistor.
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路におい
て、 前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、 前記しきい値検出用容量の値としては、およそ数ｐＦ程
度以下としたことを特徴とするカレントミラー回路にお
いて、 カレントミラー回路を構成する薄膜トランジスタがＮチ
ャンネル型の場合、前記しきい値を検出する回路構成と
して、 前記基準側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量とグランドライン（ＶＳ
Ｓ）に接続されたソースを第１のスイッチで接続し、ゲ
ートを第２のスイッチでドレインに接続し、ドレインを
第３のスイッチと第４のスイッチでそれぞれ電源端子
（ＶＤＤ）と基準電流値を決める負荷に接続し、 前記ミラー側の薄膜トランジスタに関しては、ゲートに
接続されたしきい値検出用容量とグランドライン（ＶＳ
Ｓ）に接続されたソースを第５のスイッチで接続し、ゲ
ートを第６のスイッチでドレインに接続し、ドレインを
第７のスイッチと第８のスイッチでそれぞれ電源端子
（ＶＤＤ）と負荷に接続した構成であることを特徴とす
るカレントミラー回路。6. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, a threshold value of the reference side thin film transistor and the mirror. The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. In a current mirror circuit characterized by correcting a deviation of a current value of the circuit, a current mirror circuit constituted by the TFT integrated circuit is connected to a gate of the thin film transistor as an element for detecting a threshold value of the thin film transistor. Characterized by the use of capacity In the current mirror circuit, the value of the threshold detecting capacitance is set to about several pF or less. In the current mirror circuit, when the thin film transistor forming the current mirror circuit is an N-channel type, As a circuit configuration for detecting a threshold value, regarding the thin film transistor on the reference side, a threshold detection capacitor connected to the gate and a ground line (VS
The source connected to S) is connected with the first switch, the gate is connected with the drain with the second switch, and the drain is connected with the power supply terminal (VDD) and the reference current value with the third switch and the fourth switch, respectively. The thin film transistor on the mirror side is connected to a load that determines
The source connected to S) is connected by the fifth switch, the gate is connected by the sixth switch to the drain, and the drain is connected by the seventh switch and the eighth switch to the power supply terminal (VDD) and the load, respectively. A current mirror circuit having the above configuration.
ンジスタ）集積回路において、基準側の薄膜トランジス
タに流れる電流値をミラー側の薄膜トランジスタにコピ
ーするカレントミラー回路において、前記基準側の薄膜
トランジスタのしきい値と前記ミラー側の薄膜トランジ
スタのしきい値を一定周期ごとに検出し、前記基準側の
薄膜トランジスタのしきい値と前記ミラー側の薄膜トラ
ンジスタのしきい値のずれを補正することにより、しき
い値のずれによるカレントミラー回路の電流値のずれを
補正したことを特徴とするカレントミラー回路におい
て、 前記ＴＦＴ集積回路で構成されたカレントミラー回路の
薄膜トランジスタのしきい値を検出する素子として、前
記薄膜トランジスタのゲートに接続された容量を用いた
ことを特徴とするカレントミラー回路において、 前記しきい値検出用容量の値としては、およそ数ｐＦ程
度以下としたことを特徴とするカレントミラー回路にお
いて、 カレントミラー回路を構成する薄膜トランジスタがＮチ
ャンネル型の場合、前記しきい値を検出する回路構成と
して、 前記基準側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量とグランドライン（ＶＳ
Ｓ）に接続されたソースを第１のスイッチで接続し、ゲ
ートを第２のスイッチでドレインに接続し、ドレインを
第３のスイッチと第４のスイッチでそれぞれ電源端子
（ＶＤＤ）と基準電流値を決める負荷に接続し、 前記ミラー側の薄膜トランジスタに関しては、ゲートに
接続されたしきい値検出用容量とグランドライン（ＶＳ
Ｓ）に接続されたソースを第５のスイッチで接続し、ゲ
ートを第６のスイッチでドレインに接続し、ドレインを
第７のスイッチと第８のスイッチでそれぞれ電源端子
（ＶＤＤ）と負荷に接続した構成であることを特徴とす
るカレントミラー回路において、 前記第１から第８のスイッチとして、Ｎチャンネル型薄
膜トランジスタのみで構成されたことを特徴とするカレ
ントミラー回路。7. In a TFT (thin film transistor) integrated circuit made of polycrystalline silicon, in a current mirror circuit for copying a current value flowing in a reference side thin film transistor to a mirror side thin film transistor, the threshold value of the reference side thin film transistor and the mirror. The threshold value of the thin film transistor on the side of the mirror is detected at regular intervals, and the deviation between the threshold value of the thin film transistor on the reference side and the threshold value of the thin film transistor on the mirror side is corrected to obtain a current mirror due to the deviation of the threshold value. In a current mirror circuit characterized by correcting a deviation of a current value of the circuit, a current mirror circuit constituted by the TFT integrated circuit is connected to a gate of the thin film transistor as an element for detecting a threshold value of the thin film transistor. Characterized by the use of capacity In the current mirror circuit, the value of the threshold detecting capacitance is set to about several pF or less. In the current mirror circuit, when the thin film transistor forming the current mirror circuit is an N-channel type, As a circuit configuration for detecting a threshold value, regarding the thin film transistor on the reference side, a threshold detection capacitor connected to the gate and a ground line (VS
The source connected to S) is connected with the first switch, the gate is connected with the drain with the second switch, and the drain is connected with the power supply terminal (VDD) and the reference current value with the third switch and the fourth switch, respectively. The thin film transistor on the mirror side is connected to a load that determines
The source connected to S) is connected by the fifth switch, the gate is connected by the sixth switch to the drain, and the drain is connected by the seventh switch and the eighth switch to the power supply terminal (VDD) and the load, respectively. A current mirror circuit having the above-mentioned configuration, wherein the first to eighth switches are configured only by N-channel thin film transistors.
ンジスタのしきい値のずれによる電流値のずれをキャン
セルするカレントミラー回路の動作として、第１ステッ
プとして、前記第４のスイッチ,第８のスイッチをＯＦ
Ｆにし、前記第１のスイッチ,第２のスイッチ,第３のス
イッチ,第５のスイッチ,第６のスイッチ,第７のスイッ
チをＯＮにして、一旦前記薄膜トランジスタをＯＮ状態
にしたのち、第２ステップとして、前記第３のスイッ
チ,第７のスイッチをＯＦＦにすることにより前記薄膜
トランジスタのしきい値をしきい値検出容量に検出し、
第３ステップとして、前記第１のスイッチ,第５のスイ
ッチ,第６のスイッチをＯＦＦにし、前記第４のスイッ
チ,第８のスイッチをＯＮにすることにより、前記薄膜
トランジスタのしきい値のずれによるカレントミラー回
路の電流値のずれを補正することを特徴とする請求項５
または７に記載のカレントミラー回路。8. The operation of the current mirror circuit for canceling the deviation of the current value due to the deviation of the threshold value of the thin film transistor according to claim 5 or 7, as a first step, the fourth switch, the eighth Switch off
F, turn on the first switch, the second switch, the third switch, the fifth switch, the sixth switch, and the seventh switch to turn on the thin film transistor once, and then turn on the second switch. As a step, the threshold value of the thin film transistor is detected by the threshold detection capacitance by turning off the third switch and the seventh switch,
As a third step, by turning off the first switch, the fifth switch, and the sixth switch, and turning on the fourth switch and the eighth switch, the threshold value of the thin film transistor is shifted. 6. The method according to claim 5, wherein the deviation of the current value of the current mirror circuit is corrected.
Alternatively, the current mirror circuit described in 7.
て数μsec以上に設定し、第２ステップの期間として数
μsec以上に設定したことを特徴とする請求項８記載の
カレントミラー回路。9. The current mirror circuit according to claim 8, wherein the period of the first step is set to several μsec or more and the period of the second step is set to several μsec or more.
た複数のデータ信号線と複数の走査信号線の交点上の画
素が、電流に応じて輝度が変化する発光素子で構成され
た表示装置において、 階調表示方法として、電流書き込み方式のアナログ階調
制御方式であって、画素構成として、薄膜トランジスタ
のしきい値検出機能を具備したカレントミラー回路とそ
のゲート電圧保持用容量で構成されたことを特徴とする
電流駆動型表示パネルの駆動方法。10. A display device in which a pixel on an intersection of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate is composed of a light emitting element whose brightness changes according to current. The gradation display method is an analog gradation control method of a current writing method, and the pixel configuration is composed of a current mirror circuit having a threshold detection function of a thin film transistor and its gate voltage holding capacitor. A method for driving a characteristic current-driven display panel.
た複数のデータ信号線と複数の走査信号線の交点上の画
素が、電流に応じて輝度が変化する発光素子で構成され
た表示装置において、 階調表示方法として、電流書き込み方式のアナログ階調
制御方式であって、画素構成として、薄膜トランジスタ
のしきい値検出機能を具備したカレントミラー回路とそ
のゲート電圧保持用容量で構成されたことを特徴とする
回路構成を実現する手段として、 前記カレントミラー回路を構成する基準側の薄膜トラン
ジスタとミラー側の薄膜トランジスタがＰチャンネル型
であって、 前記基準側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量と電源端子（ＶＤＤ）に接
続されたソースを第１のスイッチで接続し、ゲートを第
２のスイッチでドレインに接続し、ドレインを第３のス
イッチと第４のスイッチでそれぞれグランドライン（Ｖ
ＳＳ）とデータ信号線に接続し、 前記ミラー側の薄膜トランジスタに関しては、ゲートに
接続されたしきい値検出用容量と電源端子（ＶＤＤ）に
接続されたソースを第５のスイッチで接続し、ゲートを
第６のスイッチでドレインに接続し、ドレインを第７の
スイッチと第８のスイッチでそれぞれグランドライン
（ＶＳＳ）と発光素子に接続し、 前記基準側の薄膜トランジスタのしきい値検出容量と前
記ミラー側の薄膜トランジスタのしきい値検出容量の接
続部と電源端子（ＶＤＤ）間にゲート電圧保持用容量を
接続した構成であることを特徴とする電流駆動型表示パ
ネルの画素構成回路。11. A display device in which a pixel on an intersection of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate is composed of a light emitting element whose luminance changes according to current. The gradation display method is an analog gradation control method of a current writing method, and the pixel configuration is composed of a current mirror circuit having a threshold detection function of a thin film transistor and its gate voltage holding capacitor. As means for realizing the characteristic circuit configuration, the reference side thin film transistor and the mirror side thin film transistor forming the current mirror circuit are P-channel type, and the reference side thin film transistor is connected to a gate. The value detection capacitor and the source connected to the power supply terminal (VDD) are connected by the first switch, and the gate is connected to the second switch. Switch to the drain, and connect the drain to the ground line (V
SS) and a data signal line, and with respect to the thin film transistor on the mirror side, a threshold detection capacitor connected to the gate and a source connected to the power supply terminal (VDD) are connected by a fifth switch, Is connected to the drain by a sixth switch, and the drain is connected to the ground line (VSS) and the light emitting element by a seventh switch and an eighth switch respectively, and the threshold detection capacitance of the thin film transistor on the reference side and the mirror A pixel configuration circuit for a current-driven display panel, which has a configuration in which a gate voltage holding capacitor is connected between a connection portion of a threshold detection capacitor of the thin film transistor on the side and a power supply terminal (VDD).
た複数のデータ信号線と複数の走査信号線の交点上の画
素が、電流に応じて輝度が変化する発光素子で構成され
た表示装置において、 階調表示方法として、電流書き込み方式のアナログ階調
制御方式であって、画素構成として、薄膜トランジスタ
のしきい値検出機能を具備したカレントミラー回路とそ
のゲート電圧保持用容量で構成されたことを特徴とする
回路構成を実現する手段として、 前記カレントミラー回路を構成する基準側の薄膜トラン
ジスタとミラー側の薄膜トランジスタがＰチャンネル型
であって、 前記基準側の薄膜トランジスタに関しては、ゲートに接
続されたしきい値検出用容量と電源端子（ＶＤＤ）に接
続されたソースを第１のスイッチで接続し、ゲートを第
２のスイッチでドレインに接続し、ドレインを第３のス
イッチと第４のスイッチでそれぞれグランドライン（Ｖ
ＳＳ）とデータ信号線に接続し、 前記ミラー側の薄膜トランジスタに関しては、ゲートに
接続されたしきい値検出用容量と電源端子（ＶＤＤ）に
接続されたソースを第５のスイッチで接続し、ゲートを
第６のスイッチでドレインに接続し、ドレインを第７の
スイッチと第８のスイッチでそれぞれグランドライン
（ＶＳＳ）と発光素子に接続し、 前記基準側の薄膜トランジスタのしきい値検出容量と前
記ミラー側の薄膜トランジスタのしきい値検出容量の接
続部と電源端子（ＶＤＤ）間にゲート電圧保持用容量を
接続した構成であることを特徴とする画素構成回路にお
いて、 前記第１から第８のスイッチとして、Ｐチャンネル型薄
膜トランジスタのみで構成されたことを特徴とする電流
駆動型表示パネルの画素構成回路。12. A display device in which a pixel on an intersection of a plurality of data signal lines and a plurality of scanning signal lines arranged in a matrix on an insulating substrate is composed of a light emitting element whose luminance changes according to current. The gradation display method is an analog gradation control method of a current writing method, and the pixel configuration is composed of a current mirror circuit having a threshold detection function of a thin film transistor and its gate voltage holding capacitor. As means for realizing the characteristic circuit configuration, the reference side thin film transistor and the mirror side thin film transistor forming the current mirror circuit are P-channel type, and the reference side thin film transistor is connected to a gate. The value detection capacitor and the source connected to the power supply terminal (VDD) are connected by the first switch, and the gate is connected to the second switch. Switch to the drain, and connect the drain to the ground line (V
SS) and a data signal line, and with respect to the thin film transistor on the mirror side, a threshold detection capacitor connected to the gate and a source connected to the power supply terminal (VDD) are connected by a fifth switch, Is connected to the drain by a sixth switch, and the drain is connected to the ground line (VSS) and the light emitting element by a seventh switch and an eighth switch respectively, and the threshold detection capacitance of the thin film transistor on the reference side and the mirror In the pixel configuration circuit, a gate voltage holding capacitance is connected between a connection portion of the threshold detection capacitance of the thin film transistor on the side and a power supply terminal (VDD). , A pixel configuration circuit of a current drive type display panel, which is configured by only P-channel type thin film transistors.
しきい値検出機能を具備したカレントミラー回路とその
ゲート電圧保持用容量で構成された画素の動作として、
第１ステップとして、前記第４のスイッチ,第８のスイ
ッチをＯＦＦにし、前記第１のスイッチ,第２のスイッ
チ,第３のスイッチ,第５のスイッチ,第６のスイッチ,第
７のスイッチをＯＮにして、一旦前記薄膜トランジスタ
をＯＮ状態にしたのち、第２ステップとして、前記第３
のスイッチ,第７のスイッチをＯＦＦにすることにより
前記薄膜トランジスタのしきい値をしきい値検出容量に
検出し、第３ステップとして、前記第１のスイッチ,第
５のスイッチ,第６のスイッチをＯＦＦにし、前記第４
のスイッチ,第８のスイッチをＯＮにすることにより、
データ信号線からの電流値に応じて前記カレントミラー
回路のゲート電圧を前記ゲート電圧保持用容量に保持し
すると同時に、前記薄膜トランジスタのしきい値のずれ
によるカレントミラー回路の電流値のずれを前記しきい
値検出用容量により補正し、第４ステップとして、前記
第２のスイッチをＯＦＦにすることにより、カレントミ
ラー回路のゲート電圧をゲート電圧保持容量に保持し、
第５ステップとして、前記画素が非選択期間に入ったと
き、前記第４のスイッチをＯＦＦにしてデータ信号線か
らの信号電流をカットするにもかかわらず、前記ゲート
電圧保持容量に保持されたゲート電圧と前記しきい値検
出用容量に保持された前記薄膜トランジスタのしきい値
により、しきい値のずれを補正した電流が前記発光素子
に流れて発光し続けることを特徴とする電流駆動型表示
パネルの画素構成回路。13. An operation of a pixel constituted by a current mirror circuit having a threshold detecting function of the thin film transistor according to claim 12 and a gate voltage holding capacitor thereof,
As a first step, the fourth switch and the eighth switch are turned off, and the first switch, the second switch, the third switch, the fifth switch, the sixth switch, and the seventh switch are turned on. After turning on, the thin film transistor is turned on once, and then, as a second step, the third
By turning off the switch and the seventh switch, the threshold value of the thin film transistor is detected by the threshold detection capacitor, and as the third step, the first switch, the fifth switch and the sixth switch are Turn it off,
By turning on the switch and the eighth switch,
The gate voltage of the current mirror circuit is held in the gate voltage holding capacitor according to the current value from the data signal line, and at the same time, the shift of the current value of the current mirror circuit due to the shift of the threshold value of the thin film transistor is described. The gate voltage of the current mirror circuit is held in the gate voltage holding capacitor by correcting with the threshold value detecting capacitor and turning off the second switch in the fourth step.
As a fifth step, when the pixel enters a non-selection period, the fourth switch is turned off to cut off the signal current from the data signal line, but the gate held by the gate voltage holding capacitor is held. A current-driven display panel, characterized in that a current whose threshold value shift is corrected by the voltage and the threshold value of the thin film transistor held in the threshold value detecting capacitor flows into the light emitting element and continues to emit light. Pixel configuration circuit.
として数μsec以上に設定し、第２ステップの期間とし
て数μsec以上に設定したことを特徴とする電流駆動型
表示パネルの画素構成回路。14. A pixel configuration circuit for a current drive type display panel, wherein the period of the first step is set to several μsec or more and the period of the second step is set to several μsec or more.
路のミラー比を変えることにより、発光素子に流す電流
値よりも大きい書き込み電流値に設定したことを特徴と
する請求項１０記載の電流駆動型表示パネルの駆動方
法。15. The current-driven display according to claim 10, wherein a write current value larger than a current value passed through the light emitting element is set by changing a mirror ratio of a current mirror circuit forming the pixel. How to drive the panel.
程度に設定することにより、書き込み電流値を発光素子
に流す電流値のおよそ１０倍程度にしたことを特徴とす
る請求項１０記載の電流駆動型表示パネルの駆動方法。16. The mirror ratio is about 10: 1.
11. The method for driving a current-driven display panel according to claim 10, wherein the write current value is set to about 10 times the current value passed through the light emitting element by setting the write current value to about 10 times.
で構成された表示装置において、前記発光素子として有
機ＥＬを用い、請求項１２記載の画素構成を具備したこ
とを特徴とする情報表示装置。17. A display device comprising a light emitting element whose luminance changes according to a current, wherein an organic EL is used as the light emitting element, and the pixel configuration according to claim 12 is provided. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317786A JP2003122307A (en) | 2001-10-16 | 2001-10-16 | Method for driving current-drive display panel, driving circuit, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317786A JP2003122307A (en) | 2001-10-16 | 2001-10-16 | Method for driving current-drive display panel, driving circuit, and display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003122307A true JP2003122307A (en) | 2003-04-25 |
Family
ID=19135599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317786A Pending JP2003122307A (en) | 2001-10-16 | 2001-10-16 | Method for driving current-drive display panel, driving circuit, and display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003122307A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005134435A (en) * | 2003-10-28 | 2005-05-26 | Hitachi Ltd | Image display apparatus |
| KR20060056789A (en) * | 2004-11-22 | 2006-05-25 | 삼성에스디아이 주식회사 | Current mirror circuit and driving method thereof |
| US7348831B2 (en) | 2004-11-22 | 2008-03-25 | Samsung Sdi Co., Ltd. | Current mirror circuit, driving circuit using the same, and method of driving the circuit |
| US7427892B2 (en) | 2003-06-25 | 2008-09-23 | Nec Electronics Corporation | Current source circuit and method of outputting current |
| JP2010153633A (en) * | 2008-12-25 | 2010-07-08 | Canon Inc | Photoelectric conversion device |
| CN111724726A (en) * | 2020-07-06 | 2020-09-29 | 天津中科新显科技有限公司 | Current type pixel unit circuit and method for improving data writing speed |
-
2001
- 2001-10-16 JP JP2001317786A patent/JP2003122307A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427892B2 (en) | 2003-06-25 | 2008-09-23 | Nec Electronics Corporation | Current source circuit and method of outputting current |
| US7633335B2 (en) | 2003-06-25 | 2009-12-15 | Nec Electronics Corporation | Current source circuit and method of outputting current |
| JP2005134435A (en) * | 2003-10-28 | 2005-05-26 | Hitachi Ltd | Image display apparatus |
| JP4589614B2 (en) * | 2003-10-28 | 2010-12-01 | 株式会社 日立ディスプレイズ | Image display device |
| KR20060056789A (en) * | 2004-11-22 | 2006-05-25 | 삼성에스디아이 주식회사 | Current mirror circuit and driving method thereof |
| US7348831B2 (en) | 2004-11-22 | 2008-03-25 | Samsung Sdi Co., Ltd. | Current mirror circuit, driving circuit using the same, and method of driving the circuit |
| JP2010153633A (en) * | 2008-12-25 | 2010-07-08 | Canon Inc | Photoelectric conversion device |
| CN111724726A (en) * | 2020-07-06 | 2020-09-29 | 天津中科新显科技有限公司 | Current type pixel unit circuit and method for improving data writing speed |
| CN111724726B (en) * | 2020-07-06 | 2023-09-12 | 天津中科新显科技有限公司 | Current-type pixel unit circuit and method for improving data writing speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8289244B2 (en) | Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device utilizing a reverse bias voltage | |
| US9741289B2 (en) | Active-matrix display device, and active-matrix organic electroluminescent display device | |
| US8599109B2 (en) | Display device and driving method thereof | |
| US7417607B2 (en) | Electro-optical device and electronic apparatus | |
| US7417608B2 (en) | Organic light emitting diode display and operating method of driving the same | |
| US6169532B1 (en) | Display apparatus and method for driving the display apparatus | |
| JP4398413B2 (en) | Pixel drive circuit with threshold voltage compensation | |
| US20020196211A1 (en) | Active matrix type display apparatus, active matrix type organic electroluminescence display apparatus, and driving methods thereof | |
| US20070024547A1 (en) | Organic light emitting diode display device and a driving method thereof | |
| EP2439724B1 (en) | Display device and drive method for display device | |
| KR20050014849A (en) | Active matrix light emitting diode pixel structure and its driving method | |
| WO2007144976A1 (en) | Current drive type display and pixel circuit | |
| US7586468B2 (en) | Display device using current driving pixels | |
| US8022901B2 (en) | Current control driver and display device | |
| KR100639690B1 (en) | Image display apparatus without 0ccurrence of nonuniform display | |
| US7502002B2 (en) | Pixel circuit, electro-optical device, and electronic apparatus | |
| JP2003122307A (en) | Method for driving current-drive display panel, driving circuit, and display device | |
| US20100156966A1 (en) | Image display device | |
| JP2004341023A (en) | Active matrix type display device | |
| JP2005157347A (en) | Active matrix display device | |
| US12039928B2 (en) | Display device and method for driving same | |
| JP4112248B2 (en) | Light emitting device, electronic equipment | |
| JP5280739B2 (en) | Image display device | |
| KR20030069293A (en) | Picture Element Structure of Active Matrix Organic Emitting Diode Display | |
| US11922877B2 (en) | Display device enabling both high-frequency drive and low-frequency drive |