[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002280480A - 回路装置の製造方法 - Google Patents

回路装置の製造方法

Info

Publication number
JP2002280480A
JP2002280480A JP2001083558A JP2001083558A JP2002280480A JP 2002280480 A JP2002280480 A JP 2002280480A JP 2001083558 A JP2001083558 A JP 2001083558A JP 2001083558 A JP2001083558 A JP 2001083558A JP 2002280480 A JP2002280480 A JP 2002280480A
Authority
JP
Japan
Prior art keywords
conductive
conductive pattern
insulating resin
plating layer
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001083558A
Other languages
English (en)
Other versions
JP3609737B2 (ja
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Yukio Okada
幸夫 岡田
Yuusuke Igarashi
優助 五十嵐
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001083558A priority Critical patent/JP3609737B2/ja
Priority to KR1020010056089A priority patent/KR100639738B1/ko
Priority to CNB011375930A priority patent/CN1258954C/zh
Priority to US10/010,890 priority patent/US6706547B2/en
Publication of JP2002280480A publication Critical patent/JP2002280480A/ja
Application granted granted Critical
Publication of JP3609737B2 publication Critical patent/JP3609737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 セラミック基板、フレキシブルシート等を支
持基板として回路素子が実装された回路装置がある。し
かしこれらの支持基板の厚みが、回路装置の小型薄型化
の障害となる問題があった。 【解決手段】 導電箔６０に分離溝６１を用いてブロッ
ク毎の導電パターン５１を形成した後、導電パターン５
１に選択的に導電メッキ層８１を配置するので、回路素
子５２のダイボンドを安定して行え且つワイヤーボンデ
ィングも安定して行える省資源で大量生産に適した回路
装置の製造方法を実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１１のように、プ
リント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１２は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１１のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１３お
よび図１４を参照しながら説明する。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１３Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図１３Ｂを
参照）続いて、ドリルやレーザを利用してスルーホール
ＴＨのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールＴＨを形成する。こ
のスルーホールＴＨにより第１の電極７と第１の裏面電
極１０、第２の電極８と第２の裏面電極１０が電気的に
接続される。（以上図１３Ｃを参照）更に、図面では省
略をしたが、ボンデイングポストと成る第１の電極７，
第２の電極８にＡｕメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド９にＡｕメッキを施し、ト
ランジスタチップＴをダイボンディングする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１３Ｄを参照）以上の
製造方法により、支持基板５を採用したＣＳＰ型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
【００１５】一方、セラミック基板を採用した製造方法
を図１４のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
３の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】図１２に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
【００１７】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１８】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００１９】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
【００２０】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、前記導電パタ
ーンおよび前記分離溝表面をレジスト層で被覆し、前記
導電パターンの所望領域に導電メッキ層を形成する工程
と、所望の前記導電パターンの前記各搭載部の前記導電
メッキ層上に回路素子を固着する工程と、各搭載部の前
記回路素子を一括して被覆し、前記分離溝に充填される
ように絶縁性樹脂で共通モールドする工程と、前記分離
溝を設けていない厚み部分の前記導電箔を除去する工程
と、前記絶縁性樹脂を各搭載部毎にダイシングにより分
離する工程とを具備することを特徴とする。
【００２１】本発明では、導電パターンを形成する導電
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。
【００２２】また本発明では、分離溝を形成した後に導
電パターンの所望の領域に選択的に導電メッキ層を形成
し、導電メッキ層に回路素子をダイボンドするので、回
路素子と導電パターンの良好な接触を実現でき、しかも
ブロック毎に処理することで、多数個の回路装置を量産
でき、従来の課題を解決することができる。
【００２３】
【発明の実施の形態】まず本発明の回路装置の製造方法
について図１を参照しながら説明する。
【００２４】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、前記導電パタ
ーンおよび前記分離溝表面をレジスト層で被覆し、前記
導電パターンの所望領域に導電メッキ層を形成する工程
と、所望の前記導電パターンの前記各搭載部の前記導電
メッキ層上に回路素子を固着する工程と、前記各搭載部
の回路素子の電極と所望の前記導電パターンとを電気的
に接続する接続手段を形成する工程と、各搭載部の前記
回路素子を一括して被覆し、前記分離溝に充填されるよ
うに絶縁性樹脂で共通モールドする工程と、前記分離溝
を設けていない厚み部分の前記導電箔を除去する工程
と、前記絶縁性樹脂を各搭載部毎にダイシングにより分
離する工程とから構成されている。
【００２５】図１に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、Ａｇメッキ、ハーフエッチング
の３つのフローで導電パターンの形成が行われる。導電
メッキのフローで導電パターンの一部に導電メッキ層が
形成される。ダイボンドおよびワイヤーボンディングの
２つのフローで各搭載部への回路素子の固着と回路素子
の電極と導電パターンの接続が導電メッキ層を介して行
われる。トランスファーモールドのフローでは絶縁性樹
脂による共通モールドが行われる。裏面Ｃｕ箔除去のフ
ローでは分離溝のない厚み部分の導電箔のエッチングが
行われる。裏面処理のフローでは裏面に露出した導電パ
ターンの電極処理が行われる。測定のフローでは各搭載
部に組み込まれた回路素子の良品判別や特性ランク分け
が行われる。ダイシングのフローでは絶縁性樹脂からダ
イシングで個別の回路素子への分離が行われる。
【００２６】以下に、本発明の各工程を図２〜図１０を
参照して説明する。
【００２７】本発明の第１の工程は、図２から図４に示
すように、導電箔６０を用意し、少なくとも回路素子５
２の搭載部を多数個形成する導電パターン５１を除く領
域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６
１を形成して導電パターン５１を形成することにある。
【００２８】本工程では、まず図２Ａの如く、シート状
の導電箔６０を用意する。この導電箔６０は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合
金から成る導電箔等が採用される。
【００２９】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
【００３０】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００３１】具体的には、図２Ｂに示す如く、短冊状の
導電箔６０に多数の搭載部が形成されるブロック６２が
４〜５個離間して並べられる。各ブロック６２間にはス
リット６３が設けられ、モールド工程等での加熱処理で
発生する導電箔６０の応力を吸収する。また導電箔６０
の上下周端にはインデックス孔６４が一定の間隔で設け
られ、各工程での位置決めに用いられる。
【００３２】続いて、導電パターンを形成する。
【００３３】まず、図３に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図４Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。
【００３４】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００３５】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【００３６】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００３７】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
【００３８】図４Ｂに具体的な導電パターン５１を示
す。本図は図２Ｂで示したブロック６２の１個を拡大し
たもの対応する。黒く塗られた部分の１個が１つの搭載
部６５であり、導電パターン５１を構成し、１つのブロ
ック６２には５行１０列のマトリックス状に多数の搭載
部６５が配列され、各搭載部６５毎に同一の導電パター
ン５１が設けられている。各ブロックの周辺には枠状の
パターン６６が設けられ、それと少し離間しその内側に
ダイシング時の位置合わせマーク６７が設けられてい
る。枠状のパターン６６はモールド金型との嵌合に使用
し、また導電箔６０の裏面エッチング後には絶縁性樹脂
５０の補強をする働きを有する。
【００３９】本発明の第２の工程は、図５に示す如く、
導電パターン５１および分離溝６１表面をレジスト層８
０で被覆し、導電パターン５１の所望領域に導電メッキ
層８１を形成することにある。
【００４０】本工程では、分離溝６１を形成する際に用
いたホトレジストＰＲを除去して、導電パターン５１お
よび分離溝６１表面を洗浄した後に全面にレジスト層８
０を電着により付着する。
【００４１】次に、導電パターン５１の回路素子５２を
固着するダイパッド領域とボンディングパッド領域上の
レジスト層８０を露光現像して除去し、導電パターン５
１を選択的に露出する。そしてそこに導電メッキ層８１
を電解メッキして形成する。従って、導電メッキ層８１
は常に導電パターン５１より小さく形成されることが後
工程でのパターン認識で重要な働きをする。
【００４２】この導電メッキ層８１として考えられる材
料は、Ａｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。こ
れらの材料は、ダイパッド、ボンディングパッドとして
そのまま活用できる特徴を有する。製造上最適な材料は
Ａｇ、Ａｕであり、Ａｇがコスト的には安価である。
【００４３】例えばＡｇメッキ層は、Ａｕと接着する
し、ロウ材とも接着できる。よってチップ裏面にＡｕ被
膜が被覆されていれば、そのまま導電パターン５１上の
Ａｇメッキ層にチップを熱圧着でき、また半田等のロウ
材を介してチップを固着できる。またＡｇメッキ層には
Ａｕ細線が接着できるため、ワイヤーボンディングも可
能となる。従って導電メッキ層をそのままダイパッド、
ボンディングパッドとして活用できるメリットを有す
る。
【００４４】本発明の第３の工程は、図６に示す如く、
各搭載部６５の所望の導電パターン５１の導電メッキ層
８１上に回路素子５２を固着し、各搭載部６５の回路素
子５２の電極と所望の導電パターン５１の導電メッキ層
８１とを電気的に接続する接続手段を形成することにあ
る。
【００４５】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００４６】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａの導電メッキ層８１上にダイボ
ンディングされ、エミッタ電極と導電パターン５１Ｂの
導電メッキ層８１、ベース電極と導電パターン５１Ｂの
導電メッキ層８１が、熱圧着によるボールボンディング
あるいは超音波によるウェッヂボンディング等で固着さ
れた金属細線５５Ａを介して接続される。また５２Ｂ
は、チップコンデンサまたは受動素子であり、半田等の
ロウ材または導電ペースト５５Ｂで固着される。
【００４７】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。また、ダイパッドおよびボンディングパッ
ドのパターン認識時に導電パターン５１と導電メッキ層
８１とのコントラストで導電メッキ層８１の認識が容易
となり、分離溝６１の光の乱反射による認識障害を防止
できる利点もある。
【００４８】本発明の第４の工程は、図７に示す如く、
各搭載部６３の回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。
【００４９】本工程では、図７Ａに示すように、絶縁性
樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電パ
ターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、導電パ
ターン５１間の分離溝６１には絶縁性樹脂５０が充填さ
れ、導電パターン５１Ａ、５１Ｂ、５１Ｃの側面と結合
して強固なアンカー効果が得られる。そして絶縁性樹脂
５０により導電パターン５１が支持されている。
【００５０】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００５１】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図７Ｂに示
すように各ブロック６２は１つの共通のモールド金型に
搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５
０で共通にモールドを行う。このために従来のトランス
ファーモールド等の様に各搭載部を個別にモールドする
方法に比べて、大幅な樹脂量の削減が図れる。
【００５２】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、回路素子５２のボンデイングワイヤー５５
Ａの最頂部から約１００μｍ程度が被覆されるように調
整されている。この厚みは、強度を考慮して厚くするこ
とも、薄くすることも可能である。
【００５３】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、図１３の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。
【００５４】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。
【００５５】本発明の第５の工程は、図７に示す如く、
分離溝６１を設けていない厚み部分の導電箔６０を除去
することにある。
【００５６】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００５７】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図７では点線で
示している。その結果、約４０μｍの厚さの導電パター
ン５１となって分離される。また絶縁性樹脂５０が露出
するまで、導電箔６０を全面ウェトエッチングし絶縁性
樹脂５０を露出させても良い。
【００５８】この結果、絶縁性樹脂５０に導電パターン
５１の裏面が露出する構造となる。すなわち、分離溝６
１に充填された絶縁性樹脂５０の表面と導電パターン５
１の表面は、実質一致している構造となっている。従っ
て、本発明の回路装置５３は図１２に示した従来の裏面
電極１０、１１のように段差が設けられないため、マウ
ント時に半田等の表面張力でそのまま水平に移動してセ
ルフアラインできる特徴を有する。
【００５９】更に、導電パターン５１の裏面処理を行
い、図８に示す最終構造を得る。すなわち、必要によっ
て露出した導電パターン５１に半田等の導電材を被着
し、回路装置として完成する。
【００６０】本発明の第６の工程は、図９に示す如く、
絶縁性樹脂５０で一括してモールドされた各搭載部６３
の回路素子５２の特性の測定を行うことにある。
【００６１】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は絶縁性樹脂５０で導電箔６０の
残余部と連結されているので、切断金型を用いず機械的
に導電箔６０の残余部から剥がすことで達成できる。
【００６２】各ブロック６２の裏面には図９に示すよう
に導電パターン５１の裏面が露出されており、各搭載部
６５が導電パターン５１形成時と全く同一にマトリック
ス状に配列されている。この導電パターン５１の絶縁性
樹脂５０から露出した裏面電極５６にプローブ６８を当
てて、各搭載部６５の回路素子５２の特性パラメータ等
を個別に測定して良不良の判定を行い、不良品には磁気
インク等でマーキングを行う。
【００６３】本工程では、各搭載部６５の回路装置５３
は絶縁性樹脂５０でブロック６２毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、テスターの載置台に置かれたブロック６２は搭載部
６５のサイズ分だけ矢印のように縦方向および横方向に
ピッチ送りをすることで、極めて早く大量にブロック６
２の各搭載部６５の回路装置５３の測定を行える。すな
わち、従来必要であった回路装置の表裏の判別、電極の
位置の認識等が不要にできるので、測定時間の大幅な短
縮を図れる。
【００６４】本発明の第７の工程は、図１０に示す如
く、絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。
【００６５】本工程では、ブロック６２をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード６９
で各搭載部６５間のダイシングライン７０に沿って分離
溝６１の絶縁性樹脂５０をダイシングし、個別の回路装
置５３に分離する。
【００６６】本工程で、ダイシングブレード６９は絶縁
性樹脂５０を切断する切削深さで行い、ダイシング装置
の載置台から直接吸着コレットでテーピングの収納孔に
収納すると良い。なお、ダイシング時は予め前述した第
１の工程で設けた各ブロックの周辺の枠状のパターン６
６と一体の相対向する位置合わせマーク６７を認識し
て、これを基準としてダイシングを行う。周知ではある
が、ダイシングは縦方向にすべてのダイシングライン７
０をダイシングをした後、載置台を９０度回転させて横
方向のダイシングライン７０に従ってダイシングを行
う。
【００６７】
【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
【００６８】また、本発明では導電パターン上に導電メ
ッキ層を配置することで、第１に回路素子と導電パター
ンの接触抵抗を低く抑えられ、良好なダイボンドを大量
に行える利点を有し、第２にワイヤーボンディングが確
実に行える利点も有し、第３にダイボンドおよびワイヤ
ーボンディングの工程でのパターン認識も分離溝による
光の乱反射に依る誤認識も無くすることができる利点も
有する。
【００６９】次に、本発明では絶縁性樹脂のモールド工
程でブロック毎の共通モールドを行うことにより大幅な
樹脂量の削減が図れる更に、ダイシング工程では位置合
わせマークを用いてダイシングラインの認識が早く確実
に行われる利点を有する。更にダイシングは絶縁性樹脂
層のみの切断でよく、導電箔を切断しないことによりダ
イシングブレードの寿命も長くでき、導電箔を切断する
場合に発生する金属バリの発生もない。
【００７０】また図１３から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
【図面の簡単な説明】
【図１】本発明の製造フローを説明する図である。
【図２】本発明の回路装置の製造方法を説明する図であ
る。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
【図８】本発明の回路装置の製造方法を説明する図であ
る。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
【図１１】従来の回路装置の実装構造を説明する図であ
る。
【図１２】従来の回路装置を説明する図である。
【図１３】従来の回路装置の製造方法を説明する図であ
る。
【図１４】従来の回路装置の製造方法を説明する図であ
る。
【符号の説明】
５０ 絶縁性樹脂 ５１ 導電パターン ５２ 回路素子 ５３ 回路装置 ６１ 分離溝 ６２ ブロック ８１ 導電メッキ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 岡田 幸夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 五十嵐 優助 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 導電箔を用意し、少なくとも回路素子の
    搭載部を多数個形成する導電パターンを除く領域の前記
    導電箔に前記導電箔の厚みよりも浅い分離溝を形成して
    導電パターンを形成する工程と、 前記導電パターンおよび前記分離溝表面をレジスト層で
    被覆し、前記導電パターンの所望領域に導電メッキ層を
    形成する工程と、 所望の前記導電パターンの前記各搭載部の前記導電メッ
    キ層上に回路素子を固着する工程と、 各搭載部の前記回路素子を一括して被覆し、前記分離溝
    に充填されるように絶縁性樹脂で共通モールドする工程
    と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程と、 前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
    る工程とを具備することを特徴とする回路装置の製造方
    法。
  2. 【請求項２】 導電箔を用意し、少なくとも回路素子の
    搭載部を多数個形成する導電パターンを除く領域の前記
    導電箔に前記導電箔の厚みよりも浅い分離溝を形成して
    導電パターンを形成する工程と、 前記導電パターンおよび前記分離溝表面をレジスト層で
    被覆し、前記導電パターンの所望領域に導電メッキ層を
    形成する工程と、 所望の前記導電パターンの前記各搭載部の前記導電メッ
    キ層上に回路素子を固着する工程と、 前記各搭載部の回路素子の電極と所望の前記導電パター
    ンとを電気的に接続する接続手段を形成する工程と、 各搭載部の前記回路素子を一括して被覆し、前記分離溝
    に充填されるように絶縁性樹脂で共通モールドする工程
    と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程と、 前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
    る工程とを具備することを特徴とする回路装置の製造方
    法。
  3. 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
    ッケルのいずれかで構成されることを特徴とする請求項
    １または請求項２に記載された回路装置の製造方法。
  4. 【請求項４】 前記導電メッキ層は前記導電パターンよ
    り小さく形成されることを特徴とする請求項１または請
    求項２に記載された回路装置の製造方法。
  5. 【請求項５】 前記導電メッキ層は金あるいは銀メッキ
    形成されることを特徴とする請求項４に記載された回路
    装置の製造方法。
  6. 【請求項６】 前記導電箔に選択的に形成される前記分
    離溝は化学的あるいは物理的エッチングにより形成され
    ることを特徴とする請求項１または請求項２に記載され
    た回路装置の製造方法。
  7. 【請求項７】 前記回路素子は半導体ベアチップ、チッ
    プ回路部品のいずれかあるいは両方を固着されることを
    特徴とする請求項１または請求項２に記載された回路装
    置の製造方法。
  8. 【請求項８】 前記接続手段はワイヤーボンディングで
    形成されることを特徴とする請求項２に記載された回路
    装置の製造方法。
  9. 【請求項９】 前記ワイヤーボンディングは前記導電パ
    ターンの前記導電メッキ層上にされることを特徴とする
    請求項８に記載された回路装置の製造方法。
  10. 【請求項１０】 前記ワイヤーボンディングの位置認識
    を前記導電パターンと前記導電メッキ層とのコントラス
    トを用いて行うことを特徴とする請求項８に記載された
    回路装置の製造方法。
  11. 【請求項１１】 前記絶縁性樹脂はトランスファーモー
    ルドで付着されることを特徴とする請求項１または請求
    項２に記載された回路装置の製造方法。
  12. 【請求項１２】 前記導電箔には少なくとも回路素子の
    搭載部を多数個形成する導電パターンをマトリックス状
    に配列したブロックを複数個並べたことを特徴とする請
    求項１または請求項２に記載された回路装置の製造方
    法。
  13. 【請求項１３】 前記絶縁性樹脂は前記ブロック毎にト
    ランスファーモールドで付着されることを特徴とする請
    求項１２に記載された回路装置の製造方法。
  14. 【請求項１４】 前記絶縁性樹脂でモールドされた前記
    各ブロック毎に各搭載部にダイシングにより分離するこ
    とを特徴とする請求項１２に記載された回路装置の製造
    方法。
  15. 【請求項１５】 前記導電パターンと一緒に形成した合
    わせマークを用いてダイシングを行うことを特徴とする
    請求項１４に記載された回路装置の製造方法。
  16. 【請求項１６】 前記導電パターンと一緒に形成した対
    向する合わせマークを用いてダイシングを行うことを特
    徴とする請求項１４に記載された回路装置の製造方法。
JP2001083558A 2001-03-22 2001-03-22 回路装置の製造方法 Expired - Fee Related JP3609737B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001083558A JP3609737B2 (ja) 2001-03-22 2001-03-22 回路装置の製造方法
KR1020010056089A KR100639738B1 (ko) 2001-03-22 2001-09-12 회로 장치의 제조 방법
CNB011375930A CN1258954C (zh) 2001-03-22 2001-10-30 电路器件的制造方法
US10/010,890 US6706547B2 (en) 2001-03-22 2001-12-06 Method of manufacturing a circuit device with trenches in a conductive foil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001083558A JP3609737B2 (ja) 2001-03-22 2001-03-22 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002280480A true JP2002280480A (ja) 2002-09-27
JP3609737B2 JP3609737B2 (ja) 2005-01-12

Family

ID=18939358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001083558A Expired - Fee Related JP3609737B2 (ja) 2001-03-22 2001-03-22 回路装置の製造方法

Country Status (4)

Country Link
US (1) US6706547B2 (ja)
JP (1) JP3609737B2 (ja)
KR (1) KR100639738B1 (ja)
CN (1) CN1258954C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015191A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
JP2016032082A (ja) * 2014-07-30 2016-03-07 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
JP2003100861A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP2003303927A (ja) * 2002-04-09 2003-10-24 Mitsubishi Electric Corp 半導体モジュール
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004079886A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
JP4359110B2 (ja) * 2003-09-24 2009-11-04 三洋電機株式会社 回路装置
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4353853B2 (ja) * 2004-05-20 2009-10-28 三洋電機株式会社 回路装置の製造方法および板状体
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7246434B1 (en) * 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US20080174981A1 (en) * 2007-01-24 2008-07-24 Chan Say Teow Pre-molded lead frame and process for manufacturing the same
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
TWI358979B (en) * 2008-04-23 2012-02-21 Mutual Tek Ind Co Ltd Printed circuit board with embedded electronic com
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
EP2533616A4 (en) * 2010-02-01 2016-08-10 Furukawa Electric Co Ltd METAL NECK SUPPORTS FOR A VEHICLE'S INTERNAL ELECTRICAL CONNECTION BOX
US20110269269A1 (en) * 2010-05-03 2011-11-03 National Semiconductor Corporation Laser ablation alternative to low cost leadframe process
US8779556B2 (en) * 2011-05-27 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
TWI487089B (zh) * 2013-02-08 2015-06-01 Au Optronics Corp 光源模組及電路板電路裝置
US10062639B2 (en) * 2014-12-10 2018-08-28 Stmicroelectronics Sdn Bhd Integrated circuit device with plating on lead interconnection point and method of forming the device
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
TWI581676B (zh) * 2016-04-27 2017-05-01 矽品精密工業股份有限公司 電子封裝件及基板結構
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP3744771B2 (ja) * 2000-05-10 2006-02-15 三洋電機株式会社 半導体装置の製造方法
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
JP2002016022A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP3668101B2 (ja) * 2000-07-05 2005-07-06 三洋電機株式会社 半導体装置
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
TW511401B (en) * 2000-09-04 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2002083904A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
TW497371B (en) * 2000-10-05 2002-08-01 Sanyo Electric Co Semiconductor device and semiconductor module
JP2002237545A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
JP2012015191A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
JP2016032082A (ja) * 2014-07-30 2016-03-07 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置

Also Published As

Publication number Publication date
JP3609737B2 (ja) 2005-01-12
US20020133943A1 (en) 2002-09-26
CN1258954C (zh) 2006-06-07
US6706547B2 (en) 2004-03-16
KR20020075187A (ko) 2002-10-04
CN1377215A (zh) 2002-10-30
KR100639738B1 (ko) 2006-10-31

Similar Documents

Publication Publication Date Title
JP2002280480A (ja) 回路装置の製造方法
JP3963655B2 (ja) 回路装置の製造方法
JP4761662B2 (ja) 回路装置の製造方法
JP2003037239A (ja) 半導体装置およびその製造方法
JP2004071898A (ja) 回路装置およびその製造方法
JP2002110717A (ja) 回路装置の製造方法
JP3600131B2 (ja) 回路装置の製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP4803931B2 (ja) 回路モジュール
JP3600136B2 (ja) 回路装置の製造方法
JP3600135B2 (ja) 回路装置の製造方法
JP3600132B2 (ja) 回路装置の製造方法
JP3600133B2 (ja) 回路装置の製造方法
JP4471559B2 (ja) 回路装置の製造方法
JP4342157B2 (ja) 回路装置の製造方法
JP3643764B2 (ja) 回路装置の製造方法
JP4334187B2 (ja) 回路装置の製造方法
JP4393038B2 (ja) 回路装置の製造方法
JP2002329739A (ja) 回路装置の製造方法
JP3600134B2 (ja) 回路装置の製造方法
JP2003037214A (ja) 回路装置およびその製造方法
JP2003078074A (ja) 回路装置の製造方法
JP2003017525A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees