[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001223132A - Electronic parts and method of manufacturing it - Google Patents

Electronic parts and method of manufacturing it

Info

Publication number
JP2001223132A
JP2001223132A JP2000349209A JP2000349209A JP2001223132A JP 2001223132 A JP2001223132 A JP 2001223132A JP 2000349209 A JP2000349209 A JP 2000349209A JP 2000349209 A JP2000349209 A JP 2000349209A JP 2001223132 A JP2001223132 A JP 2001223132A
Authority
JP
Japan
Prior art keywords
conductive layer
electronic component
paste
conductive
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000349209A
Other languages
Japanese (ja)
Other versions
JP4496639B2 (en
Inventor
Katsuhiko Igarashi
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000349209A priority Critical patent/JP4496639B2/en
Publication of JP2001223132A publication Critical patent/JP2001223132A/en
Application granted granted Critical
Publication of JP4496639B2 publication Critical patent/JP4496639B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide electronic parts, such as a laminated ceramic capacitor, etc., the ESR of which can be controlled easily and is extremely stable even when the parts are subjected to reliability tests. SOLUTION: In this laminated ceramic capacitor 2 in which dielectric layers 4 and internal electrode layers 6 and 8 are alternately laminated upon another, first conductive layers 20 connected to internal electrodes 6 and 8 are formed in unoxidizable conductive layers and second conductive layers 22 formed on the external surfaces of the layers 20 are made of a mixture of a conductive oxide and an insulating oxide. In addition, third conductive layers 24 formed on the external surfaces of the layers 22 are made of an unoxidizable metal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、端子電極へのメッ
キ処理によっても抵抗の変動が少なく、等価直列抵抗
(ESR)を正確に制御することができ、抵抗の経時変
化が少なく信頼性が高い積層セラミックコンデンサなど
の電子部品およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has a small variation in resistance even by plating a terminal electrode, can accurately control an equivalent series resistance (ESR), has a small change in resistance with time, and has high reliability. The present invention relates to an electronic component such as a multilayer ceramic capacitor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】情報通信の発達にともない、電子機器の
小型化が非常に進んでおり、特に携帯電話の市場は驚異
的な伸びを示している。これら携帯電話には、レギュレ
ータICが組み込まれているが、これには積層セラミッ
クコンデンサが出力平滑化回路を構成するように接続し
てある。
2. Description of the Related Art With the development of information and communication, the miniaturization of electronic devices has been greatly advanced, and the market for mobile phones in particular has shown tremendous growth. These mobile phones incorporate a regulator IC, in which a multilayer ceramic capacitor is connected so as to form an output smoothing circuit.

【0003】しかしながら、積層セラミックコンデンサ
は、等価直列抵抗(ESR)が非常に低く、回路内の信
号がループし発振現象が生じ、その結果、会話時の雑音
となり易い。つまり、レギュレータICの二次側回路で
は、平滑回路のESRが帰還ループの位相特性に大きな
影響を与え、特にESRが極端に低くなると問題を生じ
る。すなわち、平滑用コンデンサとしてESRの低い積
層セラミックコンデンサを使用した場合、二次側平滑回
路が等価的にLとC成分のみで構成されてしまい、回路
内に存在する位相成分が±90°および0°のみとな
り、位相の余裕がなくなって容易に発振してしまう。
[0003] However, the multilayer ceramic capacitor has a very low equivalent series resistance (ESR), and the signal in the circuit loops, causing an oscillation phenomenon, and as a result, it tends to be noise during conversation. That is, in the secondary circuit of the regulator IC, the ESR of the smoothing circuit has a great influence on the phase characteristics of the feedback loop, and a problem occurs particularly when the ESR becomes extremely low. That is, when a multilayer ceramic capacitor having a low ESR is used as a smoothing capacitor, the secondary side smoothing circuit is equivalently composed of only the L and C components, and the phase components existing in the circuit are ± 90 ° and 0 °. ° only, and there is no phase margin, and oscillation occurs easily.

【0004】この発振を抑制するためには、ESRの大
きなコンデンサが必要となる。ESRの大きなコンデン
サとしては、タンタルあるいはアルミニウムを用いた電
解コンデンサがあるが、液漏れ等の信頼性上の決定的な
問題があるために、携帯電話には使用できない。そのた
め、平滑化回路用コンデンサに起因する携帯電話使用時
の雑音は放置されたままであるのが現状である。
In order to suppress this oscillation, a capacitor having a large ESR is required. As a capacitor having a large ESR, there is an electrolytic capacitor using tantalum or aluminum. However, it cannot be used for a mobile phone because of a critical problem in reliability such as liquid leakage. Therefore, at the present time, the noise at the time of using the mobile phone due to the capacitor for the smoothing circuit is left unattended.

【0005】このような問題点を解消するために、積層
セラミックコンデンサのESRを高めた電子部品が提案
されている。たとえば、特許第2578264号には、
積層セラミックコンデンサの外部端子電極の表面に金属
酸化膜を形成し、これを抵抗として機能させることによ
りESRを高めており、その酸化膜厚で抵抗値を制御し
ようとしている。
[0005] In order to solve such a problem, there has been proposed an electronic component in which the ESR of the multilayer ceramic capacitor is increased. For example, Japanese Patent No. 2578264 discloses that
A metal oxide film is formed on the surface of an external terminal electrode of a multilayer ceramic capacitor, and the metal oxide film is used as a resistor to increase the ESR. The resistance value is controlled by the oxide film thickness.

【0006】しかしながら、その特許に開示されたコン
デンサを実際に製造する際に、端子電極の酸化の制御が
難しく、酸化の程度が少しでも大きいと内部電極も酸化
されてしまい、コンデンサとしての機能を果たすことが
できなくなってしまうという課題を有する。また、仮に
端子電極のみを酸化することができても、端子電極が酸
化されているために不都合が生じる。
However, when actually manufacturing the capacitor disclosed in that patent, it is difficult to control the oxidation of the terminal electrode, and if the degree of oxidation is a little too large, the internal electrode is also oxidized, and the function as the capacitor is lost. There is a problem that it cannot be fulfilled. Further, even if only the terminal electrode can be oxidized, inconvenience occurs because the terminal electrode is oxidized.

【0007】すなわち、端子電極が酸化されているため
に、端子電極の表面にメッキを行う際に、無電解メッキ
でメッキ皮膜を形成する必要があり、そのメッキの際に
セラミック素体までもがメッキされないように樹脂等で
被覆する必要がある。このため、工程が複雑になるばか
りでなく、酸化物膜とメッキ膜(Ni膜)との間の接着
性が著しく低下し、その間で剥離が生じてしまい、電子
部品としての必要十分な機械的強度が得られないという
欠点がある。すなわち、端子電極のニッケルメッキ膜に
リード線を設けた場合、このリード線が容易に剥離して
しまう。
That is, since the terminal electrode is oxidized, it is necessary to form a plating film by electroless plating when plating the surface of the terminal electrode. It is necessary to cover with resin or the like so as not to be plated. For this reason, not only is the process complicated, but also the adhesion between the oxide film and the plating film (Ni film) is significantly reduced, and peeling occurs between the oxide film and the plating film (Ni film). There is a disadvantage that strength cannot be obtained. That is, when a lead wire is provided on the nickel plating film of the terminal electrode, the lead wire is easily peeled off.

【0008】また、たとえば、特開昭59−22550
9号公報に記載されているように、積層セラミックコン
デンサに、酸化ルテニウム等の抵抗体ペーストを積層
し、これを同時焼成して抵抗体としたものも知られてい
る。しかしながら、これにそのまま端子電極を設けた場
合、等価回路がC/Rまたは(LC/R)の並列回路と
なり、直列回路を得ることができない。また、直列回路
を得るためには端子電極の形状が複雑となり、製造工程
も複雑なものとなってしまう。また、上記の従来のコン
デンサの構造では、ESRの制御が非常に難しく、所望
の抵抗値を容易に得ることができない。
Further, for example, Japanese Patent Application Laid-Open No. Sho 59-22550
As described in Japanese Patent Publication No. 9 (1999), there is also known a laminated ceramic capacitor in which a resistor paste such as ruthenium oxide is laminated and fired simultaneously to form a resistor. However, if the terminal electrode is provided as it is, the equivalent circuit becomes a C / R or (LC / R) parallel circuit, and a series circuit cannot be obtained. Further, in order to obtain a series circuit, the shape of the terminal electrode is complicated, and the manufacturing process is also complicated. Also, in the above-described conventional capacitor structure, it is very difficult to control the ESR, and it is not easy to obtain a desired resistance value.

【0009】最近では、コンデンサは、電源を含む種々
の装置、または電気機器、電子機器が様々な環境下で使
用されることから、過酷な使用条件下でも特性の変化の
ないことが求められている。特にESRは経時に対して
安定していることが重要である。
Recently, since various devices including a power supply, or electric devices and electronic devices are used in various environments, it is required that the capacitors have no change in characteristics even under severe use conditions. I have. In particular, it is important that the ESR is stable over time.

【0010】[0010]

【発明が解決しようとする課題】この発明の目的は、端
子電極部へのメッキ処理によっても抵抗の変動が少な
く、等価直列抵抗(ESR)を正確に制御することがで
き、抵抗の経時変化が少なく信頼性が高い積層セラミッ
クコンデンサなどの電子部品およびその製造方法を提供
することである。
SUMMARY OF THE INVENTION An object of the present invention is to reduce the variation in resistance even by plating a terminal electrode portion, to accurately control the equivalent series resistance (ESR), and to prevent the resistance from changing with time. An object of the present invention is to provide an electronic component such as a multilayer ceramic capacitor having a small and high reliability and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電子部品は、誘電体層と内部電極層と
が交互に積層された素子本体と、前記素子本体の外面に
形成される外部端子電極とを有する電子部品であって、
前記外部端子電極が、前記内部電極の少なくとも一部と
電気的に接続するように前記素子本体の外面に直接に形
成され、難酸化性の材質で構成される第1導電層と、前
記第1導電層の外面に形成され、導電性物質と絶縁性物
質の混合物を主として含む第2導電層と、前記第2導電
層の外面に形成され、難酸化性の材質で構成される第3
導電層とを有する。
In order to achieve the above object, an electronic component according to the present invention comprises an element body in which dielectric layers and internal electrode layers are alternately stacked, and an outer surface of the element body. Electronic component having an external terminal electrode,
A first conductive layer formed directly on an outer surface of the element body so as to be electrically connected to at least a part of the internal electrode, the first conductive layer being made of a non-oxidizable material; A second conductive layer formed on the outer surface of the conductive layer and mainly containing a mixture of a conductive material and an insulating material; and a third conductive layer formed on the outer surface of the second conductive layer and made of a non-oxidizable material.
A conductive layer.

【0012】前記第1導電層および第3導電層が、P
d,Ag,Pt,Au,Rh,Ir,Ruから選択され
る1種以上の金属を含むことが好ましい。さらに好まし
くは、前記第1導電層および第3導電層が、これらの2
種以上の合金を含むことが好ましい。特に好ましくは、
前記第1導電層が、AgおよびPdの合金を含むことが
好ましい。
The first conductive layer and the third conductive layer are formed of P
It preferably contains at least one metal selected from d, Ag, Pt, Au, Rh, Ir, and Ru. More preferably, the first conductive layer and the third conductive layer are the two conductive layers.
It is preferred to include more than one alloy. Particularly preferably,
It is preferable that the first conductive layer contains an alloy of Ag and Pd.

【0013】前記導電性物質としては、特に限定されな
いが、たとえば金属酸化物などの導電性酸化物あるいは
金属などが用いられる。導電性酸化物としては、酸化ル
テニウム、酸化ルテニウム化合物および黒鉛から選択さ
れる少なくとも1種以上の酸化物を含むことが好まし
い。前記絶縁性物質としては、特に限定されないが、た
とえば絶縁性酸化物が例示され、特に、ガラスおよび金
属酸化物を含むことが好ましい。
The conductive material is not particularly limited, but for example, a conductive oxide such as a metal oxide or a metal is used. The conductive oxide preferably contains at least one oxide selected from ruthenium oxide, ruthenium oxide compounds and graphite. The insulating material is not particularly limited, but examples thereof include insulating oxides, and particularly preferably include glass and metal oxides.

【0014】前記第2導電層が、前記第1導電層および
第3導電層の抵抗よりも高い抵抗する抵抗体として機能
することが好ましい。
It is preferable that the second conductive layer functions as a resistor having a higher resistance than the resistance of the first and third conductive layers.

【0015】前記第1導電層および第3導電層を形成す
る粒子の平均粒子径が0.1〜30μmであることが好
ましい。
It is preferable that the particles forming the first conductive layer and the third conductive layer have an average particle diameter of 0.1 to 30 μm.

【0016】前記第2導電層を形成する導電性物質の粒
子の平均粒子径が0.01〜10μmであり、前記絶縁
性物質の粒子の平均粒子径が0.01〜10μmである
ことが好ましい。
It is preferable that the average particle size of the particles of the conductive material forming the second conductive layer is 0.01 to 10 μm, and the average particle size of the particles of the insulating material is 0.01 to 10 μm. .

【0017】前記第1導電層および第3導電層がガラス
を含有していることが好ましい。この場合、前記第1導
電層および第3導電層のガラスが、酸化マンガンを含有
していることが好ましい。また、前記酸化マンガンを含
むガラスにおける酸化マンガンの含有量が、ガラス全体
を100重量%として、0〜40重量%(0%を含まな
い)であることがさらに好ましい。さらに、前記ガラス
の粒子の平均粒子径が0.01〜30μmであることが
好ましい。
It is preferable that the first conductive layer and the third conductive layer contain glass. In this case, it is preferable that the glass of the first conductive layer and the third conductive layer contains manganese oxide. Further, the content of manganese oxide in the glass containing manganese oxide is more preferably 0 to 40% by weight (excluding 0%) with respect to 100% by weight of the whole glass. Further, the average particle diameter of the glass particles is preferably 0.01 to 30 μm.

【0018】前記第3導電層の外面には、メッキ層が形
成されているが好ましい。前記内部電極層としては、特
に限定されないが、Niなどの卑金属を含有することが
好ましい。
Preferably, a plating layer is formed on the outer surface of the third conductive layer. The internal electrode layer is not particularly limited, but preferably contains a base metal such as Ni.

【0019】上記目的を達成するために、本発明の第1
の観点に係る電子部品の製造方法は、誘電体層と内部電
極層とが交互に積層された素子本体を形成する工程と、
前記素子本体の外面に、難酸化性の材質を含む第1導電
層用ペーストを塗布して焼き付け、第1導電層を形成す
る工程と、前記第1導電層の外面に、導電性物質と絶縁
性物質の混合物を主として含む第2導電層用ペーストを
塗布して焼き付け、第2導電層を形成する工程と、前記
第2導電層の外面に、難酸化性の材質を含む第3導電層
用ペーストを塗布して焼き付け、第3導電層を形成する
工程とを有する。本発明の第2の観点に係る電子部品の
製造方法は、誘電体層と内部電極層とが交互に積層され
た素子本体を形成する工程と、前記素子本体の外面に、
難酸化性の材質を含む第1導電層用ペーストを塗布して
焼き付け、第1導電層を形成する工程と、前記第1導電
層の外面に、導電性物質と絶縁性物質の混合物を主とし
て含む第2導電層用ペーストを塗布する工程と、前記第
2導電層用ペーストの外面に、難酸化性の材質を含む第
3導電層用ペーストを塗布し、その後焼き付け処理を行
い、第2導電層および第3導電層を形成する工程とを有
する。
In order to achieve the above object, the first aspect of the present invention is described.
The method for manufacturing an electronic component according to the above aspect, a step of forming an element body in which dielectric layers and internal electrode layers are alternately stacked,
Forming a first conductive layer by applying and baking a paste for a first conductive layer containing a material that is difficult to oxidize to the outer surface of the element body; and forming a conductive material on the outer surface of the first conductive layer. Forming a second conductive layer by applying and baking a paste for a second conductive layer mainly containing a mixture of conductive materials; and forming a second conductive layer on an outer surface of the second conductive layer, the third conductive layer containing a non-oxidizable material. Applying a paste and baking to form a third conductive layer. The method for manufacturing an electronic component according to the second aspect of the present invention includes the steps of: forming an element body in which dielectric layers and internal electrode layers are alternately stacked;
A step of applying and baking a paste for a first conductive layer containing a material that is difficult to oxidize to form a first conductive layer; and mainly including a mixture of a conductive substance and an insulating substance on an outer surface of the first conductive layer. Applying a paste for a second conductive layer, and applying a paste for a third conductive layer containing a hardly oxidizable material to the outer surface of the paste for the second conductive layer; And forming a third conductive layer.

【0020】前記第1導電層用ペーストの焼き付けを、
酸化性雰囲気ではない雰囲気(中性、もしくは還元性雰
囲気)で行い、前記第2導電層用ペーストおよび前記第
3導電層用ペーストの焼き付けを酸化性雰囲気で行うこ
とが好ましい。
The first conductive layer paste is baked,
It is preferable that the baking of the second conductive layer paste and the third conductive layer paste be performed in an oxidizing atmosphere, which is performed in an atmosphere that is not an oxidizing atmosphere (neutral or reducing atmosphere).

【0021】本発明に係る電子部品としては、積層セラ
ミックコンデンサに限らず、コンデンサ素子部分とイン
ダクタ素子部分とを有するCR複合電子部品などの複合
電子部品なども含む。CR複合電子部品では、素子本体
が、コンデンサ素子部分とインダクタ素子部分とから成
り、これらの素子部分の共通外部電極端子が、本発明に
おける外部端子構造となる。
The electronic component according to the present invention is not limited to a multilayer ceramic capacitor, but also includes a composite electronic component such as a CR composite electronic component having a capacitor element portion and an inductor element portion. In the CR composite electronic component, the element body includes a capacitor element part and an inductor element part, and a common external electrode terminal of these element parts is an external terminal structure according to the present invention.

【0022】[0022]

【作用】本発明は、積層セラミックコンデンサなどの電
子部品における端子電極に抵抗機能を設けたものであ
り、これによりESRの調節を可能にしている。しか
も、本発明では、難酸化性(実質的に酸化されない)第
1導電層および第3導電層の間に、酸化ルテニウムなど
を導電材として含有する第2導電層から成る抵抗体を形
成することにより、端子電極部へのメッキ処理によって
も抵抗の変動が少なく、等価直列抵抗(ESR)を正確
に制御することができ、抵抗の経時変化が少なく信頼性
が高い電子部品を実現することができる。
According to the present invention, a terminal electrode in an electronic component such as a multilayer ceramic capacitor is provided with a resistance function, thereby making it possible to adjust the ESR. In addition, according to the present invention, a resistor formed of a second conductive layer containing ruthenium oxide or the like as a conductive material is formed between the first conductive layer and the third conductive layer, which are hardly oxidized (substantially not oxidized). Accordingly, even when plating is performed on the terminal electrode portion, the variation in resistance is small, the equivalent series resistance (ESR) can be accurately controlled, and a highly reliable electronic component with little change over time in resistance can be realized. .

【0023】[0023]

【発明の実施の形態】以下、本発明を、図面に示す実施
形態に基づき説明する。図1は本発明の一実施形態に係
る電子部品としての積層セラミックコンデンサの要部断
面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on embodiments shown in the drawings. FIG. 1 is a sectional view of a main part of a multilayer ceramic capacitor as an electronic component according to an embodiment of the present invention.

【0024】図1に示すように、本発明の一実施形態に
係る積層セラミックコンデンサ2は、誘電体層4と内部
電極層6,8とが交互に積層された構成のコンデンサ素
子本体10を有する。このコンデンサ素子本体10のX
方向両端部には、素子本体10の内部で交互に配置され
た内部電極層6,8と各々導通する一対の外部端子電極
12,14が形成してある。コンデンサ素子本体10の
形状に特に制限はないが、通常、直方体状とされる。ま
た、その寸法にも特に制限はなく、用途に応じて適当な
寸法とすればよいが、通常、(0.6〜5.6mm)×
(0.3〜5.0mm)×(0.3〜1.9mm)程度
である。
As shown in FIG. 1, a multilayer ceramic capacitor 2 according to an embodiment of the present invention has a capacitor element body 10 having a structure in which dielectric layers 4 and internal electrode layers 6 and 8 are alternately stacked. . X of this capacitor element body 10
At both ends in the direction, a pair of external terminal electrodes 12 and 14 are formed which are electrically connected to the internal electrode layers 6 and 8 alternately arranged inside the element body 10. The shape of the capacitor element body 10 is not particularly limited, but is generally a rectangular parallelepiped. The size is not particularly limited, and may be an appropriate size depending on the application. Usually, (0.6 to 5.6 mm) ×
(0.3 to 5.0 mm) × (0.3 to 1.9 mm).

【0025】外部端子電極12および14は、各々、内
部電極層6または8の端部と電気的接続される側から順
に第1導電層20、第2導電層22および第3導電層2
4が積層される3層構造で構成してあり、第3導電層2
4の外面には、メッキ層26が形成してある。
The external terminal electrodes 12 and 14 are formed of a first conductive layer 20, a second conductive layer 22 and a third conductive layer 2 in that order from the side electrically connected to the end of the internal electrode layer 6 or 8, respectively.
4 has a three-layer structure in which the third conductive layer 2 is laminated.
4, a plating layer 26 is formed on the outer surface.

【0026】第1導電層20は、難酸化性の金属(合金
も含む)で構成される。好ましい難酸化性の金属として
は、たとえばPd,Ag,Au,Pt,Rh,Ru,I
rの少なくとも1種以上の金属、または、AgとPdと
の合金、あるいは、その他の合金とすることが好まし
い。特に好ましくは、前記第1導電層20は、Agおよ
びPdの合金を含むことが好ましい。合金とすること
で、金属成分(AgまたはPdなど)が第2導電層22
中の絶縁性酸化物(抵抗体ガラス成分)へ拡散すること
が少なくなり、ESRのばらつきをさらに低減すること
ができる。
The first conductive layer 20 is made of a hardly oxidizable metal (including an alloy). Preferred non-oxidizable metals include, for example, Pd, Ag, Au, Pt, Rh, Ru, I
It is preferable to use at least one metal of r, an alloy of Ag and Pd, or another alloy. Particularly preferably, the first conductive layer 20 preferably contains an alloy of Ag and Pd. By using an alloy, a metal component (such as Ag or Pd) is added to the second conductive layer 22.
Diffusion to the insulating oxide (resistor glass component) therein is reduced, and ESR variation can be further reduced.

【0027】第2導電層22は、導電性酸化物と絶縁性
酸化物とを含む材質で構成される。導電性酸化物として
は、導電性を示す酸化物であれば特に限定する必要はな
いが、酸化ルテニウム、酸化ルテニウム化合物、および
黒鉛から選択される少なくとも1種以上を含むことが好
ましい。酸化ルテニウム化合物としては、たとえばBi
Ru,SrRuO,CaRu
,PbRu ,BaRuO等が
挙げられるが、これらに限定されるものではない。ただ
し、これらの中でも、BiRuが特に好
ましい。BiRu を選択することによ
り、特に耐湿負荷試験後でも安定したESRを得ること
ができる。また、黒鉛としては、好ましくはグラファイ
ト・カーボンとすることがより好ましい。
The second conductive layer 22 is made of a conductive oxide and an insulating material.
It is made of a material containing an oxide. As a conductive oxide
Is not particularly limited as long as it is an oxide showing conductivity.
But ruthenium oxide, ruthenium oxide compounds, and
It is preferable to include at least one selected from graphite.
Good. As the ruthenium oxide compound, for example, Bi
2Ru2O7, SrRuO3, CaRu
O3, Pb2Ru2O 6, BaRuO3Etc.
But are not limited to these. However
And among these, Bi2Ru2O7Is particularly good
Good. Bi2Ru 2O7By selecting
To obtain stable ESR, especially after moisture resistance load test
Can be. In addition, graphite is preferably graphite.
More preferably, it is carbon.

【0028】また、絶縁性酸化物は、特に限定する必要
はないが、抵抗値の制御および導電材の焼結性と第1導
電層20との接着性を確保する観点から、ガラスを選択
することが好ましい。ガラスの組成は、特に制限する必
要はないが、抵抗値の制御を行うためなどに、必要とす
る特性に応じて、適宜、任意のガラス組成を選択するこ
とができる。また抵抗値の調整、あるいはその他、抵抗
体に必要な電気特性を制御するために、それら要求特性
に応じて金属酸化物を添加することができる。また、こ
れら電気特性を調整するためには、酸化物に限定する必
要はなく、用途に応じて金属を添加しても良く、0.1
Ω程度以下の抵抗を必要とする場合には、金属と絶縁性
酸化物で構成しても良い。
Although the insulating oxide is not particularly limited, glass is selected from the viewpoint of controlling the resistance value and securing the sinterability of the conductive material and the adhesion to the first conductive layer 20. Is preferred. Although there is no particular limitation on the composition of the glass, an arbitrary glass composition can be appropriately selected according to the required characteristics, for example, for controlling the resistance value. Further, in order to adjust the resistance value or to control other electrical characteristics required for the resistor, a metal oxide can be added according to the required characteristics. In addition, in order to adjust these electric characteristics, it is not necessary to limit to an oxide, and a metal may be added according to the application.
If a resistance of about Ω or less is required, it may be made of a metal and an insulating oxide.

【0029】抵抗値の制御は、導電性酸化物と絶縁性酸
化物の混合比で制御することができ、また膜厚によって
も制御することができる。さらには、ガラス組成によっ
ても抵抗値を制御することができる。
The resistance value can be controlled by the mixture ratio of the conductive oxide and the insulating oxide, and can also be controlled by the film thickness. Further, the resistance value can be controlled by the glass composition.

【0030】第3導電層24は、Pd,Ag,Au,P
t,Rh,Ru,Rh,Irの少なくとも1種以上の金
属(合金含む)からなり、Ag系合金とすることが好ま
しく、Agがより好ましい。
The third conductive layer 24 is made of Pd, Ag, Au, P
It is made of at least one or more metals (including alloys) of t, Rh, Ru, Rh, and Ir, and is preferably an Ag-based alloy, and more preferably Ag.

【0031】また、第1導電層20および第3導電層2
4には、導電材の焼結性を向上させるためと、素体10
あるいは各導電層20〜24間の接着性を確保するため
に、ガラスが含有される。このガラスの組成は、特に限
定する必要はないが、酸化マンガンを含有することが好
ましい。酸化マンガンの含有量は、ガラス全体の0〜4
0重量%とすることが好ましく、0.01〜20重量%
とすることがより好ましい。
The first conductive layer 20 and the third conductive layer 2
4 are for improving the sinterability of the conductive material,
Alternatively, glass is contained in order to secure adhesion between the conductive layers 20 to 24. The composition of this glass is not particularly limited, but preferably contains manganese oxide. The content of manganese oxide is 0 to 4 in the whole glass.
0% by weight, preferably 0.01 to 20% by weight
Is more preferable.

【0032】酸化マンガンをガラス中に含有させること
により、第1導電層20および第3導電層24の焼結性
が著しく向上し、メッキ層26等を形成する際、メッキ
液が端子内部への侵入を抑制することを確実にすること
ができる。その結果、メッキ前後での抵抗の変動を抑制
することが可能となる。
By including manganese oxide in the glass, the sinterability of the first conductive layer 20 and the third conductive layer 24 is remarkably improved, and when the plating layer 26 and the like are formed, the plating solution is applied to the inside of the terminal. Intrusion can be suppressed reliably. As a result, it is possible to suppress a change in resistance before and after plating.

【0033】また、本実施形態では、必要に応じて、第
3導電層24上にメッキ層26が形成される。メッキ層
26は、スパッタ等に代表されるような乾式法、あるい
はメッキ液中で行う湿式法のいずれを用いてもかまわな
いが、従来より公知の湿式法、具体的には電解メッキ
法、あるいは無電解メッキ法を用いることができ、電解
メッキ法が好ましい。
In this embodiment, a plating layer 26 is formed on the third conductive layer 24 as needed. The plating layer 26 may be formed by a dry method typified by sputtering or the like or a wet method performed in a plating solution, but a conventionally known wet method, specifically, an electrolytic plating method, or An electroless plating method can be used, and an electrolytic plating method is preferable.

【0034】電解メッキ法により端子電極上にメッキ層
を形成する場合、通常、端子電極上からNiおよびSn
の順、あるいはNiおよびSn−Pbはんだメッキの順
に形成されるが、特に環境への配慮から、NiおよびS
nの順でメッキ層を形成することが好ましい。メッキ層
の厚みは特に限定されないが、通常、総計0.1〜20
μm程度である。
When a plating layer is formed on a terminal electrode by an electrolytic plating method, usually, Ni and Sn are formed on the terminal electrode.
Or in the order of Ni and Sn-Pb solder plating.
It is preferable to form the plating layers in the order of n. The thickness of the plating layer is not particularly limited, but is usually 0.1 to 20 in total.
It is about μm.

【0035】本実施形態の積層セラミックコンデンサ2
は、端子電極における第3導電層24が金属の焼結体層
であるために、電解メッキ工程において容易にメッキを
することができ、端子電極内へのメッキ液の浸透を抑制
することもできる。そのため、メッキ前後において、第
2導電層の抵抗値の変動を抑制することができる。同様
な理由から、耐湿負荷試験においても水分の浸透が抑制
することができるため、経時に対しても極めて安定であ
る。
The multilayer ceramic capacitor 2 of the present embodiment
Since the third conductive layer 24 in the terminal electrode is a sintered metal layer, it can be easily plated in the electrolytic plating step, and the penetration of the plating solution into the terminal electrode can also be suppressed. . Therefore, before and after plating, a change in the resistance value of the second conductive layer can be suppressed. For the same reason, the penetration of moisture can be suppressed even in a moisture resistance load test, so that it is extremely stable with time.

【0036】本実施形態の積層セラミックコンデンサ2
は、以下のようにして製造される。まず、積層セラミッ
クコンデンサの素体本体10である焼結体チップを作製
する。焼結体チップの製造方法は、常法に従い、誘電体
層4および内部電極層6,8の積層体を、印刷法あるい
はグリーンシート法により得た後、脱バインダ後に焼結
することにより得られる。
The multilayer ceramic capacitor 2 of the present embodiment
Is manufactured as follows. First, a sintered body chip which is the element body 10 of the multilayer ceramic capacitor is manufactured. The method of manufacturing the sintered body chip is obtained by sintering the laminated body of the dielectric layer 4 and the internal electrode layers 6 and 8 by a printing method or a green sheet method and then removing the binder after removing the binder according to a conventional method. .

【0037】その後、素子本体10における内部電極層
6,8の端部が露出している両端面に、外部端子電極1
2および14を形成する。外部端子電極12および14
の形成に際しては、まず、素子本体10の両端面に第1
導電層用ペーストを塗布、乾燥し、バインダーの除去
(脱バインダ)を行う。脱バインダ条件は、特に限定さ
れるものではないが、通常、300〜600℃程度、1
〜60分程度、空気中で行うことが好ましい。この脱バ
イ中に、内部電極層6および8であるNiが酸化するた
め、この酸化したNiを還元するために、還元処理を行
う。還元は、特に限定されるものではないが、250〜
600℃程度、1〜60分程度、NとHの混合
雰囲気中で行うことが好ましい。
Thereafter, the external terminal electrodes 1 are placed on both end surfaces of the element body 10 where the ends of the internal electrode layers 6 and 8 are exposed.
2 and 14 are formed. External terminal electrodes 12 and 14
In the formation of the first, first, first
The conductive layer paste is applied and dried to remove the binder (removal of the binder). The condition for removing the binder is not particularly limited, but is usually about 300 to 600 ° C.,
It is preferable to carry out in air for about 60 minutes. During this de-buying, Ni, which is the internal electrode layers 6 and 8, is oxidized. Therefore, a reduction process is performed to reduce the oxidized Ni. The reduction is not particularly limited, but 250 to
It is preferable to perform the heat treatment at about 600 ° C. for about 1 to 60 minutes in a mixed atmosphere of N 2 and H 2 .

【0038】その後、中性、あるいはNとH
混合気体である還元性雰囲気中で素体本体10への焼き
付けを行う。焼き付け温度は、特に限定されるものでは
なく、600〜1200℃程度、1〜60分程度とする
ことが好ましい。
Thereafter, baking is performed on the element body 10 in a neutral or reducing atmosphere that is a mixed gas of N 2 and H 2 . The baking temperature is not particularly limited, and is preferably about 600 to 1200 ° C. for about 1 to 60 minutes.

【0039】次に、この第1導電層20上に第2導電層
用ペーストを塗布、乾燥し、焼き付けを行う。焼き付け
条件は、特に限定されるものではなく、600〜100
0℃程度、1〜60分程度とすることが好ましく、雰囲
気は、酸化性雰囲気、特に空気中が好ましい。
Next, a paste for the second conductive layer is applied on the first conductive layer 20, dried and baked. The baking conditions are not particularly limited, and may range from 600 to 100.
The temperature is preferably about 0 ° C. for about 1 to 60 minutes, and the atmosphere is preferably an oxidizing atmosphere, particularly in the air.

【0040】次に、該第2導電層22上に第3導電層用
ペーストを塗布、乾燥し、焼き付けを行う。焼き付け条
件は、第2導電層22と同様な条件で良い。なお、第2
導電層用ペーストの塗布および乾燥後に直ちに焼き付け
を行うことなく、第3導電層用ペーストの塗布および乾
燥後に、同時に焼き付け処理を行っても良い。この場合
の焼き付け処理は、酸化性雰囲気、特に空気中で行われ
る。
Next, a paste for a third conductive layer is applied on the second conductive layer 22, dried, and baked. The conditions for baking may be the same as those for the second conductive layer 22. The second
The baking process may be performed simultaneously after the application and drying of the third conductive layer paste, without performing baking immediately after the application and drying of the conductive layer paste. The baking process in this case is performed in an oxidizing atmosphere, particularly in air.

【0041】また、第1導電層20と第2導電層22と
を同時に焼き付ける、または第1〜第3導電層を同時に
焼き付けても同様な効果を得ることができる。この場合
の焼き付け処理は、還元性雰囲気中で行われる。以下、
製造方法の詳細について説明する。
A similar effect can be obtained by simultaneously baking the first conductive layer 20 and the second conductive layer 22, or baking the first to third conductive layers simultaneously. The baking process in this case is performed in a reducing atmosphere. Less than,
The details of the manufacturing method will be described.

【0042】[誘電体層用ペースト]誘電体層用ペース
トは、誘電体原料と有機ビヒクルとを混練して製造され
る。誘電体原料には、誘電体層の組成に応じた粉末を用
いる。誘電体材料としては特に限定されるものではな
く、種々の誘電体材料を用いて良いが、たとえば、酸化
チタン系酸化物、チタン系複合酸化物、あるいはこれら
の混合物等が好ましい。酸化チタン系酸化物としては、
必要に応じてNiO,CuO,Mn,Al
,MgO,SiO等を総計0.001〜30
重量%程度添加したTiO系酸化物が例示され、チ
タン系複合酸化物としては、チタン酸バリウムBaTi
等が挙げられる。Ba/Tiの原子比は、0.9
5〜1.20程度が良く、BaTiOには、Mg
O,CaO,Mn,Y ,V
,ZnO,ZrO,Nb,Cr
,Fe,P,NaO,
O等が総計0.001〜30重量%程度添加され
ていても良い。また、焼成温度、線膨張率の調整のた
め、(BaCa)SiOガラス等のガラスが、誘電
体層用ペースト中に添加されていても良い。
[Paste for Dielectric Layer] Pace for Dielectric Layer
Is manufactured by kneading a dielectric material and an organic vehicle.
You. For the dielectric material, use powder according to the composition of the dielectric layer.
I have. The dielectric material is not particularly limited.
And various dielectric materials may be used.
Titanium-based oxides, titanium-based composite oxides, or these
And the like are preferred. As a titanium oxide-based oxide,
NiO, CuO, Mn if necessary3O4, Al2
O3, MgO, SiO2Etc. total 0.001-30
TiO added by weight percent2Oxides are exemplified.
As the tan-based composite oxide, barium titanate BaTi
O3And the like. The atomic ratio of Ba / Ti is 0.9
About 5 to 1.20 is good, and BaTiO3Contains Mg
O, CaO, Mn3O4, Y 2O3, V2O
5, ZnO, ZrO2, Nb2O5, Cr2
O 3, Fe2O3, P2O5, Na2O,
K2O etc. are added in a total amount of about 0.001 to 30% by weight
May be. Also, the firing temperature and the coefficient of linear expansion were adjusted.
(BaCa) SiO2Glass such as glass becomes dielectric
It may be added to the body layer paste.

【0043】誘電体原料の製造方法は、特に限定され
ず、たとえばチタン酸バリウムを用いる場合、水熱合成
したBaTiOに、副成分原料を混合する方法を用
いることができる。また、BaCOとTiO
副成分原料との混合物を仮焼して固相反応させる乾式合
成法を用いても良い。また共沈法、ゾル・ゲル法、アル
カリ加水分解法、沈殿混合法等により得た沈殿物と副成
分原料との混合物を仮焼して合成しても良い。なお、副
成分としては、酸化物や、焼成により酸化物となる各種
化合物、たとえば、炭酸塩、シュウ酸塩、水酸化物、有
機金属化合物等の少なくとも一種以上を用いることがで
きる。誘電体材料の平均粒径は、目的とする誘電体層の
平均結晶粒径に応じて決定すれば良いが、通常、平均粒
子径0.3〜1.0μm程度の粉末を用いる。誘電体層
用ペーストは、誘電体原料とを有機ビヒクルとを混練し
て製造される。
The method for producing the dielectric material is not particularly limited. For example, when barium titanate is used, a method of mixing a subcomponent material with hydrothermally synthesized BaTiO 3 can be used. Further, a dry synthesis method in which a mixture of BaCO 3 , TiO 2, and auxiliary component raw materials is calcined to cause a solid phase reaction may be used. Alternatively, a mixture of a precipitate obtained by a coprecipitation method, a sol-gel method, an alkaline hydrolysis method, a precipitation mixing method, and the like and a secondary component raw material may be calcined for synthesis. In addition, as an auxiliary component, an oxide or various compounds that become an oxide upon firing, for example, at least one or more of a carbonate, an oxalate, a hydroxide, and an organometallic compound can be used. The average particle size of the dielectric material may be determined according to the target average crystal grain size of the dielectric layer, and usually, a powder having an average particle size of about 0.3 to 1.0 μm is used. The dielectric layer paste is manufactured by kneading a dielectric material and an organic vehicle.

【0044】有機ビヒクルは、バインダーを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
ーは特に限定されず、エチルセルロース等の通常の各種
バインダーから適宜選択すれば良い。また、用いる有機
溶剤も特に限定されず、印刷法やシート法、利用する方
法に応じて、ターピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
良い。
The organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from ordinary various binders such as ethyl cellulose. The organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, and toluene according to a printing method, a sheet method, and a method to be used.

【0045】誘電体層の一層あたりの厚さは特に限定さ
れないが、通常1.5〜20μm程度である。また誘電
体層の積層数は、通常、100〜300程度である。
The thickness of one dielectric layer is not particularly limited, but is usually about 1.5 to 20 μm. The number of stacked dielectric layers is usually about 100 to 300.

【0046】[内部電極層用ペースト]内部電極層用ペ
ーストの導電材は、特に限定されないが、Ni,Cuよ
り選ばれる少なくとも一種以上からなることが好まし
い。また、誘電体層構成材料に耐還元性を有するものを
使用することで、安価な卑金属を用いることができる。
このため、導電材としては、特にNiあるいはNi合金
が好ましい。Ni合金としては、Mn,Cr,Co,A
l等から選択される一種以上の元素とNiの合金が好ま
しく、合金中のNi含有量は95重量%以上であること
が好ましい。なお、NiまたはNi合金中には、P等の
各種微量成分が0.1重量%程度以下含まれていても良
い。
[Paste for Internal Electrode Layer] The conductive material of the paste for the internal electrode layer is not particularly limited, but is preferably made of at least one selected from Ni and Cu. In addition, by using a material having reduction resistance as the dielectric layer constituting material, an inexpensive base metal can be used.
Therefore, Ni or a Ni alloy is particularly preferable as the conductive material. As the Ni alloy, Mn, Cr, Co, A
An alloy of one or more elements selected from l and the like and Ni is preferable, and the Ni content in the alloy is preferably 95% by weight or more. In addition, various trace components such as P may be contained in Ni or Ni alloy at about 0.1% by weight or less.

【0047】内部電極層用ペーストは、上記各種導電性
金属や合金、あるいは焼成後に上記した導電材となる各
種酸化物、有機金属化合物、レジネート等と上記した有
機ビヒクルとを混練して調整する。内部電極の厚さは用
途に応じて、適宜決定すれば良いが、0.5〜5μm程
度であることが好ましい。
The paste for the internal electrode layer is prepared by kneading the above-mentioned organic vehicles with the above-mentioned various conductive metals and alloys, or various oxides, organometallic compounds, resinates and the like which become the above-mentioned conductive materials after firing. The thickness of the internal electrode may be appropriately determined depending on the application, but is preferably about 0.5 to 5 μm.

【0048】[第1導電層用ペースト]第1導電層用ペ
ーストは、導電材とガラスフリットと有機ビヒクルとを
含む。前記導電材は、Ag,Au,Pt,Pd,Ru,
Ir,Rhから少なくとも一種以上から選ばれるが、A
g,Pdあるいはそれら合金が好ましく、特にAgとP
dを選択することが好ましい。これら導電材に、焼結助
剤、あるいはチップ素体との接着を確保するためにガラ
スフリットが添加される。
[Paste for First Conductive Layer] The paste for the first conductive layer contains a conductive material, a glass frit, and an organic vehicle. The conductive material is Ag, Au, Pt, Pd, Ru,
Selected from at least one of Ir and Rh,
g, Pd or alloys thereof are preferable, and in particular, Ag and Pd
It is preferred to select d. A sintering aid or a glass frit is added to these conductive materials to ensure adhesion to the chip body.

【0049】導電材の平均粒径は、0.01〜30μm
とする。これよりも粒径が小さい場合、導電材粒子の凝
集が激しくなり、第1導電層層用ペーストの塗布、乾燥
時に、あるいは焼き付け時に、第1導電層にクラックが
生じやすくなり、これよりも粒径が大きい場合、ペース
ト化が困難になる。
The average particle size of the conductive material is 0.01 to 30 μm
And If the particle size is smaller than this, the conductive material particles will be strongly agglomerated, and the first conductive layer will be easily cracked during application, drying, or baking of the first conductive layer layer paste. When the diameter is large, it becomes difficult to form a paste.

【0050】また、ガラスフリットの平均粒径は0.0
1〜30μmとする。これよりも粒径が小さいと導電材
の焼結が不均一となり、端子電極にクラックを発生させ
る原因となり、これよりも大きいと、ガラスの分散が悪
くなり、第1導電層20と素体10との接着性が低下す
る。
The average particle size of the glass frit is 0.0
1 to 30 μm. If the particle size is smaller than this, the sintering of the conductive material becomes non-uniform, causing cracks in the terminal electrodes. If the particle size is larger than this, the dispersion of the glass becomes worse, and the first conductive layer 20 and the element 10 And the adhesiveness with the adhesive decreases.

【0051】これら導電材およびガラスフリットをビヒ
クル中に分散して第1導電層用ペーストを得る。ガラス
フリット組成は、特に限定されるものではない。ただし
中性、あるいは還元性雰囲気で焼き付ける必要上、それ
ら雰囲気下でもガラスとしての機能を果たすものである
ことが必要である。このようなものとしては、たとえ
ば、ケイ酸ガラス{(SiO:20〜80重量%,
NaO:80〜20重量%)や(SiO:7〜
63重量%,ZnO:37〜93重量%)}、ホウケイ
酸ガラス(B:5〜50重量%,Si
:5〜70重量%,PbO:1〜10重量%,K
O:1〜15重量%)、アルミナケイ酸ガラス(A
:1〜30重量%,SiO:10〜60
重量%,NaO:5〜15重量%,CaO:1〜2
0重量%,B:5〜30重量%)から選択さ
れるガラスフリットの一種または二種以上を用いれば良
い。
The conductive material and the glass frit are used
The first conductive layer paste is obtained by dispersing in a carrier. Glass
The frit composition is not particularly limited. However
Because it is necessary to bake in a neutral or reducing atmosphere,
Function as glass even in the atmosphere
It is necessary. Something like this,
For example, silicate glass (SiO2: 20-80% by weight,
Na2O: 80 to 20% by weight) or (SiO2: 7 ~
63% by weight, ZnO: 37 to 93% by weight)}, borosilicate
Acid glass (B2O3: 5 to 50% by weight, Si
O2: 5 to 70% by weight, PbO: 1 to 10% by weight, K
2O: 1 to 15% by weight), alumina silicate glass (A
l2 O3: 1 to 30% by weight, SiO2: 10-60
Wt%, Na2O: 5 to 15% by weight, CaO: 1 to 2
0% by weight, B2O3: 5 to 30% by weight)
Use one or more types of glass frit
No.

【0052】このようなガラスには、必要に応じて、C
aO:0.01〜50重量%,BaO:0.01〜50
重量%,MgO:0.01〜5重量%,ZnO:0.0
1〜70重量%,PbO:0.01〜5重量%,Na
O:0.01〜10重量%,KO:0.01〜
10重量%,MnO:0.01〜40重量%等の添
加物を所定の組成になるように混合しても良い。導電材
である金属成分に対するガラスの含有量は、特に限定さ
れるものではないが、通常、金属成分を100重量%と
して、0.5〜15重量%程度である。有機ビヒクルと
しては上述のものを用いれば良い。
[0052] If necessary, such glass may have C
aO: 0.01 to 50% by weight, BaO: 0.01 to 50%
% By weight, MgO: 0.01 to 5% by weight, ZnO: 0.0
1 to 70% by weight, PbO: 0.01 to 5% by weight, Na
2 O: 0.01 to 10% by weight, K 2 O: 0.01 to
Additives such as 10% by weight and MnO 2 : 0.01 to 40% by weight may be mixed so as to have a predetermined composition. The content of glass with respect to the metal component as the conductive material is not particularly limited, but is usually about 0.5 to 15% by weight, with the metal component being 100% by weight. As the organic vehicle, those described above may be used.

【0053】[第2導電層用ペースト]第2導電層用ペ
ーストは、導電材とガラスフリットと有機ビヒクルとを
含む。この導電材は、酸化ルテニウムおよび、酸化ルテ
ニウム化合物および黒鉛から少なくとも一種以上から選
ばれるが、酸化ルテニウム(RuO)とすることが
好ましい。抵抗値の制御、導電材の焼結助剤、あるいは
素体本体10と第1導電層20との接着を確保するため
に、この第2導電層用ペーストには、ガラスフリットが
添加される。
[Paste for Second Conductive Layer] The paste for the second conductive layer contains a conductive material, a glass frit, and an organic vehicle. The conductive material is selected from at least one of ruthenium oxide, a ruthenium oxide compound, and graphite, and is preferably ruthenium oxide (RuO 2 ). Glass frit is added to the paste for the second conductive layer in order to control the resistance value, as well as the sintering aid for the conductive material, or to secure the adhesion between the element body 10 and the first conductive layer 20.

【0054】導電材の平均粒径は、0.01〜30μm
とすることが好ましい。これよりも粒径が小さい場合、
導電材粒子の凝集が激しくなり、第1導電層用ペースト
の塗布、乾燥時に、あるいは焼き付け時に、第2導電層
にクラックが生じやすくなり、これよりも粒径が大きい
場合、ペースト化が困難になる。また、ガラスフリット
の平均粒径は0.01〜30μmとする。これよりも粒
径が小さいと導電材の焼結が不均一となり、第2導電層
にクラックを発生させる原因となるばかりでなく、抵抗
値のばらつきが大きくなり、これよりも大きくても、ガ
ラスの分散が悪くなり、同様に抵抗値のばらつきが大き
くなる。これら導電材およびガラスフリットをビヒクル
中に分散して第2導電層用ペーストを得る。
The average particle size of the conductive material is 0.01 to 30 μm
It is preferable that If the particle size is smaller than this,
Agglomeration of the conductive material particles becomes severe, and cracks are easily generated in the second conductive layer at the time of applying, drying, or baking the paste for the first conductive layer. Become. The average particle size of the glass frit is 0.01 to 30 μm. If the particle size is smaller than this, the sintering of the conductive material becomes non-uniform, not only causing cracks in the second conductive layer, but also causing a large variation in resistance value. And the dispersion of the resistance values also increases. The conductive material and the glass frit are dispersed in a vehicle to obtain a paste for the second conductive layer.

【0055】ガラスフリット組成は、特に限定されるも
のではなく、第1導電層と同一のものを用いても良く、
所望の抵抗値によっては、上記ガラス組成を適宜選択す
ることができる。有機ビヒクルとしては上述のものを用
いれば良い。
The glass frit composition is not particularly limited, and may be the same as that of the first conductive layer.
The above glass composition can be appropriately selected depending on a desired resistance value. As the organic vehicle, those described above may be used.

【0056】[第3導電層用ペースト]第3導電層用ペ
ーストは、導電材とガラスフリットと有機ビヒクルとを
含む。前記導電材は、Ag,Au,Pt,Pd,Ru,
Ir,Rhから少なくとも一種以上から選ばれるが、A
gもしくはAg系合金が好ましく、特にAgとすること
が好ましい。これら導電材に、焼結助剤、あるいはチッ
プ素体および第2導電層との接着を確保するためにガラ
スフリットが添加される。
[Paste for Third Conductive Layer] The paste for the third conductive layer contains a conductive material, a glass frit, and an organic vehicle. The conductive material is Ag, Au, Pt, Pd, Ru,
Selected from at least one of Ir and Rh,
g or an Ag-based alloy is preferable, and particularly preferably Ag. A sintering aid or a glass frit is added to these conductive materials to ensure adhesion to the chip element and the second conductive layer.

【0057】導電材の平均粒径は0.01〜30μmと
する。これよりも粒径が小さい場合、導電材粒子の凝集
が激しくなり、第3導電層用ペーストの塗布、乾燥時
に、あるいは焼き付け時に、第3導電層にクラックが生
じやすくなり、これよりも粒径が大きい場合、ペースト
化が困難になる。また、ガラスフリットの平均粒径は
0.01〜30μmとする。これよりも粒径が小さいと
導電材の焼結が不均一となり、端子電極にクラックを発
生させる原因となり、これよりも大きいと、ガラスの分
散が悪くなり、第2導電層22および/または素体本体
10との接着性が低下する。
The average particle size of the conductive material is 0.01 to 30 μm. If the particle size is smaller than the above range, the conductive material particles are strongly agglomerated, and the third conductive layer is easily cracked at the time of application, drying or baking of the paste for the third conductive layer. Is too large, it becomes difficult to paste. The average particle size of the glass frit is 0.01 to 30 μm. If the particle size is smaller than this, the sintering of the conductive material becomes non-uniform, causing cracks in the terminal electrodes. If the particle size is larger than this, the dispersion of the glass deteriorates and the second conductive layer 22 and / or Adhesion with the body 10 is reduced.

【0058】これら導電材およびガラスフリットをビヒ
クル中に分散して第3導電層用ペーストを得る。ガラス
フリット組成は、特に限定されるものではないが、酸化
マンガンを含有することがより好ましい。
The conductive material and the glass frit are dispersed in a vehicle to obtain a third conductive layer paste. The glass frit composition is not particularly limited, but more preferably contains manganese oxide.

【0059】[有機ビヒクルの含有量]上記した各ペー
スト中の有機ビヒクルの含有量に特に制限はなく、通常
の含有量、たとえばバインダーは1〜5重量%程度、溶
剤は10〜50重量%とすれば良い。また、各ペースト
中には、必要に応じて各種分散剤、可塑剤、誘電体、絶
縁体等から選択される添加剤が含有されていても良い。
これらの総含有量は、10重量%とすることが好まし
い。
[Content of Organic Vehicle] The content of the organic vehicle in each of the above-mentioned pastes is not particularly limited, and the usual contents, for example, about 1 to 5% by weight of a binder and about 10 to 50% by weight of a solvent. Just do it. Further, each paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators, and the like, as necessary.
The total content of these is preferably 10% by weight.

【0060】[グリーンチップの作製]印刷法を用いる
場合、誘電体用ペーストおよび内部電極用ペーストをP
ET等の基板上に印刷する。このとき内部電極用ペース
トの端部の一方が誘電体ペーストの端部より交互に外部
に露出するように積層する。その後、熱圧着し、所定形
状に切断してチップ化した後、基板から剥離してグリー
ンチップとする。
[Preparation of Green Chip] When the printing method is used, the dielectric paste and the internal electrode paste are
Print on a substrate such as ET. At this time, the layers are laminated such that one end of the internal electrode paste is alternately exposed to the outside from the end of the dielectric paste. After that, it is thermocompressed, cut into a predetermined shape to form a chip, and then separated from the substrate to form a green chip.

【0061】また、シート法を用いる場合、誘電体層用
ペーストを用いてグリーンシートを形成し、このグリー
ンシート上に内部電極層用ペーストを印刷し、これらを
交互に繰り返して積層し、所定形状に切断してグリーン
チップとする。
When the sheet method is used, a green sheet is formed using a dielectric layer paste, an internal electrode layer paste is printed on the green sheet, and these are alternately and repeatedly laminated to form a predetermined shape. Into green chips.

【0062】[脱バインダー工程]焼成前に行う脱バイ
ンダー処理の条件は、通常のものであっても良いが、内
部電極層の導電材にNiやNi合金等の卑金属を用いる
場合、特に下記の条件で行うことが好ましい。
[Binder Removal Step] The conditions of the binder removal treatment performed before firing may be ordinary conditions. However, when a base metal such as Ni or a Ni alloy is used as the conductive material of the internal electrode layer, the following conditions are particularly preferable. It is preferable to carry out under conditions.

【0063】昇温速度:5〜300℃/時間、特に10
〜100℃/時間、 保持温度:200〜400℃/時間、特に250〜30
0℃/時間、 温度保持時間:0.5〜24時間、特に5〜20時間、 雰囲気:空気中。
Heating rate: 5 to 300 ° C./hour, especially 10
-100 ° C / hour, holding temperature: 200-400 ° C / hour, especially 250-30
0 ° C./hour, temperature holding time: 0.5 to 24 hours, particularly 5 to 20 hours, atmosphere: in air.

【0064】[焼成工程]グリーンチップの焼成時の雰
囲気は、内部電極用ペーストの導電材の種類に応じて適
宜選択すれば良いが、導電材としてNiやNi合金等の
卑金属を用いる場合、焼成雰囲気はNを主成分と
し、Hを1〜10容積%と、10〜35℃における
水蒸気圧によって得られるHOガスとを混合したも
のが好ましい。酸素分圧は10−3〜10−8 Paと
することが好ましい。酸素分圧が前記範囲未満である
と、内部電極層中の導電材が異常焼結を起こし、途切れ
てしまうことがある。また、酸素分圧が前記範囲を越え
ると、内部電極層が酸化してしまう傾向にある。
[Firing Step] The firing atmosphere of the green chip may be appropriately selected according to the type of the conductive material of the internal electrode paste. When a base metal such as Ni or a Ni alloy is used as the conductive material, the firing is performed. atmosphere composed mainly of N 2, and H 2 and 1 to 10% by volume, preferably a mixture of the the H 2 O gas obtained by vapor pressure at 10 to 35 ° C.. The oxygen partial pressure is preferably set to 10 −3 to 10 −8 Pa. When the oxygen partial pressure is less than the above range, the conductive material in the internal electrode layer may be abnormally sintered and may be interrupted. If the oxygen partial pressure exceeds the above range, the internal electrode layer tends to be oxidized.

【0065】焼成時の保持温度は、1100〜1400
℃、特に1200〜1300℃とすることが好ましい。
保持温度が前記範囲未満であると緻密化が不十分であ
り、前記範囲を越えると、内部電極層が途切れやすくな
る。また、焼成時の温度保持時間は、0.5〜8時間、
特に1〜3時間が好ましい。
The holding temperature during firing is 1100 to 1400
° C, particularly preferably 1200 to 1300 ° C.
When the holding temperature is lower than the above range, the densification is insufficient, and when the holding temperature is higher than the above range, the internal electrode layer is easily broken. Further, the temperature holding time during firing is 0.5 to 8 hours,
Particularly, 1 to 3 hours is preferable.

【0066】[アニール工程]還元雰囲気で焼成した場
合、積層コンデンサの素体本体10にはアニールを施す
ことが好ましい。アニールは、誘電体層4を再酸化する
ための処理であり、これにより絶縁抵抗の加速寿命を著
しく長くすることができる。
[Annealing Step] When firing in a reducing atmosphere, it is preferable to anneal the element body 10 of the multilayer capacitor. Annealing is a process for reoxidizing the dielectric layer 4, which can significantly increase the accelerated life of the insulation resistance.

【0067】アニール雰囲気の酸素分圧は、10−3
a以上、特に10−3〜10−1Paとすることが好ま
しい。酸素分圧が前記範囲未満であると、誘電体層の再
酸化が困難であり、前記範囲を越えると内部電極層が酸
化する。
The oxygen partial pressure of the annealing atmosphere is 10 −3 P
It is preferably at least a, especially 10 −3 to 10 −1 Pa. If the oxygen partial pressure is less than the above range, it is difficult to reoxidize the dielectric layer. If the oxygen partial pressure exceeds the above range, the internal electrode layer is oxidized.

【0068】アニールの保持温度は、1100℃以下、
特に500〜1000℃とすることが好ましい。保持温
度が前記範囲未満であると、誘電体層の酸化が不十分と
なり、絶縁抵抗の加速寿命が短くなる傾向を示し、前記
範囲を越えると内部電極が酸化し、容量が低下するだけ
でなく、誘電体素地と反応し、加速寿命も短くなる。な
お、アニール工程は昇温および降温だけから構成しても
良い。この場合、温度保持時間をとる必要なく、保持温
度は最高温度と同義である。また、温度保持時間は、0
〜20時間、特に2〜10時間が好ましい。雰囲気ガス
には、Nと加湿したHガスを用いることが好ま
しい。
The holding temperature for annealing is 1100 ° C. or less,
In particular, the temperature is preferably set to 500 to 1000C. When the holding temperature is less than the above range, the oxidation of the dielectric layer becomes insufficient, and the accelerated life of the insulation resistance tends to be shortened.When the temperature exceeds the above range, the internal electrode is oxidized, and the capacity is lowered. , Reacts with the dielectric substrate and shortens the accelerated life. Note that the annealing step may be configured only by raising and lowering the temperature. In this case, there is no need to take a temperature holding time, and the holding temperature is synonymous with the maximum temperature. The temperature holding time is 0
-20 hours, particularly preferably 2-10 hours. It is preferable to use N 2 and humidified H 2 gas as the atmosphere gas.

【0069】なお、上記した脱バインダー処理、焼成お
よびアニールの各工程において、N ,Hや混合
ガス等を加湿するには、たとえば、ウエッター等を使用
すれば良い。この場合の水温は、5〜75℃程度が好ま
しい。
It should be noted that the above-described binder removal treatment, baking and
In each step of annealing and 2, H2And mixed
Use a wetter, for example, to humidify gas, etc.
Just do it. In this case, the water temperature is preferably about 5 to 75 ° C.
New

【0070】脱バインダー工程、焼成工程およびアニー
ル工程は、連続して行っても、独立して行っても良い。
これらを連続して行う場合、脱バインダー処理後、冷却
せず雰囲気を変更、独立して行っても良い。これらを連
続して行う場合、脱バインダー処理後、冷却せず雰囲気
を変更し、続いて焼成の保持温度まで昇温して焼成を行
い、ついで冷却し、アニール工程での保持温度に達した
ときに雰囲気を変更してアニールを行うことが好まし
い。
The binder removal step, the baking step and the annealing step may be performed continuously or independently.
In the case where these steps are continuously performed, the atmosphere may be changed without cooling after the binder removal treatment, and the steps may be performed independently. When these are continuously performed, after the binder removal treatment, the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature for firing, firing is performed, and then cooling is performed, and the temperature reaches the holding temperature in the annealing step. It is preferable to perform annealing while changing the atmosphere.

【0071】また、これらを独立して行う場合は、脱バ
インダー処理工程では、所定の保持温度まで昇温し、所
定時間保持した後、室温まで降温する。その際の脱バイ
ンダー雰囲気は、連続して行う場合と同様なものとす
る。また、脱バインダー工程と焼成工程とを連続して行
い、アニール工程だけを独立して行うようにしても良
く、または、脱バインダー工程だけを独立して行い、焼
成工程とアニール工程を連続して行うようにしても良
い。
When these steps are performed independently, in the binder removal step, the temperature is raised to a predetermined holding temperature, held for a predetermined time, and then lowered to room temperature. At that time, the binder removal atmosphere is the same as in the case where the debinding is performed continuously. Further, the debinding step and the firing step may be performed continuously, and only the annealing step may be performed independently. Alternatively, only the debinding step may be performed independently, and the firing step and the annealing step may be performed continuously. It may be performed.

【0072】[第1導電層の形成]第1導電層用ペース
トを焼結体チップに塗布する。塗布工程としては、特に
限定されるものではないが、ディップ法等によれば良
い。第1導電層用ペーストの塗布量は、特に限定される
ものではなく、塗布する焼結体チップの大きさなどによ
り適宜調整すれば良いが、通常、5〜100μm程度で
ある。端子電極用ペーストを塗布後、乾燥する。乾燥は
60〜150℃程度で、10分〜1時間程度行うことが
好ましい。
[Formation of First Conductive Layer] The paste for the first conductive layer is applied to the sintered chip. The application step is not particularly limited, but may be a dip method or the like. The amount of the first conductive layer paste applied is not particularly limited and may be appropriately adjusted depending on the size of the sintered chip to be applied, but is usually about 5 to 100 μm. After applying the terminal electrode paste, it is dried. Drying is preferably performed at about 60 to 150 ° C. for about 10 minutes to 1 hour.

【0073】上記のようにして第1導電層用ペーストを
塗布、乾燥した後、チップ素体への焼き付けを行う。焼
き付け条件は、たとえば、Nの中性雰囲気、あるい
はN とHとの混合ガス等の還元雰囲気中にて6
00℃〜1200℃で、0〜1時間程度保持することに
より行うことが好ましい。
As described above, the paste for the first conductive layer is
After coating and drying, baking on the chip body is performed. Burning
The setting condition is, for example, N2Neutral atmosphere
Is N 2And H26 in a reducing atmosphere such as a mixed gas with
Keeping at 00 ° C to 1200 ° C for about 0 to 1 hour
It is more preferable to do so.

【0074】[第2導電層の形成]前記のようにして形
成された第1導電層上に、第2導電層用ペーストを、第
1導電層を完全に被覆するように塗布する。塗布工程と
しては、特に限定されるものではないが、ディップ法等
によれば良い。第2導電層用ペーストの塗布量は、特に
限定されるものではなく、所望の抵抗値が得られる範囲
で適宜調整すれば良いが、通常、5〜100μm程度で
ある。第2導電層用ペーストを塗布後、乾燥する。乾燥
は、60〜150℃程度で、10分〜1時間程度行うこ
とが好ましい。
[Formation of Second Conductive Layer] On the first conductive layer formed as described above, a paste for the second conductive layer is applied so as to completely cover the first conductive layer. The application step is not particularly limited, but may be a dip method or the like. The application amount of the paste for the second conductive layer is not particularly limited, and may be appropriately adjusted within a range where a desired resistance value is obtained, and is usually about 5 to 100 μm. After applying the paste for the second conductive layer, the paste is dried. Drying is preferably performed at about 60 to 150 ° C. for about 10 minutes to 1 hour.

【0075】上記のようにして第2導電層用ペーストを
塗布、乾燥した後、焼き付けを行う。焼き付け条件は、
たとえば、空気中にて600℃〜1000℃で、0〜1
時間程度保持することにより行うことが好ましい。
After the second conductive layer paste is applied and dried as described above, baking is performed. The baking conditions are
For example, at 600 ° C. to 1000 ° C. in air, 0 to 1
It is preferable to carry out by holding for about an hour.

【0076】[第3導電層の形成]このようにして形成
された第2導電層上に、第3導電層用ペーストを塗布す
る。塗布工程としては、特に限定されるものではない
が、ディップ法等によれば良い。第3導電層用ペースト
の塗布量は、特に限定されるものではなく、素体本体1
0の大きさにより適宜調整すれば良いが、通常、5〜1
00μm程度である。第3導電層用ペーストを塗布後、
乾燥する。乾燥は、60〜150℃程度で、10分〜1
時間程度行うことが好ましい。
[Formation of Third Conductive Layer] A paste for a third conductive layer is applied on the second conductive layer thus formed. The application step is not particularly limited, but may be a dip method or the like. The application amount of the third conductive layer paste is not particularly limited, and the body body 1
It may be appropriately adjusted depending on the size of 0, but usually 5 to 1
It is about 00 μm. After applying the paste for the third conductive layer,
dry. Dry at about 60-150 ° C for 10 minutes-1
It is preferable to carry out for about an hour.

【0077】上記のようにして第3導電層用ペーストを
塗布、乾燥した後、焼き付けを行う。焼き付け条件は、
たとえば、空気中にて600℃〜1000℃で、0〜1
時間程度保持することにより行うことが好ましい。な
お、第2導電層用ペーストの塗布および乾燥後に直ちに
焼き付けを行うことなく、第3導電層用ペーストの塗布
および乾燥後に、同時に焼き付け処理を行っても良い。
After the third conductive layer paste is applied and dried as described above, baking is performed. The baking conditions are
For example, at 600 ° C. to 1000 ° C. in air, 0 to 1
It is preferable to carry out by holding for about an hour. The baking process may be performed simultaneously after the application and drying of the third conductive layer paste, without performing the baking immediately after the application and drying of the second conductive layer paste.

【0078】[メッキ層]必要に応じて、各端子電極1
2,14上には、NiとSn層、またはSn−Pb合金
層を電解メッキ法にて形成する。メッキ層26の厚みは
特に限定されないが、通常、0.1〜20μm程度であ
る。
[Plating Layer] Each terminal electrode 1
Ni and Sn layers or Sn-Pb alloy layers are formed on the layers 2 and 14 by electrolytic plating. The thickness of the plating layer 26 is not particularly limited, but is usually about 0.1 to 20 μm.

【0079】このような構成により、抵抗値、すなわち
ESRを制御することができる。ESRは、特に限定さ
れるものではないが、0.5Ω〜10Ω程度であり、好
ましくは0.5〜5Ωである。この範囲のESRを有す
ることで、レギュレータIC用のコンデンサとして十分
な性能を発揮することができる。なお、本発明は、上述
した実施形態に限定されるものではなく、本発明の範囲
内で種々に改変することができる。
With such a configuration, the resistance value, that is, the ESR can be controlled. The ESR is not particularly limited, but is about 0.5 Ω to 10 Ω, preferably 0.5 to 5 Ω. By having an ESR in this range, sufficient performance can be exhibited as a capacitor for a regulator IC. Note that the present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.

【0080】たとえば、上述した実施形態では、端子電
極中の第2導電層22である抵抗体を、酸化性雰囲気で
形成することに主眼を置いているが、第1導電層20か
ら第3導電層24のすべてを、中性、あるいは還元性雰
囲気で焼き付けて形成することもできる。この場合、第
2導電層22中の抵抗体材料としては、各種の抵抗体材
料を用いることができる。この場合の抵抗体としては、
たとえば、TaN,TaN,LaB,WC,M
oSi,TaSi,SnO,Ta
等を例として挙げることができる。
For example, in the above embodiment, the terminal
The resistor, which is the second conductive layer 22 in the pole, is placed in an oxidizing atmosphere.
The main focus is on forming the first conductive layer 20
From the third conductive layer 24 to a neutral or reducing atmosphere.
It can also be formed by baking in an atmosphere. In this case,
Various types of resistor materials are used as the resistor material in the conductive layer 22.
Fees can be used. In this case, the resistor
For example, TaN, Ta2N, LaB6, WC, M
oSi2, TaSi2, SnO2, Ta 2O
5Can be cited as an example.

【0081】[0081]

【実施例】以下、本発明を、さらに詳細な実施例に基づ
き説明するが、本発明は、これら実施例に限定されな
い。実施例1 誘電体層の主原料としてBaCO(平均粒径:2.
0μm)およびTiO (平均粒径:2.0μm)を
用意した。Ba/Tiの原子比は1.00である。ま
た、これに加えて、100重量%のBaTiOに対
し、添加物としてMnCOを0.2重量%、MgC
を0.2重量%、Yを2.1重量%、
(BaCa)SiOを2.2重量%、それぞれ準備
した。
EXAMPLES The present invention will be described below based on more detailed examples.
However, the present invention is not limited to these examples.
No.Example 1 BaCO as main material of dielectric layer3(Average particle size: 2.
0 μm) and TiO 2(Average particle size: 2.0 μm)
Prepared. The atomic ratio of Ba / Ti is 1.00. Ma
In addition to this, 100% by weight of BaTiO3To
And MnCO as an additive30.2% by weight, MgC
O3Is 0.2% by weight, Y2O3To 2.1% by weight,
(BaCa) SiO32.2% by weight, respectively prepared
did.

【0082】これら原料粉末を水中ボールミルで混合
し、乾燥した。得られた混合粉を1250℃で2時間仮
焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥し
た。得られた仮焼粉に、有機バインダーとしてアクリル
樹脂と、有機溶剤として塩化メチレンとアセトンを加え
てさらに混合し、誘電体スラリーとした。得られた誘電
体スラリーをドクターブレード法にて誘電体グリーンシ
ートとした。
These raw material powders were mixed in an underwater ball mill and dried. The obtained mixed powder was calcined at 1250 ° C. for 2 hours. This calcined powder was pulverized with an underwater ball mill and dried. An acrylic resin as an organic binder and methylene chloride and acetone as organic solvents were added to the obtained calcined powder and further mixed to obtain a dielectric slurry. The obtained dielectric slurry was made into a dielectric green sheet by a doctor blade method.

【0083】内部電極材料としてNi粉末(平均粒径:
0.8μm)を用意し、これに有機バインダーとしてエ
チルセルロースと、有機溶剤としてターピネオールを加
え、三本ロールを用いて混練し、内部電極ペーストとし
た。
Ni powder (average particle size:
0.8 μm), ethyl cellulose as an organic binder and terpineol as an organic solvent were added thereto, and kneaded using a three-roll mill to obtain an internal electrode paste.

【0084】第1導電層の導電材料として、30重量%
のAg粉末(平均粒径:5.0μm)と70重量%のP
d粉末(平均粒径:1.0μm)を選択し、それら導電
粉末100重量%に対して、平均粒径2.0μmの亜鉛
系ガラスフリットあるいは亜鉛系マンガン含有ガラスを
5重量%添加し、これに有機バインダーとしてアクリル
樹脂と有機溶剤としてターピネオールを加え、三本ロー
ルを用いて混練し、第1導電層用ペーストとした。
As the conductive material of the first conductive layer, 30% by weight
Ag powder (average particle size: 5.0 μm) and 70% by weight of P
d powder (average particle diameter: 1.0 μm), zinc-based glass frit or zinc-based manganese-containing glass having an average particle diameter of 2.0 μm is added to 5% by weight based on 100% by weight of the conductive powder. Then, an acrylic resin as an organic binder and terpineol as an organic solvent were added and kneaded using a three-roll mill to obtain a paste for a first conductive layer.

【0085】第2導電層の導電材として、RuO
(平均粒径:1.0μm)を用い、主として抵抗値
の調整のために、100重量%の導電材に対して、絶縁
性酸化物として、平均粒径2.0μmの亜鉛系ガラス
(ZnO:65重量%,B:22重量%,Si
:13重量%)を50〜500重量%添加し、こ
れに有機バインダーとアクリル樹脂と有機溶剤としてタ
ーピネオールを加え、三本ロールを用いて混練し、第2
導電層用ペーストとした。
As the conductive material of the second conductive layer, RuO
2 (average particle size: 1.0 μm), and mainly for the purpose of adjusting the resistance value, a zinc-based glass (ZnO) having an average particle size of 2.0 μm as an insulating oxide with respect to 100% by weight of a conductive material. : 65% by weight, B 2 O 3 : 22% by weight, Si
O 2 : 13% by weight), 50 to 500% by weight, and an organic binder, an acrylic resin, and terpineol as an organic solvent, and kneading using a three-roll mill.
This was used as a conductive layer paste.

【0086】第3導電層の導電材として、Ag粉末(平
均粒径:0.5μm)を選択し、その導電粉末100重
量%に対して、平均粒径2.0μmの亜鉛系ガラスフリ
ットあるいは亜鉛系マンガン含有ガラスを5重量%添加
し、これに有機バインダーとしてアクリル樹脂と有機溶
剤としてターピネオールを加え、三本ロールを用いて混
練し、第3導電層用ペーストとした。
Ag powder (average particle size: 0.5 μm) was selected as the conductive material of the third conductive layer, and zinc-based glass frit or zinc having an average particle size of 2.0 μm was used for 100% by weight of the conductive powder. A manganese-containing glass was added in an amount of 5% by weight, an acrylic resin as an organic binder and terpineol as an organic solvent were added, and the mixture was kneaded using a three-roll mill to obtain a third conductive layer paste.

【0087】所定の厚みを得るために誘電体グリーンシ
ートを数枚積層し、その上にスクリーン印刷法により内
部電極用ペーストの端部が誘電体層用グリーンシートの
端部から交互に外部に露出するように印刷されたグリー
ンシートを200枚積層し、熱圧着した。次いで焼成後
のチップ形状が、縦2.0mm×横1.2mm×厚み
1.2mmになるように切断し、グリーンチップを得
た。
In order to obtain a predetermined thickness, several dielectric green sheets are laminated, and the ends of the internal electrode paste are alternately exposed to the outside from the ends of the dielectric layer green sheets by screen printing. 200 green sheets printed as described above were laminated and thermocompression bonded. Next, the chip was cut so that the chip shape after firing was 2.0 mm long × 1.2 mm wide × 1.2 mm thick to obtain a green chip.

【0088】得られたグリーンチップを、加湿したN
+H(H:3容積%)雰囲気中、1300
℃にて3時間保持して焼成し、さらに加湿したH
スを含む酸素分圧10−2Paの雰囲気にて1000℃
で2時間保持し、チップ焼結体を得た。得られた焼結体
の両端部に、上記第1導電層用ペーストを塗布、乾燥を
行い、空気中で脱バインダを行い、Niを還元するため
に還元処理をした後に、N−H雰囲気中、95
0℃で10分間保持して第1導電層を得た。形成された
第1導電層上に上記第2導電層用ペーストを塗布、乾燥
を行い、空気中、850℃で10分間保持して、第2導
電層を得た。形成された第2導電層上に上記第3導電層
用ペーストを塗布、乾燥を行い、空気中、650℃で1
0分間保持して、第3導電層を得た。
The obtained green chips were humidified with N
2 + H 2 (H 2 : 3% by volume) atmosphere, 1300
° C. 3 hour hold and then calcined at, 1000 ° C. in an atmosphere of an oxygen partial pressure of 10 -2 Pa containing further humidified H 2 gas
For 2 hours to obtain a chip sintered body. On both ends of the obtained sintered body, the coating of the first conductive layer paste and dried, subjected to binder removal in air, after the reduction treatment to reduce the Ni, N 2 -H 2 Atmosphere, 95
It was kept at 0 ° C. for 10 minutes to obtain a first conductive layer. The paste for the second conductive layer was applied onto the formed first conductive layer, dried, and kept at 850 ° C. for 10 minutes in the air to obtain a second conductive layer. The paste for the third conductive layer is applied on the formed second conductive layer, and dried.
After holding for 0 minutes, a third conductive layer was obtained.

【0089】その後、該第3導電層上に、Ni,Snの
順に電解メッキ法にてメッキ膜を形成した。得られた試
料の静電容量は設計通り、2.0μFであった。
Thereafter, a plating film was formed on the third conductive layer by electrolytic plating in the order of Ni and Sn. The capacitance of the obtained sample was 2.0 μF as designed.

【0090】上記のようにして作製した電子部品のES
Rの値を、表1に示す。それぞれ測定した個数は50個
であり、その平均値を示す。第1導電層および第3導電
層中のガラスとしては、亜鉛系ガラス(ZnO:65重
量%,B:22重量%,SiO:13重
量%)を用い、第2導電層の導電材としては、RuO
を用い、第2導電層中のガラスとしては、上記の亜
鉛系ガラスを用いた。メッキ前後のESRの変化は、メ
ッキ前に素体本体に予め番号付けしており、メッキ前後
にESRを測定し、±1.0mΩ以上の変動があった場
合に変動ありと判断し、その個数を測定した。
The ES of the electronic component manufactured as described above
Table 1 shows the values of R. The number of each measured is 50
And the average value is shown. First conductive layer and third conductive layer
As the glass in the layer, zinc-based glass (ZnO: 65 layers) was used.
Amount%, B2O3: 22% by weight, SiO2: 13 layers
%), And the conductive material of the second conductive layer is RuO
2And the glass in the second conductive layer is as described above.
Lead-based glass was used. Changes in ESR before and after plating are
The body body is numbered beforehand, before and after plating
ESR was measured and there was a fluctuation of ± 1.0 mΩ or more.
In this case, it was determined that there was a change, and the number was measured.

【0091】[0091]

【表1】 [Table 1]

【0092】表1に示す結果から、第2導電層中のガラ
スとRuOとの重量比を調整することで、ESRの
制御が可能であることが確認できた。また、メッキ前後
のESRの変動も少ないことが確認できた。
From the results shown in Table 1, it was confirmed that the ESR can be controlled by adjusting the weight ratio of glass and RuO 2 in the second conductive layer. Also, it was confirmed that the fluctuation of the ESR before and after plating was small.

【0093】また、本実施例の試料を、レギュレータI
Cの平滑用コンデンサとして用い、100kHzで動作
させたところ、発振等の電圧変動を生じることなく正常
に動作した。
Further, the sample of this embodiment was used as a regulator I
When used as a smoothing capacitor for C and operated at 100 kHz, it operated normally without voltage fluctuation such as oscillation.

【0094】また、本実施例の試料について、コンデン
サの加速試験である高温負荷試験(85℃、定格の2倍
の電圧印加)および耐湿負荷試験(85℃、85%、定
格電圧印加)を行ったところ、ESRの変動およびその
他の電気特性に変化は認められなかった。
The sample of this example was subjected to a high-temperature load test (85 ° C., application of twice the rated voltage) and a humidity resistance load test (85 ° C., 85%, rated voltage applied), which are acceleration tests of the capacitor. As a result, there was no change in ESR and no change in other electrical characteristics.

【0095】実施例2 第2導電層用ペーストの塗布および乾燥後に直ちに焼き
付けを行うことなく、第3導電層用ペーストの塗布およ
び乾燥後に、空気中で同時に焼き付け処理を行った以外
は、実施例1と同様にしてコンデンサ試料を作製し、同
様な試験を行った。結果を表2に示す。
Example 2 The same procedure as in Example 2 was carried out except that the baking treatment was carried out simultaneously in the air after the application and drying of the paste for the third conductive layer, without baking immediately after the application and drying of the paste for the second conductive layer. A capacitor sample was prepared in the same manner as in Example 1, and a similar test was performed. Table 2 shows the results.

【0096】[0096]

【表2】 [Table 2]

【0097】表2に示すように、実施例1に比較して、
メッキ前後のESR変動個数がさらに少なくなり、ES
Rの制御特性がおよび安定性がさらに増大することが確
認できた。
As shown in Table 2, compared to Example 1,
The number of ESR fluctuations before and after plating is further reduced,
It was confirmed that the control characteristics and stability of R were further increased.

【0098】比較例1 図1に示す第3導電層24を形成しない以外は、前記実
施例1と同様にしてコンデンサ試料を作製しようとした
が、第2導電層22が酸化物で構成されるために、その
外面にメッキ層26を形成することができなかった。な
お、無電解メッキを用いることにより、メッキ層を形成
することは可能ではあるが、抵抗のばらつきが大きくな
ってしまい、実用的でない。比較例2 図1に示す第1導電層20を形成しない以外は、前記実
施例1と同様にしてコンデンサ試料を作製し、同様な試
験を行った。
Comparative Example 1 A capacitor sample was prepared in the same manner as in Example 1 except that the third conductive layer 24 shown in FIG. 1 was not formed, but the second conductive layer 22 was made of an oxide. Therefore, the plating layer 26 could not be formed on the outer surface. Although the use of electroless plating makes it possible to form a plating layer, the variation in resistance increases, which is not practical. Comparative Example 2 A capacitor sample was prepared in the same manner as in Example 1 except that the first conductive layer 20 shown in FIG. 1 was not formed, and a similar test was performed.

【0099】コンデンサ素体10に対して、第1導電層
20を形成しないで、直接に第2導電層22を形成しよ
うとしたので、内部電極であるNiと電気的な接続が確
保できなくなり設計通りの静電容量およびその他の電気
特性を得ることができなかった。
Since the second conductive layer 22 was formed directly on the capacitor body 10 without forming the first conductive layer 20, electrical connection with the internal electrode Ni could not be secured. The same capacitance and other electrical properties could not be obtained.

【0100】実施例3 第2導電層中のガラス組成として、ストロンチウム系ガ
ラスを用いた以外は、実施例1と同様にしてコンデンサ
試料を作製し、同様な試験を行った場合も、同様な傾向
が認められた。
Example 3 A capacitor sample was prepared in the same manner as in Example 1 except that strontium-based glass was used as the glass composition in the second conductive layer, and a similar test was conducted. Was observed.

【0101】実施例4 第2導電層中の導電材として、BiRu
を用いた以外は、実施例1と同様にしてコンデンサ試料
を作製し、同様な試験を行った場合も、同様な傾向が認
められた。しかも、本実施例のコンデンサ試料につい
て、耐湿負荷試験(85℃/85%RH: 定格電圧印
加)を1000時間行い、その前後におけるESRの変
動率を測定したところ、±0.5%以内であり、安定し
たESRが得られることが確認できた。なお、第2導電
層中の導電材としてRuOを用いた実施例1のコン
デンサ試料についても、同様な耐湿負荷試験を行ったと
ころ、ESRの変動率は±3%であった。
Example 4 Bi 2 Ru 2 O 7 was used as the conductive material in the second conductive layer.
A similar tendency was observed in the case where a capacitor sample was prepared in the same manner as in Example 1 and a similar test was carried out, except that was used. In addition, the capacitor sample of this example was subjected to a humidity resistance load test (85 ° C./85% RH: rated voltage applied) for 1000 hours, and the ESR variation before and after that was within ± 0.5%. It was confirmed that stable ESR was obtained. The same humidity resistance load test was performed on the capacitor sample of Example 1 using RuO 2 as the conductive material in the second conductive layer, and the ESR variation was ± 3%.

【0102】実施例5 第1導電層および第3導電層のガラスとして、亜鉛系マ
ンガン含有ガラス(ZnO:60重量%,B
:20重量%,SiO:10重量%,M
nO:10重量%)を用いた以外は、実施例1と同様に
してコンデンサ試料を作製し、同様な試験を行った結果
を、表3に示す。
Example 5 As a glass for the first and third conductive layers, a zinc-based manganese-containing glass (ZnO: 60% by weight, B
2 O 3 : 20% by weight, SiO 2 : 10% by weight, M
Table 3 shows the results of producing a capacitor sample in the same manner as in Example 1 except that nO: 10% by weight) was used.

【0103】[0103]

【表3】 [Table 3]

【0104】表3に示すように、亜鉛系マンガン含有ガ
ラスを用いることで、実施例1に比較して、メッキ前後
のESR変動個数がさらに少なくなり、ESRの制御特
性がおよび安定性がさらに増大することが確認できた。
As shown in Table 3, the use of the zinc-containing manganese-containing glass further reduced the number of ESR fluctuations before and after plating and further increased the ESR control characteristics and stability, as compared with Example 1. I was able to confirm.

【0105】実施例6 第2導電層中の導電性物質として、グラファイト・カー
ボン(平均粒径:1.1μm)を用いた以外は、実施例
1と同様にしてコンデンサ試料を作製し、同様な試験を
行った結果を、表4に示す。
Example 6 A capacitor sample was prepared in the same manner as in Example 1 except that graphite carbon (average particle size: 1.1 μm) was used as the conductive material in the second conductive layer. Table 4 shows the results of the test.

【0106】[0106]

【表4】 [Table 4]

【0107】実施例7 第1導電層の導電材料として、AgとPdとの組成比が
30:70であるAg−Pd(平均粒径:0.8μm)
の合金粉末を用いた以外は、実施例1と同様にしてコン
デンサ試料を作製し、同様な試験を行った場合も、同様
な傾向が認められた。しかも、本実施例7のコンデンサ
試料では、ESRのばらつき(CV値)が5.5%であ
り、CV値が13%であった実施例1(AgとPdとの
混合粉末)に比較して、さらに小さくできることが確認
できた。なお、実施例1および実施例7において、ES
RのCV値は、第2導電層中のガラスとRuOとの
重量比を、3.0とした場合において、メッキ前の試料
を50個準備し、それらのESRを測定し、そのばらつ
きを求めることにより測定した。
Example 7 As the conductive material of the first conductive layer, Ag-Pd having a composition ratio of Ag to Pd of 30:70 (average particle size: 0.8 μm)
A similar tendency was observed in a case where a capacitor sample was prepared and a similar test was performed in the same manner as in Example 1 except that the alloy powder was used. Moreover, in the capacitor sample of the seventh embodiment, the ESR variation (CV value) was 5.5%, and compared with the first embodiment (mixed powder of Ag and Pd) having a CV value of 13%. It was confirmed that the size could be further reduced. Note that in Examples 1 and 7, ES
As for the CV value of R, when the weight ratio of glass to RuO 2 in the second conductive layer was set to 3.0, 50 samples before plating were prepared, and their ESR was measured. It was measured by asking.

【0108】[0108]

【発明の効果】以上説明してきたように、本発明によれ
ば、積層セラミックコンデンサなどの電子部品の外部端
子電極部に抵抗機能を付与し、メッキ処理による抵抗の
変動がなく、抵抗の経時変化のない極めて高い信頼性を
持つ電子部品、より具体的にはCR複合電子部品を実現
することができる。
As described above, according to the present invention, a resistance function is given to the external terminal electrode portion of an electronic component such as a multilayer ceramic capacitor, so that the resistance does not fluctuate due to plating and the resistance changes with time. It is possible to realize an electronic component having extremely high reliability without any problem, more specifically, a CR composite electronic component.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は本発明の一実施形態に係る電子部品と
しての積層セラミックコンデンサの要部断面図である。
FIG. 1 is a sectional view of a main part of a multilayer ceramic capacitor as an electronic component according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2… 積層セラミックコンデンサ 4… 誘電体層 6,8… 内部電極層 10… 素子本体 12,14… 外部電極端子 20… 第1導電層 22… 第2導電層 24… 第3導電層 26… メッキ層 2 Multilayer ceramic capacitor 4 Dielectric layer 6, 8 Internal electrode layer 10 Element body 12, 14 External electrode terminal 20 First conductive layer 22 Second conductive layer 24 Third conductive layer 26 Plating layer

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 誘電体層と内部電極層とが交互に積層さ
れた素子本体と、 前記素子本体の外面に形成される外部端子電極とを有す
る電子部品であって、 前記外部端子電極が、 前記内部電極の少なくとも一部と電気的に接続するよう
に前記素子本体の外面に直接に形成され、難酸化性の材
質で構成される第1導電層と、 前記第1導電層の外面に形成され、導電性物質と絶縁性
物質の混合物を主として含む第2導電層と、 前記第2導電層の外面に形成され、難酸化性の材質で構
成される第3導電層とを有する電子部品。
1. An electronic component having an element body in which dielectric layers and internal electrode layers are alternately laminated, and an external terminal electrode formed on an outer surface of the element body, wherein the external terminal electrode comprises: A first conductive layer formed directly on an outer surface of the element main body so as to be electrically connected to at least a part of the internal electrode, and made of a non-oxidizable material; and formed on an outer surface of the first conductive layer. An electronic component, comprising: a second conductive layer mainly containing a mixture of a conductive substance and an insulating substance; and a third conductive layer formed on an outer surface of the second conductive layer and made of a hardly oxidizable material.
【請求項2】 前記第1導電層および第3導電層が、P
d,Ag,Pt,Au,Rh,Ir,Ruから選択され
る1種以上の金属、またはこれらの2種以上の合金を含
むことを特徴とする請求項1に記載の電子部品。
2. The method according to claim 1, wherein the first conductive layer and the third conductive layer are P
The electronic component according to claim 1, wherein the electronic component includes one or more metals selected from d, Ag, Pt, Au, Rh, Ir, and Ru, or two or more alloys thereof.
【請求項3】 前記第1導電層が、AgおよびPdの合
金を含むことを特徴とする請求項2に記載の電子部品。
3. The electronic component according to claim 2, wherein the first conductive layer includes an alloy of Ag and Pd.
【請求項4】 前記導電性物質が、酸化ルテニウム、酸
化ルテニウム化合物および黒鉛から選択される少なくと
も1種以上の酸化物を含み、前記絶縁性物質が、ガラス
および金属酸化物を含むことを特徴とする請求項1〜3
のいずれかに記載の電子部品。
4. The method according to claim 1, wherein the conductive material includes at least one oxide selected from ruthenium oxide, a ruthenium oxide compound, and graphite, and the insulating material includes glass and a metal oxide. Claims 1-3
An electronic component according to any one of the above.
【請求項5】 前記第2導電層が、前記第1導電層およ
び第3導電層の抵抗よりも高い抵抗する抵抗体として機
能することを特徴とする請求項1〜4のいずれかに記載
の電子部品。
5. The device according to claim 1, wherein the second conductive layer functions as a resistor having a higher resistance than the first conductive layer and the third conductive layer. Electronic components.
【請求項6】 前記第1導電層および第3導電層を形成
する粒子の平均粒子径が0.1〜30μmであることを
特徴とする請求項1〜5のいずれかに記載の電子部品。
6. The electronic component according to claim 1, wherein the particles forming the first conductive layer and the third conductive layer have an average particle diameter of 0.1 to 30 μm.
【請求項7】 前記第2導電層を形成する導電性物質の
粒子の平均粒子径が0.01〜10μmであり、前記絶
縁性物質の粒子の平均粒子径が0.01〜10μmであ
ることを特徴とする請求項1〜6のいずれかに記載の電
子部品。
7. The conductive material forming the second conductive layer has an average particle size of 0.01 to 10 μm, and the insulating material has an average particle size of 0.01 to 10 μm. The electronic component according to claim 1, wherein:
【請求項8】 前記第1導電層および第3導電層がガラ
スを含有していることを特徴とする請求項1〜7のいず
れかに記載の電子部品。
8. The electronic component according to claim 1, wherein the first conductive layer and the third conductive layer contain glass.
【請求項9】 前記第1導電層および第3導電層のガラ
スが、酸化マンガンを含有していることを特徴とする請
求項8に記載の電子部品。
9. The electronic component according to claim 8, wherein the glass of the first conductive layer and the glass of the third conductive layer contain manganese oxide.
【請求項10】 前記酸化マンガンを含むガラスにおけ
る酸化マンガンの含有量が、ガラス全体を100重量%
として、0〜40重量%(0%を含まない)であること
を特徴とする請求項9に記載の電子部品。
10. The content of manganese oxide in the glass containing manganese oxide is 100% by weight of the whole glass.
The electronic component according to claim 9, wherein the content is 0 to 40% by weight (excluding 0%).
【請求項11】 前記ガラスの粒子の平均粒子径が0.
01〜30μmであることを特徴とする請求項8〜10
のいずれかに記載の電子部品。
11. The glass particles having an average particle diameter of 0.1.
11. The thickness is from 0.1 to 30 [mu] m.
An electronic component according to any one of the above.
【請求項12】 前記第3導電層の外面にメッキ層が形
成されていることを特徴とする請求項1〜11のいずれ
かに記載の電子部品。
12. The electronic component according to claim 1, wherein a plating layer is formed on an outer surface of the third conductive layer.
【請求項13】 前記内部電極層がNiを含有すること
を特徴とする請求項1〜12のいずれかに記載の電子部
品。
13. The electronic component according to claim 1, wherein the internal electrode layer contains Ni.
【請求項14】 誘電体層と内部電極層とが交互に積層
された素子本体を形成する工程と、 前記素子本体の外面に、難酸化性の材質を含む第1導電
層用ペーストを塗布して焼き付け、第1導電層を形成す
る工程と、 前記第1導電層の外面に、導電性物質と絶縁性物質の混
合物を主として含む第2導電層用ペーストを塗布して焼
き付け、第2導電層を形成する工程と、 前記第2導電層の外面に、難酸化性の材質を含む第3導
電層用ペーストを塗布して焼き付け、第3導電層を形成
する工程とを有する電子部品の製造方法。
14. A step of forming an element body in which dielectric layers and internal electrode layers are alternately laminated, and applying a first conductive layer paste containing a non-oxidizable material to an outer surface of the element body. Baking to form a first conductive layer; and applying and baking a paste for a second conductive layer mainly containing a mixture of a conductive substance and an insulating substance to an outer surface of the first conductive layer, and baking the second conductive layer. Forming a third conductive layer on the outer surface of the second conductive layer by applying and baking a paste for a third conductive layer containing a hardly oxidizable material to form a third conductive layer. .
【請求項15】 誘電体層と内部電極層とが交互に積層
された素子本体を形成する工程と、 前記素子本体の外面に、難酸化性の材質を含む第1導電
層用ペーストを塗布して焼き付け、第1導電層を形成す
る工程と、 前記第1導電層の外面に、導電性物質と絶縁性物質の混
合物を主として含む第2導電層用ペーストを塗布する工
程と、 前記第2導電層用ペーストの外面に、難酸化性の材質を
含む第3導電層用ペーストを塗布し、その後焼き付け処
理を行い、第2導電層および第3導電層を形成する工程
とを有する電子部品の製造方法。
15. A step of forming an element body in which dielectric layers and internal electrode layers are alternately laminated, and applying a first conductive layer paste containing a non-oxidizable material to an outer surface of the element body. Baking to form a first conductive layer; applying a second conductive layer paste mainly containing a mixture of a conductive material and an insulating material to an outer surface of the first conductive layer; Forming a second conductive layer and a third conductive layer by applying a third conductive layer paste containing a hardly oxidizable material to the outer surface of the layer paste and then performing a baking process. Method.
【請求項16】 前記第1導電層用ペーストの焼き付け
を、酸化性雰囲気ではない雰囲気で行い、前記第2導電
層用ペーストおよび前記第3導電層用ペーストの焼き付
けを酸化性雰囲気で行うことを特徴とする請求項14ま
たは15に記載の電子部品の製造方法。
16. The baking of the first conductive layer paste is performed in an atmosphere that is not an oxidizing atmosphere, and the baking of the second conductive layer paste and the third conductive layer paste is performed in an oxidizing atmosphere. The method for manufacturing an electronic component according to claim 14, wherein:
JP2000349209A 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof Expired - Lifetime JP4496639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000349209A JP4496639B2 (en) 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-337723 1999-11-29
JP33772399 1999-11-29
JP2000349209A JP4496639B2 (en) 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001223132A true JP2001223132A (en) 2001-08-17
JP4496639B2 JP4496639B2 (en) 2010-07-07

Family

ID=26575894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349209A Expired - Lifetime JP4496639B2 (en) 1999-11-29 2000-11-16 Electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4496639B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022258A1 (en) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for controlling equivalent series resistance
WO2008035727A1 (en) 2006-09-22 2008-03-27 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
US7659568B2 (en) 2004-08-27 2010-02-09 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof
US20130082575A1 (en) * 2011-10-04 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2017063034A (en) * 2015-09-25 2017-03-30 三星電子株式会社Samsung Electronics Co.,Ltd. Electrical conductors, production methods thereof, and devices including the same
US20180190433A1 (en) * 2017-01-02 2018-07-05 Samsung Electro-Mechanics Co., Ltd. Capacitor component and method of manufacturing the same
JP2019195037A (en) * 2018-05-02 2019-11-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363295B2 (en) * 1995-12-07 2003-01-08 コーア株式会社 Chip electronic components
JPH10303065A (en) * 1997-04-30 1998-11-13 Sumitomo Metal Ind Ltd Chip-type cr composite component and its manufacture
JP3831497B2 (en) * 1997-10-06 2006-10-11 Tdk株式会社 CR composite electronic component and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022258A1 (en) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for controlling equivalent series resistance
JPWO2006022258A1 (en) * 2004-08-27 2008-05-08 株式会社村田製作所 Multilayer ceramic capacitor and its equivalent series resistance adjustment method
US7659568B2 (en) 2004-08-27 2010-02-09 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof
WO2008035727A1 (en) 2006-09-22 2008-03-27 Murata Manufacturing Co., Ltd. Laminated ceramic capacitor
US7589954B2 (en) 2006-09-22 2009-09-15 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US20130082575A1 (en) * 2011-10-04 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
US9305686B2 (en) * 2011-10-04 2016-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2017063034A (en) * 2015-09-25 2017-03-30 三星電子株式会社Samsung Electronics Co.,Ltd. Electrical conductors, production methods thereof, and devices including the same
US20180190433A1 (en) * 2017-01-02 2018-07-05 Samsung Electro-Mechanics Co., Ltd. Capacitor component and method of manufacturing the same
US10629379B2 (en) * 2017-01-02 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
US10748710B2 (en) 2017-01-02 2020-08-18 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
US11107634B2 (en) 2017-01-02 2021-08-31 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor component having external electrodes with reduced thickness
US11869722B2 (en) 2017-01-02 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
JP2019195037A (en) * 2018-05-02 2019-11-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor
US10861651B2 (en) 2018-05-02 2020-12-08 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP7111286B2 (en) 2018-05-02 2022-08-02 サムソン エレクトロ-メカニックス カンパニーリミテッド. multilayer capacitor

Also Published As

Publication number Publication date
JP4496639B2 (en) 2010-07-07

Similar Documents

Publication Publication Date Title
US6124769A (en) Electronic device, and its fabrication method
JP2998639B2 (en) Multilayer ceramic capacitors
CA2208698C (en) Dielectric ceramic composition and monolithic ceramic capacitor using same
JP3874041B2 (en) CR composite electronic component and manufacturing method thereof
JP4682426B2 (en) Electronic component and manufacturing method thereof
JP4097900B2 (en) Manufacturing method of electronic parts
JP4501143B2 (en) Electronic device and manufacturing method thereof
JP2004128328A (en) Electronic component and its manufacturing method
JP3831497B2 (en) CR composite electronic component and manufacturing method thereof
JP3935089B2 (en) Manufacturing method of composite electronic component
JP4577461B2 (en) Conductive paste composition and multilayer capacitor
JP4029204B2 (en) Dielectric ceramic composition and multilayer ceramic electronic component
JP4496639B2 (en) Electronic component and manufacturing method thereof
JP2001052952A (en) Layered ceramic capacitor and its manufacture
JP3831537B2 (en) Electronic device and manufacturing method thereof
JPH11283867A (en) Electronic component and manufacture thereof
JP3945033B2 (en) Manufacturing method of multilayer ceramic capacitor
JPH11126731A (en) R-c composite electronic component and manufacture thereof
JP2001307939A (en) Laminated ceramic capacitor and its manufacturing method
JPH1154368A (en) Composite electronic parts and its manufacture
JP4114434B2 (en) Dielectric ceramic and multilayer ceramic capacitor using the same
JPH11121276A (en) Electronic component and manufacturing method therefor
JP4506090B2 (en) Dielectric ceramic and multilayer ceramic capacitors
JPH11102835A (en) Laminated ceramic electronic component and manufacture thereof
JPH11283866A (en) Electronic component and manufacture therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4496639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

EXPY Cancellation because of completion of term