JP2000012608A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000012608A JP2000012608A JP10171620A JP17162098A JP2000012608A JP 2000012608 A JP2000012608 A JP 2000012608A JP 10171620 A JP10171620 A JP 10171620A JP 17162098 A JP17162098 A JP 17162098A JP 2000012608 A JP2000012608 A JP 2000012608A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring pattern
- bonding
- semiconductor device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明はチップサイズパッケージ型でかつ表面
実装型の半導体装置の製造方法に関し、装置の小型化及
び製造コストの低減を図ることを課題とする。 【解決手段】ウェーハ1上にチップ電極3を有する複数
の半導体チップ2を形成するウェーハ形成工程と、チッ
プ電極3を除き接着剤4をウェーハ1上に塗布する接着
剤塗布工程と、ウェーハ1を個々の半導体チップ2に分
割するチップ分割工程と、絶縁フィルム7上に所定の配
線パターン8が形成されると共にチップ電極3の形成位
置と対応する位置に開口部9が形成され、かつ孔部10
が形成された配線パターン8のパターン端部13が開口
部9内に延出した構成のフィルムキャリア6を半導体チ
ップ2に搭載し接着するフィルムキャリア配設工程と、
開口部9に接合材14を配設することにより配線パター
ン8とチップ電極3とを接合する接合工程と、少なくと
もボンディング位置を保護する封止樹脂19を形成する
樹脂封止工程とを有する。
実装型の半導体装置の製造方法に関し、装置の小型化及
び製造コストの低減を図ることを課題とする。 【解決手段】ウェーハ1上にチップ電極3を有する複数
の半導体チップ2を形成するウェーハ形成工程と、チッ
プ電極3を除き接着剤4をウェーハ1上に塗布する接着
剤塗布工程と、ウェーハ1を個々の半導体チップ2に分
割するチップ分割工程と、絶縁フィルム7上に所定の配
線パターン8が形成されると共にチップ電極3の形成位
置と対応する位置に開口部9が形成され、かつ孔部10
が形成された配線パターン8のパターン端部13が開口
部9内に延出した構成のフィルムキャリア6を半導体チ
ップ2に搭載し接着するフィルムキャリア配設工程と、
開口部9に接合材14を配設することにより配線パター
ン8とチップ電極3とを接合する接合工程と、少なくと
もボンディング位置を保護する封止樹脂19を形成する
樹脂封止工程とを有する。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にチップサイズパッケージ(CSP)型で
かつ表面実装型の半導体装置の製造方法に関する。近
年、パーソナルコンピュータ等の電子機器の機能は飛躍
的に進化し、アプリケーションの高性能化に対応して、
半導体装置(特にメモリ)の大容量化が求められてい
る。また、パーソナルコンピュータは小型化,軽量化が
図られており、これに伴い内蔵される半導体装置の小型
化が求められている。よって、これらの要求に対応しう
る半導体装置の製造方法の提供が望まれている。
法に係り、特にチップサイズパッケージ(CSP)型で
かつ表面実装型の半導体装置の製造方法に関する。近
年、パーソナルコンピュータ等の電子機器の機能は飛躍
的に進化し、アプリケーションの高性能化に対応して、
半導体装置(特にメモリ)の大容量化が求められてい
る。また、パーソナルコンピュータは小型化,軽量化が
図られており、これに伴い内蔵される半導体装置の小型
化が求められている。よって、これらの要求に対応しう
る半導体装置の製造方法の提供が望まれている。
【0002】
【従来の技術】従来より、実装密度を高めうる半導体装
置として、FBGA(Fine-pitch BallGrid Array)構造
の半導体装置や、TAB(Tape Automated Bonding)接続
技術を用いた半導体装置が知られている。FBGA構造
の半導体装置は、所定の配線パターンが形成されたフィ
ルムテープを基板とし、この基板上に半導体チップが搭
載されている。この配線パターンのチップ側端部にはボ
ンディングパッドが形成されており、このボンディング
パッドと半導体チップとはワイヤを用いて電気的に接続
されている。
置として、FBGA(Fine-pitch BallGrid Array)構造
の半導体装置や、TAB(Tape Automated Bonding)接続
技術を用いた半導体装置が知られている。FBGA構造
の半導体装置は、所定の配線パターンが形成されたフィ
ルムテープを基板とし、この基板上に半導体チップが搭
載されている。この配線パターンのチップ側端部にはボ
ンディングパッドが形成されており、このボンディング
パッドと半導体チップとはワイヤを用いて電気的に接続
されている。
【0003】また、配線パターンの他端部には外部接続
端子として機能するバンプ(例えば、半田バンプ)が接
合されており、これにより半導体チップと半田バンプは
電気的に接続される構成となっている。更に、基板の半
導体チップの搭載側の面には、モールド或いはポッティ
ングにより半導体チップ,ワイヤ等を覆うように封止樹
脂が形成されており、これにより半導体チップ及び電気
的接続部分の保護を図る構成とされている。
端子として機能するバンプ(例えば、半田バンプ)が接
合されており、これにより半導体チップと半田バンプは
電気的に接続される構成となっている。更に、基板の半
導体チップの搭載側の面には、モールド或いはポッティ
ングにより半導体チップ,ワイヤ等を覆うように封止樹
脂が形成されており、これにより半導体チップ及び電気
的接続部分の保護を図る構成とされている。
【0004】一方、TAB接続技術を用いた半導体装置
は、いわゆるTABテープを用い、TABテープに形成
されると共にバンプが形成された銅箔の一端部にベアチ
ップ状の半導体チップをフリップチップ接合した構造を
有する。また、TABテープ上には半導体チップの搭載
位置を覆うよう封止樹脂が形成され半導体チップの保護
が図られており、また銅箔の他端部には外部接続端子
(リード)が接続された構成となっている。
は、いわゆるTABテープを用い、TABテープに形成
されると共にバンプが形成された銅箔の一端部にベアチ
ップ状の半導体チップをフリップチップ接合した構造を
有する。また、TABテープ上には半導体チップの搭載
位置を覆うよう封止樹脂が形成され半導体チップの保護
が図られており、また銅箔の他端部には外部接続端子
(リード)が接続された構成となっている。
【0005】
【発明が解決しようとする課題】しかるに、従来のFB
GA構造の半導体装置では、半導体チップとフィルムテ
ープとを電気的に接続する方法としてワイヤを用いてい
たため、必然的に半導体装置内にワイヤループを形成す
る領域が必要となり、半導体装置が大型化してしまうと
いう問題点があった。
GA構造の半導体装置では、半導体チップとフィルムテ
ープとを電気的に接続する方法としてワイヤを用いてい
たため、必然的に半導体装置内にワイヤループを形成す
る領域が必要となり、半導体装置が大型化してしまうと
いう問題点があった。
【0006】一方、TAB接続技術を用いた半導体装置
は、ワイヤを用いることがないため、FBGA構造の半
導体装置に対して小型化を図ることができる。しかる
に、TAB接続技術を用いた半導体装置では、薄い銅箔
上にバンプを形成する必要がありバンプ形成が困難で、
また薄い銅箔に対して加熱ツール等を用いて半導体チッ
プをフリップチップ接合する必要があり、製造コストが
高くなるという問題点があった。
は、ワイヤを用いることがないため、FBGA構造の半
導体装置に対して小型化を図ることができる。しかる
に、TAB接続技術を用いた半導体装置では、薄い銅箔
上にバンプを形成する必要がありバンプ形成が困難で、
また薄い銅箔に対して加熱ツール等を用いて半導体チッ
プをフリップチップ接合する必要があり、製造コストが
高くなるという問題点があった。
【0007】また、TAB接続技術を用いた半導体装置
では、銅箔と半導体素子との間にバンプが介在し、この
バンプの接合力により両者が接合される構成とされてい
た。このため、銅箔と半導体素子とを直接接合すること
ができず、よって十分な切合力を得ることができないと
いう問題点もあった。本発明は上記の点に鑑みてなされ
たものであり、装置の小型化及び製造コストの低減を図
りうる半導体装置の製造方法を提供することを目的とす
る。
では、銅箔と半導体素子との間にバンプが介在し、この
バンプの接合力により両者が接合される構成とされてい
た。このため、銅箔と半導体素子とを直接接合すること
ができず、よって十分な切合力を得ることができないと
いう問題点もあった。本発明は上記の点に鑑みてなされ
たものであり、装置の小型化及び製造コストの低減を図
りうる半導体装置の製造方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
するものである。請求項1記載の発明に係る半導体装置
の製造方法では、ウェーハ上にチップ電極を有する複数
の半導体チップを形成するウェーハ形成工程と、前記チ
ップ電極を除き接着剤を前記ウェーハ上に塗布する接着
剤塗布工程と、前記ウェーハを個々の半導体チップに分
割するチップ分割工程と、絶縁フィルム上に所定の配線
パターンが形成されると共に前記チップ電極の形成位置
と対応する位置に開口部が形成され、かつ孔部が形成さ
れた前記配線パターンの端部が前記開口部に延出した構
成のフィルムキャリアを前記分割された半導体チップに
搭載し接着するフィルムキャリア配設工程と、前記開口
部に接合材を配設することにより、前記配線パターンと
前記チップ電極とを接合する接合工程と、少なくとも前
記ボンディング位置を保護する封止樹脂を形成する樹脂
封止工程とを有することを特徴とするものである。
に本発明では、次に述べる各手段を講じたことを特徴と
するものである。請求項1記載の発明に係る半導体装置
の製造方法では、ウェーハ上にチップ電極を有する複数
の半導体チップを形成するウェーハ形成工程と、前記チ
ップ電極を除き接着剤を前記ウェーハ上に塗布する接着
剤塗布工程と、前記ウェーハを個々の半導体チップに分
割するチップ分割工程と、絶縁フィルム上に所定の配線
パターンが形成されると共に前記チップ電極の形成位置
と対応する位置に開口部が形成され、かつ孔部が形成さ
れた前記配線パターンの端部が前記開口部に延出した構
成のフィルムキャリアを前記分割された半導体チップに
搭載し接着するフィルムキャリア配設工程と、前記開口
部に接合材を配設することにより、前記配線パターンと
前記チップ電極とを接合する接合工程と、少なくとも前
記ボンディング位置を保護する封止樹脂を形成する樹脂
封止工程とを有することを特徴とするものである。
【0009】また、請求項2記載の発明に係る半導体装
置の製造方法では、ウェーハ上にチップ電極を有する複
数の半導体チップを形成するウェーハ形成工程と、前記
チップ電極を除き接着剤を前記ウェーハ上に塗布する接
着剤塗布工程と、絶縁フィルム上に所定の配線パターン
が形成されると共に前記各チップ電極の形成位置と対応
する位置に開口部が形成され、かつ孔部が形成された前
記配線パターンの端部が前記開口部に延出した構成のフ
ィルムキャリアを前記ウェーハに搭載し接着するフィル
ムキャリア配設工程と、前記開口部に接合材を配設する
ことにより、前記配線パターンと前記チップ電極とを接
合する接合工程と、少なくとも前記ボンディング位置を
保護する封止樹脂を形成する樹脂封止工程と、前記ウェ
ーハを個々の半導体チップに分割するチップ分割工程と
を有することを特徴とするものである。
置の製造方法では、ウェーハ上にチップ電極を有する複
数の半導体チップを形成するウェーハ形成工程と、前記
チップ電極を除き接着剤を前記ウェーハ上に塗布する接
着剤塗布工程と、絶縁フィルム上に所定の配線パターン
が形成されると共に前記各チップ電極の形成位置と対応
する位置に開口部が形成され、かつ孔部が形成された前
記配線パターンの端部が前記開口部に延出した構成のフ
ィルムキャリアを前記ウェーハに搭載し接着するフィル
ムキャリア配設工程と、前記開口部に接合材を配設する
ことにより、前記配線パターンと前記チップ電極とを接
合する接合工程と、少なくとも前記ボンディング位置を
保護する封止樹脂を形成する樹脂封止工程と、前記ウェ
ーハを個々の半導体チップに分割するチップ分割工程と
を有することを特徴とするものである。
【0010】また、請求項3記載の発明では、前記請求
項1または2記載の半導体装置の製造方法において、前
記接合工程では、ワイヤボンディング装置を用い、前記
開口部を介して前記接合材となる金属ワイヤを前記チッ
プ電極にボンディングすることにより、前記配線パター
ンと前記チップ電極とを接合することを特徴とするもの
である。
項1または2記載の半導体装置の製造方法において、前
記接合工程では、ワイヤボンディング装置を用い、前記
開口部を介して前記接合材となる金属ワイヤを前記チッ
プ電極にボンディングすることにより、前記配線パター
ンと前記チップ電極とを接合することを特徴とするもの
である。
【0011】また、請求項4記載の発明では、前記請求
項1または2記載の半導体装置の製造方法において、前
記接合工程では、前記接合材として半田ペーストを用
い、前記開口部が位置する部位に印刷形成された前記半
田ペーストにより、前記配線パターンと前記チップ電極
とを接合することを特徴とするものである。
項1または2記載の半導体装置の製造方法において、前
記接合工程では、前記接合材として半田ペーストを用
い、前記開口部が位置する部位に印刷形成された前記半
田ペーストにより、前記配線パターンと前記チップ電極
とを接合することを特徴とするものである。
【0012】更に、請求項5記載の発明では、前記請求
項1記載の半導体装置の製造方法において、前記フィル
ムキャリアの前記半導体チップの外周縁と対向する位置
に樹脂通過孔を設け、前記封止工程において封止樹脂が
前記半導体チップの側面にも形成されるようにしたこと
を特徴とするものである。
項1記載の半導体装置の製造方法において、前記フィル
ムキャリアの前記半導体チップの外周縁と対向する位置
に樹脂通過孔を設け、前記封止工程において封止樹脂が
前記半導体チップの側面にも形成されるようにしたこと
を特徴とするものである。
【0013】上記した各手段は、次のように作用する。
請求項1記載の発明によれば、フィルムキャリア配設工
程において、分割された半導体チップにフィルムキャリ
アが接着される。このフィルムキャリアは、絶縁フィル
ム上に所定の配線パターンが形成されると共に、チップ
電極の形成位置と対応する位置に開口部が形成されてい
る。
請求項1記載の発明によれば、フィルムキャリア配設工
程において、分割された半導体チップにフィルムキャリ
アが接着される。このフィルムキャリアは、絶縁フィル
ム上に所定の配線パターンが形成されると共に、チップ
電極の形成位置と対応する位置に開口部が形成されてい
る。
【0014】更に、配線パターンの端部には孔部が形成
されており、この端部は開口部内に延出した構成とされ
ている。よって、フィルムキャリアが半導体チップに接
着された状態において、配線パターンの端部に形成され
た開口部はチップ電極と対向した状態となる。この状態
において、接合工程を実施し、開口部に接合材を配設す
ることにより、配線パターンとチップ電極とを接合す
る。この際、上記のように配線パターンの端部には孔部
が形成されているため、接合材はこの孔部を介して配線
パターンとチップ電極とを接合する構成となる。
されており、この端部は開口部内に延出した構成とされ
ている。よって、フィルムキャリアが半導体チップに接
着された状態において、配線パターンの端部に形成され
た開口部はチップ電極と対向した状態となる。この状態
において、接合工程を実施し、開口部に接合材を配設す
ることにより、配線パターンとチップ電極とを接合す
る。この際、上記のように配線パターンの端部には孔部
が形成されているため、接合材はこの孔部を介して配線
パターンとチップ電極とを接合する構成となる。
【0015】よって、配線パターンは直接チップ電極と
接合されるため、この接合に要する領域を小さくするこ
とができ、半導体装置の小型化を図ることができる。ま
た、上記のように、接合材は孔部を介して配線パターン
とチップ電極とを接合するため、接合材と配線パターン
との接合面積を増大することができ、接合強度の向上を
図ることができる。更に、従来のワイヤを用いた構成に
比べて電気抵抗を小さくでき、電気特性の向上を図るこ
とができる。
接合されるため、この接合に要する領域を小さくするこ
とができ、半導体装置の小型化を図ることができる。ま
た、上記のように、接合材は孔部を介して配線パターン
とチップ電極とを接合するため、接合材と配線パターン
との接合面積を増大することができ、接合強度の向上を
図ることができる。更に、従来のワイヤを用いた構成に
比べて電気抵抗を小さくでき、電気特性の向上を図るこ
とができる。
【0016】また、請求項2記載の発明によれば、フィ
ルムキャリア配設工程及び接合工程が終了した後にウェ
ーハを個々の半導体チップに分割するチップ分割工程を
行うため、複数の半導体チップが集合したウェーハに対
し一括的にフィルムキャリアを配設する処理、及び配線
パターンとチップ電極とを接合する処理を行えるため、
半導体装置の製造処理の効率化を図ることができる。
ルムキャリア配設工程及び接合工程が終了した後にウェ
ーハを個々の半導体チップに分割するチップ分割工程を
行うため、複数の半導体チップが集合したウェーハに対
し一括的にフィルムキャリアを配設する処理、及び配線
パターンとチップ電極とを接合する処理を行えるため、
半導体装置の製造処理の効率化を図ることができる。
【0017】また、請求項3記載の発明によれば、接合
工程において、接合材として金属ワイヤを用い、この金
属ワイヤをワイヤボンディング装置によりチップ電極に
ボンディングし、開口部を介して配線パターンとチップ
電極を接合することにより、半導体製造設備として広く
利用されているワイヤボンディング装置を用いて配線パ
ターンとチップ電極を接合することが可能となる。
工程において、接合材として金属ワイヤを用い、この金
属ワイヤをワイヤボンディング装置によりチップ電極に
ボンディングし、開口部を介して配線パターンとチップ
電極を接合することにより、半導体製造設備として広く
利用されているワイヤボンディング装置を用いて配線パ
ターンとチップ電極を接合することが可能となる。
【0018】よって、新たに製造設備を設けることなく
接合工程を実施することができ、またワイヤボンディン
グ装置は高速処理が可能であるため、接合工程を安価に
かつ効率的に実施することができる。また、請求項4記
載の発明によれば、接合工程において、接合材として半
田ペーストを用いると共に、開口部が位置する部位に印
刷形成された半田ペーストにより配線パターンとチップ
電極とを接合することにより、厚膜形成技術として広く
利用されている印刷法を用いて半田ペーストを配設する
ことができるため、接合工程を安価にかつ効率的に実施
することができる。
接合工程を実施することができ、またワイヤボンディン
グ装置は高速処理が可能であるため、接合工程を安価に
かつ効率的に実施することができる。また、請求項4記
載の発明によれば、接合工程において、接合材として半
田ペーストを用いると共に、開口部が位置する部位に印
刷形成された半田ペーストにより配線パターンとチップ
電極とを接合することにより、厚膜形成技術として広く
利用されている印刷法を用いて半田ペーストを配設する
ことができるため、接合工程を安価にかつ効率的に実施
することができる。
【0019】更に、請求項5記載の発明によれば、フィ
ルムキャリアの半導体チップの外周縁と対向する位置に
樹脂通過孔を設け、封止工程において封止樹脂が半導体
チップの側面にも形成されるようにしたことにより、単
にフィルムキャリアに樹脂通過孔を設けるだけで半導体
チップの側面保護を行うことができ、簡単かつ安価に半
導体装置の信頼性の向上を図ることができる。
ルムキャリアの半導体チップの外周縁と対向する位置に
樹脂通過孔を設け、封止工程において封止樹脂が半導体
チップの側面にも形成されるようにしたことにより、単
にフィルムキャリアに樹脂通過孔を設けるだけで半導体
チップの側面保護を行うことができ、簡単かつ安価に半
導体装置の信頼性の向上を図ることができる。
【0020】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は本発明の第1実施例であ
る半導体装置の製造方法を示す工程図であり、図2は本
発明の第2実施例である半導体装置の製造方法を示す工
程図である。各図に示すように、本実施例に係る半導体
装置の製造方法は、ウェーハ形成工程(S10,S2
0)、接着剤塗布工程(S11,S21)、チップ分割
工程(S12,S25)、フィルムキャリア配設工程
(S13,S22)、接合工程(S14,S23)、樹
脂封止工程(S15,S24)、及びフィルム除去工程
(S16)の各工程を有している。以下、図3乃至図1
1を用いて、本発明の第1実施例である半導体装置20
(図8参照)の製造方法について説明する。
て図面と共に説明する。図1は本発明の第1実施例であ
る半導体装置の製造方法を示す工程図であり、図2は本
発明の第2実施例である半導体装置の製造方法を示す工
程図である。各図に示すように、本実施例に係る半導体
装置の製造方法は、ウェーハ形成工程(S10,S2
0)、接着剤塗布工程(S11,S21)、チップ分割
工程(S12,S25)、フィルムキャリア配設工程
(S13,S22)、接合工程(S14,S23)、樹
脂封止工程(S15,S24)、及びフィルム除去工程
(S16)の各工程を有している。以下、図3乃至図1
1を用いて、本発明の第1実施例である半導体装置20
(図8参照)の製造方法について説明する。
【0021】半導体装置20を製造するには、先ずウェ
ーハ形成工程(S10)を実施することにより、チップ
電極3を有する複数の半導体チップ2(本実施例では、
D−RAMを例に挙げて説明する)を有するウェーハ1
を形成する。尚、このウェーハ形成工程(S10)は、
周知の技術を用いて実施されるものであり、ここではウ
ェーハ1を形成するための具体的に説明は省略する。
ーハ形成工程(S10)を実施することにより、チップ
電極3を有する複数の半導体チップ2(本実施例では、
D−RAMを例に挙げて説明する)を有するウェーハ1
を形成する。尚、このウェーハ形成工程(S10)は、
周知の技術を用いて実施されるものであり、ここではウ
ェーハ1を形成するための具体的に説明は省略する。
【0022】ウェーハ形成工程(S10)が終了する
と、続いて接着剤塗布工程(S11)が実施される。こ
の接着剤塗布工程(S11)では、チップ電極3を除き
ウェーハ1上に接着剤4を塗布する。この接着剤4の塗
布処理は、例えば厚膜形成技術であるスクリーン印刷法
を用いることにより、容易に行うことができる。図3
は、接着剤4が塗布されたウェーハ1を示している。
尚、本実施例では、チップ電極3の形成位置に加え、後
述するチップ分割工程(S12)でウェーハ1を分割す
る分割位置5(一点鎖線で示す)も接着剤4が配設され
ないようにしている。
と、続いて接着剤塗布工程(S11)が実施される。こ
の接着剤塗布工程(S11)では、チップ電極3を除き
ウェーハ1上に接着剤4を塗布する。この接着剤4の塗
布処理は、例えば厚膜形成技術であるスクリーン印刷法
を用いることにより、容易に行うことができる。図3
は、接着剤4が塗布されたウェーハ1を示している。
尚、本実施例では、チップ電極3の形成位置に加え、後
述するチップ分割工程(S12)でウェーハ1を分割す
る分割位置5(一点鎖線で示す)も接着剤4が配設され
ないようにしている。
【0023】接着剤塗布工程(S11)が終了すると、
本実施例では、続いてウェーハ1を個々の半導体チップ
2に分割するチップ分割工程(S12)が行われる。こ
の分割処理は、ウェーハ1の切断治具として一般に用い
られているダイシングソーを用いて行うことができる。
また、前記のように分割位置5には接着剤4が配設され
ていないため、ダイシングソーに目詰まりが発生するこ
とを防止することができる。図4は、チップ分割工程
(S12)において分割された半導体チップ2を示して
いる。
本実施例では、続いてウェーハ1を個々の半導体チップ
2に分割するチップ分割工程(S12)が行われる。こ
の分割処理は、ウェーハ1の切断治具として一般に用い
られているダイシングソーを用いて行うことができる。
また、前記のように分割位置5には接着剤4が配設され
ていないため、ダイシングソーに目詰まりが発生するこ
とを防止することができる。図4は、チップ分割工程
(S12)において分割された半導体チップ2を示して
いる。
【0024】チップ分割工程(S12)が終了すると、
続いてフィルムキャリア配設工程(S13)が実施され
る。図5はフィルムキャリア配設工程(S13)を説明
するための図であり、また図9はフィルムキャリア6の
平面図である。フィルムキャリア配設工程(S13)で
は、フィルムキャリア6を半導体チップ2に配設する処
理を行う。
続いてフィルムキャリア配設工程(S13)が実施され
る。図5はフィルムキャリア配設工程(S13)を説明
するための図であり、また図9はフィルムキャリア6の
平面図である。フィルムキャリア配設工程(S13)で
は、フィルムキャリア6を半導体チップ2に配設する処
理を行う。
【0025】各図に示すように、フィルムキャリア6
は、絶縁フィルム7と配線パターン8とにより構成され
ている。また、本実施例では、フィルムキャリア6を半
導体チップ2に配設する前に、外部接続端子として機能
する半田ボール11(バンプ)が予めフィルムキャリア
6に配設されたものを用いてる。絶縁フィルム7は、例
えばポリイミド等の絶縁樹脂よにより形成されている。
この絶縁フィルム7は、フィルムキャリア6が半導体チ
ップ2に配設された状態(以下、配設状態という)にお
いてチップ電極3と対向する位置に開口部9が形成され
ている。また、配設状態において、絶縁フィルム7の半
導体チップ2の外周位置と対向する位置には樹脂通過孔
12が形成されている。
は、絶縁フィルム7と配線パターン8とにより構成され
ている。また、本実施例では、フィルムキャリア6を半
導体チップ2に配設する前に、外部接続端子として機能
する半田ボール11(バンプ)が予めフィルムキャリア
6に配設されたものを用いてる。絶縁フィルム7は、例
えばポリイミド等の絶縁樹脂よにより形成されている。
この絶縁フィルム7は、フィルムキャリア6が半導体チ
ップ2に配設された状態(以下、配設状態という)にお
いてチップ電極3と対向する位置に開口部9が形成され
ている。また、配設状態において、絶縁フィルム7の半
導体チップ2の外周位置と対向する位置には樹脂通過孔
12が形成されている。
【0026】この樹脂通過孔12は、図9に示すよう
に、矩形状とされた半導体チップ2(図9では二点鎖線
で外形のみ示す)の外周縁に沿うよう4箇所形成されて
おり、かつ各樹脂通過孔12は半導体チップ2の外周縁
より外側に向け若干量延出形成された構成とされてい
る。更に、絶縁フィルム7にはマトリックス状にボール
配設孔21が形成されており、このボール配設孔21に
は半田ボール11(バンプ)が配設される。即ち、半田
ボール11は、このボール配設孔21を介して配線パタ
ーン8に電気的に接続される構成とされている。
に、矩形状とされた半導体チップ2(図9では二点鎖線
で外形のみ示す)の外周縁に沿うよう4箇所形成されて
おり、かつ各樹脂通過孔12は半導体チップ2の外周縁
より外側に向け若干量延出形成された構成とされてい
る。更に、絶縁フィルム7にはマトリックス状にボール
配設孔21が形成されており、このボール配設孔21に
は半田ボール11(バンプ)が配設される。即ち、半田
ボール11は、このボール配設孔21を介して配線パタ
ーン8に電気的に接続される構成とされている。
【0027】配線パターン8は、例えば銅箔等の導電材
を所定形状に形成した構成とされている。この配線パタ
ーン8の外側端部には、前記した半田ボール11がボー
ル配設孔21を介して接続される。また、配線パターン
8の内側端部は、絶縁フィルム7に形成された開口部9
より内側に向け延出するよう構成されている(この配線
パターン8の開口部9より内側に向け延出した部分を、
以下パターン端部13という)。更に、パターン端部1
3のチップ電極3と対向する位置には、孔部10が形成
されている。
を所定形状に形成した構成とされている。この配線パタ
ーン8の外側端部には、前記した半田ボール11がボー
ル配設孔21を介して接続される。また、配線パターン
8の内側端部は、絶縁フィルム7に形成された開口部9
より内側に向け延出するよう構成されている(この配線
パターン8の開口部9より内側に向け延出した部分を、
以下パターン端部13という)。更に、パターン端部1
3のチップ電極3と対向する位置には、孔部10が形成
されている。
【0028】上記構成とされたフィルムキャリア6は、
接着剤4により半導体チップ2に接着される。また、配
設状態において、パターン端部13は開口部9内に延出
し、かつ孔部10はチップ電極3と対向した状態とな
る。尚、絶縁フィルム7の既定位置には位置決め孔22
が設けられているため、フィルムキャリア6と半導体チ
ップ2との位置決めを容易に行うことができる。
接着剤4により半導体チップ2に接着される。また、配
設状態において、パターン端部13は開口部9内に延出
し、かつ孔部10はチップ電極3と対向した状態とな
る。尚、絶縁フィルム7の既定位置には位置決め孔22
が設けられているため、フィルムキャリア6と半導体チ
ップ2との位置決めを容易に行うことができる。
【0029】フィルムキャリア配設工程(S13)が終
了すると、続いて配線パターン8とチップ電極3とを接
合する接合工程(S14)が実施される。図6に示すよ
うに、接合工程(S14)では配線パターン8とチップ
電極3とを接合材14を用いて接合する。本実施例で
は、接合材14として半田を用いている。具体的には、
図10に示されるように、接合材14として半田ワイヤ
24(金属ワイヤ)を用い、この半田ワイヤ24をワイ
ヤボンディング装置によりチップ電極3に向けボンディ
ングする。
了すると、続いて配線パターン8とチップ電極3とを接
合する接合工程(S14)が実施される。図6に示すよ
うに、接合工程(S14)では配線パターン8とチップ
電極3とを接合材14を用いて接合する。本実施例で
は、接合材14として半田を用いている。具体的には、
図10に示されるように、接合材14として半田ワイヤ
24(金属ワイヤ)を用い、この半田ワイヤ24をワイ
ヤボンディング装置によりチップ電極3に向けボンディ
ングする。
【0030】具体的なボンディング手順としては、先ず
ワイヤボンディング装置に設けられたキャピラリ23に
挿通された半田ワイヤ24の先端にボール25を形成す
る。このボール25は、例えばスパークロッド(図示せ
ず)とキャピラリ23との間で放電を行うことにより形
成することができる。続いて、キャピラリ23を下動さ
せ、ボール25をチップ電極3に当接させる。この際、
キャピラリ23の下部には孔部10が形成されたパター
ン端部13が位置しているため、キャピラリ23はパタ
ーン端部13をチップ電極3に向け押し下げる。これに
より、パターン端部13は変形してチップ電極3に押圧
された状態となり、かつ、ボール25は孔部10を介し
てチップ電極3と当接した状態となる。
ワイヤボンディング装置に設けられたキャピラリ23に
挿通された半田ワイヤ24の先端にボール25を形成す
る。このボール25は、例えばスパークロッド(図示せ
ず)とキャピラリ23との間で放電を行うことにより形
成することができる。続いて、キャピラリ23を下動さ
せ、ボール25をチップ電極3に当接させる。この際、
キャピラリ23の下部には孔部10が形成されたパター
ン端部13が位置しているため、キャピラリ23はパタ
ーン端部13をチップ電極3に向け押し下げる。これに
より、パターン端部13は変形してチップ電極3に押圧
された状態となり、かつ、ボール25は孔部10を介し
てチップ電極3と当接した状態となる。
【0031】続いて、キャピラリ23には超音波振動が
付与され、これによりボール25は溶融しキャピラリ2
3から離間する。この溶融したボール25(以下、接合
材14という)は、パターン端部13(配線パターン
8)とチップ電極3とを接合し、これにより配線パター
ン8は半導体チップ2と電気的に接続された状態となる
(以下、接合状態という)。
付与され、これによりボール25は溶融しキャピラリ2
3から離間する。この溶融したボール25(以下、接合
材14という)は、パターン端部13(配線パターン
8)とチップ電極3とを接合し、これにより配線パター
ン8は半導体チップ2と電気的に接続された状態となる
(以下、接合状態という)。
【0032】また、この接合状態では、図11に示すよ
うに接合材14(梨地で示す)は孔部10を介して配線
パターン8とチップ電極3とを接合する。このため、孔
部10の存在により接合材14と配線パターン8及びチ
ップ電極3との接合面積を増大することができ、接合強
度及び電気的接続性の向上を図ることができる。また、
接合材14により配線パターン8とチップ電極3は、直
接接合された構成となるため、従来のワイヤを張架した
構成に比べて接合に要する領域を小さくすることがで
き、半導体装置20の小型化を図ることができる。
うに接合材14(梨地で示す)は孔部10を介して配線
パターン8とチップ電極3とを接合する。このため、孔
部10の存在により接合材14と配線パターン8及びチ
ップ電極3との接合面積を増大することができ、接合強
度及び電気的接続性の向上を図ることができる。また、
接合材14により配線パターン8とチップ電極3は、直
接接合された構成となるため、従来のワイヤを張架した
構成に比べて接合に要する領域を小さくすることがで
き、半導体装置20の小型化を図ることができる。
【0033】また、従来のワイヤを張架した構成では電
気抵抗の高いワイヤにより半導体装置の電気的特性が劣
化(特に、高周波を用いる場合)することがあったが、
上記のように配線パターン8とチップ電極3とを直接接
続することにより電気抵抗を小さくでき、よって半導体
装置20の電気特性の向上を図ることができる。更に、
本実施例では、半導体製造設備として広く利用されてい
るワイヤボンディング装置を用いて配線パターン8とチ
ップ電極3とを接合することが可能となり、よって新た
に製造設備を設けることなく接合工程(S14)を実施
することができる。また、ワイヤボンディング装置は高
速処理が可能であるため、接合工程(S14)を安価に
かつ効率的に実施することができる。
気抵抗の高いワイヤにより半導体装置の電気的特性が劣
化(特に、高周波を用いる場合)することがあったが、
上記のように配線パターン8とチップ電極3とを直接接
続することにより電気抵抗を小さくでき、よって半導体
装置20の電気特性の向上を図ることができる。更に、
本実施例では、半導体製造設備として広く利用されてい
るワイヤボンディング装置を用いて配線パターン8とチ
ップ電極3とを接合することが可能となり、よって新た
に製造設備を設けることなく接合工程(S14)を実施
することができる。また、ワイヤボンディング装置は高
速処理が可能であるため、接合工程(S14)を安価に
かつ効率的に実施することができる。
【0034】一方、上記した実施例では、ワイヤボンデ
ィング装置を用いて配線パターン8とチップ電極3とを
接合する方法を説明したが、接合工程(S14)におい
て接合材として半田ペーストを用い、印刷形成された半
田ペーストにより配線パターン8とチップ電極3とを接
合する方法を採用してもよい。この方法では、前記した
接着剤塗布工程(S11)においても用いた厚膜形成技
術(スクリーン印刷法)を用いて半田ペーストを配設す
ることが可能となる。よって、この方法を採用した場合
においも、新たな設備を必要とすることはなく、接合工
程(S14)を安価にかつ効率的に実施することができ
る。
ィング装置を用いて配線パターン8とチップ電極3とを
接合する方法を説明したが、接合工程(S14)におい
て接合材として半田ペーストを用い、印刷形成された半
田ペーストにより配線パターン8とチップ電極3とを接
合する方法を採用してもよい。この方法では、前記した
接着剤塗布工程(S11)においても用いた厚膜形成技
術(スクリーン印刷法)を用いて半田ペーストを配設す
ることが可能となる。よって、この方法を採用した場合
においも、新たな設備を必要とすることはなく、接合工
程(S14)を安価にかつ効率的に実施することができ
る。
【0035】接合工程(S14)が終了すると、続いて
樹脂封止工程(S15)が実施される。図7は、樹脂封
止工程(S15)を説明するための図である。同図に示
されるように、樹脂封止工程(S15)では、フィルム
キャリア6が配設された半導体チップ2を金型15に装
着する。この金型15、半導体チップ2を装着した状態
において、チップ側面にキャビティ16が形成されるよ
う構成されている。また、このキャビティ16は、上部
において前記したフィルムキャリア6に形成された樹脂
通過孔12に連通するよう構成されている。
樹脂封止工程(S15)が実施される。図7は、樹脂封
止工程(S15)を説明するための図である。同図に示
されるように、樹脂封止工程(S15)では、フィルム
キャリア6が配設された半導体チップ2を金型15に装
着する。この金型15、半導体チップ2を装着した状態
において、チップ側面にキャビティ16が形成されるよ
う構成されている。また、このキャビティ16は、上部
において前記したフィルムキャリア6に形成された樹脂
通過孔12に連通するよう構成されている。
【0036】半導体チップ2を金型15に装着すると、
続いて樹脂18の充填処理が行われる。本実施例では、
樹脂18の充填方法としてポッティング法を用いてい
る。具体的には、樹脂18を滴下しうる構成とされたノ
ズル17を用意し、このノズル17を移動させることに
より、開口部9及び樹脂通過孔12に樹脂18を滴下す
る。
続いて樹脂18の充填処理が行われる。本実施例では、
樹脂18の充填方法としてポッティング法を用いてい
る。具体的には、樹脂18を滴下しうる構成とされたノ
ズル17を用意し、このノズル17を移動させることに
より、開口部9及び樹脂通過孔12に樹脂18を滴下す
る。
【0037】これにより、開口部9に滴下された樹脂1
8は接合位置を保護する封止樹脂19となり、また樹脂
通過否12に滴下された樹脂18は半導体チップ2の側
面に配設され、半導体チップ2の側面を保護する封止樹
脂19となる。以上説明した一連の製造工程を実施する
ことにより、図8に示す半導体装置20を製造すること
ができる。
8は接合位置を保護する封止樹脂19となり、また樹脂
通過否12に滴下された樹脂18は半導体チップ2の側
面に配設され、半導体チップ2の側面を保護する封止樹
脂19となる。以上説明した一連の製造工程を実施する
ことにより、図8に示す半導体装置20を製造すること
ができる。
【0038】続いて、図2に示した本発明の第2実施例
である半導体装置の製造方法について説明する。図1に
示した第1実施例に係る半導体装置の製造方法では、フ
ィルムキャリア配設工程(S13)及び接合工程(S1
4)を実施する前にチップ分割工程(S12)を行う構
成としていた。
である半導体装置の製造方法について説明する。図1に
示した第1実施例に係る半導体装置の製造方法では、フ
ィルムキャリア配設工程(S13)及び接合工程(S1
4)を実施する前にチップ分割工程(S12)を行う構
成としていた。
【0039】これに対し、第2実施例に係る半導体装置
の製造方法では、フィルムキャリア配設工程(S22)
及び接合工程(23)が終了した後にウェーハ1を個々
の半導体チップ2に分割するチップ分割工程(S25)
を行うことを特徴とするものである。本実施例のよう
に、フィルムキャリア配設工程(S22)及び接合工程
(23)が終了した後にチップ分割工程(S25)を実
施することにより、フィルムキャリア配設工程(S2
2)では複数の半導体チップが集合したウェーハ1に対
して一括的にフィルムキャリア6を配設することがで
き、また接合工程(23)では配線パターン8とチップ
電極3とを接合する処理を連続的に行えるため、半導体
装置20の製造処理の効率化を図ることができる。
の製造方法では、フィルムキャリア配設工程(S22)
及び接合工程(23)が終了した後にウェーハ1を個々
の半導体チップ2に分割するチップ分割工程(S25)
を行うことを特徴とするものである。本実施例のよう
に、フィルムキャリア配設工程(S22)及び接合工程
(23)が終了した後にチップ分割工程(S25)を実
施することにより、フィルムキャリア配設工程(S2
2)では複数の半導体チップが集合したウェーハ1に対
して一括的にフィルムキャリア6を配設することがで
き、また接合工程(23)では配線パターン8とチップ
電極3とを接合する処理を連続的に行えるため、半導体
装置20の製造処理の効率化を図ることができる。
【0040】尚、第2実施例において、各工程S21〜
S25で実施する具体的処理は、第1実施例で説明した
処理と略等しいため、その説明は省略するものとする。
S25で実施する具体的処理は、第1実施例で説明した
処理と略等しいため、その説明は省略するものとする。
【0041】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1記載の発
明によれば、配線パターンは直接チップ電極と接合され
るため、この接合に要する領域を小さくすることがで
き、半導体装置の小型化を図ることができる。
種々の効果を実現することができる。請求項1記載の発
明によれば、配線パターンは直接チップ電極と接合され
るため、この接合に要する領域を小さくすることがで
き、半導体装置の小型化を図ることができる。
【0042】また、接合材は孔部を介して配線パターン
とチップ電極とを接合するため、接合材と配線パターン
との接合面積を増大することができ、接合強度の向上を
図ることができる。更に、従来のワイヤを用いた構成に
比べて電気抵抗を小さくでき、電気特性の向上を図るこ
とができる。また、請求項2記載の発明によれば、複数
の半導体チップが集合したウェーハに対し一括的にフィ
ルムキャリアを配設する処理、及び配線パターンとチッ
プ電極とを接合する処理を行えるため、半導体装置の製
造処理の効率化を図ることができる。
とチップ電極とを接合するため、接合材と配線パターン
との接合面積を増大することができ、接合強度の向上を
図ることができる。更に、従来のワイヤを用いた構成に
比べて電気抵抗を小さくでき、電気特性の向上を図るこ
とができる。また、請求項2記載の発明によれば、複数
の半導体チップが集合したウェーハに対し一括的にフィ
ルムキャリアを配設する処理、及び配線パターンとチッ
プ電極とを接合する処理を行えるため、半導体装置の製
造処理の効率化を図ることができる。
【0043】また、請求項3記載の発明によれば、半導
体製造設備として広く利用されているワイヤボンディン
グ装置を用いて配線パターンとチップ電極を接合するこ
とが可能となり、新たに製造設備を設けることなく接合
工程を実施することができ、またワイヤボンディング装
置は高速処理が可能であるため、接合工程を安価にかつ
効率的に実施することができる。
体製造設備として広く利用されているワイヤボンディン
グ装置を用いて配線パターンとチップ電極を接合するこ
とが可能となり、新たに製造設備を設けることなく接合
工程を実施することができ、またワイヤボンディング装
置は高速処理が可能であるため、接合工程を安価にかつ
効率的に実施することができる。
【0044】また、請求項4記載の発明によれば、厚膜
形成技術として広く利用されている印刷法を用いて半田
ペーストを配設することができるため、接合工程を安価
にかつ効率的に実施することができる。更に、請求項5
記載の発明によれば、単にフィルムキャリアに樹脂通過
孔を設けるだけで半導体チップの側面保護を行うことが
でき、簡単かつ安価に半導体装置の信頼性の向上を図る
ことができる。
形成技術として広く利用されている印刷法を用いて半田
ペーストを配設することができるため、接合工程を安価
にかつ効率的に実施することができる。更に、請求項5
記載の発明によれば、単にフィルムキャリアに樹脂通過
孔を設けるだけで半導体チップの側面保護を行うことが
でき、簡単かつ安価に半導体装置の信頼性の向上を図る
ことができる。
【図1】本発明の第1実施例である半導体装置の製造方
法を示す製造工程図である。
法を示す製造工程図である。
【図2】本発明の第2実施例である半導体装置の製造方
法を示す製造工程図である。
法を示す製造工程図である。
【図3】本発明の第1実施例である半導体装置の製造方
法の内、ウェーハ形成工程,接着剤塗布工程,及びチッ
プ分割工程を説明するための図である。
法の内、ウェーハ形成工程,接着剤塗布工程,及びチッ
プ分割工程を説明するための図である。
【図4】チップ分割工程を実施することにより、個々に
分割された半導体チップを示す図である。
分割された半導体チップを示す図である。
【図5】本発明の第1実施例である半導体装置の製造方
法の内、フィルムキャリア配設工程を説明するための図
である。
法の内、フィルムキャリア配設工程を説明するための図
である。
【図6】本発明の第1実施例である半導体装置の製造方
法の内、接合工程を説明するための図である。
法の内、接合工程を説明するための図である。
【図7】本発明の第1実施例である半導体装置の製造方
法の内、樹脂封止工程を説明するための図である。
法の内、樹脂封止工程を説明するための図である。
【図8】本発明の第1実施例である製造方法により製造
された半導体装置を示す図である。
された半導体装置を示す図である。
【図9】フィルムキャリアを拡大して示す平面図であ
る。
る。
【図10】接合工程を説明するための図である。
【図11】接合工程が終了したチップ電極近傍を拡大し
て示す図である。
て示す図である。
1 ウェーハ 2 半導体チップ 3 チップ電極 4 接着剤 5 分割位置 6 フィルムキャリア 7 絶縁フィルム 8 配線パターン 9 開口部 10 孔部 11 半田ボール 12 樹脂通過孔 14 接合材 15 金型 16 キャビティ 17 ノズル 18 樹脂 19 封止樹脂 20 半導体装置 23 キャピラリ 24 ワイヤ 25 ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜野 寿夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 4M105 CC03 CC07 CC11 CC16 CC25 CC31 GG18
Claims (5)
- 【請求項1】 ウェーハ上にチップ電極を有する複数の
半導体チップを形成するウェーハ形成工程と、 前記チップ電極を除き接着剤を前記ウェーハ上に塗布す
る接着剤塗布工程と、 前記ウェーハを個々の半導体チップに分割するチップ分
割工程と、 絶縁フィルム上に所定の配線パターンが形成されると共
に前記チップ電極の形成位置と対応する位置に開口部が
形成され、かつ孔部が形成された前記配線パターンの端
部が前記開口部に延出した構成のフィルムキャリアを前
記分割された半導体チップに搭載し接着するフィルムキ
ャリア配設工程と、 前記開口部に接合材を配設することにより、前記配線パ
ターンと前記チップ電極とを接合する接合工程と、 少なくとも前記ボンディング位置を保護する封止樹脂を
形成する樹脂封止工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項2】 ウェーハ上にチップ電極を有する複数の
半導体チップを形成するウェーハ形成工程と、 前記チップ電極を除き接着剤を前記ウェーハ上に塗布す
る接着剤塗布工程と、 絶縁フィルム上に所定の配線パターンが形成されると共
に前記各チップ電極の形成位置と対応する位置に開口部
が形成され、かつ孔部が形成された前記配線パターンの
端部が前記開口部に延出した構成のフィルムキャリアを
前記ウェーハに搭載し接着するフィルムキャリア配設工
程と、 前記開口部に接合材を配設することにより、前記配線パ
ターンと前記チップ電極とを接合する接合工程と、 少なくとも前記ボンディング位置を保護する封止樹脂を
形成する樹脂封止工程と、 前記ウェーハを個々の半導体チップに分割するチップ分
割工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項3】 請求項1または2記載の半導体装置の製
造方法において、 前記接合工程では、 ワイヤボンディング装置を用い、前記開口部を介して前
記接合材となる金属ワイヤを前記チップ電極にボンディ
ングすることにより、前記配線パターンと前記チップ電
極とを接合することを特徴とする半導体装置の製造方
法。 - 【請求項4】 請求項1または2記載の半導体装置の製
造方法において、 前記接合工程では、 前記接合材として半田ペーストを用い、前記開口部が位
置する部位に印刷形成された前記半田ペーストにより、
前記配線パターンと前記チップ電極とを接合することを
特徴とする半導体装置の製造方法。 - 【請求項5】 請求項1記載の半導体装置の製造方法に
おいて、 前記フィルムキャリアの前記半導体チップの外周縁と対
向する位置に樹脂通過孔を設け、前記封止工程において
封止樹脂が前記半導体チップの側面にも形成されるよう
にしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10171620A JP2000012608A (ja) | 1998-06-18 | 1998-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10171620A JP2000012608A (ja) | 1998-06-18 | 1998-06-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000012608A true JP2000012608A (ja) | 2000-01-14 |
Family
ID=15926559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10171620A Withdrawn JP2000012608A (ja) | 1998-06-18 | 1998-06-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000012608A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001071773A2 (de) * | 2000-03-23 | 2001-09-27 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
AU2012316357B2 (en) * | 2011-09-30 | 2016-02-11 | Apple Inc. | Flexible electronic devices |
-
1998
- 1998-06-18 JP JP10171620A patent/JP2000012608A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001071773A2 (de) * | 2000-03-23 | 2001-09-27 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
WO2001071773A3 (de) * | 2000-03-23 | 2002-04-11 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
US7036216B2 (en) | 2000-03-23 | 2006-05-02 | Infineon Technologies Ag | Method and apparatus for connecting at least one chip to an external wiring configuration |
AU2012316357B2 (en) * | 2011-09-30 | 2016-02-11 | Apple Inc. | Flexible electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
JPH08102475A (ja) | キャリアフィルム | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
US7579680B2 (en) | Packaging system for semiconductor devices | |
JP2002110856A (ja) | 半導体装置の製造方法 | |
JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
JP2000012608A (ja) | 半導体装置の製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
JPH11176878A (ja) | 半導体装置、その製造方法および実装方法 | |
JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2003007904A (ja) | 半導体装置 | |
JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH06342818A (ja) | 半導体装置 | |
JPH08181168A (ja) | 半導体装置 | |
JP2000012621A (ja) | 半導体装置およびその製造方法 | |
JP2004179300A (ja) | 半導体装置およびその製造方法 | |
US6190529B1 (en) | Method for plating gold to bond leads on a semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |