DE4417819B4

DE4417819B4 - Process for producing CMOS transistors

Info

Publication number: DE4417819B4
Application number: DE4417819A
Authority: DE
Inventors: In Soul Ichonkun Chung; Jae Goan Ichonkun Jeong
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 1993-05-22
Filing date: 1994-05-20
Publication date: 2006-03-30
Anticipated expiration: 2014-05-21
Also published as: DE4417819A1; KR950012035B1; JPH06338591A

Abstract

Verfahren zur Herstellung von CMOS-Transistoren, das folgende Verfahrensschritte umfasst:
a) Herstellen eines Element-Trennungs-Oxydfilms (4) auf einem Halbleitersubstrat (1) mit einer N-Wanne (2) und einer P-Wanne (3), um das Halbleitersubstrat in einen aktiven Bereich und einen Element-Isolierungsbereich zu unterteilen;
b) Herstellen eines Pufferoxydfilms (5) auf dem Halbleitersubstrat und Implantieren von P-Typ Verunreinigungsionen in die gesamte Oberfläche des Halbleitersubstrats einschließlich des aktiven Bereichs, um einen ersten Ionenimplantationsbereich (6) zu bilden, der zum Einstellen der Schwellenspannung dient;
c) nachfolgendes Implantieren von P-Typ Verunreinigungen nur in den N-Wannenbereich, um einen zweiten Ionenimplantationsbereich zu bilden; danach
d) Entfernen des Pufferoxydfilms und Bilden eines Gateoxydfilms (9), der die N-Wanne und die P-Wanne bedeckt;
e) Bilden jeweils einer Gateelektrode (10) auf einem vorgegebenen Bereich des Gateoxydfilms über jeder der Wannen und Bedecken der Gateelektroden mit einem Oxydfilm, der eine bestimmte Dicke besitzt;
f) Implantieren von N-Typ Verunreinigungsionen in das Halbleitersubstrat; um...Method for producing CMOS transistors, comprising the following method steps:
a) forming an element-separation oxide film (4) on a semiconductor substrate (1) having an N-well (2) and a P-well (3) to divide the semiconductor substrate into an active region and an element isolation region;
b) forming a buffer oxide film (5) on the semiconductor substrate and implanting P-type impurity ions into the entire surface of the semiconductor substrate including the active region to form a first ion implantation region (6) for adjusting the threshold voltage;
c) subsequently implanting P-type impurities only into the N-well region to form a second ion implantation region; after that
d) removing the buffer oxide film and forming a gate oxide film (9) covering the N-well and the P-well;
e) forming a respective gate electrode (10) on a predetermined region of the gate oxide film over each of the wells and covering the gate electrodes with an oxide film having a certain thickness;
f) implanting N-type impurity ions into the semiconductor substrate; around...

Description

Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung von CMOS-Transistoren (bzw. komplementärer Metall-Oxyd-Halbleiter-Transistoren) und insbesondere auf ein Verfahren zur Herstellung von CMOS-Transistoren, das in der Lage ist, Ionen zur Herstellung eines leicht dotierten Drains (hiernach als "LDD" bezeichnet) in einen N-Kanal-Transistor zu implantieren, wodurch ein P-Metall-Oxyd-Halbleiter-Feldeffekttransistor (hiernach als P-MOSFET bezeichnet) mit verbesserten Eigenschaften einfach hergestellt wird.The The present invention relates generally to a method for Production of CMOS transistors (or complementary metal oxide semiconductor transistors) and in particular to a method of manufacturing CMOS transistors, the is capable of producing ions for a lightly doped drain (hereinafter referred to as "LDD") into one N-channel transistor to implant, thereby forming a P-metal oxide semiconductor field effect transistor (hereinafter referred to as P-MOSFET designated) with improved properties is easily produced.

Auch aus den Druckschriften JP 63-252461 A, JP 2-52426 A sowie JP 5-36917 A sind bereits Verfahren zur Herstellung von CMOS-Transistoren bekannt. Aus der Druckschrift JP 63-252461 A sind die Merkmale der Schritte a), e) und f) sowie Teile der Merkmale der Schritte c), d) und g) des Anspruchs 1 bekannt. Aus der Druckschrift JP 05-36917 A ist der Schritt b) sowie der andere Teil des Schritts d) bekannt.Also from JP 63-252461 A, JP 2-52426 A and JP 5-36917 A are already known methods for the production of CMOS transistors. From the document JP 63-252461 A are the features of the steps a), e) and f) as well as parts of the features of steps c), d) and g) of claim 1. From the publication JP 05-36917 A is the step b) and the other part of step d) known.

Zum Optimieren der Eigenschaften eines N-MOSFET oder eines P-MOSFET wurden herkömmlicherweise Ionenimplantationsverfahren mit verschiedene Masken bei der Herstellung eines CMOS-Transistors durchgeführt. Insbesondere wird im Falle eines P-MOSFET eine Anzahl von Masken verwendet, um P-MOSFETs in einer Reihe von Strukturen, wie etwa als LDD-P-MOSFET oder als Taschen-P-MOSFET, herzustellen, die in ihren elektrischen Eigenschaften einschließlich des Kurzkanaleffekts, des heißen Elektronenstrom-Effekts und der Schwellenspannung verbessert sein sollen. Folglich müssen entsprechend den herkömmlichen Verfahren eine Reihe von Maskenschritten durchgeführt werden, was durch Komplizierung der Verfahren zu Problemen führt und dadurch die Eigenschaften verschlechtert.To the Optimize the properties of an N-MOSFET or a P-MOSFET were conventionally Ion implantation process with different masks during production a CMOS transistor performed. In particular, in the case of a P-MOSFET, a number of masks are used, P-MOSFETs in a variety of structures such as LDD-P MOSFET or as a pocket P-MOSFET, that produce in their electrical Features including of the short channel effect, the hot one Electron current effect and the threshold voltage to be improved should. Consequently, must according to the conventional ones Method a series of mask steps are performed which leads to problems by complication of the procedures and thereby degrading the properties.

Es ist daher eine Aufgabe der vorliegenden Erfindung, die oben, im Stand der Technik angetroffenen Probleme zu lösen und ein Verfahren zur Verfügung zu stellen, das die Herstellung von CMOS-Transistoren ohne zusätzlichen Maskenschritt erleichtert.It is therefore an object of the present invention, the above, im To solve problems encountered in the prior art and to provide a method available make the production of CMOS transistors without additional Mask step relieved.

Diese Aufgaben wird durch die Merkmale des Anspruchs 1 gelöst. Bevorzugte Ausführungsformen ergeben sich aus den Unteransprüchen.These Tasks is solved by the features of claim 1. preferred embodiments emerge from the dependent claims.

Die obige Aufgabe und weitere Vorteile der Erfindung werden deutlicher durch eine Detailbeschreibung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen.The The above object and further advantages of the invention become clearer by a detailed description of the preferred embodiment of present invention in conjunction with the accompanying drawings.

Die 1A bis 1F sind schematische Querschnitte, die ein Verfahren zur Herstellung von CMOS-Transistoren nach der vorliegenden Erfindung zeigen.The 1A to 1F Fig. 10 are schematic cross sections showing a method of manufacturing CMOS transistors according to the present invention.

Hiernach wird unter Bezugnahme auf die beigefügten Zeichnungen, in denen gleiche Bezugszeichen jeweils gleiche Teile kennzeichnen, eine Beschreibung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung gegeben.hereafter With reference to the accompanying drawings in which the same reference numerals denote the same parts, a description of the preferred embodiment of Present invention.

In den 1A bis 1F ist ein Verfahren zum Herstellen eines CMOS-Transistors nach der vorliegenden Erfindung gezeigt. Als erstes wird, wie in 1A gezeigt, auf einem P-Typ Siliziumsubstrat 1 mit einer N-Wanne 2 und einer P-Wanne 3 ein Element-Trennungs-Oxydfilm 4 gebildet, um das Substrat in einen aktiven Bereich und einen Element-Isolationsbereich zu unterteilen, und über die gesamte Oberfläche der resultierenden Struktur wird ein Pufferoxydfilm 5 geformt. Diese Figur zeigt außerdem die Herstellung eines ersten Ionenimplantationsbereichs 6 zum Einstellen der Schwellenspannung, der durch Implantation von P-Typ Verunreinigungsionen in das Siliziumsubstrat 1 erzeugt wird, wie durch Pfeile angedeutet.In the 1A to 1F For example, a method of fabricating a CMOS transistor according to the present invention is shown. First, as in 1A shown on a P-type silicon substrate 1 with an N-tub 2 and a P-tub 3 an element separation oxide film 4 is formed to divide the substrate into an active region and an element isolation region, and over the entire surface of the resulting structure becomes a buffer oxide film 5 shaped. This figure also shows the fabrication of a first ion implantation region 6 for adjusting the threshold voltage by implanting P-type impurity ions into the silicon substrate 1 is generated as indicated by arrows.

Als nächstes wird, wie in 1B gezeigt, über dem P-Wannenbereich, der später einen MMOS-Transistor bilden soll, ein erster lichtempfindlicher Film 7 geformt, und dann werden P-Typ Verunreinigungen implantiert, wie durch Pfeile angedeutet, um nur in der N-Wanne 2 einen ersten Ionenimplantationsbereich 6 zu bilden, der die P-Kanal-Schwellenspannung einstellen soll.Next, as in 1B shown above the P-well region, which is to form a MMOS transistor later, a first photosensitive film 7 and then P-type impurities are implanted, as indicated by arrows, only in the N-well 2 a first ion implantation area 6 form, which is to set the P-channel threshold voltage.

Danach werden, wie in 1C gezeigt, der lichtempfindliche Film 7 und der Pufferoxydfilm 5 entfernt, und ein Gateoxydfilm 9 wird gleichzeitig über der N-Wanne 2 und der P-Wanne 3 hergestellt, wonach die Herstellung einer Gateelektrode 10 über einen vorgegebenen Bereich jeder der Wannen folgt. Diese Figur zeigt auch, daß Phosphorionen mit einer Dichte von ungefähr 10¹² bis ungefähr 10¹⁴ Ionen/cm² in die gesamte Oberfläche implantiert werden, um einen zweiten Ionenimplantationsbereich 12 zu erzeugen, der später ein LDD bilden soll. Somit besitzt der zweite Ionenimplantationsbereich 12 in der N-Wanne einen N-Typ, der mit dem der N-Wanne 2 identisch ist, um später den P-Kanal MOSFET zu bilden, so daß er als eine Tasche für den P-Kanal-MOSFET verwendet wird, wodurch das LDD des N-Kanal-MOSFETs und die Tasche des P-Kanal-MOSFETs ohne zusätzlichen Maskenschritt herge stellt werden.After that, as in 1C shown, the photosensitive film 7 and the buffer oxide film 5 removed, and a gate oxide film 9 is simultaneously over the N-tub 2 and the P-tub 3 after which the production of a gate electrode 10 over a predetermined range each of the tubs follows. This figure also shows that phosphorus ions having a density of about 10 ¹² to about 10 ¹⁴ ions / cm ² are implanted into the entire surface to form a second ion implantation region 12 to produce, which is to form an LDD later. Thus, the second ion implantation region has 12 in the N-well an N-type, that with the N-tub 2 is identical to later form the P-channel MOSFET so as to be used as a pocket for the P-channel MOSFET, whereby the LDD of the N-channel MOSFET and the pocket of the P-channel MOSFET without additional masking step getting produced.

Danach wird, wie in 1D gezeigt, ein Abstandsoxydfilm 13 mit einer Breite von ungefähr 0,05 bis ungefähr 0,20 μm auf jeder Seitenwand der Gateelektrode 10 geformt, und dann wird ein zweiter lichtempfindlicher Film 14 geformt, der den gesamten Bereich der N-Wanne 2 überdeckt, wonach die Ionenimplantation der N⁺-Source/Drain-Verunreinigungen in die P-Wanne, die später einen N-Kanal-MOSFET bildet, durchgeführt wird. Diese Ionenimplantation wird mit Dichten von ungefähr 10¹⁴ bis ungefähr 10¹⁶ Ionen/cm² durchgeführt. Als Ergebnis werden N⁺-Source/Drain 15 gebildet.After that, as in 1D shown a spacer oxide film 13 having a width of about 0.05 to about 0.20 μm on each sidewall of the gate electrode 10 and then becomes a second photosensitive film 14 shaped, covering the entire area of the N-tub 2 after which ion implantation of the N ⁺ source / drain impurities into the P-well, which later forms an N-channel MOSFET, is performed. This ion implantation is performed at densities of about 10 ¹⁴ to about 10 ¹⁶ ions / cm ² . As a result, N ⁺ source / drain 15 educated.

Danach wird, wie in 1E gezeigt, der zweite lichtempfindliche Film 14 entfernt, und dann wird ein dritter lichtempfindlicher Film 16 erzeugt, der den gesamten Bereich der P-Wanne 3 bedeckt, wonach die Ionenimplantation von P⁺-Source/Drain-Verunreinigungen in den aktiven Bereich des P-Kanal-MOSFET folgt. Diese Ionenimplantation wird mit Dichten von ungefähr 10¹⁴ bis ungefähr 10¹⁶ Ionen/cm² durchgeführt. Als Ergebnis wird ein dritter Ionenimplantationsbereich 17 gebildet.After that, as in 1E shown, the second photosensitive film 14 and then becomes a third photosensitive film 16 generated, covering the entire area of the P-tub 3 after which ion implantation of P ⁺ source / drain impurities follows into the active region of the P-channel MOSFET. This ion implantation is performed at densities of about 10 ¹⁴ to about 10 ¹⁶ ions / cm ² . As a result, a third ion implantation region 17 educated.

Schließlich wird, wie in 1F gezeigt, der lichtempfindliche Film 16 entfernt und dann wird ein Ausheilungsschritt durchgeführt, um die Verunreinigungen zu diffundieren. Zu diesem Zeitpunkt werden von den P⁺-Source/Drain-Bereichen, die den P-Kanal-MOSFET bilden, die Bereiche, die sich unter der Gateelektrode 10 befinden, von dem N-Typ Implantationsbereich 12, der durch die Ionenimplantation in 1C gebildet wird, umgeben.Finally, as in 1F shown, the photosensitive film 16 and then a annealing step is performed to diffuse the contaminants. At this time, of the P ⁺ source / drain regions forming the P-channel MOSFET, the regions extending below the gate electrode 10 from the N-type implantation area 12 caused by the ion implantation in 1C is formed, surrounded.

Wie oben beschrieben, ist das Verfahren nach der vorlie genden Erfindung gekennzeichnet durch die gleichzeitige Implantation von N-Typ Verunreinigungsionen in die N-Wanne und in die P-Wanne, um den LDD des N-Kanal-MOSFETs und die Tasche des P-Kanal-MOSFETs ohne zusätzlichen Maskenschritt für die LDD-Ionenimplatation, welcher für N-Kanal-MOSFETs und P-Kanal-MOSFETs in herkömmlichen Verfahren getrennt durchgeführt wurde, herzustellen. Als Ergebnis werden die Taschen für die Source und das Drain gleichzeitig hergestellt, was den Drain-induzierten Varial-Erniedrigungs-Effekt in dem P-Kanal-MOSFET und die Verbesserung der Schwellenspannung bringt.As described above, the method is according to the vorlie invention characterized by the simultaneous implantation of N-type impurity ions into the N-well and into the P-well to the LDD of the N-channel MOSFET and the pocket of the P-channel MOSFET without additional masking step for LDD ion implantation, which for N-channel MOSFETs and P-channel MOSFETs in conventional Procedure carried out separately was to manufacture. As a result, the pockets for the source and the drain made simultaneously, causing the drain to be induced Varial-lowering effect in the P-channel MOSFET and the improvement the threshold voltage brings.

Claims

Process for the production of CMOS transistors, comprising the following process steps: a) Preparation of an elemental separation oxide film ( 4 ) on a semiconductor substrate ( 1 ) with an N-well ( 2 ) and a P-tub ( 3 ) to divide the semiconductor substrate into an active region and an element isolation region; b) Preparation of a Buffer Oxide Film ( 5 ) on the semiconductor substrate and implanting P-type impurity ions into the entire surface of the semiconductor substrate including the active region to form a first ion implantation region (US Pat. 6 ), which serves to adjust the threshold voltage; c) subsequently implanting P-type impurities only into the N-well region to form a second ion implantation region; thereafter d) removing the buffer oxide film and forming a gate oxide film ( 9 ) covering the N-tub and P-tub; e) each forming a gate electrode ( 10 on a predetermined area of the gate oxide film over each of the wells and covering the gate electrodes with an oxide film having a certain thickness; f) implanting N-type impurity ions into the semiconductor substrate; around an ion implantation area ( 12 ) with low density to form a lightly doped drain; g) forming a spacer oxide film ( 13 ) on each sidewall of the gate electrodes; and respectively generating source and drain ion implantation regions ( 15 . 17 ) with high density in both the N-well and P-well and performing annealing of the high density ion-implied regions.

Method for producing CMOS transistors according to Claim 1, characterized in that the ion implantation region ( 12 ) is produced by implantation of N-type impurity ions having a density of 10 ¹² to 10 ¹⁴ ions / cm ² at low density.

A method of fabricating CMOS transistors according to claim 1, characterized in that the high density source and drain ion implantation regions are produced by implanting impurity ions having a density of 10 ¹⁴ to 10 ¹⁶ ions / cm ² .

Method for producing CMOS transistors according to Claim 1, characterized in that the spacer oxide film ( 13 ) formed on the sidewalls of the gate electrodes is 0.05 to 0.20 μm wide.

A method for producing CMOS transistors according to Claim 2, characterized in that the N-type impurity ions Phosphorus ions are.