DE2915918A1 - Halbleiteranordnung mit ueberspannungsschutz - Google Patents
Halbleiteranordnung mit ueberspannungsschutzInfo
- Publication number
- DE2915918A1 DE2915918A1 DE19792915918 DE2915918A DE2915918A1 DE 2915918 A1 DE2915918 A1 DE 2915918A1 DE 19792915918 DE19792915918 DE 19792915918 DE 2915918 A DE2915918 A DE 2915918A DE 2915918 A1 DE2915918 A1 DE 2915918A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- layer
- transistor
- junction
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 230000007704 transition Effects 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 241000282994 Cervidae Species 0.000 claims 1
- 238000002965 ELISA Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
u.Z.: M 2018 M3 (Hi/gu/we) 19. April 1979
SGS AiDES Componenti Elettronici S.p.A,
Halbleiteranordnung mit überspannungsschutz
Die Erfindung betrifft Halbleiteranordnungen, insbesondere
eine automatisch gegen Überspannungen geschützte Anordnung, die "besonders für Anwendungsfälle mit Umschaltung geeignet
ist.
In vielen Schaltungen, die Transistoren zur Umschaltung hoher StSme benutzen, ist es notwendig, Schutzeinrichtungen vorzusehen,
um die Betriebsparameter der Transistoren im Falle zufälliger
Überspannungen auch kurzer Dauer in den Sicherheitsgrenzen zu halten. Es ist beispielsweise die Maßnahme bekannt,
zwischen zwei Anschlüssen eines Leistungstransistors eine Begrenzerdiode einzuschalten, die eine Sperrdurchbruchspannung
(breakdown voltage) hat, die kleiner ist als die maximal zulässige Spannung zwischen diesen Anschlüssen. Eine Anwendung
dieser Art ist auf Seite 79 des Buches "Transistor ignition systems handbook" von B, Ward (V. Foulnham & Co. Ltd 1966)
909844/0868
dargestellt, wobei die Fig. 6 - 5 das Schaltschema eines elektronischen
Zündsystems für Motoren mit Kerzen darstellt, Die Schaltung weist einen Leistungstransistor auf, der als Kommutator
des Stromes dient, der durch die Primärwicklung der Zündspule fließt. Zwischen die Basis und den Kollektor des !Transistors
ist eine Zenerdiode geschaltet, die so ausgelegt ist, daß sie eine Leitung in Sperrichtung herstellt, sobald sich die
Basis - Kollektor -Spannung dem Grenzwert für einen sicheren Betrieb
des Transistors nähert. Diese Situation kann im Falle eines anomalen Betriebs des Zündsystems eintreten, beispielsweise
bei der Unterbrechung eines der Versorgungskabel der Kerzen, während der Basis-Emitter -übergang in umgekehrter Richtung
polarisiert ist und der Transistor sich daher im Sperrzustand befindet. Aufgrund nicht vorhandener Schutzeinrichtungen
kann in diesem Fall die Spannung an den Enden der Primärwicklung sowohl für den Transistor als auch für andere Teile der Schaltung
gefährliche Werte annehmen. Trotzdem können diese Werte mit der Zenerdiode nicht erreicht werden, weil deren Leitung
die Leitung des Transistors verursacht, so daß die überschüssige
Energie durch den Transistor ohne jeden Schaden vernichtet wird. ■
Wenn bei dieser und in anderen Anwendungen der Transistor
und die Zenerdiode in einer einzigen Komponente integriert
wären, wäre die Schaltung einfacher und könnte leichter montiert werden.
Obwohl eine solche Integrierung mit den üblichen Techniken
theoretisch möglich wäre, ist sie bisher noch nicht in Erwägung gezogen worden, weil sie gegenüber den Standardverfahren
wesentlich kompliziertere Herstellungsverfahren für den Transistor mit sich brächte und damit geringere G-ewinne und
wesentlich höhere Kosten für das fertige Bauelement.
Der Erfindung liegt die Aufgabe zugrunde, eine monolithische Halbleiteranordnung mit einem Transistor zu schaffen, dessen
Schutz gegen Überspannungen von dem Aufbau der, Anordnung,
909844/0 868
selbst sichergestellt wird. Eine weitere Aufgabe der Erfindung besteht darin, eine solche Anordnung ohne gegenüber den Standardverfahren
zur Herstellung eines Transistors zusätzliche Bearbeitungsphasen zu realisieren.
Ausgehend von einer monolithischen Halbleiteranordnung mit einem gegen Überspannung geschützten Transistor in einem Körper aus
Halbleitermaterial, umfassend zwischen einer ersten Hauptfläche und einer zweiten, dazu parallelen Hauptfläche:
- eine erste Schicht eines ersten Leitfähigkeitstyps mit niedrigem spezifischen Widerstand,
- eine an die erste Schicht angrenzende, zweite Schicht desselben
Leitfähigkeitstyps mit hohem spezifischen Widerstand sowie eine an die zweite Schicht angrenzende,dritte Schicht
mit entgegengesetzter Leitfähigkeit und hohem spezifischen Widerstand, wodurch ein erster PN - Übergang gebildet wird,
wobei in der dritten Schicht gebildet sind:
- eine erste Zone mit der genannten, entgegengesetzten Leitfähigkeit
und mit niedrigem spezifischen Widerstand sowie
- eine zweite Zone mit dem ersten Leitfähigkeitstyp und
niedrigem spezifischen Widerstand, die einen zweiten PN Übergang bildet,
wobei die Anordnung weiter umfaßt eine erste, eine zweite und eine dritte metallische Beschichtung, die in Ohmschero Kontakt
sind mit der ersten Schicht auf der ersten Hauptfläche bzw. mit der ersten Zone bzw. mit der zweiten Zone auf der
zweiten Hauptfläche, wodurch die Anschlüsse des Kollektors bzw. der Basis bzw. des Emitters des Transistors gebildet
werden, wird diese Aufgabe dadurch gelöst,
- daß von der zweiten Hauptfläche ausgehend in der dritten Schicht eine dritte Zone des ersten Leitfähigkeitstyps und
niedrige»1 spezifischen Widerstandes gebildet ist, die einen
dritten PN - Übergang bildet,
909844/0868
2S15918
- daß diese dritte Zone in Ohmschem Kontakt mit der zweiten
metallischen Beschichtung ist
- und daß die spezifischen Widerstände und die Sehichtdicken
der zweiten Schicht und der dritten Schicht sowie die Abstände
zwischen dem ersten und dem zweiten PN - Übergang und zwischen dem ersten und dem dritten PN - übergang derart
gewählt sind, daß im Betrieb der Anordnung die Basis Yerarmungszone
bei ihrer maximalen Ausdehnung den dritten Übergang erreicht, nicht jedoch den zweiten Übergang.
Zum besseren Verständnis ist die Erfindung nachstehend an einem
Ausführungsbeispiel erläutert, das in der Zeichnung dargestellt ist.
Es zeigen:
Figur 1 das Schaltbild der elektronischen Zündschaltung gemäß dem eingangs erläuterten Stand der Technik,
Figur 2 in stark vergrößertem Maßstab eine Draufsicht eines
Halbleiter - Plättchens mit einer erfindungsgemäßen Anordnung,
Figuren 3 und 4 die Schnittdarstellung von zwei gemäß der Erfindung
möglichen Ausführungsformen der Anordnung und
Figur 5 das Schema eines Ersatzschaltbildes für die erfindungsgemäß
ausgebildete Halbleiteranordnung.
Bei der in Fig, 1 äargestellten Schaltung dient ein Leistungstransistor T dazu, abwechselnd den Stromfluß zu unterbrechen und
wieder aufzunehmen, der von einer Batterie ΒΪ zur Primärwicklung
einer Zündspule BA gelangt, die eine Hochspannung AI für
die Zündkerzen eines Explosionsmotors erzeugt. Die erwähnte Umschaltung
wird durch das Öffnen und Schließen der Unterbreeher-
90 9 8U/086 8
kontakte PR gesteuert, die in Reihe mit der Basis des Transistors
T verbunden sind. Der Ballastwiderstand R1 "begrenzt den Strom auf einen MaximalweTt, der im Verlauf der Konstruktion
festgelegt worden ist unter Berücksichtigung des Maximalwertes der Energie, die in der Sekundärwicklung der Spule erreicht
werden soll, und des maximalen Stromes, der durch den Transistor T fließen kann; der Widerstand R2 polarisiert den
Basis - Emitter - Übergang in Sperrichtung, wenn die TJnterbrecherkontakte PR geöffnet sind; die Diode D1 sperrt in
einer zur Leitung des Transistors entgegengesetzten Richtung den Durchgang von Strömen, die in dem Schaltkreis durch Induktion
swirkungen erzeugt werden, und verleiht, zusammen mit dem zwischen den Emitter und den Kollektor des Transistors T
geschalteten Widerstand R3, dem Basis - Emitter - Übergang eine Sperrpolarisierung, wenn die Unterbrecherkontakte PR
geöffnet sind. Schließlich hat die Zener - Diode D2 die Aufgabe, den Transistor T zu schützen, wenn er in Sperrrichtung
polarisiert ist, insbesondere im Fall, in dem die von der Zündspule erzeugte Energie dazu neigt, die Spannung
zwischen den Anschlüssen des Transistors über die Sicherheitsgrenzen ansteigen zu lassen, die durch· die konstruktiven Daten
des Transistors vorgegeben sind. Die Sperrdurchbruchspannung (breakdown voltage) der Diode D2 ist so gewählt, daß der Transistor
in leitenden Zustand zurückversetzt wird, bevor die Spannung zwischen dem Kollektor und dem Emitter einen gefährlichen
Wert erreicht. Auf diese Weise wird die überschüssige Energie von dem Transistor bei direkter Leitung vernichtet.
Die Punktionen des Transistors T und der Zenex'diode D2werden
erfindungsgemäß von einer einzigen Halbleiteranordnung ausgeführt, die mit Hilfe eines der bekannten Verfahren zur Fertigung
von Leistungstransistoren hergestellt v/erden kann.
Bei einem ersten Ausführungsbeispiel wird der erfindungsgemäße Aufbau, wie er in den Figuren 2 und 3 dargestellt ist,
909844/0868
mit einem an sich, "bekannten Verfahren erreicht, indem man
nacheinander auf einem Substrat 2 aus dotiertem Halbleitermaterial,
beispielsweise P - leitendes Silizium mit niedrigem spezifischen Widerstand ( ca. 20 mil.cm), zwei epitaktische
Schichten 4 und 6 wachsen läßt. Die erste Schicht 4 ist vom P -" Typ,hat einen höheren spezifischen Widerstand
als das Substrat (7 - 50 iT .cm) und hat eine Schichtdicke
zwischen 10 und 40 /om, während die zweite Schicht 6 vom
Έ - Typ ist, etwa denselben spezifischen Widerstand hat wie die
epitaktische Schicht 4 sowie eine Schichtdicke zwischen 15
und 35 ^m. Die beiden epitaktischen Schichten 4 und 6 bilden
den Kollektor - Basis - Übergang eines Transistors. (Es wird darauf hingewiesen, daß in den Fig. die großen oder kleinen
spezifischen Widerstände, die den kleinen bzw. großen Dotier-Stoffkonzentrationen
entsprechen, gemäß der Praxis mit den Symbolen "-" und "+" bei den Buchstaben P oder TS, die den
leitfähigkeitstyp angeben, versehen sind).
Anschließend werden auf der gesamten freien Oberfläche der Schicht 6 zur N - leitfähigkeit führende Dotierstoffe niedergeschlagen,
die man bis zu einer Tiefe von etwa 2 Um diffundieren läßt, so daß eine Schicht 8 mit niedrigem spezifischen
Widerstand .an der Oberfläche (200 - 5-00 il/er) gebildet wird.
unter Anwendung bekannter Diffusionsmethoden unter Verwendung
von Masken werden durch die Schicht 8 hindurch und in der Schicht 6 zwei Zonen 10 und 12 vom Typ
P mit verhältnismäßig niedrigem spezifischen Widerstand an der Oberfläche (2-6 Ohm/a) gebildet. Die Zone 10, die bis zu
einer Tiefe von 5 - 8yu.m eindringt, bildet mit der Schicht 6
den Emitter - Basis - Übergang des Transistors, Gemäß der Erfindung betrifft die Zone 12, die in Pig. 2 gestrichelt dargestellt
ist, nur einen verhältnismäßig kleinen Bereich der Fläche der Schicht 8 und erreicht eine größere Eindringtiefe als
die Zone 10, Ein*e Möglichkeit zur Erzielung dieser unterschiedlichen
Eindrin.jtiefo besteht beispielsweise darin, daß man su-
90984470868 BAD ORIGINAL
• - 10 -
2315918
nächst nur auf dem die Zone 12 "betreffenden Teil der Oberfläche
des Halbleiters Dotierstoffe aufbringt, diese bis zu einer mittleren Eindringtiefe diffundieren läßt und anschließend
auf der die Zone 10 betreffenden Oberfläche die anderen Doüerstoffe
aufbringt. Die anschließende Diffusionsphase erlaubt die Bildung der Zone 10 sowie ein weiteres Eindringen
der Dotierstoffe der Zone 12 in die Schicht 6.
Schließlich werden in der Schicht 14 aus Silizium - Dioxid, die auf dem Halbleiter nach der letzten Diffusionsphase gebildet
wird, Öffnungen gebildet, durch die mit Hilfe üblicher Metallisierungstechniken die Kontakte der Basis 16 und
des Emitters 18 des Transistors gebildet werden. In analoger Weise wird auf die freie Oberfläche des Substrats 2 eine Kollektorelektrode
20 aufgebracht* Gemäß der Erfindung ist die metallische Schicht, die den Basiskontakt 16 bildet, auch in
Kontakt mit der Zone 12.
Man erkennt, daß der beschriebene Aufbau zur Darstellung der Punktion durch das in Mg. 5 gezeigte Ersatzschaltbild wiedergegeben
werden kann, indem ein Transistor T1 und ein Hilfstransistor
T2 gemeinsame Kollektorelektroden 20 und gemeinsame Basiselektroden 16 haben. Die Emitterelektrode des Transistors
T2 ist mit der gemeinsamen Basiselektrode 16 verbunden.
Mit Hilfe von dem Fachmann geläufigen Berechnungen können die spezifischen Widerstände und die Schichtdicken der Schichten
und 6 sowie der Zonen 10 und 12 so dimensioniert werden, daß die Sperrdurchbruchsspannung zwischen dem Emitter und dem
Kollektor (BVqES) des Transistors T2 kleiner ist als die
Sperrdurchbruchsspannung des Transistors T1 mit offener
Basis (BVCEq), Das bedeutet, daß bei einem vorgegebenen Wert
für die Sperrspannung zwischen der Kollektorelektrode 20 und der Emitterelektrode 18 die Verteilung der elektrischen Ladungen
im Inneren der Anordnung so ist, daß sich die Basis Verarmungszone
so v/eit erstreckt, bis sie die Zone 12 in einem
Teil des Basis - Emitter- Übergangs des Transistors T2 berührt ("punch - through"-Effekt), ohne jedoch an einem Punkt
909844/0868
ORIGINAL INSPECTED
ORIGINAL INSPECTED
den Basis - Emitter - Übergang des Transistors TT zu erreichen, weil die Emitterzone 10 weniger tief ist als die Zone
12. Durch, den Transistor T2 fließt dadurch, ein verhältnismäßig
hoher Strom, der ausreichend ist, um den Transistor T1 in
leitenden Zustand zu versetzen.
Man,erkennt, daß die Anordnung gemäß der Erfindung in einem
einzigen Körper aus Halbleitermaterial und damit in nur einem
Bauteil dieselben Punktionen ausübt, die in der Schaltung gemäß Pig. 1 von zwei Bauteilen, nämlich dem Transistor T und
der Zenerdiode D2, ausgeübt wurden.
. Pur
eine zweite Ausführungsform der Erfindung, die insbesondere
für den Betrieb bei hohen Spannungen geeignet ist, ist die
Anordnung etwas anders aufgebaut als die in Pig. 5 gezeigte.. Sie ist im Schnitt in Pig. 4 und in Draufsicht ebenfalls in
Pig. 2 dargestellt. Man erkennt, daß dieselben Elemente in den verschiedenen Piguren dieselben Bezugsziffern tragen.
Bei der Anordnung gemäß Pig. 4 wird eine Zone 8' vom N" - Typ
und verhältnismäßig geringem spezifischen Widerstand (100 600
il/ α )durch Diffusion im Inneren der epitaktischen
Schicht 6 gebildet. Erfindungsgemäß wird während der Diffusion
ein verhältnismäßig kleiner Teil der Oberfläche des Halbleiters abgedeckt, so daß innerhalb der Diffusionszone 8'
eine Zone 9 besteht, welche denselben spezifischen Widerstand wie die Schicht 6 hat.
Auf der Oberfläche des Halbleiters wird ein zur P - leitfähigkeit führender Dotierstoff niedergeschlagen,
den man anschließend so diffundieren läßt, daß man zwei Bereiche vom Typ P niedrigen spezifischen Widerstandes
erhält, die sich beide bis zu einer Tiefe erstrecken, die nur wenig kleiner ist als die Schichtdicke der Zone 8'.Einer von
beiden, der mit 10' bezeichnet ist und sehr groß ist,bildet
mit der Zone 8! den Emitter - Basis - Übergang eines Transistors,
während sich der andere, der mit 12' bezeichnet und sehr klein
ist, in die Zone 9 hinein erstreckt, welche während der Diffusion der Zone 8' abgedeckt war. Die Zone 12' kann völlig
909844/0868 QBIGfNALlNSPECTED
in dieser Zone 9 liegen,oder sie kann, wie in Fig. 4 dargestellt,
mit ihren Rändern einen Teil der Zone 8' überlagern. Anschließend werden wie beim Beispiel der Pig. 3 die Emitter -,
Basis - und die Kollektor - Elektroden 18, 16 und 20 angebracht.
Man erkennt sofort, daß die Schaltung gleichwertig ist mit der in Pig. 4 gezeigten Anordnung und auch mit der Schaltung
gemäß Pig. 5.
Aufgrund τοη dem Fachmann geläufigen Rechnungen können die
spezifischen Widerstände und die Schichtdicken der Schichten 4 und 6 sowie der Zone 81 in der Weise bemessen werden, daß
• für einen vorgegebenen Wert einer Sperrspannung zwischen der Kollektorelektrode 20 und der Emitterelektrode 18, der kleiner
ist als die Spannung BV „Ε~ des Transistors T1, sich die
Basis - Verarmungszone des Transistors T2 durch die gesamte, epitaktische Basisschicht 6 bis zur Berührung mit der Zone 12'
erstreckt ("punch-through"-Zustand), während sich die Basis Verarmungszone
des Transistors T1 ebenfalls durch die gesamte epitaktische Basis - Schicht 6 hindurch erstreckt, jedoch nur
wenig in die Basis - Diffusionszone 8'. Daraus ergibt sich, daß der Transistor T1 niemals zu hohen Sperrspannungen zwischen
dem Emitter und dem Kollektor ausgesetzt werden kann, denn sobald der Transistor T2 den "punch-through"-Zustand erreicht,
erhält er an der Basis einen Strom, der ausreicht, um ihn in den Zustand direkter leitung zu versetzen.
Die beschriebene und in Fig. 4 dargestellte Form der Anordnung übernimmt dieselben Punktionen des Transistors T und der Zenerdiode
D2 der Schaltung gemäß Fig. 1 und weist überdies den Vorteil auf, daß zu ihrer Herstellung keine besonderen Schritte
erforderlich sind, sondern nur die, die auch für die Herstellung nur des Transistors 1 notwendig sind.
Es sind über die beschriebenen und dargestellten
beiden Ausführungsbeispiele hinaus zahlreiche Vari-
909844/0868
ORIGINAL INSPECTED
ORIGINAL INSPECTED
änten und Abänderungen im Rahmen des Erfindungsgedankens
möglich. Beispielsweise kann eine Anordnung rerwirklicht
werden, deren Polaritäten entgegengesetzt zu den in
den Figuren 3 und 4 dargestellten sind, deren Betriebsweisen
jedoch mit den erläuterten gleichwertig sind. Es wäre auch möglich, daß der Transistor T1 Teil einer monolithischen
Anordnung ist, die wesentlich komplexer aufgebaut ist und einen zweiten Transistor enthält, der mit dem Transistor
T1 als Steuerstufe oder als Endstufe in einer Darlington Schaltung
verbunden ist.
90 98 44/0 868
Claims (1)
- DR. E L I S A 6 E T H JUNG DR. JÖRGEN SCHIRDKWAHM DR. GERHARD SCHM! 1T-NiISON DR, C. E R K A R O ,·,.!! AC P M DlPu-INO. !'LTEiI HIRSCHPATEJHTAilWÄLTE Clemonsatr. 30, 8000 München 40 Telsfon: (089)04506719, April 1979u.Z.; M- 2018 M3 (Hi/gu/we) SGS-ATES component! Elettjronici S.p.A.A η s ρ r ü. ο h e1. Monolithische Halbleiteranordnung mit einem gegen Überspannung geschützten !Transistor in einem Körper aus Halbleitermaterial, umfassend zwischen einer ersten Hauptfläche und einer zweiten, dazu parallelen Hauptflache:- eine erste Schicht (2) eines ersten Leitfähigkeitstyps mit niedrigem spezifischen Widerstand,"■— eine an die erste Schicht (2) angrenzende, zweite Schicht (4) desselben Leitfähigkeitstyps mit hohem spezifischen' Widerstand sowie eine an die zweite Schicht (2) angrenzende, dritte Schicht (6) mit entgegengesetzter Leitfähigkeit und hohem spezifischen Widerstand, wodurch ein erster PM" - Übergang gebildet wird,wobei in der dritten Schicht (6) gebildet sind:— eine erste Zone (8?8') mit der genannten, entgegengesetzten Leitfähigkeit und mit niedrigem spezifischen Widerstand sowie909844/0868 BAD ORIGINAL- eine zweite Zone (10, 10') mit dem ersten Leitfähigkeitstyp und niedrigem spezifischen Widerstand, die einen zweiten PN - Übergang bildet,wobei die Anordnung weiter umfaßt eine erste (20), eine zweite ((16) und eine dritte (18) metallische Beschichtung, die in Ohmsehem Kontakt sind mit der ersten Schicht (2) auf der , ersten Hauptfläche bzw, mit der ersten Zone (8, 8!) bzw. mit der zweiten Zone (10, 10') auf der zweiten Hauptfläche, wodurch die Anschlüsse des Kollektors bzw. der Basis bzw. des Emitters des Transistors gebildet werden, dadurch gekennzeichnet,- daß von der zweiten Hauptfläche ausgehend in der dritten Schicht (6) eine dritte Zone (12, 12') des ersten Leitfähigkeit stjrps und niedrigen, spezifischen Widerstandes gebildet ist, die einen dritten PIi - Übergang bildet,- daß diese dritte Zone (12, 12') in Ohmschein Kontakt mit der zweiten metallischen Beschichtung (16) istund daß die spezifischen Widerstände und die Schichtdicken der zweiten Schicht (4) und der dritten Schicht (6) sowie die Abstände zwischen dem ersten und dem zweiten PH" - Übergang und zwischen dem ersten und dem dritten PF - Übergang derart gewählt sind, daß im Betrieb der Anordnung die Basis - Verarmungszone bei ihrer Maximalen Ausdehnung den dritten Übergang erreicht, nicht jedoch den zweiten Übergang,Halbleiteranordnung nach Anspruch 1, bei der die zveite Zone (10') in die erste Zone (8!) eintaucht, dadurch gekennzeichnet, daß die zweite Zone (10') und die dritte Zone (12') im wesentlichen denselben spezifischen Viiderstand haben und daß de Abstand zwischen dem ersten PK - Übergang und dem zweiten PN - Übergang gleich dem Abstand zwischen dem ersten PN Übergang und dem dritten PN - Übergang ist.909844/0868ORIGINAL INSPECTED.-33« Halbleiteranordnung nach. Anspruch 1, bei der die zweite Zone (10) die ganze erste Zone (8) durchquert, dadurch gekennzeichnet, daß der Abstand zwischen dem ersten PN - Übergang
und dem zweiten PN - Übergang größer ist als der Abstand
zwischen dem ersten PN - Übergang und dem dritten PN - Übergang.4. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Transistor der Ausgangstransistor eines Transistorpaares ist, das in einer Darlington Schaltung angeordnet ist.5· Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Transistor der Steuertransistor eines Transistorpaares ist, das in einer Darlington - Schaltung angeordnet ist.909844/0868
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT22499/78A IT1094080B (it) | 1978-04-20 | 1978-04-20 | Dispositivo a semiconduttore protetto contro le sovratensioni |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2915918A1 true DE2915918A1 (de) | 1979-10-31 |
Family
ID=11197088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792915918 Withdrawn DE2915918A1 (de) | 1978-04-20 | 1979-04-19 | Halbleiteranordnung mit ueberspannungsschutz |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS54158877A (de) |
DE (1) | DE2915918A1 (de) |
FR (1) | FR2423867A1 (de) |
GB (1) | GB2019645A (de) |
IT (1) | IT1094080B (de) |
SE (1) | SE7903441L (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3411878A1 (de) * | 1983-03-31 | 1984-10-04 | Nippondenso Co., Ltd., Kariya, Aichi | Halbleiterschaltkreis mit ueberspannungs-schutzeinrichtung |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56100467A (en) * | 1980-01-14 | 1981-08-12 | Nec Corp | Protecting device against electrostatic destruction |
IT1221867B (it) * | 1983-05-16 | 1990-07-12 | Ates Componenti Elettron | Struttura di transistore bipolare di potenza con resistenza di bilanciamento di base incroporata by-passable |
JPS6159773A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | 半導体集積回路装置 |
US4689651A (en) * | 1985-07-29 | 1987-08-25 | Motorola, Inc. | Low voltage clamp |
JPH0666402B2 (ja) * | 1985-12-12 | 1994-08-24 | 三菱電機株式会社 | 半導体集積回路装置の入力保護回路 |
EP0443055A1 (de) * | 1990-02-20 | 1991-08-28 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
EP0477429A1 (de) * | 1990-09-28 | 1992-04-01 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
-
1978
- 1978-04-20 IT IT22499/78A patent/IT1094080B/it active
-
1979
- 1979-04-19 SE SE7903441A patent/SE7903441L/ not_active Application Discontinuation
- 1979-04-19 DE DE19792915918 patent/DE2915918A1/de not_active Withdrawn
- 1979-04-20 GB GB7913769A patent/GB2019645A/en not_active Withdrawn
- 1979-04-20 FR FR7909997A patent/FR2423867A1/fr not_active Withdrawn
- 1979-04-20 JP JP4809779A patent/JPS54158877A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3411878A1 (de) * | 1983-03-31 | 1984-10-04 | Nippondenso Co., Ltd., Kariya, Aichi | Halbleiterschaltkreis mit ueberspannungs-schutzeinrichtung |
Also Published As
Publication number | Publication date |
---|---|
SE7903441L (sv) | 1979-10-21 |
GB2019645A (en) | 1979-10-31 |
IT1094080B (it) | 1985-07-26 |
JPS54158877A (en) | 1979-12-15 |
FR2423867A1 (fr) | 1979-11-16 |
IT7822499A0 (it) | 1978-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19964481B4 (de) | MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden | |
DE3720156C2 (de) | ||
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE2722892A1 (de) | Schutzschaltung fuer mos-bauelemente | |
DE2257846A1 (de) | Integrierte halbleiteranordnung zum schutz gegen ueberspannung | |
DE3428067C2 (de) | Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben | |
DE3738670A1 (de) | Leitfaehigkeitsmodulierter mosfet | |
DE69326543T2 (de) | Monolithisch integrierte Struktur einer elektronischen Vorrichtung mit einer bestimmten unidirektionalen Konduktionsschwellenspannung | |
DE2554296A1 (de) | Integrierte schaltung mit komplementaeren feldeffekttransistoren | |
DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE3806164A1 (de) | Halbleiterbauelement mit hoher durchbruchspannung | |
DE2234973A1 (de) | Mis-halbleitervorrichtung | |
DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
DE2549614B2 (de) | Halbleiterschalter | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
DE2915918A1 (de) | Halbleiteranordnung mit ueberspannungsschutz | |
DE3001032A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
DE3787848T2 (de) | Halbleiterdiode. | |
DE2628273A1 (de) | Halbleiterbauteil | |
DE2915885C2 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE3148323A1 (de) | Halbleiterschaltung | |
DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
DE3714647C2 (de) | Integrierte Schaltungsanordnung | |
DE1949523C3 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |