[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2150695B2 - PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS - Google Patents

PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS

Info

Publication number
DE2150695B2
DE2150695B2 DE19712150695 DE2150695A DE2150695B2 DE 2150695 B2 DE2150695 B2 DE 2150695B2 DE 19712150695 DE19712150695 DE 19712150695 DE 2150695 A DE2150695 A DE 2150695A DE 2150695 B2 DE2150695 B2 DE 2150695B2
Authority
DE
Germany
Prior art keywords
intermediate layer
metallic body
insulating
insulating intermediate
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19712150695
Other languages
German (de)
Other versions
DE2150695A1 (en
Inventor
Gerhard Dipl-Phys 7022 Leinfelden Kirner Kuno Dr-Ing 7016 Gerlingen Staiger Karl 7056 Beutelsbach Conzelmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19712150695 priority Critical patent/DE2150695B2/en
Publication of DE2150695A1 publication Critical patent/DE2150695A1/en
Publication of DE2150695B2 publication Critical patent/DE2150695B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum isolierten Aufbau von Halbleiterelementen, gedruckten und/oder monolithisch und/oder hybrid integrierten Schaltungen auf einem metallischen, als Träger dienenden Körper mittels einer isolierenden Zwischenschicht.The invention relates to a method for the isolated construction of semiconductor elements, printed and / or monolithic and / or hybrid integrated circuits on a metallic body serving as a carrier by means of an insulating intermediate layer.

Plättchen aus Halbleiterkristallen können je nach dem Herstellungsverfahren die verschiedenartigsten Bauelemente bilden, wie beispielsweise Dioden, Transistoren, Thyristoren; sie können aber auch ganze Schaltungen oder Teile daraus enthalten. Die in den Plättchen umgesetzte Verlustwärme muß nach außen abgeführt werden. Die Plättchen sind deshalb meist auf den Boden eines Metallgehäuses aufgelötet oder auflegiert Die aufgelötete Seite des Halbleiterkristalls, das Substrat, stellt normalerweise eine Elektrode, die Substratelektrode, des Halbleitersystems dar. Enthält eine Schaltung mehrere Halbleiterbauelemente, so können deren Substratelektroden auf unterschiedlichen Potentialen liegen. Sollen sie sich auf einem gemeinsamen metallischen Körper befinden, so müssen die Substrate gegeneinander isoliert werden. Bei einzelverpackten Bauelementen geschieht dies durch Einbringen dünner Plättchen aus Isoliermaterial, wie beispielsweise Glimmer oder Teflon, zwischen den Gehäuseboden und den gemeinsamen metallischen Körper. Es sind aber auch einzelverpackte Bauelemente, wie beispielsweise Hochfrequenztransistoren, bekannt, bei denen zwischen den Kristall und das Metallgehäuse eine isolierende Scheibe aus keramischem Material eingebracht ist Auch ist es bekannt, Anordnungen, die zwei oder mehr Halbleiterkristalle enthalten, auf keramischen Plättchen aufzubauen. Besteht diese Keramik aus billigem Material, wie beispielsweise Aluminiumoxyd, so läßt sich wegen der geringen Wärmeleitfähigkeit dieses Materials nur eine geringe Verlustleistung abführen. Größere Verlustleistungen, vor al!em at«r hohe Verlüstleistungsdichten, wie sie besonders bei Leistungshalbleitern und monolithisch integrierten Schaltungen vorkommen, lassen sich aber nur mit keramischen Plättchen aus einem Material hoher Wärmeleitfä-Platelets made from semiconductor crystals can be of the most varied types, depending on the manufacturing process Form components such as diodes, transistors, thyristors; but they can also be whole Contain circuits or parts thereof. The dissipated heat converted in the platelets must go to the outside be discharged. The platelets are therefore usually soldered or soldered to the bottom of a metal housing Alloyed The soldered-on side of the semiconductor crystal, the substrate, normally represents an electrode that Substrate electrode, of the semiconductor system. If a circuit contains several semiconductor components, see above their substrate electrodes can be at different potentials. If they are to be located on a common metallic body, the Substrates are isolated from each other. In the case of individually packaged components, this is done by bringing them in thin plates made of insulating material, such as mica or Teflon, between the housing base and the common metallic body. But there are also individually packaged components, such as High-frequency transistors, known, in which between the crystal and the metal housing an insulating Disc of ceramic material is introduced. Also, it is known arrangements that have two or more Semiconductor crystals contain build up on ceramic platelets. Is this ceramic made of cheap Material, such as aluminum oxide, can be used because of its low thermal conductivity Materials only dissipate a small amount of power loss. Larger power losses, especially at «r high Loss power densities, as they occur particularly in power semiconductors and monolithically integrated circuits, can only be achieved with ceramic plates made of a material with high thermal conductivity.

higkeit, wie beispielsweise aus dem sehr teueren Berylliumoxyd, erreichen.ability, for example from the very expensive beryllium oxide.

Aus der US-PS 34 71 752 ist es bereits bekannt, einen Isolierkörper aus Berylliumoxyd zwischen der Kollektorzone eines Transistors und einem wärmeableitenden Teil eines Gehäuses anzuordnen. Ferner ist es aus dieser Patentschrift bekannt, zwischen einem Halbleiterelement und einem Träger eine Siliziumscheibe mit einer darauf aufgebrachten isolierenden Schicht aus einer Siliziumverbindung anzuordnen.From US-PS 34 71 752 it is already known a Beryllium oxide insulating body between the collector zone of a transistor and a heat-dissipating one To arrange part of a housing. It is also known from this patent specification between a semiconductor element and a carrier, a silicon wafer with an insulating layer made of a To arrange silicon compound.

Der Erfindung liegt die Aufgabe zugrunde, ein vereinfachtes Verfahren der eingangs genannten Art zu entwickeln.The invention is based on the object of providing a simplified method of the type mentioned at the beginning to develop.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die isolierende Zwischenschicht aus einem festen, pulver- oder pastenförmigen Material durch einen thermischen Prozeß unmittelbar auf dem metallischen Körper erzeugt wird.According to the invention, this object is achieved by that the insulating intermediate layer made of a solid, powdery or paste-like material by a thermal process is generated directly on the metallic body.

Im Gegensatz zu selbsttragenden keramischen Plättchen oder Scheiben, die aus Festigkeitsgründen meist Dicken von 1 mm und mehr haben müssen, lassen sich auf dem tragfähigen metallischen Körper sehr viel dünnere organische oder anorganische Schichten erzeugen, die beispielsweise bereits bei Dicken von 0,05 mm hinreichend elektrisch isolieren. Bei dem erfindungsgemäßen Verfahren kann die Dicke der Isolation somit ungefähr eine Größenordnung und mehr dünner sein als bei den bekannten Verfahren. Damit lassen sich aber noch mit Schichten aus einem sehr viel schlechter wärmeleitenden Material als Berylliumoxyd, wie beispielsweise die Oxyde von Aluminium, Chrom, Magnesium bis hin zum Porzellan oder glasigen oder emailleartigen Schichten hinreichend große Wärmeströme bzw. Wärmestromdichten erzielen. Größte Wärmestromdichten lassen sich auch hier mit Berylliumoxyd erreichen, wobei sich als Vorteil ein außerordentlich geringer Stoffbedarf ergibt.In contrast to self-supporting ceramic plates or discs, which are for reasons of strength usually must have thicknesses of 1 mm and more, a great deal can be achieved on the load-bearing metallic body produce thinner organic or inorganic layers, for example already at thicknesses of Sufficiently isolate 0.05 mm electrically. In the method according to the invention, the thickness of the Insulation can thus be approximately one order of magnitude and more thinner than with the known methods. In order to but can still be achieved with layers made of a material that conducts heat much less than beryllium oxide, such as the oxides of aluminum, chromium, magnesium up to porcelain or glassy or Enamel-like layers achieve sufficiently large heat flows or heat flow densities. Greatest Heat flux densities can also be achieved here with beryllium oxide, with one being an advantage results in extremely low material requirements.

Keramische Schichten können wegen ihres hohen Schmelzpunkts normalerweise nicht auf Metalle aufgeschmolzen werden. Die Erfindung sieht deshalb vor, vorzugsweise Schichten mit einem höheren Schmelzpunkt als dem des Trägermetalls mittels des Plasmaspritzverfahrens aufzutragen, wobei nicht zu beschichtende Flächen durch geeignete Maskiertechniken freigehalten werden. Neben dem direkten Abdecken nicht zu beschichtender Flächen während des Plasmaspritzens durch Masken wird ein indirektes Maskierverfahren vorgeschlagen, das darauf beruht, die nicht zu beschichtenden Flächen mit einer organischen oder anorganischen Substanz, wie beispielsweise mit einem Lack, zu versehen, die während des thermischen Auftrags der isolierenden Zwischenschicht zersetzt wird und so ein Haften der isolierenden Zwischenschicht auf den lackierten Stellen verhindert. Bei einer den thermischen Prozeß überdauernden organischen oder SS anorganischen Substanz kann diese auch anschließend mittels eines Lösungsmittels zusammen mit der nachträglich aufgebrachten isolierenden Zwischenschicht entfernt werden, wobei sich quellende Substanzen besonders eignen.Ceramic layers cannot normally be melted onto metals because of their high melting point will. The invention therefore provides, preferably layers with a higher melting point than that of the carrier metal to be applied by means of the plasma spraying process, whereby not to be coated Areas are kept free by suitable masking techniques. In addition to direct covering Areas not to be coated during plasma spraying using masks is an indirect masking process proposed that is based on the not to be coated surfaces with an organic or inorganic substance, such as with a varnish, to be provided during the thermal Application of the insulating intermediate layer is decomposed and so an adhesion of the insulating intermediate layer on the painted areas prevented. In the case of an organic or SS Inorganic substance can then also be used together with the by means of a solvent subsequently applied insulating intermediate layer can be removed, with swelling substances particularly suitable.

Für glasige und emailleartige Zwischenschichten ist darüber hinaus vorgesehen, diese in pastenförmigem Zustand nur auf die zu isolierenden Teilflächen aufzudrucken, beispielsweise mittels des bekannten Siebdruckverfahrcns. fy For glassy and enamel-like intermediate layers, provision is also made for these to be printed in a paste-like state only on the partial surfaces to be isolated, for example by means of the known screen printing process. fy

Um eine besonders große Beständigkeit der herzu stellenden Anordnungen gegenüber Temperaturwechsel zu erreichen, ist vorgesehen, die Koeffizienten der Wärmeausdehnung von metallischem Körper und isolierender Zwischenschicht einander anzupassen. Hierzu kann es vorteilhaft sein, Mischungen oder Verbindungen verschiedener Oxyde oder auch mehrere Schichten verschiedener Zusammensetzung zu verwenden. Bei glasigen oder emailleartigen Schichten sind viele Paarungen mit gleicher oder ähnlicher Wärmeausdehnung möglich.In order to achieve a particularly high resistance of the arrangements to be produced to temperature changes , provision is made for the coefficients of thermal expansion of the metallic body and the insulating intermediate layer to be adapted to one another. For this purpose, it can be advantageous to use mixtures or compounds of different oxides or even several layers of different compositions. In the case of glassy or enamel-like layers, many pairings with the same or similar thermal expansion are possible.

Auch eine große Haftfestigkeit ist anzustreben. Diese wird in Weiterbildung der Erfindung erhöht durch Aufrauhen mittels Sandstrahlen oder durch Ätzen der zu beschichtenden Oberfläche des metallischen Körpers. Auch eine chemische Veränderung der zu beschichtenden Oberfläche, beispielsweise eine Oxydation, erweist -;ch besonders bei glasigen oder emailleartigen Schichten als vorteilhaftA high level of adhesive strength is also desirable. This is increased in a further development of the invention by roughening by means of sandblasting or by etching the surface of the metallic body to be coated. A chemical change in the surface to be coated, for example an oxidation, also proves - ; especially advantageous for glassy or enamel-like layers

Soll die isolierende Zwischenschicht als Unterlage für einen Halbleiterkristall dienen, so muß ihre freie Oberfläche ganz oder teilweise mit einer lot- oder legierungsfähigen Metallisierung versehen sein. Erfindungsgemäß wird vorgeschlagen, diese Metallisierung mittels Metallfarben aufzudnjcken und einzubrennen, wobei als Bestandteile lot- oder legierungsfähiger Metallfarben vorzugsweise Silber, Gold, Platin oder Nickel bzw. die Eutektika von Gold-Germanium und/oder Gold-Silizium dienen. Die Metallisierung läßt sich aber ebenso im Plasmaspritzverfahren auftragen wie im Vakuum aufstäuben oder aufdampfen.If the insulating intermediate layer is to serve as a base for a semiconductor crystal, its free Surface completely or partially provided with a solderable or alloyable metallization. According to the invention it is suggested to print and burn in this metallization by means of metal paints, preferably silver, gold, platinum or metal colors as components of solderable or alloyable metal colors Nickel or the eutectics of gold-germanium and / or gold-silicon are used. The metallization leaves however, they can also be applied in a plasma spraying process, as well as dusting or vapor deposition in a vacuum.

Anhand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigtThe invention is to be explained in more detail with the aid of the drawing. It shows

F i g. 1 den Metallboden eines modifizierten Transistorgehäuses für den Spannungsregler einer Lichtmaschine, F i g. 1 the metal base of a modified transistor housing for the voltage regulator of an alternator,

Fig.2 den fertig montierten Spannungsregler auf demselben Boden mit einem monolithisch integrierten Schaltkreis, einem Leistungstransistor und einer Freilaufdiode. InFig. 2 the fully assembled voltage regulator the same floor with a monolithic integrated circuit, a power transistor and a freewheeling diode. In

F i g. 3 ist ebenfalls ein Spannungsregler dargestellt der aber anstelle der monolithisch integrierten Schaltung ein Dickschichtnetzwerk enthält, das mittels des Siebdruckverfahrens hergestellt ist, wobei mehrere Halbleiterkomponenten erforderlich sind.F i g. 3 also shows a voltage regulator, but instead of the monolithic integrated circuit contains a thick film network, which is produced by means of the screen printing process, with several Semiconductor components are required.

In F i g. 1 ist mit 1 der metallische Körper des modifizierten Transistorgehäuses bezeichnet Mit. 2, 3 und 4 sind Anschlußstifte bezeichnet. Mit 5 ist eine keramische Zwischenschicht bezeichnet, die beispielsweise im Plasmaspritzverfahren aufgetragen sein kann. Ferner ist eine ebenfalls plasmagespritzte lötfähige Metallisierung 6 vorgesehen, die zur Aufnahme eines Leistungstransistors und einer Freilaufdiode dient Die Metallisierung ist mit etwas kleinerer Fläche ausgeführt, so daß ein in sich geschlossener isolierender Rand stehen bleibt der einen Kurzschluß zwischen Metallisierung und metallischem Körper mit Sicherheit verhindert. Die halbkreisförmige Erweiterung der Metallisierung dient als Anschlußfleck für den BonddrahtIn Fig. 1, 1 denotes the metallic body of the modified transistor housing. 2, 3 and 4 are connector pins. With a ceramic intermediate layer is referred to, for example can be applied by plasma spraying. Furthermore, one that is also plasma-sprayed is solderable Metallization 6 is provided, which is used to accommodate a power transistor and a freewheeling diode Metallization is carried out with a slightly smaller area, so that a self-contained insulating edge stops which reliably prevents a short circuit between the metallization and the metallic body. The semicircular extension of the metallization serves as a connection point for the bonding wire

In Fig. 2 ist der fei tig montierte Spannungsregler dargestellt Mit 7 ist die einseitig mit dem Kollektor des Leistungstransistors 8 verbundene Freilaufdiode und mit 9 die monolithisch integrierte Schaltung bezeichnet Die Positionen 10 bis 15 sind Bonddrähte zum Verbinden der einzelnen Komponenten untereinander und mit den Anschlußstiften 2, 3 und 4. Der Anschlußstift 2 führt zur nicht gezeichneten Erregerwicklung der Lichtmaschine. Er ist ferner über den Bonddraht 10 mit der Metallisierung 6 verbunden. Der Bonddraht U verbindet den Emitter des Transistors 8 mit dem den Minuspol darstellenden metallischenIn Fig. 2, the fei term mounted voltage regulator is shown with 7 is one-sided with the collector of the Power transistor 8 connected freewheeling diode and 9 denotes the monolithic integrated circuit Positions 10 to 15 are bonding wires for connecting the individual components to one another and with the connecting pins 2, 3 and 4. The connecting pin 2 leads to the excitation winding (not shown) the alternator. It is also connected to the metallization 6 via the bonding wire 10. Of the Bond wire U connects the emitter of transistor 8 with the metallic one representing the negative pole

Körper. Der Bonddraht 12 verbindet den anderen Pol der Freilaufdiode mit dem zum Pluspol führenden Anschlußstift 4, an den über den Bonddraht 13 auch der positive Anschluß der monolithisch integrierten Schaltung 9 angeschlossen ist. Der Bonddraht 14 stellt die Verbindung des Ausgangs der monolithisch integrierten Schaltung 9 mit der Basis des Transistors 8 her, und der Bonddraht 15 verbindet einen weiteren Anschlußpunkt der monolithisch integrierten Schaltung 9 mit dem Anschlußstift 3, der den Anschluß äußerer Bauelemente erlaubtBody. The bonding wire 12 connects the other pole of the freewheeling diode with the one leading to the positive pole Terminal pin 4 to which the positive terminal of the monolithic integrated circuit 9 is also connected via the bonding wire 13. The bond wire 14 represents the Connection of the output of the monolithic integrated circuit 9 to the base of the transistor 8, and the Bond wire 15 connects a further connection point of the monolithic integrated circuit 9 with the Terminal pin 3, which allows the connection of external components

Im weiteren Ausführungsbeispiel gemäß F i g. 3 dient als metallischer Körper eine auf der Oberseite ganzflächig mit der isolierenden Zwischenschicht beschichtete ebene Metallplatte 16. Die Schichten 26, IS 27,28,29,30 und 31 sind Metallisierungen zum Auflöten von-Komponenten bzw. zum Schaffen von Verbindungen. Die Schichten 21, 22, 23, 24 und 25 sind Dickschichtwiderstände. Die Schichten 21 bis 31 können im Siebdruckverfahren aufgebracht werden. Diese Schichten können aber auch ganz oder teilweise als dünne Schichten im Vakuum aufgebracht werden. Mit 7, 18, 20,32 und 33 sind Halbleiterkomponenten und mit 17 ein Kondensator bezeichnet Von den nach außen führenden Anschlußdrähten geht der Anschlußdraht 4' 2J zum Pluspol, der Anschlußdraht 41' zum Minuspol und der Anschlußdraht 2' wieder zur Erregerwicklung der Lichtmaschine, während die Drähte 34 bis 40 Bonddrähte für innere Verbindungen darstellen. Mit der an den Pluspol angeschlossenen Metallisierung 27 sind einseitig die Widerstände 21 und 25, sowie über den Bonddraht 39 der eine Pol der Freilaufdiode 7 verbunden, die mit ihrem anderen Pol auf die Metallisierung 26 aufgelötet ist Auf die Metallisierung 26 ist auch mit seinem Kollektor der monolithische Leistungsverstärker 18 inIn the further exemplary embodiment according to FIG. 3, a flat metal plate 16 coated over the entire surface with the insulating intermediate layer serves as the metallic body. Layers 26, IS 27, 28, 29, 30 and 31 are metallizations for soldering on components or for creating connections. Layers 21, 22, 23, 24 and 25 are thick film resistors. The layers 21 to 31 can be applied by screen printing. However, these layers can also be applied completely or partially as thin layers in a vacuum. With 7, 18, 20,32 and 33 are semiconductor components, and at 17, a capacitor designated by the lead-out lead wires of the lead wire 4 is' 2J to the positive terminal, the lead wire 41 'to the negative terminal and the lead wire 2' back to the field winding of the alternator, while wires 34 through 40 represent bond wires for internal connections. With the metallization 27 connected to the positive pole, the resistors 21 and 25 are connected on one side, as well as the one pole of the free-wheeling diode 7, which is soldered with its other pole to the metallization 26 via the bonding wire 39 18 in. monolithic power amplifiers Darlingtonschaltung aufgelötet, außerdem bildet die Metallisierung 26 noch die eine Anschlußelektrode des Widerstandes 22. Der Minuspol wird durch die Metallisierung 28 über den Draht 34 zu einem Belag des Kondensators 17 geführt Er bildet ferner eine Anschlußelektrode des Widerstandes 23 und ist über den Bonddraht 38 mit dem Emitter des Leistungsverstärkers 18 und über den Bonddraht 40 mit dem Emitter der monolithischen Vorstufe 20, die einen Transistor, einen Widerstand und eine Zenerdiode als Referenzelement für die Spannung enthält verbunden. Die Vorstufe 20 ist mit ihrem Kollektor auf die Metallisierung 19 aufgelötet, die die andere Anschlußelektrode des Widerstandes 21 bildet und über den Bonddraht 37 mit der F)asis des Darlington-Leistungsverstärkers 18 verbunden ist Auf der Metallisierung 31 sitzen die beiden Diodenchips 32 und 33, wobei der Chip 32 über den Bonddraht 36 mit dem Zener-Referenzelement der Vorstufe 20, und der Chip 33' über den Bonddraht 35 mit der Metallisierung 30 verbunden ist Die Schicht 30 verbindet außerdem noch je ein Ende der Widerstände 22, 23 und 24 miteinander. Die noch freien Anschlußelektroden der Widerstände 24 und 25 werden gemeinsam durch die Metallisierung 29 gebildet, auf die noch ι der Kondensator 17 mit seinem anderen Belag aufgelötet istDarlington circuit soldered on, in addition, the metallization 26 still forms one connection electrode of the Resistance 22. The negative pole is through the metallization 28 via the wire 34 to a coating of the Capacitor 17 out It also forms a connection electrode of the resistor 23 and is over the bond wire 38 to the emitter of the power amplifier 18 and via the bond wire 40 to the emitter the monolithic precursor 20, which contains a transistor, a resistor and a Zener diode as a reference element for the voltage. The prepress 20 is soldered with its collector on the metallization 19, which is the other terminal electrode of the Resistance 21 forms and via the bonding wire 37 with the F) asis of the Darlington power amplifier 18 is connected on the metallization 31 sit two diode chips 32 and 33, the chip 32 being connected to the Zener reference element of the Preamp 20, and the chip 33 'via the bond wire 35 with the metallization 30 is connected. The layer 30 also connects one end of the resistors 22, 23 and 24 together. The connection electrodes of the resistors 24 and 25 which are still free are formed jointly by the metallization 29, on which the capacitor 17 with its other coating is still attached is soldered on

Anhand der gezeigten Beispiele läßt sich die Erfindung weiter ausgestalten zu Anordnungen mit einzelverpackten Bauelementen, sogenannten Multichipanordnungen, komplexeren hybriden Anordnungen und Anordnungen mit rein passiven Netzwerken, wobei die isolierende Zwischenschichten tragenden Metallplatten weniger als wärmeabführende Elemente als vielmehr als billige Substrate dienen können.Based on the examples shown, the Develop the invention further to arrangements with individually packaged components, so-called multichip arrangements, more complex hybrid arrangements and arrangements with purely passive networks, wherein the insulating intermediate layers supporting metal plates less than heat-dissipating elements than rather, they can serve as cheap substrates.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (12)

j* Patentansprüche:j * Patent claims: 1. Verfahren zum isolierten Aufbau von Halbleiterelementen, gedruckten und/oder monolithisch und/oder hybrid integrierten Schaltungen auf einem metallischen, als Träger dienenden Körper mittels einer isolierenden Zwischenschicht, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (5) aus einem festen, pulver- oder ι ο pastenförmigen Material durch einen thermischen Prozeß unmittelbar auf dem metallischen Körper (1) erzeugt wird.1. Process for the isolated construction of semiconductor elements, printed and / or monolithic and / or hybrid integrated circuits on a metallic body serving as a carrier an insulating intermediate layer, characterized in that the insulating intermediate layer (5) consists of a solid, powder or ι ο paste-like material through a thermal process directly on the metallic body (1) is produced. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (5) aus glasigen oder emailleartigen Substanzen oder aus keramischem Material, vorzugsweise aus den Oxyden von Aluminium, Barium, Beryllium, Kalzium, Chrom, Magnesium, Silizium, Titan, Zirkon oder aus Mischungen oder chemischen Verbindungen dieser Oxyde gebildet wird.2. The method according to claim 1, characterized in that the insulating intermediate layer (5) from vitreous or enamel-like substances or made of ceramic material, preferably from the oxides of aluminum, barium, beryllium, calcium, Chromium, magnesium, silicon, titanium, zirconium or mixtures or chemical compounds of these Oxide is formed. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zwei oder mehr isolierende Zwischenschichten (5) verschiedener Zusammensetzung aufgebracht werden.3. The method according to claim 2, characterized in that two or more insulating intermediate layers (5) of different compositions are applied. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (5) im Plasmaspritzverfahren aufgetragen wird.4. The method according to any one of claims 1 to 3, characterized in that the insulating intermediate layer (5) is applied in the plasma spraying process. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereiche des metallischen Körpers (1) vor dem Aufbringen des isolierenden Materials mittels einer Maske abgedeckt werden.5. The method according to any one of claims 1 to 4, characterized in that the not with the insulating intermediate layer (5) to be covered surface areas of the metallic body (1) be covered with a mask before applying the insulating material. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereiche des metallischen Körpers (1) vor dem Aufbringen des isolierenden Materials mitt einer organischen oder anorganischen Substanz, beispielsweise mit einem Lack oder Salz, beschichtet werden, die sich während des Aufbringens des isolierenden Materials thermisch zersetzt und so ein Haften des isolierenden Materials auf den mit der organischen oder anorganischen Substanz beschichteten Oberflächenbereichen des metallischen Körpers (1) verhindert.6. The method according to claim 5, characterized in that the not with the insulating Intermediate layer (5) to be covered surface areas of the metallic body (1) before Applying the insulating material with an organic or inorganic substance, for example with a lacquer or salt, are coated, which thermally decomposes during the application of the insulating material and thus causes the insulating material on the surface areas of the metallic body (1) coated with the organic or inorganic substance prevented. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereiche des metallischen Körpers (1) vor dem Aufbringen des isolierenden Materials mit einer organischen oder anorganischen, in einem Lösungsmittel löslichen und dabei gegebenenfalls quellenden SS Substanz beschichtet werden, daß dann das isolierende Material auf der gesamten Oberfläche des metallischen Körpers (1) aufgetragen wird und daß schließlich das aufgebrachte isolierende Material an den nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereichen durch Behandeln7. The method according to claim 5, characterized in that the not with the insulating Intermediate layer (5) to be covered surface areas of the metallic body (1) before Application of the insulating material with an organic or inorganic, solvent-soluble and possibly swelling SS Substance are coated that then the insulating material on the entire surface of the metallic body (1) is applied and that finally the applied insulating material the surface areas not to be covered with the insulating intermediate layer (5) by treatment in dem Lösungsmittel entfernt wird.in the solvent is removed. 8. Verfahren nach einem der Ansprüche I bis 7, dadurch gekennzeichnet, daß die aus einem glasigen oder emailleartigen Material bestehende Zwischen- 6s schicht (5) aufgeschmolzen oder aufgesintert wird.8. The method according to any one of claims I to 7, characterized in that the from a vitreous or enamel-like material existing intermediate 6s layer (5) is melted or sintered. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das glasige oder emailleartige Material9. The method according to claim 8, characterized in that the glassy or enamel-like material pastenförmig im Siebdruckverfahren aufgetragenApplied in paste form in the screen printing process wird.will. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zur Erzielung einer hohen Temperaturwechselbeständigkeit die Koeffizienten der Wärmeausdehnung von metallischem Körper (1) und isolierender Zwischenschicht (5) durch geeignete Stoffauswahl, durch Mischung mehrerer Oxyde oder durch mehrere Schichten verschiedener Zusammensetzung einander angeglichen werden.10. The method according to any one of claims 1 to 9, characterized in that to achieve a high thermal shock resistance the coefficient of thermal expansion of metallic Body (1) and insulating intermediate layer (5) by suitable selection of materials, by mixing several oxides or by several layers of different composition are adjusted to one another. 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß zur Erhöhung der Haftfestigkeit der isolierenden Zwischenschicht (5) auf dem melallischen Körper mindestens die zu beschichtende Oberfläche des metallischen Körpers (1) mechanisch oder chemisch oder elektrochemisch aufgerauht wird.11. The method according to any one of claims 1 to 10, characterized in that to increase the adhesive strength of the insulating intermediate layer (5) on the melallic body at least the surface to be coated of the metallic body (1) is roughened mechanically or chemically or electrochemically. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zur Erhöhung der Haftfestigkeit der isolierenden Zwischenschicht (5) auf dem metallischen Körper (1) mindestens die zu beschichtende Oberfläche des metallischen Körpers (1) durch einen chemischen Prozeß, beispielsweise durch Oxydieren, chemisch verändert wird.12. The method according to any one of claims 1 to 11, characterized in that to increase the adhesive strength of the insulating intermediate layer (5) on the metallic body (1) at least the surface to be coated of the metallic body (1) is chemically changed by a chemical process, for example by oxidation.
DE19712150695 1971-10-12 1971-10-12 PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS Ceased DE2150695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19712150695 DE2150695B2 (en) 1971-10-12 1971-10-12 PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712150695 DE2150695B2 (en) 1971-10-12 1971-10-12 PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS

Publications (2)

Publication Number Publication Date
DE2150695A1 DE2150695A1 (en) 1973-04-19
DE2150695B2 true DE2150695B2 (en) 1977-09-15

Family

ID=5822072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712150695 Ceased DE2150695B2 (en) 1971-10-12 1971-10-12 PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS

Country Status (1)

Country Link
DE (1) DE2150695B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335184A1 (en) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS
DE3626151A1 (en) * 1986-08-01 1988-02-04 Siemens Ag Voltage supply for an integrated semiconductor circuit
DE3912280A1 (en) * 1989-04-14 1990-10-18 Bosch Gmbh Robert METHOD FOR PRODUCING A SENSOR FOR DETERMINING PRESSURE FORCES
DE102008041873A1 (en) * 2008-09-08 2010-03-11 Biotronik Crm Patent Ag LTCC substrate structure and method of making the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2610136A1 (en) * 1976-03-11 1977-09-22 Bosch Gmbh Robert VOLTAGE REGULATOR FOR GENERATORS
DE2610137A1 (en) * 1976-03-11 1977-09-29 Bosch Gmbh Robert GENERATOR WITH FREEWHEELING DIODE AND VOLTAGE REGULATOR
US4310792A (en) * 1978-06-30 1982-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor voltage regulator
JPS6080357A (en) * 1983-10-08 1985-05-08 Ricoh Co Ltd Electronic circuit carrying device
DE3412296A1 (en) * 1984-04-03 1985-10-03 Brown, Boveri & Cie Ag, 6800 Mannheim Hybrid circuit using a multilayer technique
FR2617639B1 (en) * 1987-07-02 1990-04-27 Merlin Gerin METHOD FOR MANUFACTURING A POWER CIRCUIT COMPRISING AN ALUMINUM-BASED SUBSTRATE AND CIRCUIT OBTAINED BY THIS METHOD
DE3837975A1 (en) * 1988-11-09 1990-05-10 Telefunken Electronic Gmbh ELECTRONIC CONTROL UNIT
JPH05308107A (en) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd Semiconductor device and its manufacture
FR2790340B1 (en) * 1999-02-26 2001-05-18 Valeo Equip Electr Moteur ALTERNATOR FOR A MOTOR VEHICLE WITH RECTIFIER AND REGULATOR

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335184A1 (en) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS
DE3626151A1 (en) * 1986-08-01 1988-02-04 Siemens Ag Voltage supply for an integrated semiconductor circuit
DE3912280A1 (en) * 1989-04-14 1990-10-18 Bosch Gmbh Robert METHOD FOR PRODUCING A SENSOR FOR DETERMINING PRESSURE FORCES
DE102008041873A1 (en) * 2008-09-08 2010-03-11 Biotronik Crm Patent Ag LTCC substrate structure and method of making the same

Also Published As

Publication number Publication date
DE2150695A1 (en) 1973-04-19

Similar Documents

Publication Publication Date Title
DE3936322C2 (en) Method for producing a ceramic substrate with metal-filled through holes for a hybrid microcircuit and substrate produced in this way
DE102012214901B4 (en) Semiconductor device with a diffusion solder layer on a sintered silver layer and method for the production thereof
DE102009044641B4 (en) Device with a semiconductor chip and metal foil and a method for producing the device
DE69034139T2 (en) Ceramic substrate for the manufacture of electrical or electronic circuits
DE2150695B2 (en) PROCESS FOR THE INSULATED CONSTRUCTION OF SEMICONDUCTOR ELEMENTS, PRINTED AND / OR MONOLITHIC AND / OR HYBRID INTEGRATED CIRCUITS
DE69013310T2 (en) Housing for power semiconductor components.
EP1989741B1 (en) Method for the production of peltier modules
DE102009026480A1 (en) Module with a sintered joint
EP2170026B1 (en) Metal ceramic substrate for electric components or modules, method for producing such a substrate and module with such a substrate
DE102004041088B4 (en) Semiconductor component in flat conductor technology with a semiconductor chip and method for its production
EP4047648A1 (en) Power module with a power component bonded to a substrate by sintering and soldering and corresponding manufacturing method
EP0170012B1 (en) Metal-ceramic composite element and process for its production
DE102011076774A1 (en) Semiconductor component for use in e.g. power electronic area, has solderable layers formed at surfaces of carrier and cooling body, respectively, where surfaces of carrier and body face body and carrier, respectively
DE3930858A1 (en) Modular electronic power circuit - with power components supported by metallised ceramics layer and enclosed by overlying insulation layer
DE102006011743A1 (en) Peltier module manufacture method involves connecting Peltier components or chips to contact areas on ceramic substrates by means of terminal surfaces during production process, in which contact areas have metallic or sinter layers
DE2039887A1 (en) Sockets for electronic devices and methods for their manufacture
DE19930190A1 (en) Soldering process comprises applying a solder metal and/or solder metal alloy and a solder paste containing metallic grains onto the metal parts to be joined, and heating to form an intermetallic phase
EP0278413A2 (en) Method for making a connection between a bonding wire and a contact pad in hybrid thick-film circuits
WO2004100259A2 (en) Semi-conductor component and method for the production of a semi-conductor component
DE19902769A1 (en) Ceramic, passive component
DE1564444C3 (en) Semiconductor arrangement with an insulating carrier
EP2019421A2 (en) Power semiconductor device with metal contact layer and corresponding production method
DE102004061908B4 (en) Method for producing a circuit arrangement on a substrate
DE2513509A1 (en) Thin-layer chip capacitor - has insulating substrate, dielectric film on base electrode and nickel contact surfaces
EP0865075A2 (en) Process for the fabrication of spatially structured devices

Legal Events

Date Code Title Description
8220 Willingness to grant licences (paragraph 23)
8235 Patent refused