DE1815078A1 - Mikro-programmierte Datenverarbeitungseinrichtung - Google Patents
Mikro-programmierte DatenverarbeitungseinrichtungInfo
- Publication number
- DE1815078A1 DE1815078A1 DE19681815078 DE1815078A DE1815078A1 DE 1815078 A1 DE1815078 A1 DE 1815078A1 DE 19681815078 DE19681815078 DE 19681815078 DE 1815078 A DE1815078 A DE 1815078A DE 1815078 A1 DE1815078 A1 DE 1815078A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- address
- bit
- main memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Clamps And Clips (AREA)
- Storage Device Security (AREA)
Description
International Business Machines Corporation, Armonk, N.Y. 10504«
U.S.A. . Λ
Mikro-programmierts Datenverarbeitungseinrichtung
Die Erfindung betrifft eins mikro-programmierte Datenverarb&itungseinrichtung
mit einer zentralen Prozasseinheit, einem Arbeitsspeicher,
mindesten;.) einem angeschlossenen Eingangs-Aus gange·
gerät und Übertragungsmitteln zum Durchführen einer Datenübertragung.
Bei Einrichtungen der hier infrage stehenden Art hat man die
Mikro-Programminformation in Nur-Lesespeicnern untergebracht. Dafür
gitt es eine Reihe von Gründen. Einmal vermeidet man so zwei
Arten von Informationen in einem einzigen Speicher zu adressieren
und ausserdem vermeidet man daduroh, dass Steuerinformationen
verloren gehen, die bei Betrieb gebraucht werden. Me Verwendung eines Nur-Lesespeichers ist aber auch ait Nachteilen verbunden,
bedingt durch die relativ hohen Kosten und die mangelnde Flexibilität
in der Anwendung.
Nan kann diesen Nachteilen entgegenwirken, wenn man spezielle besohreibbare 8peiobereinheiten für dl· Programm- und Steuerinformationen
vorsieht. Auf dies· Weis· lassen sich in der Praxis
die genannten Nachteile aber nicht vtratiden, weil dem die damit
909836/1253
1315078
ρ 15 867/D EH 967 077
verbundenen hoben Kosten entgegenstehen. ;
Aufgabe der Erfindung ist es, eine Einrichtung der eingangs genannten Art so auszugestalten, daee hei möglichst geringem Aufwand
an kostspieliger Speicherkapazität verschiedene logische Operationen schnell abgewickelt werden können. Insbesondere soll
möglichst schnell von einer logischen Betriebsart auf die andere übergegangen werden können, um dadurch eine hohe Flexibilität in
der Anwendung zu erzielen.
Die Erfindung ist gekennzeichnet durch
1. eine Mikro-Instruktionsschleife mit einer ersten und einer
zweiten Mikro-Instruktion,
2. Mittel, die auf die erste Mikro-Instruktion ansprechen und /
eine Vielzahl von Operationen der folgendsn ausführen \
a) Lesen eines Buchstabens unt®r einer vorbestimmten Adresse
im Arbeitsspeicher,
b) Vergleichen des Buchstabens mit vorbestimmten Buchstaben,
c) Erzeugen einea Ausgangssignäls für Korrespondenz zwischen
diesem Buchstaben und dsr vorbestimmten Adresse,
d) Vermehren des Wertes der vorbestimmten Adresse, um die Lokalisation eines nächsten au adressierenden Buchatabens
abzuleiten unö
% Mittel, die auf die zwei fee Mkro-Instruktion. ansprechen und
auf die erste Mikro-Instruktion zurückschalten*
DiG mit der Erfindung angestrebten Wirkungen werden durch Verwendung
einer einzigen Speioböreinhelt für die Programm- und Steuer«
informationen erzielt. Dieaa Möglichkeit hat dis faehwalt bislang
ignoriert, vermutlich wsgen der dadurch bedingten Schwierigkeiten
in der Handhabung der Adressen uiid der Notwendigkeit „ die
Kontroll- und Stsuerinforiuationetn gleiehsseitig aisr Hand zu h^ben.
Die Erfindung hat das dadurch bedingte Vorurteil der Fachwelt überwunden. , .
909835/1251« 12 .^--^-—^
OmQl INSPECTED
ER 96?
Wt it ere wesentliche Merkmale diet« Erfindung eind in den Unteraneprüchen
gekennzeichnet und ergeben slob aus der nachfolgenden
Beschreibung eines Auof üb runge "bei spiele anband der beigefügten
Zeichnung.
In der Zeichnung zeigt:
Figur 1 im Blockdiagreran die Hauptelenente eines Aus«·
führung&beispiele, .
i Figur Z den Datenfluse für die Verarbeitung einer Mikro-* |
inatruktion,, !
Figur 3a bie 3f das Batrmproseae^SysteiB diese» Auaftibrungebei- *
Bpiels,
Figur 4a und 4b im Blockdiagramm die Erzeugung der Arbeits-
speieheradressen,
Figur 5 ein Zeitdiagramm »um Arbeitsspeicher,
Figur 6a und 6b im Blockdiegramm die Handhabung von Sperranforderungen,
Pifür 7 Einzelheiten der Einrichtung zur Handhabung der
gpeicherädreesen für die erste Instruktion
einos Sperr^Mikro^Prograinffla f
Figur 3 den Teil der Einrichtung, der daeu dient, ein
Bitmuster in deftt MMSK-Regieter tu «reeugtn, "
Figur 9 ein Zeitdiagramm, na ch d.em ein Steuerwort in
das Steuerregieter eingetrieben wird,
Figur 10* u.1Ob Bitmußter, die in das Steuerregister eingetrie-
werden»
Figur 1t ; einen Ausschnitt einer logischen Zubehörachalj ίΞ
tting, und
Figur 12 iiine logische Zubeböreobaltung pit einer Mikro-
PrograBHBacbleif e.
Säetliehe Icicbiiungen beziehen sich auf ein einziges bevorisugtes lijsführunfb"b«ispiel.
Säetliehe Icicbiiungen beziehen sich auf ein einziges bevorisugtes lijsführunfb"b«ispiel.
909 838/US 3
P 15 867/D EN 967 077
Figur 1 zeigt den Datenfluss hei einem Rechner nach der Erfindung.
Der Hauptspeicher 1 enthält Prograiuminformationen und Steuerinformationen. Um zwischen diesen beiden Informations typen zu '■
unterscheiden, werden die Programminformationen Makro-Programminformationen
und die Steuerinformationen Mikro-Programminformationen genannt. Diese beiden Informationstypen sind zwar im gleichen
Speicher, aber in verschiedenen Sektionen gespeichert» Die
Steuerinformationen sind in den höheren Adressenregionen untergebracht.
Der Hauptspeicher 1 wird über eine Hauptspeicheradressierungeeinheit
3 adressiert.
Die Daten, die in dem Hauptspeicher gespeichert werden sollen, befinden sich in dem Hauptspeicher-Datenassembler 2. Diese Daten
stammen aus äusseren Vorrichtungen und aus dem A- und B-Register 4·
Die Funktion dieser Register wird weiter unten erläutert. Die Daten, die aus dem Hauptspeicher 1 gelesen werden, gelangen an
den Arbeitsspeicber-Datenassembler 5* wenn es sich um Makro-Programminformationen
handelt« dagegen wenn es sich um Mikroprogramminformationen
handelt, an das C-Register 6a und die zugehörige Steuerungseinheit 6. Um die Tor- und Zweigleitungen für
die abgerufenen Funktionen des Steuerwortes zu schalten, wird der Auegang des C-Registers 6a decodiert. Bei dem Arbeitsspeicher
7 handelt es sich um einen Hochgeschwindigkeitsspeicher mit verhältnismässig
kleiner Speicherkapazität. Der Arbeltsspeicher speichert zeitweiße die Faktoren, die in der arithmetischen und
logischen Einheit 8 (kurz ALU) verarbeitet werden.
Die Kreise, die den Ausgang,dee C-Registers 6a decodieren, steuern
die Tore, Leitungen und Datenpfade nach Massgabe der Operation der zentralen Prozessolnheit (CPU) für dieses spezielle
Steuerwort.
Der Arbeitsspeicher 7 dient auch als Puffer beim Betrieb der verschiedenen
Eingangs- und Auegangsgerate, die durch den Kasten 9
angedeutet sind. Der Arbeitespeicher 7 wird von der Arbeits-
909835/1253
P 15 867/D BIi 967 077
speicheradressierimgssinheit 10 adressiert«, Die Arbeitsspeicher- adressen
werden im wesentlichen aus άβη Ausgängen des G-Hegisters ,
6a und den Auagangen des Modus und MMSK-Registers der Einheit
abgeleitet. Diese Register, die weiter unten noch nä'aer erläutert
werden, dienen dazu, das jeweils zuständige Makro-Progiamm
anzuzeigenο Die Daten, die aua dem Arbeitsspeicher 7 ausgelesan
werden, gelangen zusammen mit Daten aus den Eingangs-Auegan£:s-Geräten
9 (E/A) an den A- und B-Registerasseiabler 11. Der A- und
B-Registerassembler 11 dient dazu, dies© Daten zu sammeln und
für die Einspeisung in die A- und B-Register 4 aufzubereiten.
Diese Register diensn als Eingangsregister für ALU 8 und de*.
Hauptspeiober-Datenassembler 2» ALU 8 enthält Krei.'se zur JQuicfa- ™
führung arithmetischer und logischer Datenverknüpfungen nacb
Massgabe der Steuerung aus dem C-Register 6a.
Es gibt eine Reihe von Sammelleitungen, die für den Betrieb des
Systems· von besonderer Bedeutung sind. Über die Z-Sammelleitung
• gelangt der Ausgang von AIU 8 an den Arbeitsspeioher-Dafcenassemb-.ler
5« Di© Daten aus des» Hauptspeicher 1 gelangen Über eine Sammelleitung SlBSA.an den Arbaltsspeicher-Datenasaeaibler 5 und die
Stöuerungseinheit 6· Die Sammelleitung zwischen dem ArböitaspeicTbisr-Datenassemblcär
5 und dem Arbeitsspeicher 7 ist mit ASDSE bezeichnet. .Über die Sammelleitung ASDSA gelangen Daten aus dem
Arbeitsspeicher 7 an den A- und B-Registerassemble·? 11. Eine externe Sammelleitung Ausgabe (ESA) zweigt von dar Sammelleitung I
ASDSB ab und leitet-die Daten aus dem Arbeits-speieher-DaterissseiabXer
5 an dl© Eingangs- und Ausgangsgeräte 9* Die externe
Saamielieitung Eingabe ESB ist Eing&ngslaitung fUr den A- und B-Rsgisterassembler
11· .
Die Erfindung erzielt Verbesserungen in der Organisation und im
Betrieb von Rechnersystemen mit Mikro-Programmierung oder Arbeitsapeicherung*
Die Erfindung macht es möglich, die Mittel zur Mikro-ProgratBfflierung
allgemoln zu Verbessern und einen kleinen Hochgeaohv;lndigkeitsöpeicher
als Arbeitsapeicher zu verwenden. Die
909835/1253
Ρ 15 867/D EH 967 077
Einzelheiten der Erfindung werden anhand eines mikro-programmiertas.
Rechnersysterna erläutert. Ein solches System ist in Figur 1
In groben Zügen dargestellt und arbeitet nach einem im Haupt·*
speicher 1 enthaltenen Makro-Programm» Hie Makro-Instruktionen,
die Teil des Hauptprogramms sind, werden aus dem Hauptspeicher
ausgelesen. JeSe Makro-Instruktion betrifft eine Serie von MikroInstruktionen. Demzufolge liefert jede aus dem Hauptspeicher 1
auegelesene Makro-Instruktion eine Adresse für die erste MikroInstruktion der zugehörigen Serie von Mikro-Instruktionen. Jede
Mikro-Instruktion wird aus dem Hauptspeicher 1 ausgelesen und in
dem O-Register 6a niedergelegt. Sobald die zu dieser Mikro-Instruktion
gehörigen Operationen beendet sind, wird die nächste Mikro-Instruktion aus dem Hauptspeicher 1 ausgelesen. Sobald die
Serie von Mikro-Instruktionen, die zu der Makro-Instruktion gehören,
verarbeitet sind, wird die nächste Makro-Instruktion ausgelesen.
In dem Arbeitsspeicher 7 werden die diversen Daten und Adressen, die für die verschiedenen Operationen erforderlich sind, zwischengespeichert. Dabei wird, abhängig von der jeweils besonderen Operation,
die in dem System abläuft, jeweils gegebenenfalls eine besondere Abteilung des Arbeitsspeichers benutzt. Beispielsweise
wird für Routinedatenmanipulationen in der zentralen Prozesseinheit
eine besondere Zone des Arbeitsspeichers 7 verwendet. Auch den einzelnen Eingangs- und Ausgangsgeräten 9 können jeweils
besondere Zonen des Arbeitsspeichers 7 zugeordnet sein. Unterbrechungsroutinen
können eine besondere Operationsklasse sein, denen eine besondere Zone des Arbeitsspeichers 7 zugeordnet ist.
Eine einzelne Makro-Instruktion wird, wie in figur 2 angegeben,
abgewickelt» Mit dem ersten Schritt wird die Maschinenspracheninstruktion - also die Makro-Instruktion - aus dem Frogrammspeicherberelch
des Hauptspeichers 1 ausgelesen. Dies erfolgt- naoh Massgabe einer Instruktionsnyklus-Nikrp-Boutine (CICY), die in dem
System verkabelt ist. Die Maeoblnenapracheninstruktion gelangt
9Q983S/12S3
mi *»
-- Ψ - Ί P 15 867/ΰ EN 967 077
dann in den Arbeitsspeicher 7. Es wird dann die Startadresse
der Mikro-Routine ermitteltι die zu dieser Maschinenspracbeninstruktion
gehört. Die Hauptspeicberadressierungseinheit 3 des
Hauptspeichers 1 wird dann mit der Adresse für die erste Mikio-Inetttuktiön
beschickt und es wird auf die entsprechende Lokalisation durchgesehaltet. Diese Behandlung der Mikro-Instruktionen
setzt sich fort, bis alle Mikro-Instruktionen der betreffenden
Maacbinenspracheninstruktion abgewickelt sind. Nachdem die
letzte Mikro-Instruktion abgewickelt ist, wird über CIGY die
nächste Maschinenspraeheninstruktion aus dem Hauptspeicher 1
abgerufen* Diese Zyklen setzen sich fort, bis alle Maschinen- ~spracb.eninetrukti.onen abgewickelt und das Makro-Programm kornplettiert
ist«
In den Figuren 3a bis 3f ist die Schaltung aus Figur 1 mit wei:-
teren Details noch einmal dargestellt. Soweit möglich, sind dabei in den Figuren 3 bis Jf gleiche Teile mit gleichen Bezugsziffern wie in Figur 1 bezeichnet« Die Hauptspeicheradressierungs-?
einheit 3 ist in Figur 3d dargestellt. Die Arbeitsspeicheraöressierungseinheit
10 in Pigur 3e und die arithmetische und
logische Einheit 8 in Figur 3f.
Die Mikro-Programm-Steuerinformation gelangt zunächst in einen
Bezirk des Hauptspeichers 1. Die Programmeinspeisungsauslösung
(IGVL).erfolgt über einen Programmschalter, der in einer Steuer- i
tastatur angeordnet ist. Dieser Schalter schaltet ein SperranforderimgaBignal,
das an die Sperrsteuerung und Adresseneinheit j 20 gelangt« Das Sperraiiforderungsi3ignal erzeugt eine Adresse in
der Einheit 20. Mese Adresse gelangt dann in den Speicheradressenasseniblex·
21 und den Hawptspeicheradressendeooder 22. Im vorlxegendei".."3?sll
goiangt die Sperre an die Adresse 0010 des Haupt-Bpeicber^
1. Die Bits höherer Ordnung werden in einem Muster eingespeist,
nach
909835/1253
P 15 867/D II 96? 077
Massgabe der ßrösße des Speichers.-
Das erste Wort der Sperr-Routine ist ein NMSK-Steuerwortt dessen
Hauptfunktion darin liegt, ein® 1 in die achte Position eines MMSK-Registere einzuspeisen, dessen eine funktion darin besteht».,
die Prioritäten dar Sperranforderungen zu steuern« 2>ie achte
Bit-Position hat eine sehr hohe Priorität und sperrt alle früheren Sperranforderungen, Μβεβ Bit-Position stoppt ausserdeaj den
Saktgeber, sofern ein CPU->Pehler aufgedeckt wirds während gleichzeitig
keine ]?ebli?r8teuerprograBHne in den Speichern vorliegen.
Nachdem die erste Adresse gespeichert wurde und der Inhalt dar
Hauptspeicherposition 0010 auegelesen ist, wird die Sperradresse,
die in dem Hauptspeicher 1 vorlag, in den Speicneradreesenmodifiaierer
23 weitergeleitet und dort mn zwei Einheiten weitergeschaltet und in dem WO-Regißter 24 und dem W1-Register 25 verriegelt»
Me Adresse wird denn um zwei Einheiten fortgeschaltet und dadurch wird die nächste Adresse,im vorliegenden Fall 0012
erzeugt. Sobald die achte Bit-Position des MMSK-Registers vollständig
geschaltet ist, gelangt die nächste Adresse aus dem WO-VM-Register
24 und 25 über die H0-M1-Assembler 26» 27 in cSie
KO-MI-Register 28, 29« Biese Adresse ist die der nächsten folgendsn
intstruktion und dient deshalb dasu, äies® Inforesation in dem
Hauptspeicher "5 zn findön. Dieses Syetera ü@b Fortschraitene miä
Auslesens des Hauptspeichers 1 wird solange fortgese-tst, s
die auBgelsßiSxiön Wort©» keine. ZweigviBrter. sind« .
Es sei. TMYi angenoKiöas-, dass die ursprünglich® Programmsteu
tl'ber einen Kartend ta p&l erfolgt. Dann werden die Baten der-Karte
οάβτ der erstell Kartenv oie die Progra/Mileitiiiformat
Gntha!(.tens «uingcl^senj und »war unter einer- Adresse, die unmittelbar
auf die Acl3?3S3Si folgt,'an fler ssanuell die sur Auslösung
fler ICPL-EoTitlB.e erforderlichen Datan niedergelegt sind. ΤΛ®
nachfolgendes} Kert&ii» die die SfijuerinforoiSL^iionen enthaltenf 150·-
3£hrsiben sich selbst, das ,belsst, die "erst© Abteilung einer v.a\-'
chen Karte enthält die Haupts^-öicheraöresse, unter d-ar die I>i.foi'r-
90983571263
, p,U^ BAD ORIGINAL
P 15 867/B M 967 077
mation dieser Karte, gespeichert worden soll. Jede dieser Karten
kann eins Vielsabi von Steuerwörtem enthaltene Nach dem IGPL-Programm
warden die ersten Spalten der Kax-t^ abgefahren und es
warden die Adressen herausgesucht und danach das Adreesenregistfer
in dein Arbeite spei eher beaufschlagt» Anschlieasend werden im Zuge
des löPL-Prograimms die Daten der Karte ausgelesen und miter der
. auf dar Karte angegebenen Hauptspelcb-aradresös gespeicherb«, Die
Ausgangssignale des Kartsnlsaers werden in eine Pufferstation
äBB Hauptspeichers 1 eingespeist.
Sobald all© 80 Spalten einer Kart® in der Pufferstation gespeichert sind, fragt das Mikro-Programm die axatsn sechs Xiokaiisa™ λ
tionsn der Kart© &ho- Wenn die ersten yier Spalten einer Karte
aie Speicheradrssse enthalten, dann wird dieee Adresse aus der
Pufferetation ausgelesen und in ein erstes ausgewähltes Register
des Arbeitsüp®ii5h©rs singe speist. Sofex'n es sich bei einer Karte
nicht um aine besondere Karte, v/ie aura Beispiel die Endkarte, die
am Schluss eines Stapels liegt, handelt, wird im Zuge des Mikroprogramms
die Steuerspeicberung vollendet, indem
ein vorgegebenes Steuerwort a\m der Pufferstation des Hauptspsichers
1 ausgelesen und in einem Hegiatör des Arbeitsspeichers
7 eingelassen wird.
Das Mikro-Programm steht nun in einer Schleife des ersten ausgewählten
Arbeitsspeicheradressenregisters mit Zugang zubi Hauptspeicher
und speichert den dort enthaltenen Wert in ein zweites "
Arböitaspslcberragister. .Bas St©u«rwort ±m C-Rsglster 6a defi~
riiert ©in ersten Arbeitsspeicherregister als Adrssaenregister
mid ein aweites Arbsitsapei-cherregister als Datenregiatsr. Έηη
•?;iok©lb ßich ein Spsicbersyklus ab, isa Kahmen dessen die Speicheradrssee
Im ereten Register ira av;©i Einholten vermehrt wird.
ΛΊΒπη. also das'.StetJörwort in den Stausrregister 6a niedergelegt
ißt; da-mi \iird die Arbe its spei charung fUr die Adressen im ersten
ftegißter zugänglich ο Dieser Wert gelangt dann libor das Kaböl
/!,Sl)SA und über dio MO-HI-Aesembler 26 und 27 in die M0-M1 »Hegia fcer
2ü nnä 29. iJntar dieaer Adresse wird dann ein Spaicherzyklus flir
9098 35/126 3
1© .ρ 15 867/D IN 967 077
den Hauptspeicher 1 durchgeführt. Der Wert in doui swsiten Arbaitaspeieherr&glstsr
gelangt Sann an den A- uM' B-Hsgisteraosearölsr
11 imd in dia A- iwul B-Rsgistsr 35 «ad '36-unsl von da in den
bs!.'. ScbaM die Übertragung dar Warte voia zweiten Arberreglatsr
in den Hauptspeicher- vollendet ist, wird
das erstü Ai'lmibCjiip-sieJierreglster in die A- und B-Regisfcex· 35
und 3δ eingiDlöasy:, Voa da gelangt dsrt» W©rt iilsar die a^itliiaetische
und logiscjba Einheit (ALU) und den B-Röglstsrmoclifisierer 38-,
iß welchem der Wert das ersten ArT3©itsspai-cl?en-ßgiät©"ra "/ergrösaert
wird, zurück an den Arbeitsspeicher/.Damit ist ©in Steuerwort unt©r der Adresse des srste:ß Arb©it£jspeiöb.3rr©gist«rs gsapeieliert
und die Adressa ist um sv/si El/iljöitöa Ysr
dass auf das nächste Sts^srvrort Uberg^gangsn ifördßÄ irit. Paa
Miki'o-Programa lis'-jt nun das nätshöts .ä-t-susrwot'fc aus άνν Piiffatv
station aus und wiederholt diese Pros5@d«i· für alls
auf der betreffenden Karte,
Der KavtenloBBYuTg-xag naob ICiPL erfolgt, nicht .nach einem- norma
lst! Meobaniotu^9 i'iü ^r Issi m-d-i^ü
vsrwandet» wird» La ktsiae aiiäar^r« Ein
derzeit bsi dies·;.,' Opsif^tion in Betrieb .sind, wird diese Operation einfach ausgelöst rniö. bleibt auch solange stehen, "bis die Daten von ä&m Kar-fcsalea.ejt1 übertrageri Salad« Sobalfl die ICPL-Houtins eingespeist iat, liest ö.ia Mikr-o-Progra-Jsai die SRhaltstellungan der Konsole {Ji-B-Seiialter 39 und G~D-S«haltsr 40) über den
vsrwandet» wird» La ktsiae aiiäar^r« Ein
derzeit bsi dies·;.,' Opsif^tion in Betrieb .sind, wird diese Operation einfach ausgelöst rniö. bleibt auch solange stehen, "bis die Daten von ä&m Kar-fcsalea.ejt1 übertrageri Salad« Sobalfl die ICPL-Houtins eingespeist iat, liest ö.ia Mikr-o-Progra-Jsai die SRhaltstellungan der Konsole {Ji-B-Seiialter 39 und G~D-S«haltsr 40) über den
A- und B-Itegisteraeaeublev 11 in die A- und B-Hegister 33 und
Der Ausgang der A- und B-Begister 35 und 36 gelangt ttber die
arithmetische nnA logiscli© Schaltung (AIiü) 41 - in ©in Arbaitsregister.
Bioser Vorgang wird durch ein beaonderss Steuörwort»
ein Bewegumgswori;, iigjnrorgdX'ufeA. Sobald dio Batan der Schalter
39 usitl 40 äesj Stsiasjp-jmltss binaiehimga-weiae am- Konsole in &&Ά
Arbeitsspeicher miageapaiat sind, werden äle A-B-Sebalfcer 39. kurs;
decodiert und es wii?d aaf file zugehörige Mikro-»Progra!aiürouti?3ii
durchgeychi-i'.ltöt,. im ä&s angesseigte Bingangs-Ausgangagsrät au betreiben· ΒΙθ Rou-fcins ist für jödea dar Slngangs-Ausgaagiagerats 9
909835/1253
ORIGfhfAL
14 .-' 11 ρ 15 867/D BI 967 077
α is glelülie«. lifidijgliel'i &£®;)a«ig& Routine, die asit XGPL verwendet
wird j muss "on llmiä. für'©ir* öeatiisaroöE. Stsuerprogrssia ©ingespeist
werden« Es sei. asgertoinsiim ? dass der Kanal für ICPL benutzt wird
and &e>
so/die A-B-S dmlter '59 ölae 02 ©ingeepsiat ist.. Dadurch
wird ICPL -vohs Ka&aleingangsgerät angezeigt· 3.1© C»3)«*Söbalt©r
werden.so geheim! te tf öe,gäs b±b öi@ Kartenlesöradrees^ in &©ss Kanal
anselgesi. Da. der JCeii&l alis Eingaags-ß.osgii.iägßges*ät identifiziert
ietj liefert die Sperradresse ein Ste&erwosrfc« Dieses Stewerwort
gibt snr" dass äas Modusregister 44.auf K ge^cfealtet ist«
viobei E ein Feld, in desi Steuepworf ist«, In dieeem Fall enthält
das Feld.K den."Wert von 38. Kier-dureli wird der jsv/site, dritte,
viertes f(teftef eeebsts unä siebte Bit in dem Modusrogister 44'
g©sclialt©t auf 111000. Dieses Bitsiiister seigt iia Kanalbetrieb
im Arteeitssiisicl3©r 7 Son© 0 an« Hua kann mit dem tatsächlichen
Auslesen einer Karte "begoBneK. werden 9 laaiBpielsvfeis© mittels
eine® Kartealesssra über den" singeeproebenen. Kanal. Dies erfolgt
isa Haliraen.einer.Yoraaswablaof dieseia
Bei Bsginn:"rl5/' "¥.or£wswalil wird ö©r sunäcbst in dem Schalter 40
vorhandene Wrct.f d©r mm in dem Arbeitsopeinberregister vorliegt,
Tin eiM Kanal«nnigangsE-ögister übertragen« Das ist ein besonderes
Hegist er in (!^r Sos« O" des Arbeitsspeichers. Diese Übertragung
wird dw"-"?li «in- iiusfer©» Böivsgaugswor-'-fc im (?«R®gisi©i? 6a dtarcbgeführt,
da dir- PpeJ.ohe^img des« "Ai'beitsspsinberregiBters in das ä
35 kiineinführtp £»s äan« direkt Ub®r P.7JJ 41 in die
siaiHß""gibt, von ^o es Ib -'!en. Arbeitsspeiener-Daten-5
^xangt ^ad nuninehr auf der Saaiselleitiing ASDSE verfügbar'
±B%+___Ic.<- HegistsrbitB 2S 3 ■= und" 4 sind auf 111 gescbaltet
inia seit'ff'if Kanal"b©ti?ieb an and tasten die externe SaEamelleitung
Auegcvl*·© für Sas sragefaörigg AuBgsngeregieter, das ein Teil
übt· Eingangs*-Ausgangs*geräte 9 ist. -j
Ha^lidßiü nur* dip Adrema" qss isu adressierenden Gerätes in dsm
iP^aji^pregiete^ vorliegtf te&mi dis? gwinefeen-
^ν' '5;ί- :^vfi«j@lle (riipMt S1I: &äreseisre?is aus-
'' 909835/1253 BAD ORIGINAL
P 15 867/D EN 967 077
gelöst werden« Steuerworttypen 0 dienen dazu, im C-Register 6a
die verschiedenen Zwischenfolgeanhänger aufzustellen. Zwei aufeinanderfolgende
Steuerwörter bilden die Adresse-Aus- und Auswahl-Aus-Signale auf dem Kanal. Anschliessend läuft das MikroT-Programm
in eine Schleife und wartet auf Antwort aus den Eingangs-Ausgangßgsrfiten.
Ein Anhänger der Bedeutung"Operation Ein" ist eine brauchbare Antwort. Wenn »Operation Ein" vorliegt, erzeugdas
Mikro-Programm ein Steuerwort und schaltet den Adresse -AusAnhänger zurück, geht in die Schleife und wartet auf die Anbängeradresse,
die auf dem Zwisehenfolgekanal kommt.
Sobald diese Adresse vorliegt, wird eine andere äussere Bewegung aus dem Arbeitsregister auf das Kanalsammelleitungsausgangsregister
vollsogen. Nun wird Jedoch ein bestimmter Wert von 02 in das Sammelleitungsausgangsregister eingegeben entsprechend einem
Lesekommando für die Geräte auf dem Kanal. Sobald die 02 oder
das Lesekommando in das Kanaleammelleitungsausgangsregieter eingegeben
ist» entsteht der Kommando-Aus- anhänger auf diesem Kanal in Form eines Worttyp-O-Steuerwortes.
Die Mikro-Programmschleife wartet nun auf die Antwort aus dem
Gerät. Sobald diese Antwort aufgenommen ist, prüft das Mikroprogramm
die Kanälsammelleitung über eine äussere CPU-Bewegung.
Dabei handelt es sich um eine Steuerwortfunktion, die sicherstellen
soll, dass die Zustandsantwort 0 ist und dass dadurch angezeigt
wird, dass das Eingangs-Ausgangsgerät das Lesekommando
aufgenommen hat und damit beginnt, eine Karte zu lesen. Das Mikroprogramm antwortet nun an das Eingangs-Ausgangegerät auf dem betreffenden
Kanal mittels einem Service-Auß-Anhänger, der anzeigt,
dass das Eingangs-Ausgangegerät mit dem Lesekommando fortfahren soll. Das Mikro-Programm läuft nun in eine Schleife und es ergibt
sich ein Anhänger aus dem Kanalgerät, der anzeigt, dass die Daten auf der externen Sammelleitung Eingabe vorliegen. Sobald dieee
Anzeige aufgenommen wirdf «bewegt das Mikro-Programm die Daten in
den Arbeitsspeicher, und zwar über eine äussere CPU-Bewegung und
309835/1253
■■-' ¥$ ~ lh ρ 15 867/B ESf 967 077
geht wieder in die Schleife über.
Das Mikro-PrograiBin bleibt in dieser 3?olge, bis es in seinen End-
-stat.ua gelangt, und zwar? naeb-desa 80 Spalten einer Kart© β ingelesen
sind. Ma örete Karte war ein© besondere Leitkartef die
etwas anders behandelt wurde, als die folgenden Karten. DIb erste
Kart© wird direkt in den StQuerspeieherbezirk ds>e Hauptspeichers
eingolsseny und zwar beginnend mit einer Adresse am Ends
der zugehörigen ICPL-Boutine. Der anfängliche Singangsteil des
manuell'eingegebenen Seils der XCPIr-Houtin© reicht aus ,für tiis
erste Karte« Der T©il, der au© d@r ersten Kart© stammt, folgt
auf dieses Mikro-Prograsaiä und enthält di$ ausätzlichen Mikro- I
PrograiHfflinföriBationen, die nötig sind, um den Bndssustand der ersten
Karte au behandeln raid aus^erdesi die folgenden Übergänge
dar SteuerprograsMiöaten aus d©n Eingangeg®raten. Diese zusätzliche Inforraatiön dient äasu9 ©in© nachfolgende Karte direkt in
die Puff©rstation des Hauptspeichers 1 einzuspeisen. Sie enthält
aasoerdeiD das Mikro-Programs, das dia ersten Spalten einer Karte
abfragt, uai den Bezirk sw finden, der beschickt werden soll und
die ..Schleif®9 die tatsächlich, die Beschickung durchführt. . "'
'Diese Operation setst- sich fort, bis di© letzt© Karte erreicht
ist. Die letzt© Karte enthält ©ine ap©ziella Code in ainer der
ersten Spalten, di© anzeigt, dass es sieb um die letzte Karte
handelt. fiacbd@m dies© letsste Kart© v©rarl)eit©t ist, schaltet {
das Programm normalerweise auf ein Mikro-Programm um, das in den
ICeoion gespeichert ist* Dieses Mikro-PrograMa ist in den meisten
Mllen ©in Rucksuhalt-Mikro-Programm, das das System in einen
Warteaustand oder in einen abgeschalteten Zustand überführt, in
welähem die diversen Register einen vorbestimmten Schaltzustand
einnehmen·
Das ö-Rsgister 6a dient äaaus den Ausgang des Ha-uptrogistero 1
zu baltenj wenn dieser Ausgang ein Steuerwort ist, das den Daten»
öl©, gerade an den Arbeitsspeicher 7 übertragen werden» gegenüberabebt.
Diese Steuerwörter schalten die Steuerungen, die di©
9 0 9835/1253
-H- . ' ■ 1M* ρ 15 867/D EN 967 077
ltonktionsentScheidungen des Systems' "bewirken. Im wesentlichen
beschreiben die Bits 0, 1 und 15 eines Steuerworta den betreffenden
Wort'byp. Di©s3 drei Bite kennzeichnen mitbin maximal einen.
von acht verschiedenen Worttypen·
Der Worttyp Null 1st ein Toreobalt-Rttokscbal-t-Wort. Dieses Wort
dient dassu, die verschiedenen festen Register in den. ÖPU-Tailen
und den Eingangs- und Ausgangsgeräten zn schalten« Der Bit 2 ■
dient als YorBchalt-Bückschalfe-Bit. Wenn der.- Bit 2 eine 0 ist»
dann wird der Rüekacbaltvorgang ausgelöst, während der Yorschaltvorgang
durch eine 1 in der zweiten Bitposition ausgelöst wird*
Dia Bits 4» 5, 6 und 7 kennzeichnen die Vorsebalt-RÜckeehalt-»
Quelle» dia von den 16 Registern als Quellenregister ausgewählt ist. Die Bits 2t 3 und 4 des Modusregister» 44 dienen dazu, um
die Decodiermögliebkeiten auf 128 Register zu verbreitern. Davon
sind viele unabhängig vom Modus, zum Beispiel eine 0000-Kombination
in dem Yorschalt~RUeksehalt~Qu©ll©nfeld von 4, 5?β und 7
wählt das S-Register. Diese Selektion ist unabhängig von den Bits
im Modusregister 44. Andere Möglichkeiten sind dagegen abhängig
vom Modusregister. Das bedeutet, dass eine gegebene Decodierung im Kanalmodus auf ein Register als Quelle Bezug nehmen kann, dagegen in einem andsran Modus auf ein anderes Register als Quelle
Bezug nehmen kann und so fort» Die restlichen Bits in dem Wort, das oind also die Bits 3, B9 9, 10, 11, 12, 13 und H kennzeichnen
den Wert, auf den das angesprochene Register geschaltet werden soll und diese Bits werden auf zwei verschiedene Weisen benutzt. iJ&eb der «einen Weise wählt jeder Bit eine vorgegebene
Bitposition innerhalb ä&s Registers aus· Sin Wort kann ämm entweder von 1 bis 8 Bits vorwärtsschalten oder von 1 bis 8'Bits
rückwärtsschalten, Vorwärts- und Rückwärtsschaltkoiahinationen
können dann in einem Steuerwort nicht kombiniert werden. Dieses
Steuerwort kann nach einer zweiten Weise auch in einem Wiederherstellregister
benutzt werden. In diesem Fall werden die Bits 3, 8, 9» 10, 11, 12, 13 und 14 direkt in das betreffende Register
' · 9-09*35/1253
- 4-5 --■■■■■" ^ 5 P 15 867/D EN 967 077
eingespeist und ersetzen den Wert in diesem Register. Die Auswahl ;
des Yorschalt-Rückscbalt-Bteuerwortes hängt von der Anwendung \
des zu steuernden Registers ab. Die Betriebsweise, bei der e.us- '
gewählte Bits in einem Register ein- odsr abgeschaltet vrerden, ist die häufigere. Ausnahme ist das MMSK-Steuerwort. Damit e.us
diesem Wort mehr Punktion abgeleitet werden kann, hat das Bitmuster eine ändere Bedeutung. Die Bits 0, 1 und 15 definieren
dieses Wort ale ein Wort vom Typ Hull. Der Yorschalt- und Rtfckschalt-Bit
dient in Verbindung mit dem Bit 11 dazu, die Punktion i zu beschreiben, die durchgeführt werden soll. Die Kombinationen, j
die durch diese beiden Bits gekennzeichnet werden, lauten "Yorsebalte
einen MMSK-3it% "Vorschalte einen MMSK-Bit und speichere
ein Unterstützungsregister", "Rückschalte einen MMSK-Bit", sowie ■
schlieselich "RüßkEchalte einen MMSK-Bit und rückspeichere ein \
ünteretütssungßregistex1" * In diesem speziellen Wort werden die Bits
3, 12, 13 und 14 äecoäiert, um einen MMSK-Bit auszuwählen, das ι
heisöt also, abhängig von der Bit-Kombination wird ein bestimmter i
MMSK-Bit vorwärts- oder rUckwärtsgesclmltet, Auf diese Weise ergibt
sich eine maximale Kapazität dsr 15 MMSK-Bits. Ia dem niedrigen
K-PeId (Bits 8, 9» 10, 11) sind die Bits 8, 9 und 10 nur
kennzeichnend, wenn die Kombination.in den Bits 2 und 11 entweder
Speicherung oder Rückspeicherung im Unterstützungsregister anzeigen»
In einem solchen Pail geben die Bits 8, 9 und 10 die Adresse
in der Zone 4 des Arbeitsspeichers 7 ab, unter der das Unter-εtutaungßregister
gespeichert werden soll.
Das nächste Steuerwort 1st vom Worttyp Eins und wird Aritbmetisch-Konstant-Wort
genannt, B©i diesem Worttyp beschreiben die Bits 2, 3, 12, 13 und 14 die Punktion der ALU 41» beispielsweise ob
oder ob nicht die Ergebniose aus einer ALU-Operation in dem Arbeitsspeicher
7 gespeichert werden sollen und was für eine !Porschaltung
am Ausgang des ALU gewünscht ißt. Das AS-PeId, umfassend
die Bits 4, 5, 6 und 7 wählt eines von 16 Registern in dem
Arbeitsspeicher 7 in der suvor ausgewählten Zone aus. (In einigen
909835/1253
P ,15 867/D EN 967 077
Zonen sind nur aetjt Register verfügter). .Der K»Wert der Bit» 8S
95 10 und 11 liefert einen konstanten Wert an die Eingänge von
AM 41 ·
Bie !Decodierung der Bits 2s-3» 12, 13 und- 14 "beispielsweise
mit sämtlichst lullwerten definiert Z*= A + IC tief.
IC tief bedeutet,, dass nur dia halbe Konstante benutzt wird. Me
Z bedeutet, tose das Ergebnis nicht in dem Arbeitespeicher gespeichert
ist, dass.ee vielmehr nur zu lestswecken diente. Die
A bezieht eich auf den Wert des betreffenden AS-Feldes, das
heisst also das legioterj, das ale Quelle verwendet wird. Das +
zeigt ans dass sine Plus-Operation durch "ALU 41 vollführt wird.
K tief bedeutet, dass der Wertster bm B-Eingang von ALU vorliegt,
ein OK ist» wenn K in dem Muster der Bits 8, 9, 10 und 11 dem
Steuerwortes vorliegt. Im gleichen Beispiel sei angenommen, dass die Konstante in den Bits 8, 9, 10 und 11 der hexadezimale Wert
von 3 und 4 ist und dass dieser sowohl in B hoch, als auch in
B tief vorliegt, so dass die B-Register den Wert 33 enthalten. Die K tief zeigt an, dass es nicht gewünscht ist, den Wert 33 im
AS-FeId des Arbeitaregisters einzuspeichern, sondern nur eine 3
in der tiefen Abteilung. Die K tief zeigt an, dass der B-Eingang in ALU nur den tiefen Anteil betrifft, während der höhere Anteil
als Null ausgegliedert ist. Die Folge ist, dass eine 03 (OK) in dem A-Quellenfeld addiert wird.
Das nächste Steuerwort ist der Worttyp Sieben und ale Zweigschaltungewort bezeichnet. Eb kann eich dabei auch um einen Worttyp Seche bandeln, wobei der Unterachled lediglich im fünfzehnten
Bit liegt* Wenn der fünfzehnte Bit eine Null let, ist die Zweigschaltung erfolgreich, wenn der auegewählte Bit eine Hull ist.
Wenn Bit 1$ eine 1 ist, eeigt diee den Worttyp Sieben an und die
Zweigeobaltung wird vorgenomnen, wenn der ausgewählte Bit eine
1 let. In dleeen Wort umfasst das BC-FeId die Bite 2 und 3, die
de% Bit einer halben Byte-ljenge auewählen. Normalerweise wählt
der Zweig di· Bite 4, 5f 6 oder T *ua und decodiert den speziellen
809836/1263
+*-■/..'. ^ ρ ig B67/D EN 967 077
Wort. Der Bit 5 ist ©in eerad©-Kr©uz-Bit und wählt entweder die
hohe oder tiefe Portion das Bytes an den Toren für den A-Eagisterausgang
42 aus. Die Verzweigung erfolgt also aas Ausgang der Gerade-Kreuz-Steuerung 42a in die ALU» 33er Bytes d@r verzweigt
werden soll, ist im A-Regietes 35 plaziert. Abhängig voai Bit 5,
dem Gerade-Kreuz-Bit ist der A-Hegisttreingang in das ALU 41
entweder A-Registerbita 4» 5, δ ©d@r 7 oä@r Bits 0, 1, 2 odar 3.
DAS AS-fald, umfassend die Bits 4S 5» β und'7 dient dazu, die zu
verzweigende Menge auszuwählen. Bsr Bit 3-entscheidet, ob diese
Menge aus dem Arbeitsapeiohar oder von äusseren Quellen stammt.
Wenn der Bit 8 eine 0 ist, dann repräsentieren die Bits 4» 5, 6 (
und 7 eine Arbsitaspeioöeradr®aa®e ¥®nn der Bit 8 ©ine 1 ist»
repräsentiert er eine äussere Menge» Ber Garade-Kreuz-Bit ist
einer aus dem AS-IeId. Demzufolge werden nur Verzweigungen ¥or~
genommens wenn der fünfte Bit ©ine 1 ist» Obwohl das AS-Feld
eine 4 Bit-Menge ist,wird der fünfte Bit isnsiex auf 1 gebracht,
wenn externe Speieber oder Arbsitsspeicheriang adressiert werden
soll. Der tatsächliche Wert des fünften Bits gelangt nur an di©
Gerade-Kreuz-Steuerung 42a. Der East dar Bits in dom'Steuerwort
Sieben, nämlich di© Bito 9, 10, 11, 12, 13 ujid H disnen als
Wiederherstellbits für das M1-Register 29« Wenn zum Beispiel
über dem Bit 5 ©ine Verzweigung vorganoaimen wird und der Bit 3
dieses Registers ist eine 1, dann werdan di® Bits 9 bis 14 in
das M1*-Register eingespeist. Der Rast der Bita bleibt dann auf
Hormalwert, das haisst also, er wird direkt aus den WO-Wt-Ragiatern
24 und 25 weitergeleitet* Sie Wiederbsrstellbits gelangen
in die Bitposition 1,2, 5, 4S 5 und 6 des M1-Regi®t®3?8 29 und
ergeben somit eine 64fach@ Verzweigungskapazität.
Der Steuerworttyp Fünf iat sin Maskenwort. Diesaa Steuerifort arzeugt
eine 4-, 8- oder 16-facbe Terawsigung fUr ainaa bsstifflfflten
stföuerunt7
Digit. Die !Tor^/ Ϊ3τ im woaentlioöen daa gleich® wia baias Worttyp Sieben. Daa A-Quellanfeld wäblt.eine beatiiaate Arbaitsspeicbermenge oder externe Menge nach Massgabe des a,obtan Bits
Digit. Die !Tor^/ Ϊ3τ im woaentlioöen daa gleich® wia baias Worttyp Sieben. Daa A-Quellanfeld wäblt.eine beatiiaate Arbaitsspeicbermenge oder externe Menge nach Massgabe des a,obtan Bits
90983 5/125 3
i Λ · « i J * *
- te - P 15 867/D EN 967 077
Der fünfte Bit ist vjlsäer auf 1 geschaltet und der tatsächliche
fünfte Bit dient ζην Gerade-Kreuz-Steuerimg. Die Verzweigung
kann entweder auf einen hohen Digit oder auf einen tiefen Digit der ausgewählten Meng© erfolgen» Die Bits 2 und 3 wählen den
Versweigungstyp aus.
Eine ander® Funktion dieses Wortes ist der A-Quellen-Kicbt-Nwll
Zweig aufgrund dar Bitkoiabination 01 in den Bits 2 und 3. Eine
Verzweigung wird» wenn der Wert im A-Begister nicht 0 ist, gebildet
j das beisst, dass der ausgewählt© Wert entweder aus dem Arbeitsspeieher
oder aus Extern eine Nicht-Hull ist» Die Bits 9
™ bis H sind Wiederherstellung "bits,, jedoch erfolgt die Wiederherstellung in anderen Positionen als denen, in denen die Wiede-rbarst@llungsbits
in dem betraf fanden Steuerwort untergebracht sind»
Die Bits, die sie in <äen MO-HI - Registern 28 nnü 29 wiederherstellen,
sind verschieden, und zwar werden in eiern M1-Register
die Bits 0, 1 und 2 und in dem MO-fiQgister 28 die Bite 5» 6 und
7 wieder herf/fm Falle die Α-Quelle liefet-Iull ist, stellen die
Bits nur wisder her, wenn eine Verzweigung vollzogen wird» Ia
allen anderen fällen wird die Wiederherstellung immer äurcbgefüfart.
Di© Vierwegeverzweigung wird aus iem Wert abgeleitet, der
sie!) ergibt, nachdem cti® Bits 9 bis 14 die Bitpositionen 0, 1 und
2 im MI-Register 29 and die Bitpositionen 5» δ und 7 im MO-legi-
tk st er 28 wiederhergestellt faaben. 3D<$r Rest der Bits la 11, iaa '
sind also die Bit-positioiaen 3$ 49 5 aai β siad das Ergebnis
einer Unäung der Menge mit äera holsen Digit ©der dem niedrigen Digit
nach Massgabe der charoti das Steuerwort getroffenen Auewahl. ·
W®nn sum'Beispiel ein© ¥ierwegev@r2W®iguag im Bagister S dee Arbeitsspeichers
g@wftaaetit ist» dann eatsprlslit diea einer Decodierung
0100 and wenn äi@B auf üinem lsSli®r©a Soil verzweigt werden
soll, dann entspricht diea ©in@p ¥i©w?®g@v@«weig«»g auf den Bits
2 nnü 3 des Registers B. Bas Segist« B wird in äas A-E®gister
geschaltet« Der Gerai©-Kr®az-Bit liegt vor mnä zeigt an, dass
dia Bits 49 5» β und 7 in ALU 41 gekraust werden entapreefaend
iO9S38/12Si
fr ir * Ψ ·
5078
._'■£ 15 867/S IN 967 077
$ 1/2 unä 3 ο Sa ©im© "^!©^wege^eysweiguag gewSä&setoü; iüt0 ■
-tj@2?§©ffi cSitse Bits Mi^ ©iaoj? QQ11 «»Mask© getmdet3
i@f Bi1Se 2 un& 3. vollzogen wird» 1©8 ™ *- -'
si© ii©@e^ B2a©k@aofeEatioa igt ©ia@ Uisäerfeerstellung sler Bits
ist ©in
mil© Bite ait AissaEbia© der Bits O9 1 ma& 19
mil© Bite ait AissaEbia© der Bits O9 1 ma& 19
ia ä©n MO-Mt-Eegistera 28 tuna 29 '7®r=·
i-wnn cte Xiorttyp Vier a.iasg©fufert t*ird, t-iird»
jsteia befindet Blot nicbt im Singangs-Ausgangs
@r äwrcb irgend einen MMBK-BÜ3 T©a 0 Ms 6. im i^ZUBtanä
aag@@@igt wird, ein. ünt@rstütgung@regist©r ia die IO un& 11 S©gi
/st ©teilen fies1 lon® 4 ä@s Arbeitsspaiebers 7 ©ingeepeicbsrt· Die
di@at lästig ®tn® 2w@ig= und Kogpelfuntetitm Yoraubereiten. Di©
Adresseg die g@speiobe.rt i^erdon soll, ist die nächst© Adresse
naeb Sem Zweig· Der Zvj®ig ändert die Adresse auf einen etwas anderen
Wert, aber unter Umständen ist es wünschenswert, die Adres
se des nächstfolgenden Wortes zu bebalten, besonders dann, wenn
auf eine Verzweigung eine Rückverzweigung
auf die Mikro-PrograiBiflquelle folgt.
Zur Zeit T1 wird das HO-Register 28 über den Arbeitespeicher-DatenaBsembler
5 in die lO-Registerlokalieation der Zone 4 des
Arbeite8peicher-s7 geschaltet· Zur gleichen Zeit wird das Ht-Register 29 über d-en A-B-Regieterassembler 11 in das A-Regiater
35 eingegeben. Der Wert im A-Register 35 wird dann über ALU un
swei Eimhelten vermehrt, indea das B-Register 36 auf 01 gesetzt
wird und die Übertrageinfügungeleitung 46 hocbg·tastet wird. Der
Wert auf der Z-Sammelleitung, der den Ausgang von AIU darstellt,
ist dann A + 2. Das Hettoergeteis ist, dass das M1-Register 29
üb zwei Einheiten weitergescbaltet 1st. Zur Zeit T6 ist die Z-Sawieileitung an den ArbeitBepeicher-DatenasBeabler 5 durchgeaohaltet und über die ASBSB-Sanuielleitung an 61« Zone 4 des Ar»
btltsspeicbers 7 angeschloesen.
909835/1263
AG P 15 867/D EN 967 077
Da nur der Mi-Teil der Adresse aufdatiert wurde, ist bei der
MassenBammelroutine sichergestellt, dass immer» wenn bei einer
Verzweigung eine Verzweigungs- oder Koppelfunktion beabsichtigt
ist, diese Adresse nicbt an eine Speicherlokalisationsgrenze ausgezeichnet wird derart, dass ein Übertrag von M1 auf MO erwartet
werden nuss» wenn das Aufdatieren erfolgt ist. Eine BR-Mikro-Instruktion kennzeichnet die direkte Verzweigung. Sine
BAL-Inetruktion zeigt eine direkte Verzweigung an, aber mit der
Zusatznotierung, dass dies eine BAL-Instruktion ist und dass eventuell darauf zurückgekehrt wird, so dass das Massenprogramm
dies nicht auf einer falschen Adresse niederlegt. Die Rückkehrfunktion wird durch das MMSK-Steuerwort durchgeführt.
Das nächste Steuerwort ist ein Worttyp Drei, nämlich ein Bewegearithmetisch-Wort· Das Format dieses Wortes ist dem
des Worttyps Eins sehr ähnlich. Der einzige Unterschied besteht darin, dass die Bits 8, 9, 10 und 11 statt eines konstanten Wertes tatBachlieh eine Adresse sind und zum B-Quellenfeld gehören.
Die Bits 2, 3, 13 und 14 beschreiben die durchzuführende Funktion. Dieses Steuerwort steuert logische und arithmetische Funktionen,
die die K-Werte nicht beeinflussen. Ein Beispiel für eine solche
Funktion ist der Bitwert 10, mit A=AVB. Das A-Quellenfeld,
das die Bitβ 4, 5, 6 und 7 umfasst, dient als Adresse für den
Arbeitsspeicher 7 und der Wert ist im A-Register 35 plaziert.
Das B-Quellenfeld der Bits 8, 9, 10 und 11 dient als Zugang zum
Arbeitsspeicher 7 und das Ergebnis wird in das B-Regieter 36 eingespeist. Beide Register werden dann geradeaus aufgeschaltet in
ALU, und zwar über die A-Registersteuerung 42 und die B-Registersteuerung 43. Eine exklusive ODER-Funktion wird dann mit ALU
vollzogen und der Ausgang auf der Z-Sammelleitung wird wieder in dem A-Quellenfeld der Bits 4, 5, 6 und 7 gespeichert.
909835/1253
- 24- - *1 P 15 867/B EN 967 077
Bas nächste Steuerwort ist die Worttype Zwei und wird Speicherwort genannt. Dieses Steuerwort dient als Zugang für den Speieber
bei der Mikro-Programmeteuerung. Das Feld der Bits 2 und 3 definiert
mit dem Bit 11 den Typ der Operation und die Abteilung des
Speichers, die zugänglich werden soll» Die Bits 2 und 3 dienen
decodiert als Lese-Steuerspeicherung und lese-Hilfsspeioberung,
sowie Speicbersteuerungsspeicherung und Speicherhilfsspeicherung.
Die Hilfsspeicherung liegt in den Bits 2 und 3 und
Bit 11 ist eine 1, und zeigt an, dass der Hauptspeicher zugänglich
sein muss, entweder zum Datenauslesen oder zum Dateneinspeichern.
Das A-Quellenfeld der Bits 4t 5, 6 und 7 spezifiziert das |
Register im Arbeitsspeicher 7 oder externe Register, die entweder für die Datenspeicherung in den Hauptspeicher oder für die Datenauf
nähme aus dem Hauptspeicher benutzt werden.
Bit 7 ist ein Byte-Auswahlbit. Wenn dieser auf den Wert 1 gesetzt
ist, wählt er einen einzelnen Byte, der gegen ein normales halbes
Wort gesetzt ist, aus. Das B-Quellenfeld der Bits 8, 9 und 10 (Bit 11 1st in diesem PeId verwendet, um den Hauptspeicher 1 wie
eben anzuzeigen) dient zur Anzeige des Registers im Arbeitsspei-. eher 7» das als Ädressenregistez· für den Hauptspeicher 1 benutzt
v/ird. Das MC-Feld der Bits 12, 13 und 14 beschreibt den Typ der
Operation. Die zwei Typen von Operationen Speiche^lokale-Speicherimg-Plusä
und Speiobei^lokale-Speichsrung-Minus zeigen an, dass |
das A-QuöllenfeXd ein-Register im Arbeitsspeicher 7 ist und Plus
und Minus aeigen an, ob der Inhalt das Adrassenregisters erhöht
oder -erniedrigt werden soll» und zwar um eine oder zwei Einheiten,
ghb&ngig γόη ä&m durch den Byte ausgewählten Bit 7« Wenn der Bit
7 Aus oder Hull, ist, öaina erfolgt die Vermehrung oder Verminderung
ilia »we! !Einheiten. Ist der Bit 7 dagegen eins 1, dann erfolgt
dia Yarasfenmg oder Verminderung um eine Einheit. .
lussares-Plus und Spöicber.ö-lua8eres~Minus sind zwei
Funktionen dieses Wortes, die anzeigen, dass die Daten, <
aus. odsr in einer externen Menge gespeichert werdQn aollen,
909835/1253
• · « J
t815078
- 82 - . W ρ 15 867/D BH 967 077
und dass die Vermehrung oder Verminderung jeweils um eine Einheit
verringert wird. Dies erfolgt deshalb, weil die äusaere Kapazität nur für einen Byte ausreicht. Sie Byte-Auswahl muss
immer auf sein, so dass der Bit 7 immer eine 1 sein muse.
Eine weitere Decodierung des MC-Feldes der Bits 12, 13 und 14
bedingt, dass keine Aufdatierung der jeweils benutzten Adresse
vorgenommen wird. Eine andere Version dieses Wortes gestattet es, die Bits 8, 9, 10 und 11, die normalerweise als Adresse des Arbeitsspeichers
dienen, statt dessen mit konstantem Wert zu verwenden und direkt in die Bitpositionen des MI-Datenassemblers 27
einzuspeisen.
Bas C-Register 6a ist die Stelle, an der die Steuerwörter niedergelegt
sind, um das System zu steuern. In das C-Register 6a gelangen
sie aus deaa Hauptspeicher 1. Das S-Register 51 ist ein CPU-Statusregister. Es handelt sich dabei um ein hartes Register,
das durch ein Kontrollwort der Hype Null auf einen bekannten
Wert, zum Beispiel durchgehend Hüllen, zurückgeschaltet werden
kann. Einige Bits können auch durch ein Kontrollwort der Type Null vorwärtsgeschaltet werden, so dass diese harten Bits als
Statusanzeige dienen können. Beispielsweise dient der S6-Bit dazu,
anzuzeigen, ob eine DurchfUhrungsinstruktion durchgeführt wurde.
Der S7-Bit ist ein Kanal-O-Unterbrechungsbit. Der S1-Bit dient
in Verbindung mit ALU 41 daau, ein echtes Komplement der B-Registersteuerung
43 auszulösen. In ALU 44 wird abhängig vom Zustand des S1-Bits eine Plus- oder Minusoperation durchgeführt.
Die Eingangs auf den Statusleitungen des S1-Registers 51 sind
dynamische Zustände aus dem dynamischen Zustandsregister 53 beziehungsweise
der Steuerung 52 für dynamische Zustandsregister.
Der S2-Bit ist beispielsweise eine Antwort auf einen Nicht-Null·-
Bit, PUr verschiedene arithmetische Funktionen wird dieser Bit
auf 1 geschaltet immer dann, wenn die Z-Sammelleitung Nicht-STull
1st. Der S4-Bit dient zur Anaeige eines wertlosen Dezimaldigite.
909835/1253
(Il *
A5> P 15 867/2) BR 967 077
Wenn eine Dezimaloperation in ALU 41 durchgeführt wird und das
A- und B-Regieter einen wertlosen Bezimaldigit enthält, dann
wird der S4-Bit auf 1 geschaltet.
Die normale Quelle für das Steuerregister Bind die Steuerwörter
des Hauptregisters. Die zwei erforderlichen Steuerwörter werden jedoch direkt in das Steuerregister 6a eingespeist, um die zwei
erforderlichen Operationen dann durchzuführen, wenn während einer Scheibenzyklusoperation die Zeit nicht reicht, um den Hauptspeicher
für die Steuerwörter zur Steuerung des Datenübergangs zugänglich zu machen.
Der Haupt-CPU-Taktzyklus wird in dem Taktgeber 55 abgeleitet und
ist 90 Nanosekunden lang. Die entsprechenden Signale werden aus
zehn 180 Nanosekunden-Impulsen abgeleitet, die sich einander um
90 Kanosekunden überlappen. Durch eine logische UND-Operation,
angewendet auf jeweils zwei dieser Impulse, entsteht ein 90 Hanosekundenimpuls
oder ein P-Impule. Die 180Nanosekundenimpulse
werden im folgenden T-Impulae genannt. Um das Zugänglichmachen
dee Hauptspeichers auszulösen, benötigt man eine Adresse für den
Hauptspeicher und ein Lese-Rufsignal. Der Speicher-Adressenassembler 21 liefert diese Adresse an den Hauptspeicher, und zwar von
einer T4-Zeit Ms zur nächsten T4-Zeit.
Zur T5-Zeit des Zyklus wird das Lese-Rufsignal an den Hauptspeicher
gegeben. Dieses Signal macht den Hauptspeicher unter der · Adresse, die von dem Speicher-Adressenassembler 21 vorliegt, zugänglich.
Die Hilfsspeicherleitung dient für einenzusätzlichen
Adressenbit in dem Hauptspeicher. Normalerweise benötigt man 15 Adreseenbits. Der zusätzliche Speicherbit gehört zu einer Hilfsspeicheraektion
des Hauptspeichern, die der normalen Sektion gegenübersteht. Das Hauptspeicber-Datenregister 31 nimmt die Daten
aus dem Hauptepeicher-Datenassembler 2 auf. Yon dem Hauptspeicher
1 gelangen Daten direkt an den Hauptspeicher-Datenassembler 2 Über die Sammelleitung 56, und zwar während einer
Leseoperation.
909 835/1253
- 2t - J»H P 15 B61/D EN 967 077
Daten gelangen auob ron dem A-Register 35 und dem B-Register 36
an den Hauptspeicher-Datenaesemblsr 2f wenn eine neue Information
in dem Hauptspeicher 1 niedergelegt wird. Sehliesslich gelangen
noch Daten (Hier eine Sammelleitung 57 in den Hauptspeieber-Datenassembler.
Diese Daten werden bei eines? Platten-Zyklus-Schleidh-Operation
verwendet.
Figur 3d zeigt den Adreesierpfad für den Hauptspeiober 1« Er besteht
hauptsächlich aus den M0-M1-Registern 28, 29 * den M0-M1-Registerasserablern
26 und 27, einem Speicberadressenmodifizierer
23 für KWGi Byte, dem WO-Register 24 und dem W1~Register 25. Bei
normalem Burchfübrungsablauf einer Mikro-Instruktion werden das
MQ-Register 28 und das M1-Register 29 &ur Zeit T4 vorwärtsgesohaltetfUnd
zwar mittels einer Adresse über den MO-Aesembler 26
und dem K1-Assembler 27« Das Lese-Abrufsignal auf der Leitung 53
gelangt zur Zeit T5 an den Hauptspeieber« Die Daten aus dem
Hauptspeicher 1 werden.aur Zeit TO in dem Hauptepeicher-Daten»
register 31 wertvoll und werden in das C-Ilßgiater 6a als neues
Steuerwort eingespeist. Ebenfalls zur Eoit W gelangt der Ausgang
des Speieher-Adreasenassemblers 21 über den Speicher-Adres»
senmodifiaierer in daß WO-Register 24 und W1«Register 25« Sollte
die durchgeführte Stellerinstruktion anders sein als eine mit irgend einer Verzweigung, dann werden die M(K und H1-Register 28
und 29 wieder auf den Wert der V/0- und ¥1-Register 24 und 25 gßsetzt»
und zwar zur Eeit T4 und ein Lese-Abruf signal wird ssur
Zeit T5 erzeugt.
Dies ist der normale Pfad zum Aufdatiertm der Steuerspeicheradressen
und zur Durchführung der Mikro-Inatruktionßfolge. Wenn
ein direkter Zweig durchgeführt werden soll, dann wird der Wert in den MO- und K1-Registern 28 und 29 vollständig durch die Bits
aus dem C-Register 6a über die MO- mid MI-»Assembler 26 und 27
ersetzt. V/enn eine Verzweigung tatsächlich "benutzt wird, gelangt
ein Teil des-Eingangs vora C-Register 6a über die Leitungen 60
und 61 an die MO- und M1-Assembler 26 uad P.'J, Der Heat der
90983 5/1253
3L$ P 15 867/D EN 96? 077
Adresse stammt dann aus den ¥0- und W1-Registern 24 und 25.
ein höheres Mikro-Programm ist ein Hilfspfad 62 vorgesehen, der
an den Speieber-Adressenssaembler 21 führt. Wenn eine Mikro-Programmsperranfordermig
auftritt, dann sperrt die Sperrsteusrungseinheit
20 di© MO- und. Mi-Register 28 und 29 vom Speicher-Adrassenassejnfaler
21 und zwingt ein neues Sitmustsr, vertauscht gegenüber
der betreffenden Sperranforderung, in γ1®ϊι Speieber-AdrössQnasaembler
21. Dieses Muster ist an di© nächste Adresse des Haupt-»
Speichers! und wird über den Aufdatierungspfad 63 übar dsn Spei-*
eberadresseniaodiflaierer 23 in die W0-W1-Register 24, 25 eingegeben«
. ä
Die Sperrsteuerungssinheit 20 wird weiter unten noch näher erläutert.
Das MMSK-Register 91 steuert die Prioritäten des im
Prozess befindlichen Mikro-Prograioas β Wenn eine Sperrung bereits
im Prozess ist, wird nur eine Sperranforderung höherer Priorität
in dia Sperrsiaierung 20 eingegeben. Wann eine Sperre höherer
Priorität auftritt, entsteht ein Sperranföi'derungasignal auf der
Leitung 67. Zur Zeit 54 schaltet dieses Signal die Verriegelung
im Speicher-Adressenassojabler 21 2uiv(ioku Hierdurch werden die MO-
xiiiä Ml-Regiater 28 «ad 29 in dem Speiöher-Adressenassembler 21
getastet und statt deöseii wtvä ein Bitmuater, das mit der an-Btehsnden
Sperranforderung höchster Priorität vorliegt, weitergeschaltet. Wie dies is einzelnen geschiebt, wird weiter unten g
noeb näher erläutert.
Die H0-M1-Assembler 26 und 27 steuern die Bits- in die MO-MI-Regi-.
st@r-28, 29. Uoraaalerweisa werden di® WO=- und ¥1-Register 24, 25
in die MO- wad M1-Register 28 und 29 eingegeben« Wann Jedoch eine
Verzweigung durchgeführt werden soll, sauas diese Torschaltung geändert
werden· Für einen geraden Zweig sehaltet diese Punktion
nur die Steuerregister. Für bedingte Zweige werden die W0-W1-Register
24, 25 in- verschiedene Bitpositionen gegeben und in andere:
Bitpositionen durch Bits aus dem C-Register 6a ersetzt. Diese
Torschaltung wird durch die MO-Ml-Assembler 26 und 27 durchgeführt.
909835/1253
F * * 4
- 86 - · ^S P 15 867/D EN 967 077
Pigur 3b zeigt die verschiedenen Pfade» die in den Arbei.tssp.ei~ .
eher 7 hineinführen. Der Arb3it@speich@r~2)atenagsem'blex>
5 steuert die Daten« die entweder in den Ai'bsitsspeiohar 7 od©r über
die Sammelleitung ASBSE in di© externe Sammelleitung Ausgabe gelangen
sollen. Die Eingänge» di© durch den Arlsaitsspeicher-Datenasaeinbler
5 in den Ax'beitsispeicher gelangen sollen, stammen zumeist
aus AlU 41 <, and sw&r, wenn ®s sieb um arithmetische Operationen
und die meisten .Bei/ggungsoparationen bandelt» sowie aus
dem B-Registermodifissierer 38. Dieser wird sur Aufdatierung
©Inas doppelten Bytes oder einer Adresse, die.dazu diente, den
Speicher zugänglieb au machen, verwandet. Der Pfad vom B-Register
36 dient nur ssur Wieäargab®, weil die Sammelleitung ASBSB auch
zur Wiedergabe dient. Das ist aucb der Grund dafür, dass das Q-Eegister
6a in den Arbeitaspeicher-Datenasseinbler 5 führende
Eingänge aufweist. Di© Sammelleitung ASDSA dient zur Übertragung
von Adressendaten rom Arbeltaspelcber zum Speicheradressenassembler
21. Sie'Leitung vom WO-Begister 24 dient nur für Wiedergabezwecke. Die leiter vom MO»Register 28 dient zur Speicherung der
Untersttifcizimgsadresse, und zwar entweder zur Speicherung des hoben
Teils einer Unteratütsjungaadresse für sinen direkten Zweig, der
als BAl-Instruktion dient, oder im Falle eines MMSK-Steuerwortes.
Die Sammelleitung ASDSE führt auch in die externe Sammelleitung
Ausgabe der Eingangs-Ausgangsgeräte 9» Sie dient als Serienanschluss
auch für die einzelnen Geräte untereinander. Daten können in die einzelnen Register und in die einzelnen angeschlossenen Geräte
eingespeist werden.
Figur 3c zeigt den A-B-Registerassembler 11, der dazu dient, die
Daten für das A»R©gister 35 und das B-Register 36 zu sammeln. Die Sammelleitung 70, die von dem A-Register 35 in den A-B-Dateaassembler
11 führt, dient nur zur Wiedergabe. Die externe Sammelleitung
Eingabe ist zur Wiedergabe externer Mengen und zur Mikro-Frogrammanalyse
dieser Mengen, die entweder direkt in den Arbeitsspeicher bewegt werden, oder auf diesen verzweigt werden, vorge-
909835/1253
sehen. Die Sammelleitung vom O-Register 6a dient nur zur Wiedergabe.
l)ie Sammelleitung ASBSA leitet die Daten aus dem Arbeitsspeicher
in das A-Re gis tei? 35 oder das B-Register 36. Die Sammelleitung
aus dem Mi-Register 29 dient dazu, den Inhalt des M1~
Registers 29 in das A-Register 55 einzuspeisen, um die Speicherungeiner
e7s-aares!fi~vorzube reit en. ImFaIIe eines direkten
Zweiges wird der Wert des A-Registers 35 durch ALU 41 um zwei
Einheiten vermehrt und im Arbeitsspeicher 7 gespeichert. Im Falle sines MMSK-Steuerwortes wird der Wert im A-Register 35 über ALU
41 ohne Modifikation in das Arbeitaregieter 7 gegeben. Me Sammelleitung
vom W1-Register "25 dient nur zur Wiedergabe. Die Kon~ μ
solenscbalter AB1 39 und GD 40 sind an den A B Assembler 11 angeschlossen,
so dass der in diesen Schaltern eingeschaltete Wert in den Arbeitsspeicher 7 eingegeben werden kann. Der Bit 3 des
DG-Registers 53 wird in Verbindung mit der Sammelleitung aus dem Mi-Register 29 dann verwendet, wenn die M1 -»Sammelleitung nicht
zur Wiedergabe dient.
Wenn eine|[Jnterstüts5ung£ür eine direkte Versweigung oder ein MMSK-Steuerwort
gespeichert ist, dann werden tatsächlich nur 13 Adressenbits gespeichert. Der Bit in der siebten Bitposition im M1~
Register 29 enthält die dynamische Bedingung des Registerbits 3s
die eine Addierübertragungsbedingung iot. Dieser wird zusammen
mit dem Wert im M1-Register 29 in das A-Registor 35 und direkt
in den Arbeitsspeicher 7 oder modifiziert um awei Einheiten im "
Falle einer direkten Verzweigung eingegeben. Der gleiche Vorgang
spielt sich bei der Speicherung einer MO-Unterstützung ab. Die
Bits 6 und 7 des dynamischen Zustandsregiaters 53 werden als
Bits 0 und 1 mit den Resten des MO-Registers 28 zusammengestellt,
wenn eindjiJnterstUtsungfgespeicbert wird« Es gibt kv ei Häuptwiedergabepunkte
der Konsole. Byte 1 ist die Eingangsleitung für den Arbeitsspeicher und Byte 2 einer Wiedergabe ist Ausgang des AB-Assemblers
11« Die Schalter dienen zur Auswahl der Daten für die
Wiedergabe.
9098-36/1253
BAD OBiQiNAI=
JW - Af P 15 867/D EI 967 077
Die Versweigmigsbeäingimgseinhöit 72 dient zur Verzweigung der
Steusrworttyptsri Fünf r Sechs und Sieben.« Di© Sammelleitung aus
dom Α-Register 35? "die an die VereweigurigsbedingimgßGinbeit 72
führt, ist eine 0~J?rü£ung für das A-Register 35 und dient zur
Aufschaltung der Zweigleitung 73* wenn eine A-Quellen-Niolit-Iull»
Vßi'zweigimgßfunktion durchgefühlt werden soll«
Die Verzweigmigsbedingung 72 dient in Verbindung mit den Steuerwörtern der Typen Fünf j. Sechs und Sieben dassu, die Bits, die verzweigt werden rollen, eusßuwäblen» Sie wird mittels der A-Regi~
;.t3v ALU-Eingangs; bits 4, 5» 6 und 7 vopwärtsgesclialtet, und zwar
.■bliängig "von der Bitkcnfigurstion im St<3uei::%~ort. Bje wählt ^ann
■iit". au verzvj-Cii.göi?.clön Bita oder bildet ftis· Maske, die dazu dlorrt,
".η '!e:r YersweiguLg der Maske als vicrfa^lip aolitfech oder sech«-
!iohiif'äoli Vernweigung durchgeführt s;u vicrdtm. Auf der Ausgange-.-i-'itijiig
43 wj.rd die Yersweigimgsoediiigtmg angezeigt "und es geig.Tj.gt
ho ein Signal an die MO*- und Mi-lsseiabler 26 und 27, woduroh
die verzweigten Adressen in den genannten Assembler geu:ibaltot
v;erden.
J)^T B-Registermoäifisierer 38 dient für die Halbwortbeweguri^en,
iii: Halbvicrtvergrößfcerungsn und die Hai bwort Verkleinerungen. Sc j lie
Funktion ist kurz folgende. Dar Byte niedriger Ordnung eines
Halbwortesf der modifiziert oder bev-'egt v/erden soll, liegt im
A-Regiöter 35 vor» Ein. Byte höherer Ordnung liegt im B-Register
;'»6 vor. Die Vermehrung oder %m Falle der Bewegung keine Vermehrung
wird über den E-Regi ^tereingang in Aiii] ^I eingegeben« B-
^egioter- 56 wird you ALU 41 abgeleitet u:od '«--Ine Vergröefeerung cm
1 , 2 oder O Mira über die? B~Eegiatör-Aurjgti=igstore 4-5 in AlU eingegeben,
bo daüB ä&s A-R-agi π?ί·Γ üb O5 1 oder 5 Einleiten ver-'
gi'öecert ist. Naoh Masügace von AL(J 4-1 wird der Inhalt vom B-Register
36? der Byte höherer Criinung ei^'fj Halbwortca entweöcr
ungoändert gslasssv), ooer um eine Kf.r.?.'*5'it '?i'>fiifiziert.
Die Scfcaltkreiee zur Aiirssatienmg des Arbfil^rsepeichere 7 sirö :i a
Figur 3e dargestellt. 2um Arbeitsspeicbor 7 führen von dj.ts.?.ri
90983,5/1253
815078
367/B M 967 077
Schaltkreisen 16 Adreosenleitungen, bestehend aus S X
und 8 !»Leitungens eine Laseleitmig, sine Scbreiblaitimg und 9
Dateneingabeleitungen, sowie 9 Batenausgabsleitung&na Wegen dsr
Adressierung ist der Arbeitsspeicher in sieben Sektionen "baalebungsweise
Zonen unterteilt. Me gone 1 ist sine 8 Byfce-Zone und
i. ,..,Plattanreihen- . . ^. „ « « a. ,/■ « ^. ·,
dient für / -operationen. Die gone 2 irafasat Iδ Bytes und
dient für CPÜ-Opsrationen, Die Zone 4 umfasst 8 Bytes und dient
für dienters^UtzunS.!ipöioherimg. Me Zone 5 umfasst 8 Bytes und
dient für Naehricbtönkanaloparationen. Zone 6 umfasst 8 Bytes und
dient für lese-Locboperationen. Me Zone 7 msfasst 8 Bytes und
dient für Kanaloperationsn« Zwischen A9 5» 6 und 7 ist eins ge- |
meinsaiae 2one vorgesöben, die dazu dient, die Arbeitsbezirice der
einzelnen Zonen zu vergrößern. Die gemeinsame Zone wird immer
dann adresBisrt, wenn eine Operation in einer der ".onen 4? 5, 6
oder 7 stattfindet.
Der Arl>eitssp@icber-X*AdreE33enasseiubler 80 erzeugt Signale auf
den acht X-Ieitungen. Das Quellenfeld für diesen Assembler stammt
entweder aus dem AS-= Decoder 81 oder aus dem BS-Becoder 82, ,je
nacb der Art des gerade laufenden Steuerwortes und der Zykluszeit,
während der der Arbeitsspeicher 7 zugänglich-wird. Im vr-ssentlichen
ist. Quells für die X-Adr@ssenleitungen|jeweils das Steuerregister,
und g'var «mtwedsr das AS- feld oder das BS-FeId. Die einzige Ausiiabiae
ergibt sioh für das dirakte Zweigoteuerworb, bei dem eine Unterstützung
geapeichert i^lid., Der Arbeitaspeichardeooder 83 wird '
über die Steuerleitimg 84 und C-Registerleitungen gesteuerte Dieaer
Decod-jx* liefert ein Signal, daa an die LsBen-Soiireiben-Einbeit
85 gelangt.
Der Ausgang d.sa Arbeifcöspsicher-iY-AdressenaaBöHiblera 9ö 1st eine
decodierung der adreoBisrtan Arbeitsapeicherssoiaeu Me - Zonenadresae
wird zvis-chsn l&n sst-ißi Hegistern aus-gev/ählfc, ä&m Modaai-.igister
H oder αεα WiSK-Reglstev 91· Das" Mo<ilu3regiafce\" ist ein« Basisauallo
dar AdreasonMts der Arbeitsspei'V'iörÄOvi*?. Die Bits 5, δ
und 7 werden dßcoiüert und wählen diü vorgegebene Zone aus. Im
909835/1253
BAD
P 15 367/D "BH 967 077
Fall» daas 33 siuh um eine Sperrung handelt, wenn also irgend
einer der MMSK-Bita 0 bin 7 eingeoote&rfcst ist und ein Signal auf
der Leitung 92 auslöst, wird das Motkiaregistsr 44 am Tor 93 ge-Öffneb
und die »ugehörLge Ecmenadresös gelangt in die Arbeits«
apsiobersonöneinbeit 94, abhängig von der höchsten Prioritätsbit
im MMSK-UegiBbe-r 91.
Au es er dem i«srden dia 8 Y-Adroesierlaikungen über g-wsi andere
Stauerworttypen gesteuert. Wenn eina dirskte Verzweigung oder sin
MMSK-S teuerworf; vorliegt und aiii Rüükrsgistsr gespeichert, oder
wieder gsspeiohert werden soll, darm werden dia zugehörigen Y-™
Leitungen iibai· die) Steuerung 95 für Y-Laituugan getastet. Dia
Steuerung 95 für Y-Laitungen wird dabei vom (!-»Register 6a gesehaltot
und wählt so. die Zone 4 aus. Der Arbeitsspeicher-Y~ldreas©n~
asaembler 96 nimiat; die Bingangsaignalö aus üem Modusregistsr 44
oder dem iiMSK-Hegister 91 auf und eraeugt 8 Y-Adressenaignale*
Wie auvor in Verbindung mit den X-Adressen beschrieben, werdsn
. dia Schreibleitungen im Arbeitsspeicher über das ö~RiJgißter 6a in
YerMndung mit dem Arbeibsepaicberdecoaer 83 gesteuert, und zwar
abhängig davon, ob es sich um -ztna* Lsaeoperation oder eine Spei~
cberoperation des Arbeitsspeichera handalt.
3)1 e arithmetische ι,ηά logieohö Söbaltmig 41 {abgekürzt auch als
ALtJ bezeichnet), die in Figur 3f dargestellt iafc, vollführt alle
™ arithmetischen und logischen Operationen sv/isclien dan Eingängen
aus ä&n Toren 42 für dan A-HagiööSTatisgazig und den Toren 43 für
dian B-Hsgisterausgang. Sie enthält aiaöösTrttesa sine dezimale Korrektur 41a, die für Deaiaialoperatioiien verwendet wird. Die ALU·"
Steuerung 100 wird von dem C-ßegister ßa aus gesteuert. Uaeh Massgabe des Sttiuerworttypes und der Bitkorifiguration in dass Steuerworttyp
werden die Tore gescbalfcst, um die angestrebte funktion
in AHT 4t zu ermöglichen» Die Tora 42 werden nach Massgabe des
A-Registers "55 und dsa G-Registers 6a geschaltet.
Ber Wert Im A-Regiater 35 irann unmodifisiert durch ALU 41. über-
909835/1253
BAD ORIGINAL
- 34 - " " .51 P 15 367/D M 967 077
tragen werden« Es ist mieh eine Kreuzung des A-Eegieters möglich
und das bedeutet, -dass, wenn die Eingangsfolge für AJsIl 41 A taocli
A tief betrftgt, die Ausgange folge A tief A hoch lautet-. Ee können
in ALU 41 auoto Xorfunktionen auf öle Hochuerte und Tiefwerte angewendet
werden und ee küniien auf Bjtes, die parallel benutst
werden» Kreuzfunktioiseii angewendet werdens so öaac ALIJ 41 nur
den hohen feil krebst imd passieren IMaiH, oder nur den tiefen
Teil kreuzt und passieren lässt,, oder don ftc-ivm oder tiefen Teil
nur passieren lässt»
Die Bedingung des dritten Bits ±m S-Regiete-v 51 ißt eine übertrageinfügungi
Diese liängt von einer beaondesreit Μίΰ<->ΈιχηνΛ'ίΌΐΐ Lib?
nämlich wenn bei Folgen ron Mditiono- 'oder SuTvin^ktSoTiSOperatio«*
nen der Übertrag sus dc-r vorauf ge gsngeneii Ope-i*q ti em wichtig iatr
dann wird, dieser Übertrag im dritten Bit <?m? O-Regiistf re 51 aufbewahrt und später ebger-ufen«
Der Block 46 · . dient üazut den Übertrag
in die Abteilung niedriger Ordnung von ALU 41 eiafnafügen.
Es kann sieh dabei entweder um den dritten Bit des S-Registers 51
handeln, eoferii dieeer bei der besonderem ALII-Funlntion« die durch
das C-Regieti?3? Gd bestimmt ißt, abgerufen \:ivüt oder ca kann eich
um einen unbedingten Übertrag handeln, der vriederuia abhängig von
der für das C-Begister 6a abgerufenen Punktion eingefügt werden
soll. Die -JJ-Hegiε ter-Ausg&ngstore 43 vollführen die gleiche Funktion
für dtm Ausgang des B-Regiatere 30} vie es für die A-Eegieter-AuHgpngatore
42 In Verbindung mit ü&m A«Regintsr 55 dor Pall
ist. Bei 6-ι«. Puilklionen dex· Einheiton Ar. unß 'i3 ergf>fcen sioh Torfunktionen
fii:.· bone mid tiefe \v'art& in Verbindung miü den konetanten
ViBrter-n, vfobai siiic ^crüirntfc svu Htm C-J ίο gitter 6a hoch,
odor tief in ifcs B-Hs^.ister eingegeb-.vn v;ii*d at*d nbh-'ingig von der
abgerufenen Funktion ertfccd^r hocb-tiof. oder hoch und tief direkt in AIiIJ- 41 geneb&Itet vird. I»ie EiAiI:eit 45 το}!führt entweder
eine ge rede Äödi^ion cöer eins irompläHpe-i^A&.vo Aödltions ;|"= nach
der laufenden PwrJtion. Das B-RegiErfc-er 3ίν v/ird alao m>TA/edsr di«
909835/1253
2>4. P 15 867/D EN 967 077
rekt oder invertiert in ALU 41 eingegeben, je nachdem, welchen
Zustand die Einheit 43 gerade einnimmt.
Der Ausgang von ALU 41 liegt auf der Z-Sammelleitung vor und gelangt in den Arbeitsspeicher 7. Ausserdem gelangt er in das dynamische Zustandsregister 53. Das dynamische Zustandsregister 53
vollfUhrt einige dynamische Tests, und zwar können folgende
Tests durchgeführt werden. Ea kann ein Bit vorwärtsgeschaltet werden, wenn der hohe Teil der Z-Samjnelleitung 0 istj es kann
ein anderer Bit geschaltet werden, wenn eine niedriger Teil der Z-Sammelleitung O ist. Die logische UHD-Funktion aus diesen Testergebnissen
ist die Z-Sammelleitung-O-Bedingung« Die dynamischen
Bedingungsregister verarbeiten auch die Bedingungen aus der Bitübertragabteilung 41b von ALU 41. Die dynamischen Bedingungs·*-
register zeigen auch an, dass eine Addierer-Überflussbedingung vorliegt, wenn der übertrag in den O und 1 BitpOsitionen der Leitungen
96 und 97 unterschiedlich ist.
In Figur 4a und b ist die Adressierung des Arbeitsspeichers 7 dargestellt. Ein bestimmtes Register (Byte) im Arbeitsspeicher 7
wird durch Koinzidenz auf den X- und Y-Leitungen gemäss Figur 4a
adressiert. In der Zone O der CPU-Zone beispielsweise wird der
erste Byte durch Auftasten der XO* und YO-Leitung ausgewählt, der
zweite Byte durch Auftasten der X1- und YO-Leitung und so fort bis zur X7 und YO-Leitung. Die zweiten acht vertikalen Bytes in
der Zone O werden durch Auftasten der Leitungen XO und Y1, X1
und Yt, bis X7 und Y1 ausgewährt. In der Zone 0 befinden sich nur |
drei Register. Der Inetruktionszähler Hoch (10), der Instruktions- !
zähler Tief (11) und die Zustandseode (PO). \
In Zone 4 der Unteratützungszone dient die erste Unterstützungs- j
stufe mit der Code UO zur Speicherung des UnterstUtsungeregisters I'
für die erste Sperrstufe. Dazu gehört der Kanal für die Sperrung niedriger Priorität, die Sperrung des Kartenlesers und der Lochung
und die Übertragungssperre.ι Die zweite Stufe mit der Code TO wird
909835/1253
33 P 15 867/D SN 967 077
bei der ?' f* ^-operation mit verwendet. Die Stufe 3 mit der
Code GO dient als Sperrunterstützung für den Kanal hoher Priorität*
Die Registerstuf θ D mit der Code DO dient zur Maschinenprüfung.
Im Fall© ein Masohinenprttfsignal entwickelt wird, das einen
Fehler anzeigt, dann ist die Adresse in diesem Unterstützungsregister die Adresse des Wortes, währenddessen der Fehler auftauchte.
In der Zone 4 werden die Unterstützungen durch das MMSK-Steuerwort
gespeichert. Jede Sperre, die zu einer Unterstützungsspeicberung führt, bedingt ein MMSK-Wort als erstes Wort der Sperrroutine.
Das MMSK-Wort kann alle Register der Zone 4 einachliess- |
lieh der Register I, T, P und H, die auch in den Zonen 5, 6 und
7 adressiert sein können, umfassen. Die Register U, V, G- und D
werden meist als Reserveregister verwendet. Die Majorität der Register in den niedrigen Teilen der Zonen 4, 5» 6 und 7 sind zusätzliche
Arbeitsbereiche für solche Sperr-Mikro-Programme der
Stufe 1. Die P-Rsgister in den Zonen 4, 5» 6 und 7 haben Reservefunktionen,
für Verzweigung und Verbindungsfunktionen (also BAL-Funktionen)
in Verbindung mit dem Kommunikationszubehör. Das Kommunikationszubehör
erfordert eine BAL-Funktion in der Sperrstufe,
die aber normalerweise unwirksam ist, weil nur ein Unterstützungsregister verfügbar ist.
Bas !-Register dient zur normalen CPU- und BAl-Unterstützung, das |
heiast, -Jedesmal, wann eine direkte Verbindung durchgeführt wird,
wird ein MMSK 0 bis 6 im" Register I der Zonen 4, 5, 6 und 7 gespeichert.
Ein Unters tu tzungsre-gister enthält den Inhalt der MO-Mi-Register
28 und 29» also die Adresse, unter der gearbeitet worden
wäre, wenn keine Sperrung vorgenommen wäre* Drei Bits des M-Regieters
werden nicht benötigt, das sind die M1-Bits, 0 und 1
und dar Hi-Bit 7» Durch Wiederherstellung- diaaer Bits werden drei
dynamische Bsdirrgiingen, die für dao Sperr-Mikro-Programm benötigt
werden, gespeichert. Diese Bedingungen Bind hohes Z « 0 für Bit 6,
iiofßs Z a O für Bit 7 und Addierer-Ubertragbedingung für Bit 3.
909835/1253
- 5* - \\k P 15 867/D M 967 077
Die BAL-Funktion ist ein Spezialfall, Weil CPU während der Eingangs-Ausgangssperre
in einer BAL-Punktion enthalten ist, ist die normale CPU-BAl-Punktion nicht verfügbar. Aus diesem Grunde
wird zur speziellen Unterstützung die folgende Instruktionsfolge durchgeführt. Ein MMSK-Wort wird als Unterstützung in das T-Register
eingespeist. Nachdem die MMSK-Punktion benutzt wurde
und es eich nicht um das erste Wort einer Sperrung handelt, es sich also um einen normalen Instruktionsstrom handelt, wird die
tatsächliche Adresse des MMSK-Wortes gespeichert. Dann wird eine
Zonenschaltung in der Zone 4 gemacht und der Bezirk des T-Hegisters
um zwei oder vier Einheiten höher geschaltet, um die Rückkehradresse
einer folgenden Subroutine einzureihen.
Die Adressierung des Arbeitsspeichers hängt also von den Bitmustern
In dem Steuerwort ab, das in dem Steuerregister 6a vorliegt» Der Typ des Steuerwortes beeinflusst die Adreseendecodiereinheit
83 und die Leee-Scbreibleitungen 85. Der Worttyp bestimmt,
ob ein lesevorgang oder ein Schreib-Lesevorgang im Arbsitsregister
durchgeführt wird und wann innerhalb des Zyklus diese Punktionen durchgeführt werden. Der AS-Decoder 81 wird von den Bits
des C-Registers 6a, die mit dem AS-PeId dee Steuerwortes zusammenfallen,
das sind die Bits 5» 6 und 7, geschaltet. Der BS-Decoder 82 wird durch die Bits 9 und 10 des BS-Peldes im C-Register
6a gesteuert. Diese Bits schalten den Arbeitaspeicher-X-Adressenassembler
80 und tasten die zugehörigen Lese-Sohrelbleitungssignale
so, dass jeweils die richtige X-Adressenleitung
115 eingeschaltet ist. Xn dem Zeitdiagramm gemäss Figur 5 sind
die einzelnen Teile eines Taktzyklus für die Steuerung der Sohreib-Le
se leitungen angegeben. Die Aktivierung der einzelnen Zylrlusabteilungen
hängt von dem Steuerworttyp ab. In dem Diagramm sind für die einzelnen Zeitabschnitte alle verschiedenen Möglichkeiten
der Aufschaltung verschiedener Schreib- oder Leseleitungen angegeben.
Es ist jedoch zur Zeit immer nur eine Schreib- oder Lese-Verriegelungsschaltung
auf getastet. Die verschiedenen I»ese»
909835/1253
- '35·.-;"" bS P 15 867/D BH 967 077
adresalerungssohältuEgen v/erden über einen ODER-Kreis 116 über
die Leseleitung 117 beaufschlagt, während die verschiedenen
ScTareibadresaierungsschaltungen entsprechend über einen.ODER-Kreis
118 und die Schreibleitung 119 getastet werden. Beide ODER-Kreise
t16 und 118 sind innerhalb der Einheit 85 untergebracht.
Die Soneneinbeit 94 des Arbeitsspeichers wird durch die Bita 5»
6 und 7 des Modusregisters 44 gesteuert. Wenn jedoch eine Eingangs-,
Ausgangssperre vorgenommen wird, dann wird ein folgender MMSK-BiI;
eingeschaltet und die Modusregisterbit β 5, 6 und 7 werden
von den} Arbeitsspeicherpfad abgeleitet und es wird eine Kombination
gebildet, neon Massgabs des höchsten Prioritätebite im MMSK-Register
$1. ¥Qtw. beispielsweise der MMSK-Bit O die höchste Priorität
der Sperre bestimmt, dann wird die Zone 7 für alle Bits eingeschaltet. Diese Leitungen führen zum Assembler 96 und werden
dort mit den AS- und BS-Schreib-Leseleitungen 122 zu Torfunktionen
kombiniert und der höhere Bit des AS- oder des BS-IFeldes
steuert über die Y-Leitung die Einheit 95» so dass acht
diskrete IT-Ädreesenleitungen 124 geschaltet werden.
In den 5'iguren 6a und 6b ist der Teil des Systems dargestellt, in
dem die Sperranforderung ausgewählt wird und die erste Speicheradresse
der zugehörigen Mikro-Routine erzeugt wird. Das System weist eine Anzahl von eingangsseitigen UND-Ioren 126a bis 137a
auf, d|e die einzelnen Sperranforderungen leiten. Es gibt ver-Echiedene
Signale, die verschiedenen Sperranforderungen zu blockieren. Dabei kann es sich um MMSK-Bits handeln, die anzeigen, dass
die Prioritot einer gerade durchgeführten Sperre höher ist. Es
kann sich auch um ander© Bedingungen handeln, mittels denen I
sichergestellt ißt, dass keine Sperre ein bestimmtes Sperrniveau :
für eine zu lange Zeit monopolisiert. ι
Der Ausgang dleeer !Dorkoiabination gelangt in eine Gruppe von
phasengesteuerten Kippschaltungen 126b bis 132b, 134b bis 137b und 140b, und zwar .jeweils zur Zeit W eines jeden Maschinen-
9098 3 5/125 3
- 56 - lit P 15 867/D EN 967 077
zyklua mit Ausnahme eines solchen Maschinenzyklus, hei dem eine
Sperre durchgeführt wird. Die Ausgänge der Kippschaltungen werden kombiniert und bilden ein Bitmuster, durch das wiederum ein
bestimmtes Wort iaa Steuerspeicher adressiert wird. Bei diesem
Wort handelt es sich um das erste Wort des angeforderten Sperr-Mikro-Prograffiffis.
Diese Operationen werden durch einen ODER~Kreis 145 ausgelöst,
der alle Sperranfragen kombiniert und daraus ein Signal auf der
Leitung 146 ableitet. Dieses Signal gelangt zur Zeit 14 an das UND-Tor 147 und schaltet die Kippschaltung 148 zurück. Dadurch
wiederum entsteht ein SAR-Signal auf der Leitung 159» das an den Speicher-Adressenassembler 21 gelangt. Die Plusseite der Kippschaltung
148 tastet die M0-M1-Register an die Leitungen 150, die
wiederum zum Spei(3her«Adressendecoder 22 führt. Die Nicht-Seite
der Kippschaltung 148 erzeugt auf der Leitung 142 ein Bitmuster nach Massgabe des Prioritäts-Kreises 143· Eine Sperradressenverriegelung
144 dient zur Zeitsteuerung und dazu, dass öle Kippschaltung 148 nur jeweils einen Zyklus lang zurückgeschaltet ist.
Die besonderen M1- und M2-Registerblts, die auf die Sperranforderung reagieren, sind die Bits 8, 9» 10 und 11 im M1-Register
und die Bits 6 und 7 im MO-Register 28. Der Bit 7 reagiert auf alle Ein-Aus-Sperren und der Bit 6 auf alle OPU-Sperranforderun«
gen, wie zum Beispiel eine ICPL-Anforderung, sowie auf eine
Systemrücksehaltanforderung, eine Mascbinenprüfanforderung und eine Fehleranforderung. Die Bits 8, 9, 10 und 11 reagieren abhängig
von der jeweiligen Ein-Aus-Sperre oder der jeweiligen CPU-Sperre,
die jeweils die höchste Priorität hat. Die Tabelle, die in den Kasten 143 eingezeichnet ist, zeigt die verschiedenen Bitmuster
auf der Leitung 150.
line Ein-Aus-Sperranförderung enthält auch eine Kanal-Hoch-Anforderung
126 für dan UND-Tor 'i26ä, das durch einen IiMSK-Nioht-'
909835/1253
- 5? - S* P. 15 867/D BN 967 077
Bit getastet wird, der anzeigt, dass kein anderer Kanal ein hohes
Anforderungs-Mikro-Programra enthält und dass es nicht nötig ist,
zu warten. Der MMSK-Bit 2 zeigt an, dass eine Kanalanforderung
niedriger Priorität vorliegt und gesperrt ist, weil immer nur eine Anforderung zur Zeit behandelt werden kann. Die Platte-Kette-Anforderung 127 gelangt in ein UND-Tor 127a, das das Mikroprogramm für die Kettenfunktion des Plattenzubehörs auslöst. Das
UND-Tor 127a wird duroh ein MMSK-Niobt-Null getastet, wodurch angezeigt wird, dass kein Kanal ein Sperr-Mikro-Programm höherer
Ordnung enthält« Die Platten-Ketten-Anforderung 127 wird auch durch ein MMSK-Niebt-Eins getastet, das anzeigt, dass kein frühe- *
res Mikro-Programm vorliegt. Der Modueregisterblt Nicht-Eins
dient bei der Platten-Ketten-Anforderung dazu, die Sperre zu blockieren, wenn gerade ein bestimmter Naohabmmodus vorliegt.
Die Kartenlese-Anforderung 128 wird durch eine nicht blockierte
Kartensperre getastet um zu verhindern, dass zwei aufeinander folgende Kartensperren auftreten, wodurch es möglich wird, dass :
die Sperre niedrigerer Priorität zwischen zwei aufeinander folgenden Sperren behandelt wird. Nicht-MMSK 0 bis 7 zeigt an, dass
entweder keine Mikro-Programmsperre oder keine Kartensperre vorliegt. MMSK-Bit 7 verhindert Sperren während bestimmter Zeitperioden.
Die Karten-Iocher-Anforderung 129 wird durch die gleichen Sig- "
nale getastet wie die Kartan-Lese-Anforderungssperre.
Die Kanal-Niedrig-Anforderung 130 wird getastet durch eine Torkanalsperre, die Ausgang einer Kippschaltung ist, die ihrerseits
zyklisch hin- und herschaltet. Auf diese Weise werden Kanal-
und Übertragungssperren unterschiedlich gehandhabt, so dass nicht eine dieser Sperren ein bestimmtes Niveau monopolisieren kann,
Das Kanalsperrsignal und das Übertragungssperrsignal ist nur von Bedeutung, wenn ein© Karfcenvorrichtung in Betrieb ist. Während
dieser Periode kann alne Übertragungssperre nur in einem Zyklus
9 0 9835/12 5 3
- 38 - it P 15 867/D EN 967 077
auftretent der unmittelbar auf die Vollendung eines Karteniesevorgangs oder einer Lochsperre folgt. Die andere Bedingung ist
also ein MMSK-Nioht-0 bis 7, die anzeigt, dass die eben genannten Umstände vorliegen.
Sie Obertragungsbit-Bedlenungaanforderung auf der Leitung 131
wird im wesentlichen iurcb dieselben lore aufgetastet, die auch
die Kanal-Niedrig-Anforderung tasten mit der Ausnahme, dass anstelle der Kanalanforderungsleitung diese besondere Anforderung
über eine Nioht-Torkanalsperre getastet wird, also die entgegengesetzte Phase des Kippschaltungekreises, die bei der Kanal-JJiedrig-Sperre verwendet wird.
Die Übertragungs-BSA-Anforderung auf der Leitung 132 wird durch
die gleichen Bedingungen wie die Übertragungs-Bedlenungsanf orderung auf der Leitung 131 getastet. BSA bedeutet bisynobroner
Adaptor. Diese Kupplung stellt sicher, dass eine übertragungsbitbedienung und eine Bisynchronisationsanforderung nicht gleichzeitig vorliegen.
Die Ubertrage-Buchstabe-Bedienungsanforderung auf der Leitung
133 wird durch die gleichen Funktionen wie die Kanal-Niedrig-Anf orderung 130 und die Übertragungsbit-Bedienungeanforderung
betätigt mit einer zusätzlichen Sperre. Diese zusätzliche Sperre ist wirksam bei Sperranforderung im Rahmen einer Kartenstanzung
oder Leseoperation. Die Sperren, die als CPU-Sperren bezeichnet sind, das ist IGPL, die Systemrückschaltung, die Mascfoinenprüfung
und die Speicherfehleranforderung werden Über noch weitere Punktionen getastet. Die ICPL-Kippschaltung 134 wird über einen Nicht-MMSK-Registerbit θ getastet. Dadurch wird sichergestellt, dass
ICPL an der Konsole eine und nur eine Sperre aufnimmt. Das SyaceoirUckstöllsperranforderungseignal auf der Leitung 135» oder das
Lastsperranforderungssignal auf der Leitung 135" entstehen auf Betätigen des SystemrUokschalfcsra der Konsole bezw. des Systemladeschalters der Konsole. In jedem dieser Fälle verhindert der MMSK-Bi t 9» dass die Sperre
909835/1253
IB ρ 15 867/D BN 967 077
mehrmals einmal für die gleiche Bedingung wirksam wird·
Sin MaeohinenprUfeperrsignal auf der leitung 136 wird
wirksam« wenn das System im Prozessmodus läuft und ein CPU-Fehler
aufgedeckt iet und kein MMSK-Bit 8 oder 9 vorliegt. Ein MMSK-9-Bit verhindert, dass die MaschinenprUfsperre mehr als einmal für
denselben Fehler wirksam wird und ein MMSK-8-Bit zeigt an, dass
entweder eine ICPL-Sperre, eine Ladeeperre oder eine Systemrückecbaltaperre vorliegt. In einem solchen Fall spricht die MaschlnenprUfsperrung nicht an, sondern es wird gestoppt.
Sas Speloheretörungssignal auf der Leitung 137 wird getastet |
durch den MKSK-Biΐ 8, durch den sämtliche Sperren blockiert werden. Der Grund liegt darin, dass die Fehleranforderungsbedingung
nur über diejenige Zeitperiode, die tatsächlich nötig 1st, um die Speicherfehlereperranforderung aufzunehmen, vorliegt. Die Anforderungen dieser besonderen Sperren werden zur Zeit Φ7 im zweiten
Zyklus der Sperr-Rbutine zurückgeschaltet.
Bin UHD-Sor 138 wird von den Ausgängen der verschiedenen Ein-Aus«· ,
Tore getastet. Der Ausgang des UNB-Tores 138 wird mit dem MMSK-BIt 8 im ÖBER-Kroia 139 kombiniert. Der Ausgang des ODEB-Ereiees
139 gelangt über einen Inverter 140 an die Kippschaltung HOb.
Jede der Kippschaltungen 134b bis 137b und 140b wird mit dem CPU-Sperranforderungssignal beaufschlagt. g
Figur 7 zeigt diejenigen Systemteile, die dazu dienen, die erste
Instruktion einer Sperr-Mikro-Eoutine zu verarbeiten. Das MMSK-Steuerwort in dem C-Register 6a wird in das ünterstützungsregister der Zone 4 des Arbeitsspeichers 7 eingespeist. Zur Zykluszeit T1 wird das MO-rRegister 28 über den Arbeitsspeicher-Datenassembler, 5 in den Arbeitsspeicher 7 eingespeist. Zur gleichen
Zeit werden die Bits 6 und 7 des Registers 53 in die Bitpositionen 0 und! des MO-Registers 28 eingefügt. Zur Zeit TI wird der
djeitte Bit dee dynamischen Konditionsregisters aus der siebten
Bltpgsition des MI-Registers in das A-Register 35 eingegeben.
9098 35/1253
P 15 867/D ΞΝ 967 077
Diese Einfügung wird im Arbeitsspeicher-Datenassembler 5 und AB-Registerassembler
11 durchgeführt. Dann wird die Menge über ALU
41 ohne Modifikation und ssur Zeit T6 über den Arbeitsspeicher-Datenassembler
5 in den Arbeitsspeicher eingegeben. Das besondere Register in der Arbeitsspeicherzone 4 wird hier durch das Adrassenfeld
in dem Steuerwort bestimmt. Diese Adresse liegt in dem
achten, neunten und zehnten Bit des Steuerregisters 6a. Zur Zeit T4- wird der ausgewählte Bit in MMSK-Register 91 auf 1 geschaltet i
Das MMSK-Steuerwort dient ausserdem dazu, die Unterstützungsstufe
erneut zu speichern. Zur Zeit SI eines Zyklus wird ein Unterstützungsregister
im Arbeitsspeicher zugänglich gemacht,und zwar
dasjenige, das durch die Bits 8, 9 und 10 im O-Register 6a bestimmt
ist. Der ungrade feil des Unterstützungsregisters wird zuerst zugänglich. Zur 371-Zeit gelangt der Inhalt dieses Registers
in das A-Register 35. Zur Zeit 3?3 wird der gerade-Teil oder die
HO-Unterstützung dieses Registers in das B-Register 36 eingespeist. Zur Zeit T4 werden die beiden Sammelleitungen ASDSE und
ASDSA und die Α-Register parallel in die MO- und M1-Register 28
und 29 getastet, da die Daten für die zweite Speicherung immer noch auf der Leitung ASDSA zugänglich sind.
Die Bits des Registers 52, die vorher in den Speicherpositionen
gepuffert waren, gelangen nun in das A-Register 35 und das B-Register 36. Bit 6 und Bit 7 des Registers 53 werden in den Bitpositionen
0 und 1 des B-Registers 36 gepuffert. Bit 3 des Re-. gisterB 53 war vorher gespeichert und wird in der siebten Bitposition
des A-Registers 35 gepuffert. Zur Zeit T8 werden diese
drei Bits gesammelt und erneut im Register 53 gespeichert. Zur Zeit T4 wird der ausgewählte MMSK-Bit abgeschaltet. Wenn die
MMSK-Speicherunterstützungs- und Rückkehrunterstützungsfunktionen
als erstes und letztes Wort in einem Sperr-Mikro-Programm verwendet
werden, dann ist die zuerst gespeicherte Unterstützung die Adresse des Mikro-Programms1, das ausgeführt worden wäre, wenn
die Sperre nicht aufgetreten wäre. Die dynamischen !Conditionsbits
9098 35/125 3
44 - IfI P 15 867/D BN 967 077
au3 dem Register werden gespeichert, die anderen Bits aus dem
Register 53 warden nicht unterstützt, werden aber gehalten, so
dass είο eich während des Sperrvorganges nicht verändern können.
Das MMSK-Steuerwort dient schliesslich dasü, die Unterstützung
wieder herzustellen und auf das Mikro-Programm !zurückzukehren,
das gerade in Betrieb war, bevor die Sperre auftrat.
Anhand der Figur 8 wird nun erläutert, wie die Bits in das MMSK-Register
gelangen. Die MMSK-Steuerwortbits 3 t 12, 13 und H aus
dam C-Regiater 6a werden in der Einheit 151 decodiert und es wird
einer der möglichen 16 verschiedenen MMSK-Bita ausgewählt.
Der Bit 2 des MMSK-Steuerwortes dient zur Anzeige darüber, ob
der ausgewählte MMSK~Bit vorwärts oder rückwärts geschaltet werdsn
soll. Wenn der Bit 2 eine 1 ist, dann wird der MHSK-Bit eingsschaltet,
ist er dagegen eine 0, wird er zurück beziehungsweise
abgeschaltet. Diese Decodierung erfolgt in den UND-Toren
160* 161, 162, 163, die ku dan betreffenden Vorwärtsschalt- bezw»
'Sfct-Leitungsn und Rucks ehalt·=· beaw«, Ruckstsll-Leitungen führen»
Wann das MMSK-Wort "beispielsweise die Bitkombination 0000 In
den Bits 3 j 12, 13 und 14 enthält und im Steuerregister 6a der
aweite Bit eine 1 ist» dann wird der Bit 0 des MMSK-Registers 91
&uT. 1 geschaltet, und zwar sur Zeit Ϊ4. Wenn die Kombination im
Steuerregister"6a dsr Bits 3, 12, 13 und H 0000 ist und der
-aweite Bit- im Steuerregister 6a eine 0 ist, dann wird der MMSK-Bit
0 aur 2ieit ΤΛ zurückgeschaltet.
Bas gesamt® MMSK-Eegister 91 wird zurückgeschaltet, also durchgehend
auf 0 geschaltet, wenn, das Maschinenrückachaltsignal auf
der Leitung- 152 auftritt. Die Decodierung der MMSK-Reglsterbits
in den OEER-Kreisen 153, 154# 155, 156 dient für zwei Zwecke.
Einmal wird diese Decodierung für ein gemeinsames Tor des MMSK-Registers
0 bis 7 verwandet, um e:lne Sperre auf dem Niveau 1 zu
blockieren. Andererseits werden die Ausgänge· dieser Kreise verwmdöt,
um das Modusregister 44 von der Einheit 94 abzuschalten
und ein Bitunistsr in die Einheit 94 einzutreiben, das von der
9 0 98 35/125 3
kl· P 15 867/D EN 967 077
höchsten Priorität im MMSK-Register abhängt.
Anhand der Figuren 9} 10 und 11 wird nun erläutert, wie die
Wörter in das C-Segister 6a ohne Mitwirkung des Hauptregioters
eingespeist werden. Die Schaltung nach Figur 11 dient dazu, das Mikroprogramm für zw&i Zyklen s?u unterbrechen, um ©in spezielles
Steuerwort in das Steuerregister 6a einzuspeisen« das dazu dient, Daten zwischen dem Spei char und ©ine.r Plattenraibe zu übertragen.
Die-Steuerwörter datieren sowohl die Datanadresse als auon
die Zählabfcellungsn in dem Kanalsteuein^ort auf «das Steuersignal
wird durch den Plattenstapel aktiviert, sobald dieser bareit ist,
Daten an das Gedächtnis abzugeben oder von dort aufzunehmen«. Wie
dies im einzelnen geschieht, ist in. dem Diagramm in-Figur 9 dargestellt. DieBs Anforderung für gemeinsame Benutzung, wird übar
eine Kippschaltung 176 zur Zeit T6 auοgelöst. Im ersten Zyklus
eines Speicherwortes ist diese Auelösimg jedoch blockiert.
Wird die Kippschaltung 176 vorwärts geschaltet» dann löst sia im
OPU-Bötrieb die Yem/ärtssohaltung von zwei gaiikippschaltungsn
auBr mittels derer der ex»st®-Benutzimgsssyklus vom zweiten Benutzungszyklus
unterauniedön vjird. Die erst© Yerrlegelungsschaltung
für den geEasinsaoiea Zyklus 177 ist von der Zeit TO an aufgeschaltet,
gefolgt von der Spaieberanforderungsvörriegalungs=·
schaltung 176. Dia aweite Verriegelungaschaltung für gemsinaamen
Zyklus 178 wird aur Zeit TO im zweiten Zyklus aufgeschaltet und
schaltet aia Schluss des zweiten Zyklua ab. Die erste Yerrieg©-
lungasohaltung 177 schaltet im zweiten Zyklus zur Zeit T4 ab.
Die daraus resultierenden Signale leiten ein Bitsauster in das ö~
Register 6a. Beido Bitmuster werden während der beiden Zyklen
nach Massgabe eines"Steuerwortes Syp Zwei erzeugt.
Im Zuge des ersten Steuerzyklua wird eine Doppel-Byto-Modifisierungsfunktion
durchgeführt, im Rahmen derer ein Halbwortregister
in der Arbsitsspeicherzone 1 um einen Schritt weitergeschaltet
wird. Dies ist dann das Adreseanregister für die Dafcenadrenae
909835/1253
P 15 867/1) EK 967 077
in dem anzusprechenden Hauptspeicherbereieh. Parallel zu dieser
Modifikation wird die unmodifizierte Adresse in die M0-M1-Register
28, 29 eingespeist, und zwar über die MO-MI-Datenassesibler 26 und
27. Dann erfolgt der Leseruf an den Hauptspeicher, und zwar unter
dieser Adresse. Die folgenden Operationen hängen davon ab, ob es sich um eine Eingangs- oder eine Auegangsoperation bandelt,
was durch den Steuerkreis in dem Plattenstapel entschieden wird.
Bei Eingangsoperationen wird der Plattenstapel über den Hauptspeicher-Dai;enaBsenifcie.r
2 an das Hauptspeicher-Datenregister 31 gegeben. Bei Auegangsoperationen wird der ausgewählte Byte, das
ist der Byte, der aus dem Hauptspeieher adressiert wurde„ über "
die Leitung ASDSE an die externe Sammelleitung Ausgabe gegeben
und von da in ein Datenregister in der Plattenreihe.
Während des sweiten Beteiligungsz.yklus wird mittels des Steuerregisters
6a das Zänlfeld von CTVf im Arbeitsspeicher Zone 1 vermindert.
Dieses Zäblfeld v.'ird in die A- und B-Hegister 35 und 36
ausgelesen, um eine Einheit vermindert und zurück in den Arbeits- j speicher 7 gagebsru Die Zeitsteuerung für diesen speziellen Zyklus !
ist die gleiche wie bei einer Doppel-Byte-Moäifikationsfunktion
eines Steuerwortes des X'yps Zwei. Während der Einreihungsoperation
werden die WO- und ¥1-Register 24 und 25, die normalerweise
j auf zyklischer Basis aufdatiert sind» durch ein Signal aus der
Kippschaltung 176 daran gehindert, aufzudatieren, so dass die WO- (
und WI-Eegister 24, 25 iaiiser die Adreese der ersten Instruktion
enthalten^ die nach der Eingliederungisoperation durchgeführt werden
soll»
Zur Seit T4 des sweiten Beteiligungssgyklus wird der Wert in den
WO-VH-Registern 24 und 25 durch die M0-M1-Assembler 26 und 27 in
die MQ-MI-Register 28 und 2S gegeben und das unterbrochene Mikroprogramm
\iird fortgesetzt= Während des sweiten Beteiligungszyklus
wirä eine spezielle O-Detektorfunktion gebildet, und zwar für die
Doppei-Byte-D&t-e, Sie als Zäblfeld benutzt wird. Hierbei handelt
es sich um einen O-Test, der anzeigen soll, wann die Datenzählung
909835/1253
kl»
- 44 - . P 15 867/D EN 967 077
auf O gegangen ist und"damit den Datenübergang vollendet bat.
Die Einreihzyklussteuerungen aus Figur 11 sperren die Sammelleitung SDSA, die in das C-Register 6a führt und tasten die Schal»
tungen für die verschiedenen Bitmuster der zwei Zyklen, die bei
Eingange - Ausgangsoperationen benutzt werden. Die Einreihoperation
ist ausser während des ersten Zyklus eines Worttyps Zwei auch während des ersten Zyklus einer Sperr-Routine gesperrt.
Damit das Bitmuster im C-Register ersetzt werden kann, ist es
nötig, die normale Quelle dieser Daten abzuschalten. Dies erfolgt
mittels der Kippschaltung 170. Diese Kippschaltung, ist normalerweise
eingeschaltet, wird jedoch bei Beginn eines Einreihungssignals abgeschaltet, so dass auf der Ausgangsleitung der Datenkippschaltung
170 das Signal.abfällt. Hierdurch wird der normale
Datenpfad zum Steuerregister 6a durch Blockieren des UND-Kreises 171 blockiert. Ohne Steuerzyklüs AB-Signal ist das Steuerregister
6a von der Sammelleitung SDSA abgetrennt. Da das Steuerregister 6a bei Beginn des nächsten Zyklus automatisch wieder zurückgeschaltet
wird, kann nun die Information im Steuerregister 6a automatisch aus einer anderen Quelle stammen.
Im Falle einer Leseoperation idubs zur Zeit TO eine 1 in die Bitpositionen
1, 2, 3, 7, 8, 10, 11 und 12 eingegeben werden. Dieses
Muster ist in Figur 10 dargestellt. Dieses Bitmuster wird durch . dae UND-Tor 162 getrieben, das die Bits 1,3, 7, 8 und 12 schaltet.
Die Bits 10 und 11 werden durch das Ausgangssignal des UND-Tores 174 eingeschaltet. Dieses UND-Tor 174 wird durch den TO-Impuls
und des Ausgangseignal der Kippschaltung 176 geschaltet«
Das Eingliederungsanforderungssignal an den UND-Toren 173 und
schaltet die Bits nur während eines ersten Beteiligungszyklus ein, während das Eingliederungselgnal selbst am UND-Tor 172 die
Bits für beide Zyklen einschaltet.
Beim zweiten Lesezyklus wird ein etwas anderes Bitmuster benötigt,
das in die durch die UND-To^re 173 und 174 eingeschalteten Bit-
909835/125
P 15 867/D SN 967 077
Positionen gegeben wird und einen Bit in die Bitposition 14
gibt. Die Bitposition 14 wird über das UND-Tor 175 auf 1 geschaltet*
Das UND-Tor 175 ist dabei durch den TO-Impuls am Beginn
des zweiten Zyklus und das zweite Beteiligungszyklussignal eingeschaltet,
Der Unterschied zwischen der Lese- und Schreiboperation wird
durch das UND-Tor 173 bestimmt, an dessen einen Eingang das Einreihsignal gelangt. Bei Abwesenheit dieses Signals wird der
zweite Bit nicht geschaltet. Eine Schreiboperation unterscheidet
sich also lediglich durch die Abwesenheit des Bits 2 im Steuer- |
register 6a von der Laseoperation„
Die wesentlichen Signale für dieses Bitsiuster sind also das erste
und -zweite Einreihsignal. Diese werden aus den Eingängen für die Kippschaltungen 176, 177, 178 abgeleitet» Die Kippschaltung
176 wird durch das Beteiligungsanforderungssignal eingeschaltet,
•nicht jedoch durch ein Beteiligungszyklusaignal zur Zeit T6. Der
Ausgang der Kippschaltung 176 ist ein Konditionierungssignal auf ·
der Leitung 180, mittels dessen .zur Zeit 1I1O die Kippschaltung
177 eingeschaltet wird. Der Ausgang der Kippschaltung 176 gelangt
auch an je-wsils einen Eingang der UND-Tore 174, 173. Hierdurch
wird in Kombination mit dem ersten Einreihbeteiligungszyklusaignal
am UND-Tor 172 das Bitmuster in dem Steuerregister bei ,
Beginn dsa Einreifcsyklus geschaltet. "
Die Kippschaltung 176.wird im ersten Beteiligungszyklus zur Zeit
IH zurückgeschaltet, und zwax* unter Mitwirkung des UND-Tores 181.
Z-&Am:'ch wird die Kippschaltung 178 zur Zeit TO im zweiten Beteiligungszyklus
vorwärts geschaltet,und zwar durch Kombination der Ausgänge der Kippschaltung 177 auf der Leitung 182 und der Kippschaltung
176 auf der Leitung 183 und dein TO-Impuls. Dadurch entsteht
ein Auegangssignal auf der Leitung 184* das den zweiten
Beteiligungszyklua anzeigt. Dieses Signal gelangt an das UND-Tor
1?5 und verändert den Bit 14, so dass zwischen dem ersten und
909835/1253
lffe P 15 867/D EN 967 077
zweiten Beteiligungsayklua unterschieden werden kann.
Die ODER-Kreise 185» 196 und dar Inverter 187 dienen zur Ableitung
der verschiedenen Zeitaignale, die in dem Arbeitsspeicher
benötigt werden. Wenn die Kippschaltung 177 und 178 an sind, dann wird in Verbindung mit dem B-Quellendecoder, ein B-Register
und ein T-Register im Arbeitsspeicher ausgewählt.
Die logische Schaltung aus Figur 12 dient dazu, dass die Daten aus einem Einganga-Ausgangsgerät, wie zum Beispiel einer Plattenin
ein Kerngedächtnis innerhalb von CPU übertragen werdencZ,reilie
Eine zweifache Instruktionascbleife im Steuergedächtnis veranlasst
CPU,einen Buchstaben aus der adressierten Position des Hauptspeichers herauszunehmen. Dieser Buchstabe wird dann ge«
prUft, um festzustellenj ob es sich um eine Gruppenmarkenwortmarke
oder um eine einfach© Wortmarke handelt. Bisse speziellen
Buchstaben werden entweder regeneriert oder abgezogen, je nach dem Modus der gerade laufenden Operation. Bei Bewagungsmodus,
beispielsweise werden die Wertmarken nicht geändert. Die Wortinarken
dienen rlaaia, die Instruktionen und, Datenfelder ku tonnen.
Sine Date, die an der adressierten Position von einem Kern abgelesen wurde, wird untersucht und daraus wird ein Ausgangssignal
abgeleitet, wenn es sich bei dam Buchataben um eine Gruppenmarkenwortraarke
handelt. Dar Buchstabe, aus dem Ausgangs-Eingangagerät
gelangt dann in den Pufferkreia. lan Falle, dass es gewünscht
ist, den speziellen Buchstaben im Kern su behalten, wird die Date, die aus dor Reihe ausgelesen ist» im Puffer entsprechend
modifiziert, bevor sie in den Kern gegeben wird. Diese Vorbehandlung der Daten im Kern ermöglichen es, die Buchstaben ohne
Zeitverlust zu modifizieren, da dabei nur die üblichen logischen Verzögerungen banötigt werden.
Die erste Instruktion einer Zweiwort-Mikro-Inatruktionsactileife
schaltet normalerweise die Datenadraese im Hauptspeicher aufwarte.
909835/1253
ϊί> Ρ 15 867/DEU 967 077
Der aufwärts Behaltende Teil der ersten Instruktion wird jedoch
gebremst, bis das Einreibbeteiligungszyklussignal vorliegt. Das ;
bedeutet, dass der Buchstabe, der aus der Reihe ausgelesen ist,
mit der Adresse im Hauptspeicher verglichen und regeneriert
wurde. Jetzt wird die Adresse im Hauptspeicher vermehrt und der nächste Buchstabe untersucht, um zu entscheiden, ob er eine Wortmarke
enthält oder nicht, oder ob er eine Gruppenmarkenwortmarke ist oder nicht. Die Zweiwort-Mikro-Instruktionsschleife wird
wiederholt, bis ein Gruppenmarkenwortmarke festgestellt ist. Ist dies der Fall, dann läuft die Zweiwortschleife am Ende der Einreihoperation
aus. \
Das T-Register ist im Arbeitsspeicher 7 angeordnet. Die Daten
innerhalb des !-Registers sind so adressiert, dass sie vom Hauptspeicher
her zugänglich sind. Die Buchstaben werden aus der Reihe mit 6 Mikr ο Sekunden Intervall ausgelesen. Diesferweist sich als ί
eine optiEaleKombination von Mikro-Instruktionen einerseits und
speicherung -■ ■-'
Hart- 7 andererseits. Wenn man stattdessen auf der, einen Seite
Hart- 7 andererseits. Wenn man stattdessen auf der, einen Seite
speicher alles hart behandelt, benötigt man zuviel Hart-/ und wenn man
alles in Form von Mikro-Instruktionen verarbeitet, benötigt man
zuviel Zeit. Die gewählte Aufteilung gestattet es, mit einem Minimum an Zeit und einem geringen Anteil an Hartware auezukommen.
Das UND-Tor 190 ist an die Sammelleitung SDSA angeschlossen und
wird durch das beschriebene Bitmuster eingeschaltet. Dieses Bit- \ i
muster entspricht einer Gruppenmarkierungawortmarke, wobei es
sich ura einen der besonderen Buchstaben handelt, die dazu dienen, ;
den Hauptspeicher abzutrennen und das Wortmarkenausgangssignal
zu erzeugen. Der Ausgang des UND-Tores 190 schaltet die Kippschaltung
191 und erzeugt so ein Plusgruppenmarkierungswortmarkenausgangseignale
Die Kippschaltung 19t wird durch das Haupt- und !
Kettcnenderlioksclialtsignal zurückgeschaltet. Das GruppenmarkierungswortmarkentiigaSil
gelangt an den Inverter 192 und erzeugt
do,rt ©,in Signal,-.jwoduroh weitere Einreihayklusanforderungen verhindert werden.
909835/1253
5 867/3D EN 967 077
Während einer Schreiboperation im Bewegungsmodus ist es wünschenswert,
die Wortmarken von den Daten, die an die Plattenreihe gelangen, abzusieben. Dazu dient das UND-Tor 195. Dieses UND-Tor
wird durch diverse Signale eingeschaltet, und zwar eines entsprechend dem Bewegungsmodus, eines entsprechend dem Schreibbetrieb,
ein Zonen-2-Signal, das das Datenfeld als solches identifiziert,
ein Datenfeldsignal, das hier unterscheidet von einem Zonen-2-Feld
und einem Bitring-1-Signal, das anzeigt, dass Bit-1-Zeit in
dem laufenden Einreihsehreibzyklus vorliegt* Das Bit 1«1 Signal
treibt dann einen 1-Bit in die erste Bitposition des Lesepuffers. Sobald das Bewegungsmodus- und das Lademodussignal durch die Mikror
Programme abgeleitet sind, sind die Eingänge der UND-Iore 196
Kontrollwßrter des Typs Null und ein Tastsignal auf einer Leitung
aufgrund eines besonderen Bitmusters im C-Register 6a. Die Ausgänge des QDER-Kreisee 197 und des UND-Kreises 199 gelangen zusammen in den ODER-Kreis 198 und erzeugen dort eine Verriegelungsoperation
und verhindern so ein Ausgangssignal auf der Leitimg 200. Dieses Signal wird im UND-Tor 201 mit einem Modussignal, aus
CPU kombiniert. Das Modussignal wird von einem Bit abgeleitet, der im Modusregister vorliegt und anzeigt, dass sich das System
in einem bestimmten Modus befindet. Der Ausgang des UND-Tores 200 ist ein Signal Minus-Bewegungsmodus und geigt die laufende
Operation als Bewegungsmodusoperation an. Der Inverter 202 erzeugt
das invertierte Signal und zeigt auch an, dass das System
Bicb im Bewegungsmodue befindet. Das UND-Tor 203 und der Inverter
204 erzeugen ein Signal, das anzeigt, dass das System im Lada»
modus arbeitet, also invers zum Bewegungsiaodus.
Die Kippschaltung mit den UND-Tor 198 und dem ODER-Kreis 197 keim
durch ein Steuerwort des Typs Null zurückgeschaltet werden. Wie bereits bemerkt, ist es nicht wünschenswert, di© Adresse zu ver~
mehren, wenn die Baten tatsächlich zwischen der Reihe und OPU
Übertragen werden* Zu diesem Zweck wird dann die Adresse so v/ieder
zurückgeBpeichert, wie sie ausgelesen wird. Das betreffende Signal
909835/1253
k3 E 15.867A EN 967 077
wird mittels eines UHD-Eores 210 erzeugt,in dem das Plattenmodussignal
der Bit 0 im Modusregister,der den besonderen Modusbetrieb
anzeigt, ein A-Quellenfelddecoder 3, der anzeigt, dass die dritte
extern© Sammelleitungaktiviert ist, eine Programmgedäcbtniswortbewegung,
die anzeigt, daas ein Wort im Hauptspeicher, das nicht im Steuerbezirk liegt, an ein äusseres Gerät bewegt werden
soll und ein Signal, das anzeigt, dass ein Scheibenzyklus nicht
vorliegt, kombiniert werden. Der Ausgang des UHD-Tores 210 ist
ein Minus-O-AufdatierungsschreibSperrsignal. Dieses Signal
gelangt an den Inverter 211 und erzeugt dort ein Plus-Beteiligunga
sperre!gnal. Das Plus-Lesepufferbit-1-Signal ge- \
langt an den Hauptspeicher auf der Leitung 57* Dieser Bit wird
angeliefert, wenn im Speicher in dieser Position eine Wortmarke
vorliegt, da es wünschenswert ist, dass diese Wortmarke in,dieser Position bleibt. Es ist nötig, diesen Bit zu synthetisieren, weil
Im Bewegungsmodus kein Bit in dieser Position vorliegt» wenn die
Daten aus der Reibe kommen. Es ist deshalb auch nötig, das Signal
aus diesem Bit in den Daban, so wie sie aus dem Kern kommen, mit
einem Signal, das diesen Bewegüngsmodus anzeigt, zu kombinieren.
Dies erfolgt in dem UND-Tor 215, das mit denr ODER-Kreis 216 zusammenwirkt
und ein Plus-Lesepufferbit-I-Signal erzeugt. Die Polarität,
die dar Kreis 220 hält, wird durch einen Eingang aus dar Bit~1-Position der Sammelleitung SDSA herbeigeführt. Das er- g
st© Steuerwort in der Mikro-Programmschleife erzeugt ein Plus-3Sxtern~AS-Pecodierungs-3~Signal
und ein Plus-Taste-CPU-An-Externan-Code-Signal.
Diese Signal© werden mit dem Scheibenmodussignal in dem UHD-Tor 221 kombiniert und achalten die Polarität des
Haltekreisös 220 und setzen den V/ert auf der Sammelleitung SDSA
in das externe Register 3.
"SebsAlfl die Polarität in dem Haltekreis 220 gesetzt 1st, wird mit
a&m Pbaaenbewegungsmodusöignal im UND-Kreis 220 kombiniert, wodurch
dann sin Plus-Leaepuffsrbit 1 mittels des ODER-Kreisea 216
erzeugt wird„ Der Polaritätöhaltekreis 220 wird dann zwischen
9098 3 5/125 3
SO P15 867/Β EN 967 077
zwei Bits zurückgeschaltet, so dass, wenn die Speicherung keinen
Wortmarkensammelleitungsbit 1 enthält, die Yarriegelungsschaltung
220 nicht vorwärtsgeschaltet ist.
909835/1253
Claims (14)
1. eine Mikro-Inatruktioneschleife mit einer ersten und einer
zweiten Mikro-Instruktion*
2. Mittel j die auf die erst« Mikro-Instruktion ansprechen und
eine Yielsehl von Operationen der folgenden ausführen
a) Lesen eines Buchstabens unter einer vorbestimmten Adresse
im Arbeitsspeicher (7),
b) Vergleichen des Buchstabens mit vorbestimmten Buchstaben,
c) Srzeugsri eines Ausg&ngssigrials für Korrespondenz zwi- %
sehen diesem Buchstaben und der vorbestimmten Adresse,
d) Vermehren des Wertes der vorbestimmten Adresse,um die
lokalisation eines nächsten su adressierenden Buchstabens
abzuleiten und
3. Mittslt. die auf die zweite Mikro-Instruktion ansprechen und
auf die erste MikrG-Instruktion zurückschalten.
909835/1253
5λ "Ρ 15 867/£D BF 967 077
2, Einrichtung nach Anspruch 1 Mit Steuermittel*! sum Unwirksammacben
der Aäressenwertverntehrun-gsfunktion* in den auf dis
orate Mikro-Instruktion ansprechenden Mitteln in Abwesenheit
©ines? Signals , äae anzeigt, dass Daten zwischen dem Eingangs-Ausg&ngsgerät
und der zentralen Prozesseinheit übertragen
wurden.
3* Einrichtung nach Anspruch 1.und/oder 2 mit Mitteln, die auf
das Ausgangssigiial ansprechen und die %ti übertragenden Daten
modifizieren. . ■ · .
4. Einrichtung naoh Anspruch 1, 2 und/oder 3, gekennzeichnet
™ durch Mittel, die auf das Aüsgangssigiial ansprechen und die
Datenübertragung
5. Einrichtung nach einem oder Mehreren der Vorhergehenden Ansprüche»
gekennzeichnet durch ein Steuerregister (6, 6a) zur Aufnahm© von Ste^erwörtörn, die die Jeweilige logische konfiguration
bestimmen; einen Hauptspeicher (1) zur Aufnahme einer
Vielzahl von Steuerwörtern, angeordnet in der Reihenfolge, in der die zugehörigen Operationen durchgeführt werden! ein Speicher-Adressenregister?
Modifizierermittel, die an das Speiefcer-Adressenregister
angeschlossen sind, um den Adressenwert, in dem Speicher-Adressenregister zu vermehren? Signalmittel zur
Erzeugung eines Zyklus-Schleich-Anforderungssignals und Mittel,
die auf dieses Zyklüs-Söhleieh-Anforderungssignal ansprechen
und die Punktion der Modifizierermittel blockieren, sowie.an
das Steuerregister angeschlossen sind und auf das Zyklus-Schleich-AnforderungBSignal
mindestens zwei verschiede Steuerwörter
nacheinander in das Steuerregister eintreiben,
6. Einrichtung nach Anspruch 5« gekennzeichnet durch Püfferiaittei,
die an die Modifiaierermittel angeschlossen sind und die modifizierte Adresse speichern, sowie Übertragerfflittei zürn Übertragen der inodilteisrten Adresse von den Puffermitteln an das
Speicher-Adressenregister*
9Ö9835/12S3
867/JD SI 967 077
7. Einriebtimg moo Anspruch 5 'imd/oder 6, dadurch gekennzeichnets
dass die Signalmittel zw?' Erzeugung des Zyklus-Bötoleieh-Anfor-•
derungsaigaals an das Mngangs^Auagangagerat angeschlossen
sind,- -ua ö&a genannt® Anforderungssignal auf sin entsprechendes
Bedi@nungabeg.@hra.fi zu erzeugen.
S0 Einrichtung nach einsm oder m®bv@ven dar vorhergehenden Ansprüche,
gekennzeichnet durch einen Arbeitsspeicher (7) uniteiner
Yialaabl von adresaierbaren Zonen, wobei jede Zone eine
Vielzahl von adressierbaren Wörtern enthält5 ©inen Arbeitaspeiefoer-DatsmaBseisitoler
(5) zur Erzeugung d©r Wortadressen und
Zonenadr©ss©n für dsn Arbeitsspsicner (7)J ein Modusregister,
das an dem g©nannt-sn Ar'beitBspeiclier-Datenasaesabler (5) ange-*
Bcliloasea ist suz1 Spezifizierung* der ZorienadTeass dient und
das au diesen Swooli' .!Daten enthält ^ die den gerade laufenden
0p2rat±«mst,yp anaeigen? und Mittel zum Ansehluae dss Steuer™
registsrs (6a) an clen Arboitespsicber-Batonas.semblor (5) aur
Spezifikation dsr Wortadressse,
9*. Einrichtung nach Aaspr-üefc S5, dadurch gökennzeichnet3 dass jed©
der Zonen charuij besondere ZoEönadressienmgßißiittel ausgewählt
ist und dass ±w Ariseitsspeielier &±&® gemeinsame Zorüe Yorgsseben
-ist, dia durea eine Yieljsabl von Adresaierungamitteln
für einzelne Zonen adressiert ist.
10. Einrichtung.nach Anspruch 9» dadurch gekennaeichnet, dass jede
Zone ä@B Arbeitsspeichers die Hauptapaicheradresse einer Instruktion
enthältjund zwar in einer folge nach Massgabe der
System-Operationen, die unter Verwendung dieser Zone abgewickelt
werden. - ' " ·
11» Einrichtung nach einem oder !Mehreren der vorhergehenden An-
HpYJuOhQ3 gekönnaoiehnot durch ©inen Adresßenmodifisslerer für
■Via Haiitrtspsiclier-,, der den Wert der Hauptspeicheradresse
ve^asbr·«, um die näcitjstfolgenäu Lokalisation zu adressieren!
die auf den Ausgang dos Steuerregisters
909835/1253
967 O77
(6a) ansprechen und ein Signal erzeugen,,das den Beginn odsr
das Ende einer Varsweigungsroutlne anzsigtf Mittel, die an
den Ar"beitaspsic'h.©3?->I)atenasä3eial>ler (5) angeschlossen sind irad
auf di© Zwsdgde fcektoriaittal ansprechen und ein© vorbes timmts
Wortadresse ±m Arbeitsspeicher (7) entv/iekelnj und Mittel,
die auf das Steuerregister ('6a) und den Arb@ltsspeiühsr-DaiQn~
asis@mbl$r (5) ansprechen, um die im Wert vermehrte Hauptspeicheradreöse
an der vorljestimsätsn Wortadresae im Arbeitsspeicher
zu speichern.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, dass di@
vorbeatirainte ArbsitaspsiehQr-Wortadrasse die gleiche Adrssse
iat wi© für eins Tielzahl von Zonen.
13. Einrichtung naoh einem oder saehreren der Ansprüche 8 und folgende»
gekennzeichnet durch sin MMSK-Ragister zur Spezifizierung
einer Zonanadrsss®; Mittel, die auf das Steuerregister
(6a) ansprechen und dazu dianen, Daten in das MMSK-Reglater
einzugeben und Sperrsteuermittel, die auf das MMSK-Register
ansprechen und dazu dienenä das Modusregister von dsra Arbeitsspeiafoer-Datenass'äaabler
abzutrennen und durch dai3 MMSE-Register
zu ersetssn.
14. Einrichtung nach-Anspruch 13» dadurch gekennzeichnet, dass
die in das MMSK-Eagister eingsglledörten Daten aus dem Hauptspeicher (1) stanuaen.
15· Einrichtung nach Anspruch 13, dadurch gslcennzslehnet, dass die
Mittel aur Eingliederung der Daten in das MMSK-Register enthalten
J Monitormittel für eine Sperranforderungj Adresaeneraeugungsmittal,
die auf diese Honltormittel ansprechen und
eine Hauptspeicheradresss für eine Sparranforderung entifiekeln
und Mittel zur Aufnahme dar Daten aus dem Hauptspeicher und Einspeisung eines Teils dieser Daten in das MMSK-Register.
90983 571253
t «
S5 ■ . P 15 867/3) EH- 96? 077
16» Sinriebtimg nach; A&sp^iach 15? dadurch gekennzeiclim©-tf„.ö.aßs
die AdressenersetigmigsHiittel auf die Priorität der Sperranforderung
&nsprech@n und für dis Anforderung höchster Priorität
eine ÄdreBse bäciästen Wertes erzeugen} so dass die Anforderungen
nifc.dEigerer Priorität eliminiert werden.
909835/1253
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69508168A | 1968-01-02 | 1968-01-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1815078A1 true DE1815078A1 (de) | 1969-08-28 |
DE1815078B2 DE1815078B2 (de) | 1974-05-16 |
DE1815078C3 DE1815078C3 (de) | 1975-07-10 |
Family
ID=24791481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1815078A Expired DE1815078C3 (de) | 1968-01-02 | 1968-12-17 | Elektronisches Datenverarbeitungssystem |
Country Status (12)
Country | Link |
---|---|
US (1) | US3599176A (de) |
JP (1) | JPS514060B1 (de) |
AT (1) | AT292341B (de) |
BE (1) | BE723013A (de) |
BR (1) | BR6905289D0 (de) |
CH (1) | CH483672A (de) |
DE (1) | DE1815078C3 (de) |
ES (1) | ES361451A1 (de) |
FR (1) | FR1592165A (de) |
GB (1) | GB1242437A (de) |
NO (1) | NO125116B (de) |
SE (1) | SE338452B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3983539A (en) * | 1969-05-19 | 1976-09-28 | Burroughs Corporation | Polymorphic programmable units employing plural levels of sub-instruction sets |
BE757967A (fr) * | 1969-10-25 | 1971-04-23 | Philips Nv | Memoire pour microprogramme |
US3725868A (en) * | 1970-10-19 | 1973-04-03 | Burroughs Corp | Small reconfigurable processor for a variety of data processing applications |
US3735363A (en) * | 1971-04-07 | 1973-05-22 | Burroughs Corp | Information processing system employing stored microprogrammed processors and access free field memories |
DE2134816C3 (de) * | 1971-07-13 | 1978-04-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Adressenübersetzung |
IT943202B (it) * | 1971-10-12 | 1973-04-02 | Fiat Spa | Perfezionamenti negli elaboratori elettronici |
US3748649A (en) * | 1972-02-29 | 1973-07-24 | Bell Telephone Labor Inc | Translator memory decoding arrangement for a microprogram controlled processor |
US3775756A (en) * | 1972-04-20 | 1973-11-27 | Gen Electric | Programmable special purpose processor having simultaneous execution and instruction and data access |
US3800287A (en) * | 1972-06-27 | 1974-03-26 | Honeywell Inf Systems | Data processing system having automatic interrupt identification technique |
US3979727A (en) * | 1972-06-29 | 1976-09-07 | International Business Machines Corporation | Memory access control circuit |
US3959777A (en) * | 1972-07-17 | 1976-05-25 | International Business Machines Corporation | Data processor for pattern recognition and the like |
US3829839A (en) * | 1972-07-24 | 1974-08-13 | California Inst Of Techn | Priority interrupt system |
US3828320A (en) * | 1972-12-29 | 1974-08-06 | Burroughs Corp | Shared memory addressor |
JPS4995548A (de) * | 1973-01-12 | 1974-09-10 | ||
GB1426748A (en) * | 1973-06-05 | 1976-03-03 | Burroughs Corp | Small micro-programme data processing system employing multi- syllable micro instructions |
US3913074A (en) * | 1973-12-18 | 1975-10-14 | Honeywell Inf Systems | Search processing apparatus |
US3914747A (en) * | 1974-02-26 | 1975-10-21 | Periphonics Corp | Memory having non-fixed relationships between addresses and storage locations |
FR2269150B1 (de) * | 1974-04-25 | 1977-10-28 | Honeywell Bull Soc Ind | |
US3961312A (en) * | 1974-07-15 | 1976-06-01 | International Business Machines Corporation | Cycle interleaving during burst mode operation |
US4205372A (en) * | 1974-09-25 | 1980-05-27 | Data General Corporation | Central processing unit employing microprogrammable control for use in a data processing system |
DE2560129C2 (de) * | 1974-09-25 | 1982-11-04 | Data General Corp., 01581 Westboro, Mass. | Verfahren für die Erzeugung und Ausführung der Anfangsmikroinstruktion einer zur Ausführung einer Makroinstruktion dienenden Mikroinstruktionsfolge |
US3990052A (en) | 1974-09-25 | 1976-11-02 | Data General Corporation | Central processing unit employing microprogrammable control for use in a data processing system |
JPS5161749A (en) * | 1974-11-26 | 1976-05-28 | Fujitsu Ltd | Deetashorisochino shoriringuseigyohoshiki |
US4118776A (en) * | 1975-07-17 | 1978-10-03 | Nippon Electric Company, Ltd. | Numerically controlled machine comprising a microprogrammable computer operable with microprograms for macroinstructions and for inherent functions of the machine |
IT1059493B (it) * | 1976-04-22 | 1982-05-31 | Olivetti & Co Spa | Dispositivo per cambiare l ambiente di lavoro di un calcolatore |
US4173041A (en) * | 1976-05-24 | 1979-10-30 | International Business Machines Corporation | Auxiliary microcontrol mechanism for increasing the number of different control actions in a microprogrammed digital data processor having microwords of fixed length |
US4323964A (en) * | 1976-11-01 | 1982-04-06 | Data General Corporation | CPU Employing micro programmable control for use in a data processing system |
US4342082A (en) * | 1977-01-13 | 1982-07-27 | International Business Machines Corp. | Program instruction mechanism for shortened recursive handling of interruptions |
US4315314A (en) * | 1977-12-30 | 1982-02-09 | Rca Corporation | Priority vectored interrupt having means to supply branch address directly |
US4307445A (en) * | 1978-11-17 | 1981-12-22 | Motorola, Inc. | Microprogrammed control apparatus having a two-level control store for data processor |
US4330823A (en) * | 1978-12-06 | 1982-05-18 | Data General Corporation | High speed compact digital computer system with segmentally stored microinstructions |
US4394736A (en) * | 1980-02-11 | 1983-07-19 | Data General Corporation | Data processing system utilizing a unique two-level microcoding technique for forming microinstructions |
US4742449A (en) * | 1981-04-23 | 1988-05-03 | Data General Corporation | Microsequencer for a data processing system using a unique trap handling technique |
US4651275A (en) * | 1981-07-02 | 1987-03-17 | Texas Instruments Incorporated | Microcomputer having read/write memory for combined macrocode and microcode storage |
US4451884A (en) * | 1982-02-02 | 1984-05-29 | International Business Machines Corporation | Cycle stealing I/O controller with programmable offline mode of operation |
US5926644A (en) * | 1991-10-24 | 1999-07-20 | Intel Corporation | Instruction formats/instruction encoding |
FI963388A (fi) * | 1996-08-30 | 1998-03-01 | Instrumentarium Oy | Väliaineiden spektroskooppisessa analysoinnissa käytettävän mittausanturin lisärakenne |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3029414A (en) * | 1958-08-11 | 1962-04-10 | Honeywell Regulator Co | Information handling apparatus |
US3247490A (en) * | 1961-12-19 | 1966-04-19 | Sperry Rand Corp | Computer memory system |
US3369221A (en) * | 1964-05-04 | 1968-02-13 | Honeywell Inc | Information handling apparatus |
US3344404A (en) * | 1964-09-10 | 1967-09-26 | Honeywell Inc | Multiple mode data processing system controlled by information bits or special characters |
US3359544A (en) * | 1965-08-09 | 1967-12-19 | Burroughs Corp | Multiple program computer |
US3404378A (en) * | 1965-10-29 | 1968-10-01 | Automatic Telephone & Elect | Computers |
-
1968
- 1968-01-02 US US695081A patent/US3599176A/en not_active Expired - Lifetime
- 1968-10-23 FR FR1592165D patent/FR1592165A/fr not_active Expired
- 1968-10-28 BE BE723013D patent/BE723013A/xx not_active IP Right Cessation
- 1968-12-09 GB GB58364/68A patent/GB1242437A/en not_active Expired
- 1968-12-14 ES ES361451A patent/ES361451A1/es not_active Expired
- 1968-12-17 DE DE1815078A patent/DE1815078C3/de not_active Expired
- 1968-12-18 NO NO5074/68A patent/NO125116B/no unknown
- 1968-12-27 AT AT1263168A patent/AT292341B/de not_active IP Right Cessation
- 1968-12-28 JP JP43095974A patent/JPS514060B1/ja active Pending
- 1968-12-31 CH CH1943368A patent/CH483672A/de not_active IP Right Cessation
-
1969
- 1969-01-02 BR BR205289/69A patent/BR6905289D0/pt unknown
- 1969-01-02 SE SE00005/69A patent/SE338452B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CH483672A (de) | 1969-12-31 |
DE1815078C3 (de) | 1975-07-10 |
FR1592165A (de) | 1970-05-11 |
NO125116B (de) | 1972-07-17 |
JPS514060B1 (de) | 1976-02-07 |
BR6905289D0 (pt) | 1973-04-26 |
ES361451A1 (es) | 1970-11-01 |
SE338452B (de) | 1971-09-06 |
DE1815078B2 (de) | 1974-05-16 |
AT292341B (de) | 1971-08-25 |
BE723013A (de) | 1969-04-01 |
US3599176A (en) | 1971-08-10 |
GB1242437A (en) | 1971-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1815078A1 (de) | Mikro-programmierte Datenverarbeitungseinrichtung | |
DE2113890C2 (de) | Zentrale Verarbeitungseinrichtung für Datenverarbeitungsanlagen | |
DE2523414C3 (de) | Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen | |
DE2628363C2 (de) | Datenverarbeitungs-Netzwerk | |
DE2560513C2 (de) | Verfahren zum authorisierten Empfang von im Fernsehmodus ausgesandten Informationen und Vorrichtung zur Durchführung des Verfahrens | |
DE2646163B2 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE2118581A1 (de) | Datenverarbeitungssystem | |
DE2635592A1 (de) | Multiprozessor-abrufsystem | |
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
DE1499290A1 (de) | Datenverarbeitungsmaschine | |
DE2725396C3 (de) | ||
DE1269393B (de) | Mikroprogramm-Steuerwerk | |
DE69130414T2 (de) | Prozessor und Verfahren zur parallelen Verarbeitung | |
DE2148956C3 (de) | Datenübertragungssystem | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2064383B2 (de) | Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen | |
DE2753650C2 (de) | Zeithaltende Einrichtung mit einem Register zum Speichern von Zeitzähldaten | |
DE2829972A1 (de) | Schnittstelle einer datenverarbeitungsanlage | |
DE1499224C3 (de) | Datenverarbeitungsanlage mit Kellerspeichereinrichtungen | |
DE2428013A1 (de) | Mehrfachsteuergeraet | |
DE1222289B (de) | Datenverarbeitungseinrichtung | |
DE2025731C3 (de) | Datenendstation | |
DE2610428A1 (de) | Anordnung zur steuerung der zwischenspeicherung von zwischen zwei funktionseinheiten zu uebertragenden daten in einem pufferspeicher | |
DE1762205B2 (de) | Schaltungsanordnung fuer ein elektronisch gesteuertes selbstwaehlamt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |