[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112012003020B4 - Verfahren zum Herstellen einer Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten - Google Patents

Verfahren zum Herstellen einer Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten Download PDF

Info

Publication number
DE112012003020B4
DE112012003020B4 DE112012003020.6T DE112012003020T DE112012003020B4 DE 112012003020 B4 DE112012003020 B4 DE 112012003020B4 DE 112012003020 T DE112012003020 T DE 112012003020T DE 112012003020 B4 DE112012003020 B4 DE 112012003020B4
Authority
DE
Germany
Prior art keywords
work function
gate
function material
layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012003020.6T
Other languages
English (en)
Other versions
DE112012003020T5 (de
Inventor
Jun Yuan
Dechao Guo
Shu-Jen Han
Keith Kwong Hon Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112012003020T5 publication Critical patent/DE112012003020T5/de
Application granted granted Critical
Publication of DE112012003020B4 publication Critical patent/DE112012003020B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleiterstruktur, das aufweist:Ausbilden eines Gate-Hohlraums (25A, 25B), der seitlich von einer dielektrischen Planarisierungsschicht (60) umgeben ist, auf einem Halbleitersubstrat (8), wobei eine obere Fläche des Halbleitersubstrats (8) an einem Boden des Gate-Hohlraums (60) freigelegt ist;Ausbilden einer Gate-Dielektrikumschicht (31A, 31B) in dem Gate-Hohlraum (60);Ausbilden zumindest eines planaren Austrittsarbeits-Materialabschnitts, der eine oberste Fläche aufweist, die gegenüber einer obersten Fläche der dielektrischen Planarisierungsschicht (60) auf der Gate-Dielektrikumschicht (32L, 31A, 31B) in dem Gate-Hohlraum (60) vertieft ist;wobei jeder des zumindest einen planaren Austrittsarbeits-Materialabschnittes (34, 36A; 36B) durch anisotrope Abscheidung der Austrittsarbeits-Materialschicht (34L, 36L) ausgebildet ist,wobei die vertikalen Abschnitte der Austrittsarbeits-Materialschicht eine Dicke aufweisen, die zumindest das Dreifache einer Dicke der vertikalen Abschnitte der Austrittsarbeits-Materialschicht beträgt,wobei die vertikalen Abschnitte der Austrittsarbeits-Materialschicht und obere Abschnitte von horizontalen Abschnitten der Austrittsarbeits-Materialschicht durch eine isotrope Ätzung entfernt werden,undFüllen des Gate-Hohlraums (60) mit einer Metallschicht (38L, 40L), die mit dem zumindest einen planaren Austrittsarbeits-Materialabschnitt (34, 36A; 36B) in Kontakt steht.

Description

  • HINTERGRUND
  • Die vorliegende Offenbarung bezieht sich auf Halbleiterstrukturen und im Besonderen auf einen Metalloxidhalbleiter-Feldeffekttransistor (metal-oxidesemiconductor field effect transistor, MOSFET) mit einer Hochleistungs-Ersatz-Gate-Elektrode, die so eingerichtet ist, dass sie eine verringerte parasitäre Kapazität und/oder einen geringen Widerstand bereitstellt, und auf Verfahren zu ihrer Fertigung.
  • Ein Ersatz-Gate-Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) kann ein Gate-Dielektrikummaterial mit hoher Dielektrizitätskonstante (high-k) enthalten, das für eine Verschlechterung bei hoher Temperatur aufgrund von Zersetzung oder sonstigen Mechanismen struktureller Verschlechterung anfällig ist. Ein Ersatz-Gate-MOSFET wird durch Ausbilden aktivierter Source- und Drain-Bereiche und optional von Metallhalbleiterlegierungen vor einer Abscheidung eines Gate-Dielektrikums und einer Gate-Elektrode ausgebildet. In einem Ersatz-Gate-MOSFET wird ein vertiefter Bereich eingesetzt, der üblicherweise als „Gate-Hohlraum“ bezeichnet wird, der anschließend mit einem Gate-Dielektrikum und einer Gate-Elektrode gefüllt wird. Der vertiefte Bereich wird üblicherweise durch Entfernen einer entsorgbaren Gate-Struktur ausgebildet. Da das Gate-Dielektrikum und die Gate-Elektrode die entsorgbare Gate-Struktur „ersetzen“, indem sie den Gate-Hohlraum füllen, folgt das Gate-Dielektrikummaterial, bei dem es sich üblicherweise um ein High-k-Gate-Dielektrikummaterial handelt, der Umrisslinie des vertieften Bereichs.
  • Eine Herausforderung beim Einsatz des Ersatz-Gate-Schemas für die Fertigung von Hochleistungseinheiten besteht darin, Gate-Hohlräume mit einem leitfähigen Material mit hoher Leitfähigkeit zu füllen. Die Leitfähigkeit von Ersatz-Gate-Leiterstrukturen insgesamt ist aufgrund der relativ hohen Leitfähigkeit von Materialien, die als Austrittsarbeits-Materialschichten eingesetzt werden, begrenzt. Wenngleich die optimalen Austrittsarbeits-Materialschichten geeignete Austrittsarbeitsniveaus für p-Feldeffekttransistoren bzw. n-Feldeffekttransistoren bereitstellen können, stellen solche Austrittsarbeits-Materialschichten keine so hohe Leitfähigkeit bereit wie ein leitfähiges Füllmaterial, das den verbleibenden Abschnitt eines Gate-Hohlraums füllt. Ferner verringert das Vorhandensein der Austrittsarbeits-Materialschichten auf Seitenwänden von Gate-Hohlräumen die Breite der Gate-Hohlräume so, dass das Volumen, das das leitfähige Füllmaterial einnehmen kann, verringert wird. Darüber hinaus kann eine Verringerung der Breite durch Skalierung zusammen mit dem Vorhandensein von Austrittsarbeits-Materialschichten auf Seitenwänden von Gate-Hohlräumen zu einer Bildung von Leerräumen während des Füllens der Gate-Hohlräume mit dem leitfähigen Füllmaterial führen. Die Kombination der obigen Faktoren trägt mit fortgesetzter Skalierung von Einheiten zu einem erheblichen Anstieg des spezifischen Widerstands von Gate-Leitern in Ersatz-Gate-Strukturen bei und begrenzt die Leistungsfähigkeit innovativer Ersatz-Gate-Feldeffekttransistoren.
  • In diesem Kontext sind einige Dokumente bereits bekannt: Dokument DE 11 2005 000 854 B4 beschreibt ein Verfahren zum Herstellen eines Halbleiterelementes mit einer High-k-Gate-Dielektrischen Schicht und einer Gate-Elektrode aus Metall. Das Dokumente DE 10 2007 046 849 A1 beschreibt ein Verfahren zur Herstellung von Gate-Elektrodenstrukturen mit großem ε nach einer Transistorherstellung. Das Dokument US 2006 / 0071 285 A1 beschreibt ein Induzieren von Spannungen in einen Kanal von Metall-Gate-Transistoren.
  • Weiterhin beschreibt das Dokument US 2008 / 0 185 637 A1 einen Gateisolierten Feldeffekttransistor sowie ein dazugehöriges Herstellungsverfahren. Das Dokument US 6 200 865 B1 beschreibt eine Nutzung einer opferbaren dielektrichen Struktur, um Halbleiterbauelemente mit selbstausrichtenden Schwellenwertanpassungen herzustellen. Weiterhin beschreibt das Dokument US 2007 0 262 451 A1 einen CMOS-Transistor, bei dessen Herstellung eine Opfer-Gate-Struktur genutzt wird. Ergänzend beschreibt das Dokument US 2006 / 0 278 934 A1 eine Halbleitervorrichtung sowie ein zugehöriges Herstellungsverfahren, bei dem ein Graben in einer Isolationsschicht ausgebildet wird. Und das Dokument US 2008 / 0 096 338 A1 beschreibt Verfahren und Vorrichtungen, die Metallgateschichten nutzen, welche Spannungen in Kanalregionen bewirken. Schließlich wird im Dokument US 2009 / 0 179 285 A1 beschrieben, wie ein Gate-Ersatz-Schema genutzt werden kann. Auch hier wird mit einem Graben gearbeitet, der oberhalb des eigentlichen Substrates ausgebildet wird.
  • KURZDARSTELLUNG
  • Es werden Ersatz-Gate-Austrittsarbeits-Materialstapel bereitgestellt, die eine Austrittsarbeit etwa auf dem Energieniveau des Leitungsbandes von Silicium bereitstellen. Nach dem Entfernen eines entsorgbaren Gate-Stapels wird eine Gate-Dielektrikumschicht in einem Gate-Hohlraum ausgebildet. Eine Metallschicht, die ein Metallelement und ein Nichtmetallelement beinhaltet, wird direkt auf der Gate-Dielektrikumschicht abgeschieden. Zumindest eine Trennschicht und eine Metallschicht werden abgeschieden und planarisiert, um den Gate-Hohlraum zu füllen. Die Metallschicht beinhaltet ein Material mit einer Austrittsarbeit von etwa 4,0 eV und im Besonderen von weniger als 4,4 eV und kann ein Material beinhalten, das aus Tantalcarbid und einer Hafniumsiliciumlegierung ausgewählt wird. Auf diese Weise kann die Metallschicht eine Austrittsarbeit bereitstellen, die die Leistungsfähigkeit eines n-Feldeffekttransistors verbessert, der einen Siliciumkanal einsetzt.
  • Gemäß der vorliegenden Offenbarung wird ein Verfahren gemäß dem unabhängigen Anspruch vorgestellt. Weitere Ausgestaltungen ergeben sich durch die abhängigen Ansprüche.
  • Figurenliste
    • 1 ist eine vertikale Querschnittsansicht einer beispielhaften Halbleiterstruktur nach einem Ausbilden von entsorgbaren Schichten auf der Gate-Ebene gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Strukturieren von entsorgbaren Gate-Strukturen und einem Ausbilden von Source/Drain-Erweiterungsbereichen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Ausbilden von Source/Drain-Gräben gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Ausbilden von eingebetteten verspannungserzeugenden Source/Drain-Bereichen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 5 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Abscheiden und Planarisieren einer dielektrischen Planarisierungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 6 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Entfernen der entsorgbaren Gate-Strukturen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 7 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Ausbilden einer Gate-Dielektrikumschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 8 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Ausbilden einer ersten Austrittsarbeits-Materialschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 9 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem ersten Rückätzprozess gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Entfernen verbleibender Abschnitte der ersten Austrittsarbeits-Materialschicht von einem Feldeffekttransistorbereich eines zweiten Typs gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Ausbilden einer zweiten Austrittsarbeits-Materialschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 12 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem zweiten Rückätzprozess gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 13 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Abscheiden einer leitfähigen Füllschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 14 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Planarisieren.
    • 15 ist eine vertikale Querschnittsansicht der beispielhaften Halbleiterstruktur nach einem Ausbilden einer Dielektrikumschicht auf der Kontaktebene und von Durchkontaktierungsstrukturen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie oben angegeben, bezieht sich die vorliegende Offenbarung auf Halbleiterstrukturen mit doppelten Austrittsarbeitsmaterial-Gates und einem High-k-Gate-Dielektrikum und auf Verfahren zu ihrer Fertigung, die nun anhand von beigefügten Figuren ausführlich beschrieben werden. Auf gleiche und entsprechende Elemente, die hierein genannt und in den Figuren veranschaulicht werden, wird durch gleiche Bezugszeichen Bezug genommen. Die Zeichnungen sind nicht zwingend maßstabsgetreu dargestellt.
  • Unter Bezugnahme auf 1 beinhaltet eine beispielhafte Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung ein Halbleitersubstrat 8, auf dem nachfolgend verschiedene Komponenten von Feldeffekttransistoren ausgebildet werden. Bei dem Halbleitersubstrat 8 kann es sich um ein Bulk-Substrat, das durchgehend ein Bulk-Halbleitermaterial beinhaltet, oder um ein (nicht dargestelltes) Halbleiter-auf-Isolator- (semiconductor-on-insulator, SOI) Substrat handeln, das eine obere Halbleiterschicht, eine vergrabene Isolatorschicht, die sich unter der oberen Halbleiterschicht befindet, und eine untere Halbleiterschicht enthält, die sich unter der vergrabenen Isolatorschicht befindet.
  • Verschiedene Abschnitte des Halbleitermaterials in dem Halbleitersubstrat 8 können mit elektrischen n- oder p-Dotierstoffen auf unterschiedlichen Dotierstoff-Konzentrationsniveaus dotiert sein. Beispielsweise kann das Halbleitersubstrat 8 eine unten liegende Halbleiterschicht 10, eine Wanne 12A eines zweiten Leitfähigkeitstyps, die in einem ersten Einheitenbereich (dem Bereich auf der linken Seite in 1) ausgebildet ist, und eine Wanne 12B eines ersten Leitfähigkeitstyps beinhalten, die in einem zweiten Einheitenbereich (dem Bereich auf der rechten Seite in 1) ausgebildet ist. Die Wanne 12B des ersten Leitfähigkeitstyps ist mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert, bei denen es sich um den Typ n oder den Typ p handeln kann. Die Wanne 12A des zweiten Leitfähigkeitstyps ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Wenn es sich bei dem ersten Leitfähigkeitstyp um den Typ p handelt, ist der zweite Leitfähigkeitstyp der Typ n, und umgekehrt.
  • Flache Grabenisolationsstrukturen 20 sind so ausgebildet, dass sie jeweils die Wanne 12B des ersten Leitfähigkeitstyps und die Wanne 12A des zweiten Leitfähigkeitstyps seitlich trennen. Üblicherweise ist jeweils die Wanne 12B des ersten Leitfähigkeitstyps und die Wanne 12A des zweiten Leitfähigkeitstyps seitlich von einem zusammenhängenden Abschnitt der flachen Grabenisolationsstrukturen 20 umgeben. Wenn es sich bei dem Halbleitersubstrat 8 um ein Halbleiter-auf-Isolator-Substrat handelt, können Bodenflächen der Wanne 12B des ersten Leitfähigkeitstyps und der Wanne 12A des zweiten Leitfähigkeitstyps mit einer (nicht dargestellten) vergrabenen Isolatorschicht in Kontakt stehen, die jeweils die Wanne 12B des ersten Leitfähigkeitstyps und die Wanne 12A des zweiten Leitfähigkeitstyps von sonstigen Halbleiterabschnitten des Halbleitersubstrats 8 zusammen mit den flachen Grabenisolationsstrukturen 20 elektrisch isoliert. Bei einer Ausführungsform können oberste Flächen der flachen Grabenisolationsstrukturen im Wesentlichen mit obersten Flächen der Wanne 12B des ersten Leitfähigkeitstyps und der Wanne 12A des zweiten Leitfähigkeitstyps koplanar sein.
  • Entsorgbare Schichten auf der Gate-Ebene werden als durchgehende Schichten, d.h. als unstrukturierte, zusammenhängende Schichten, auf dem Halbleitersubstrat 8 abgeschieden. Die entsorgbaren Schichten auf der Gate-Ebene können zum Beispiel einen vertikalen Stapel aus einer entsorgbaren Gate-Dielektrikumschicht 23L, einer entsorgbaren Gate-Materialschicht 27L und einer entsorgbaren Gate-Dielektrikumdeckschicht 29L beinhalten. Bei der entsorgbaren Gate-Dielektrikumschicht 23L kann es sich zum Beispiel um eine Schicht Siliciumoxid, Siliciumnitrid oder Siliciumoxynitrid handeln. Die Dicke der entsorgbaren Gate-Dielektrikumschicht 23L kann zwischen 1 nm und 10 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können. Die entsorgbare Gate-Materialschicht 27L beinhaltet ein Material, das nachfolgend selektiv gegenüber dem dielektrischen Material einer dielektrischen Planarisierungsschicht entfernt werden kann, die nachfolgend ausgebildet werden soll. Beispielsweise kann die entsorgbare Gate-Materialschicht 27L ein Halbleitermaterial wie etwa ein polykristallines Halbleitermaterial oder ein amorphes Halbleitermaterial beinhalten. Die Dicke der entsorgbaren Gate-Materialschicht 27L kann zwischen 30 nm und 300 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können. Die entsorgbare Gate-Dielektrikumdeckschicht 29L kann ein Dielektrikummaterial wie zum Beispiel Siliciumoxid, Siliciumnitrid oder Siliciumoxynitrid beinhalten. Die Dicke der entsorgbaren Gate-Dielektrikumdeckschicht 29L kann zwischen 3 nm und 30 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können. Die vorliegende Offenbarung wird zwar mit entsorgbaren Schichten auf der Gate-Ebene veranschaulicht, die einen vertikalen Stapel aus einer entsorgbaren Gate-Dielektrikumschicht 23L, einer entsorgbaren Gate-Materialschicht 27L und einer entsorgbaren Gate-Dielektrikumdeckschicht 29L beinhalten, es können jedoch auch jegliche sonstige entsorgbare Schichten auf der Gate-Ebene eingesetzt werden, vorausgesetzt, dass das/die Material(ien) in den entsorgbaren Schichten auf der Gate-Ebene selektiv gegenüber einer dielektrischen Planarisierungsschicht entfernt werden kann/können, die nachfolgend ausgebildet werden soll.
  • Unter Bezugnahme auf 2 werden die entsorgbaren Schichten (29L, 27L, 23L) auf der Gate-Ebene lithographisch strukturiert, sodass entsorgbare Gate-Strukturen ausgebildet werden. Im Besonderen wird ein (nicht dargestellter) Photolack über der obersten Fläche der entsorgbaren Schichten (29L, 27L, 23L) auf der Gate-Ebene aufgebracht und durch lithographische Belichtung und Entwicklung lithographisch strukturiert. Die Struktur in dem Photolack wird durch eine Ätzung, bei der es sich um eine anisotrope Ätzung wie zum Beispiel eine reaktive Ionenätzung handeln kann, in die entsorgbaren Schichten (29L, 27L, 23L) auf der Gate-Ebene übertragen. Nach der Strukturübertragung bilden die verbleibenden Abschnitte der entsorgbaren Schichten (29L, 27L, 23L) auf der Gate-Ebene entsorgbare Gate-Strukturen.
  • Die entsorgbaren Gate-Stapel können zum Beispiel eine erste entsorgbare Gate-Struktur, die über der Wanne 12A des zweiten Leitfähigkeitstyps in dem ersten Einheitenbereich ausgebildet ist, und eine zweite entsorgbare Gate-Struktur beinhalten, die über der Wanne 12B des ersten Leitfähigkeitstyps in dem zweiten Einheitenbereich ausgebildet ist. Bei der ersten entsorgbaren Gate-Struktur handelt es sich um einen Stapel aus einem ersten entsorgbaren Gate-Dielektrikumabschnitt 23A, einem ersten entsorgbaren Gate-Materialabschnitt 27A und einem ersten entsorgbaren Gate-Deckabschnitt 29A, und bei der zweiten entsorgbaren Gate-Struktur handelt es sich um einen Stapel aus einem zweiten entsorgbaren Gate-Dielektrikumabschnitt 23B, einem zweiten entsorgbaren Gate-Materialabschnitt 27B und einem zweiten entsorgbaren Gate-Deckabschnitt 29B. Der erste entsorgbare Gate-Deckabschnitt 29A und der zweite entsorgbare Gate-Deckabschnitt 29B sind verbleibende Abschnitte der entsorgbaren Gate-Dielektrikumdeckschicht 29L. Der erste entsorgbare Gate-Materialabschnitt 27A und der zweite entsorgbare Gate-Materialabschnitt 27B sind verbleibende Abschnitte der entsorgbaren Gate-Materialschicht 27L. Der erste entsorgbare Gate-Dielektrikumabschnitt 23A und der zweite entsorgbare Gate-Dielektrikumabschnitt 23B sind verbleibende Abschnitte der entsorgbaren Gate-Dielektrikumschicht 23L.
  • Es können maskierte Ionenimplantationen eingesetzt werden, um verschiedene Source/Drain-Erweiterungsbereiche auszubilden. Beispielsweise können Dotierstoffe des ersten Leitfähigkeitstyps in Abschnitte der Wanne 12A des zweiten Leitfähigkeitstyps implantiert werden, die nicht durch die erste entsorgbare Gate-Struktur (23A, 27A, 29A) bedeckt werden, um erste Source/Drain-Erweiterungsbereiche 14A auszubilden, die eine Dotierung des ersten Leitfähigkeitstyps aufweisen. Die Wanne 12B des ersten Leitfähigkeitstyps kann während dieses Implantationsprozesses durch einen (nicht dargestellten) strukturierten Photolack maskiert sein, um eine Implantation zusätzlicher Dotierstoffe des ersten Leitfähigkeitstyps darin zu verhindern. So wie der Begriff hierin verwendet wird, können sich „Source/Drain-Erweiterungsbereiche“ insgesamt auf Source-Erweiterungsbereiche und Drain-Erweiterungsbereiche beziehen. In ähnlicher Weise können Dotierstoffe des zweiten Leitfähigkeitstyps in Abschnitte der Wanne 12B des ersten Leitfähigkeitstyps implantiert werden, die nicht durch die zweite entsorgbare Gate-Struktur (23B, 27B, 29B) bedeckt werden, um zweite Source/Drain-Erweiterungsbereiche 14B auszubilden. Die Wanne 12A des zweiten Leitfähigkeitstyps kann während dieses Implantationsprozesses durch einen weiteren (nicht dargestellten) strukturierten Photolack maskiert sein, um eine Implantation von Dotierstoffen des zweiten Leitfähigkeitstyps darin zu verhindern.
  • Unter Bezugnahme auf 3 werden Gate-Abstandselemente auf Seitenwänden jeder der entsorgbaren Gate-Strukturen beispielsweise durch Abscheidung einer konformen dielektrischen Materialschicht und eine anisotrope Ätzung ausgebildet. Die Gate-Abstandselemente können ein erstes Gate-Abstandselement 52A, das um die erste entsorgbare Gate-Struktur (23A, 27A, 29A) herum ausgebildet ist, und ein zweites Gate-Abstandselement 52B beinhalten, das um die zweite entsorgbare Gate-Struktur (23B, 27B, 29B) herum ausgebildet ist.
  • Bei einer Ausführungsform kann das Halbleitermaterial von den Abschnitten des Halbleitersubstrats, die nicht durch die entsorgbaren Gate-Strukturen bedeckt sind, von den Gate-Abstandselementen (52A, 52B) oder den flachen Grabenisolationsstrukturen 20 entfernt werden, um Hohlräume innerhalb des Halbleitersubstrats 8 auszubilden. Beispielsweise können durch eine anisotrope Ätzung, die die Halbleitermaterialien der Wanne 12A des zweiten Leitfähigkeitstyps und der Wanne 12B des ersten Leitfähigkeitstyps entfernt, erste Source/Drain-Hohlräume 13A in dem ersten Einheitenbereich ausgebildet werden, und zweite Source/Drain-Bereiche 13B können in dem zweiten Einheitenbereich ausgebildet werden. Die Tiefe der ersten und zweiten Source/Drain-Hohlräume (13A, 13B) überschreitet nicht die Tiefen der Wanne 12A des zweiten Leitfähigkeitstyps und der Wanne 12B des ersten Leitfähigkeitstyps und überschreitet bevorzugt nicht die Tiefen der flachen Grabenisolationsstrukturen 20. Die ersten und zweiten Source/Drain-Hohlräume (13A, 13B) können im Wesentlichen vertikale Seitenwände aufweisen, die vertikal mit einem unteren Abschnitt der äußeren Seitenwände der Gate-Abstandselemente (52A, 52B) übereinstimmen.
  • Unter Bezugnahme auf 4 kann eine erste (nicht dargestellte) dielektrische Auskleidung so abgeschieden und lithographisch strukturiert werden, dass sie den zweiten Einheitenbereich bedeckt, wohingegen sie die Halbleiterflächen auf den ersten Source/Drain-Hohlräumen 13A freilegt. Erste eingebettete verspannungserzeugende Source/Drain-Bereiche 16A werden durch selektive Epitaxie eines Halbleitermaterials ausgebildet, das bezüglich des Halbleitermaterials der Wanne 12A des zweiten Leitfähigkeitstyps gitterfehlangepasst ist.
  • Wenn zum Beispiel die Wanne 12A des zweiten Leitfähigkeitstyps ein p-dotiertes einkristallines Silicium beinhaltet und ein n-Feldeffekttransistor in dem zweiten Einheitenbereich ausgebildet werden soll, können die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A ein n-dotiertes einkristallines Silicium-Kohlenstoff-Legierungsmaterial beinhalten, dessen Kohlenstoffkonzentration eine Atomkonzentration zwischen 0 % und 2,5 % aufweist, was der Löslichkeitsgrenze von Kohlenstoff in Silicium entspricht. In diesem Fall üben die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A eine Längszugverspannung im Kanal des n-Feldeffekttransistors entlang der Richtung aus, die die beiden ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A verbindet. Die Längszugverspannung entlang der Richtung des Kanals des n-Feldeffekttransistors erhöht die Beweglichkeit von Minoritätsladungsträgern (Elektronen) in dem Kanalbereich und erhöht daher den Strom des n-Feldeffekttransistors im eingeschalteten Zustand.
  • Wenn die Wanne 12A des zweiten Leitfähigkeitstyps alternativ ein n-dotiertes einkristallines Silicium beinhaltet und ein p-Feldeffekttransistor in dem ersten Einheitenbereich ausgebildet werden soll, können die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A ein p-dotiertes einkristallines Silicium-Germanium-Legierungsmaterial beinhalten, dessen Germaniumkonzentration eine Atomkonzentration zwischen 0 % und 30 % aufweisen kann. In diesem Fall üben die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A eine Längsdruckverspannung im Kanal des p-Feldeffekttransistors entlang der Richtung aus, die die beiden ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A verbindet. Die Längsdruckverspannung entlang der Richtung des Kanals des p-Feldeffekttransistors erhöht die Beweglichkeit von Minoritätsladungsträgern (Löchern) in dem Kanalbereich und erhöht daher den Strom des p-Feldeffekttransistors im eingeschalteten Zustand.
  • Eine zweite (nicht dargestellte) dielektrische Auskleidung kann so abgeschieden und lithographisch strukturiert werden, dass sie den ersten Einheitenbereich bedeckt, wohingegen sie die Halbleiterflächen auf den ersten Source/Drain-Hohlräumen 13A freilegt. Jeglicher verbleibende Abschnitt der ersten dielektrischen Auskleidung wird von den Seitenwänden und Bodenflächen der zweiten Source/Drain-Hohlräumen 13B entfernt, sodass Halbleiterflächen der Wanne 12B des ersten Leitfähigkeitstyps an den Seitenwänden und Bodenflächen der zweiten Source/Drain-Hohlräume 13B freigelegt werden. Zweite eingebettete verspannungserzeugende Source/Drain-Bereiche 16B werden durch selektive Epitaxie eines Halbleitermaterials ausgebildet, das bezüglich des Halbleitermaterials der Wanne 12A des ersten Leitfähigkeitstyps gitterfehlangepasst ist.
  • Das Material der zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16B kann eine Verspannung des Typs bereitstellen, der dem Typ der Verspannung entgegengesetzt ist, die die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A erzeugen. Wenn die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A eine Längszugverspannung erzeugen, erzeugen folglich die zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16B eine Längsdruckverspannung. Beispielsweise kann die Wanne 12B des ersten Leitfähigkeitstyps ein n-dotiertes einkristallines Silicium beinhalten, und die zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16B können ein p-dotiertes einkristallines Silicium-Germanium-Legierungsmaterial beinhalten, dessen Germaniumkonzentration eine Atomkonzentration zwischen 0 % und 30 % aufweisen kann.
  • Wenn die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A alternativ eine Längsdruckverspannung erzeugen, erzeugen die zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16B eine Längszugverspannung. Beispielsweise kann die Wanne 12B des ersten Leitfähigkeitstyps ein p-dotiertes einkristallines Silicium beinhalten, und die zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16B können ein n-dotiertes einkristallines Silicium-Kohlenstoff-Legierungsmaterial beinhalten, dessen Kohlenstoffkonzentration eine Atomkonzentration zwischen 0 % und 2,5 % aufweisen kann.
  • Abhängig von der Menge des epitaktischen Materials, das selektiv in den ersten und zweiten Source/Drain-Hohlräumen (13A, 13B) abgeschieden wird, können die obersten Flächen der ersten und zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A über die Ebene der Bodenflächen der ersten und zweiten entsorgbaren Gate-Dielektrikumabschnitte (23A, 23B) erhöht sein, mit diesen koplanar sein oder unter diese vertieft sein.
  • Von dem ersten eingebetteten verspannungserzeugenden Source-Bereich (einem der 16A's) und dem ersten eingebetteten verspannungserzeugenden Drain-Bereich (dem anderen der 16A's) wird jeder epitaktisch auf ein einkristallines Halbleitermaterial der Wanne 12A des zweiten Leitfähigkeitstyps ausgerichtet, die nachfolgend als Körper eines ersten Feldeffekttransistors dient. Von dem zweiten eingebetteten verspannungserzeugenden Source-Bereich (einem der 16B's) und dem zweiten eingebetteten verspannungserzeugenden Drain-Bereich (dem anderen der 16B's) wird jeder epitaktisch auf ein einkristallines Halbleitermaterial der Wanne 12B des ersten Leitfähigkeitstyps ausgerichtet, die nachfolgend als Körper eines zweiten Feldeffekttransistors dient.
  • Die vorliegende Offenbarung wird zwar mit einer Ausführungsform veranschaulicht, bei der eingebettete verspannungserzeugende Source/Drain-Bereiche (16A, 16B) eingesetzt werden, es können jedoch auch Ausführungsformen umgesetzt werden, bei denen ein oder mehrere der eingebetteten verspannungserzeugenden Source/Drain-Bereiche (16A, 16B) durch (einen) Source/Drain-Bereich(e) ersetzt werden, der/die durch Ionenimplantation von Dotierstoffen ausgebildet wird/werden. Bei einer solchen Ausführungsform werden Dotierstoffe des ersten Leitfähigkeitstyps in Abschnitte der Wanne 12A des zweiten Leitfähigkeitstyps implantiert, die nicht durch die erste entsorgbare Gate-Struktur (23A, 27A, 29A) und das erste Gate-Abstandselement 52A bedeckt werden, um erste Source- und Drain-Bereiche auszubilden, die eine Dotierung des ersten Leitfähigkeitstyps aufweisen. Die Wanne 12B des ersten Leitfähigkeitstyps kann während der Implantation von Dotierstoffen des ersten Leitfähigkeitstyps durch einen (nicht dargestellten) Photolack maskiert sein, um eine Implantation der Dotierstoffe des ersten Leitfähigkeitstyps darin zu verhindern. In ähnlicher Weise werden Dotierstoffe des zweiten Leitfähigkeitstyps in Abschnitte der Wanne 12B des ersten Leitfähigkeitstyps implantiert, die nicht durch die zweite entsorgbare Gate-Struktur (23B, 27B, 29B) und das zweite Gate-Abstandselement 52B bedeckt werden, um zweite Source- und Drain-Bereiche auszubilden, die eine Dotierung des zweiten Leitfähigkeitstyps aufweisen. Die Wanne 12A des zweiten Leitfähigkeitstyps kann während der Implantation von Dotierstoffen des zweiten Leitfähigkeitstyps durch einen (nicht dargestellten) Photolack maskiert sein, um eine Implantation der Dotierstoffe des zweiten Leitfähigkeitstyps darin zu verhindern.
  • Unter Bezugnahme auf 5 können erste Metallhalbleiter-Legierungsabschnitte 46A und zweite Metallhalbleiter-Legierungsabschnitte 46B auf freigelegtem Halbleitermaterial auf der oberen Fläche des Halbleitersubstrats 8 ausgebildet werden, zum Beispiel durch Abscheidung einer (nicht dargestellten) Metallschicht und eine Temperung. Nicht in Reaktion gebrachte Abschnitte der Metallschicht werden selektiv gegenüber in Reaktion gebrachten Abschnitten der Metallschicht entfernt. Die in Reaktion gebrachten Abschnitte der Metallschicht bilden die Metallhalbleiter-Legierungsabschnitte (46A, 46B), die Metallsilicidabschnitte beinhalten können, wenn das Halbleitermaterial der ersten und zweiten eingebetteten verspannungserzeugenden Source- und Drain-Bereiche (16A, 16B) Silicium beinhaltet.
  • Die verschiedenen Metallhalbleiter-Legierungsabschnitte (46A, 46B) beinhalten einen ersten Metallhalbleiter-Legierungsabschnitt (einen der 46A's) auf der Source-Seite, der auf dem ersten eingebetteten verspannungserzeugenden Source-Bereich (einen der 16A's) ausgebildet ist, einen ersten Metallhalbleiter-Legierungsabschnitt (den anderen der 16A's) auf der Drain-Seite, der auf dem ersten eingebetteten verspannungserzeugenden Drain-Bereich (den anderen der 16A's) ausgebildet ist, einen zweiten Metallhalbleiter-Legierungsabschnitt (einen der 46B's) auf der Source-Seite, der auf dem zweiten eingebetteten verspannungserzeugenden Source-Bereich (einen der 16B's) ausgebildet ist, und einen zweiten Metallhalbleiter-Legierungsabschnitt (den anderen der 16B's) auf der Drain-Seite, der auf dem zweiten eingebetteten verspannungserzeugenden Drain-Bereich (dem anderen der 16B's) ausgebildet ist.
  • Optional kann eine (nicht dargestellte) dielektrische Auskleidung über den Metallhalbleiter-Legierungsabschnitten (46A, 46B), den ersten und zweiten entsorgbaren Gate-Strukturen (23A, 27A, 29A, 23B, 27B, 29B) und den ersten und zweiten Gate-Abstandselementen (52A, 52B) ausgebildet werden. Optional können eine erste (nicht dargestellte) verspannungserzeugende Auskleidung und eine zweite (nicht dargestellte) verspannungserzeugende Auskleidung über der ersten entsorgbaren Gate-Struktur (23A, 27A, 29A) bzw. der zweiten entsorgbaren Gate-Struktur (23B, 27B, 29B) ausgebildet werden. Die erste verspannungserzeugende Auskleidung und die zweite verspannungserzeugende Auskleidung können ein dielektrisches Material beinhalten, das eine Druckverspannung oder eine Zugverspannung in darunterliegenden Strukturen erzeugt, und es kann sich um Siliciumnitridschichten handeln, die durch plasmaunterstützte chemische Gasphasenabscheidung unter verschiedenen Plasmabedingungen abgeschieden werden.
  • Eine dielektrische Planarisierungsschicht 60 kann über der ersten verspannungserzeugenden Auskleidung und/oder der zweiten verspannungserzeugenden Auskleidung abgeschieden werden, falls vorhanden, oder über den Metallhalbleiter-Legierungsabschnitten (46A, 46B), den ersten und zweiten entsorgbaren Gate-Strukturen (23A, 27A, 29A, 23B, 27B, 29B) und den ersten und zweiten Gate-Abstandselementen (52A, 52B), wenn keine verspannungserzeugende(n) Auskleidung(en) vorhanden ist/sind. Bevorzugt handelt es sich bei der dielektrischen Planarisierungsschicht 60 um ein dielektrisches Material, das leicht planarisiert werden kann. Die dielektrische Planarisierungsschicht 60 kann zum Beispiel ein dotiertes Silicatglas oder ein undotiertes Silicatglas (Siliciumoxid) sein.
  • Die dielektrische Planarisierungsschicht 60 und jegliche vorhandene zusätzliche dielektrische Materialschichten (wozu jegliche der ersten verspannungserzeugenden Auskleidung, der zweiten verspannungserzeugenden Auskleidung und die dielektrische Auskleidung zählen), werden oberhalb der obersten Flächen der ersten und zweiten entsorgbaren Gate-Strukturen (23A, 27A, 29A, 23B, 27B, 29B), d.h. oberhalb der obersten Flächen der ersten und zweiten entsorgbaren Gate-Deckabschnitte (29A, 29B) planarisiert. Die Planarisierung kann zum Beispiel durch chemisch-mechanisches Polieren (CMP) durchgeführt werden. Die planare oberste Fläche der dielektrischen Planarisierungsschicht 60 wird hierin als planare dielektrische Fläche 63 bezeichnet. Die obersten Flächen der entsorgbaren Gate-Deckschichten (29A, 29B) sind nach der Planarisierung mit der planaren dielektrischen Fläche 63 koplanar.
  • Die Kombination der ersten Source- und Drain-Erweiterungsbereiche 14A, der ersten eingebetteten verspannungserzeugenden Source- und Drain-Bereiche 16A und der Wanne 12A des zweiten Leitfähigkeitstyps kann dazu eingesetzt werden, nachfolgend einen ersten Feldeffekttransistor auszubilden. Die Kombination der zweiten Source- und Drain-Erweiterungsbereiche 14B, der zweiten eingebetteten verspannungserzeugenden Source- und Drain-Bereiche 16B und der Wanne 12B des ersten Leitfähigkeitstyps kann dazu eingesetzt werden, nachfolgend einen Feldeffekttransistor eines zweiten Typs auszubilden.
  • Unter Bezugnahme auf 6 werden die erste entsorgbare Gate-Struktur (23A, 27A, 29A) und die zweite entsorgbare Gate-Struktur (23B, 27B, 29B) durch zumindest eine Ätzung entfernt. Die ersten und zweiten entsorgbaren Gate-Strukturen (23A, 27A, 29A, 23B, 27B, 29B) können zum Beispiel durch zumindest eine Ätzung entfernt werden, die eine anisotrope Ätzung, eine isotrope Ätzung oder eine Kombination davon beinhalten kann. Die zumindest eine Ätzung kann eine Trockenätzung und/oder eine Nassätzung beinhalten. Die zumindest eine Ätzung, die dazu eingesetzt wird, die ersten und zweiten entsorgbaren Gate-Strukturen (23A, 27A, 29A, 23B, 27B, 29B) zu entfernen, ist bevorzugt selektiv gegenüber den dielektrischen Materialien der dielektrischen Planarisierungsschicht 60 und jeglichen sonstigen dielektrischen Materialschichten, die sich oberhalb des Halbleitersubstrats 8 befinden.
  • In dem Volumen, aus dem die erste entsorgbare Gate-Struktur (23A, 27A, 29A) entfernt wird, wird ein erster Gate-Hohlraum 25A ausgebildet, und in dem Volumen, aus dem die zweite entsorgbare Gate-Struktur (23B, 27B, 29B) entfernt wird, wird ein zweiter Gate-Hohlraum 25B ausgebildet. Eine Halbleiterfläche des Halbleitersubstrats 8, d.h. die obere Fläche der Wanne 12A des zweiten Leitfähigkeitstyps, wird an dem Boden des ersten Gate-Hohlraums 25A freigelegt. Eine weitere Halbleiterfläche des Halbleitersubstrats 8, d.h. die obere Fläche der Wanne 12B des ersten Leitfähigkeitstyps, wird an dem Boden des zweiten Gate-Hohlraums 25B freigelegt. Von den ersten und zweiten Gate-Hohlräumen (25A, 25B) ist jeder seitlich von der dielektrischen Planarisierungsschicht 60 umgeben. Das erste Gate-Abstandselement 52A umgibt seitlich den ersten Gate-Hohlraum 25A, und das zweite Gate-Abstandselement 52B umgibt seitlich den zweiten Gate-Hohlraum 25B. Die inneren Seitenwände des ersten Gate-Abstandselements 52A können im Wesentlichen vertikal sein und erstrecken sich von der oberen Fläche der Wanne 12A des zweiten Leitfähigkeitstyps zu der planaren dielektrischen Fläche 63, d.h. der obersten Fläche, der dielektrischen Planarisierungsschicht 60. Des Weiteren können die inneren Seitenwände des zweiten Gate-Abstandselements 52B im Wesentlichen vertikal sein und erstrecken sich von der oberen Fläche der Wanne 12B des ersten Leitfähigkeitstyps zu der planaren dielektrischen Fläche 63 der dielektrischen Planarisierungsschicht 60.
  • Unter Bezugnahme auf 7 können freigelegte Abschnitte der Halbleiterflächen des Halbleitersubstrats 8 in eine dielektrische Materialschicht umgewandelt werden. Beispielsweise kann durch Umwandlung des freigelegten Halbleitermaterials in ein dielektrisches Material eine erste Dielektrikumschicht 31A, die ein Halbleiterelement enthält, auf der freigelegten Fläche der Wanne 12A des zweiten Leitfähigkeitstyps ausgebildet werden, und durch Umwandlung des freigelegten Halbleitermaterials in das dielektrische Material kann eine zweite Dielektrikumschicht 31B, die ein Halbleiterelement enthält, auf der freigelegten Fläche der Wanne 12B des ersten Leitfähigkeitstyps ausgebildet werden. Die Ausbildung der Dielektrikumschichten (31A, 31B), die ein Halbleiterelement enthalten, kann durch thermische Umwandlung oder Plasmabehandlung bewirkt werden. Wenn das Halbleitermaterial der Wanne 12A des zweiten Leitfähigkeitstyps und der Wanne 12B des ersten Leitfähigkeitstyps Silicium beinhaltet, können die Dielektrikumschichten (31A, 31B), die ein Halbleiterelement enthalten, Siliciumoxid oder Siliciumnitrid beinhalten. Bei den Dielektrikumschichten (31A, 31B), die ein Halbleiterelement enthalten, handelt es sich um dielektrische Grenzschichten, die mit einer Halbleiterfläche unterhalb und mit Gate-Dielektrika in Kontakt stehen, die nachfolgend darauf abgeschieden werden sollen. Die Dicke der Dielektrikumschichten (31A, 31B), die ein Halbleiterelement enthalten, kann zwischen 0,3 nm und 1,2 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können.
  • Eine Gate-Dielektrikumschicht 32L wird auf den Bodenflächen und den Seitenwänden der Gate-Hohlräume (25A, 25B) und der obersten Fläche der dielektrischen Planarisierungsschicht 60 abgeschieden. Bei der Gate-Dielektrikumschicht 32L kann es sich um eine Schicht eines Materials mit hoher Dielektrizitätskonstante (high-k) mit einer höheren Dielektrizitätskonstante als 8,0 handeln. Die Gate-Dielektrikumschicht 32L kann ein dielektrisches Metalloxid beinhalten, bei dem es sich um ein High-k-Material handelt, das ein Metall und Sauerstoff enthält und nach dem Stand der Technik als High-k-Gate-Dielektrikummateriali bekannt ist. Dielektrische Metalloxide können durch Verfahren abgeschieden werden, die nach dem Stand der Technik allgemein bekannt sind, zum Beispiel durch chemische Gasphasenabscheidung (chemical vapor deposition, CVD), physikalische Gasphasenabscheidung (physical vapor deposition, PVD), Molekularstrahlabscheidung (molecular beam deposition, MBD), Laserstrahlverdampfen (pulsed laser deposition, PLD), chemische Abscheidung mit einer Flüssigkeitsnebelquelle (liquid source misted chemical deposition, LSMCD), Atomlagenabscheidung (atomic layer deposition, ALD) usw. Zu beispielhaften High-k-Dielektrikummaterialien zählen HfO2, ZrO2, La2O3, Al2O3, TiO2, SrTiO3, LaAlO3, Y2O3, HfOxNy, ZrOxNy, La2OxNy, Al2OxNy, TiOxNy, SrTiOxNy, LaAtOxNy, Y2OxNy, ein Silicat davon und eine Legierung davon. Jeder Wert von x beträgt unabhängig zwischen 0,5 und 3, und jeder Wert von y beträgt unabhängig zwischen 0 und 2. Die Dicke der Gate-Dielektrikumschicht 32L, wie sie an horizontalen Abschnitten gemessen wird, kann von 0,9 nm bis 6 nm und bevorzugt von 1,0 nm bis 3 nm betragen. Die Gate-Dielektrikumschicht 32L kann eine effektive Oxiddicke in der Größenordnung von 1 nm oder weniger aufweisen. Bei einer Ausführungsform handelt es sich bei der Gate-Dielektrikumschicht 32L um eine Hafniumoxid(HfO2)-Schicht.
  • Unter Bezugnahme auf 8 wird eine erste Austrittsarbeits-Materialschicht 34L durch Einsetzen eines anisotropen Abscheidungsverfahrens abgeschieden. Die erste Austrittsarbeits-Materialschicht 34L beinhaltet ein erstes Metallmaterial, das eine erste Austrittsarbeit aufweist.
  • Wenn zum Beispiel die Wanne 12A des zweiten Leitfähigkeitstyps ein p-dotiertes einkristallines Halbleitermaterial beinhaltet und der zweite Einheitenbereich einen n-Feldeffekttransistor beinhaltet, kann das erste Metallmaterial eine Austrittsarbeit aufweisen, die näher an dem Energieniveau des Leitungsbandes des Halbleitermaterials als an dem Energieniveau des Valenzbandes des Halbleitermaterials liegt. Wenn die Wanne 12A des zweiten Leitfähigkeitstyps p-dotiertes einkristallines Silicium beinhaltet und der zweiten Einheitenbereich einen n-Feldeffekttransistor beinhaltet, kann das erste Metallmaterial eine Austrittsarbeit zwischen dem Energieniveau des Leitungsbandes von Silicium und dem Energieniveau in der Mitte der Bandlücke aufweisen, d.h. dem Energieniveau in der Mitte zwischen der Valenzbandkante und der Leitungsbandkante von Silicium. In diesem Fall kann das erste Metallmaterial Hf, Ti, Zr, Cd, La, TI, Yb, AI, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einen Stapel davon, ein leitfähiges Oxid davon, ein leitfähiges Nitrid davon, eine Legierung davon und eine Kombination davon beinhalten.
  • Wenn die Wanne 12A des zweiten Leitfähigkeitstyps ein n-dotiertes einkristallines Halbleitermaterial beinhaltet und der zweite Einheitenbereich einen p-Feldeffekttransistor beinhaltet, kann das erste Metallmaterial eine Austrittsarbeit aufweisen, die näher an dem Energieniveau des Valenzbandes des Halbleitermaterials als an dem Energieniveau des Leitungsbandes des Halbleitermaterials liegt. Wenn die Wanne 12A des zweiten Leitfähigkeitstyps n-dotiertes einkristallines Silicium beinhaltet und der zweite Einheitenbereich einen p-Feldeffekttransistor beinhaltet, kann das erste Metallmaterial eine Austrittsarbeit zwischen dem Energieniveau des Valenzbandes von Silicium und dem Energieniveau in der Mitte der Bandlücke von Silicium aufweisen. In diesem Fall kann das erste Metallmaterial Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, einen Stapel davon, ein leitfähiges Oxid davon, ein leitfähiges Nitrid davon, eine Legierung davon und eine Kombination davon beinhalten.
  • Bei dem anisotropen Abscheidungsverfahren, das zum Abscheiden der ersten Austrittsarbeits-Materialschicht 34L eingesetzt wird, kann es sich um ein beliebiges Verfahren handeln, das eine gerichtete Abscheidung bereitstellt, sodass mehr erstes Metallmaterial auf horizontalen Flächen als auf vertikalen Flächen abgeschieden wird. Bei dem anisotropen Abscheidungsverfahren kann es sich zum Beispiel um ein Verfahren einer kollimierten physikalischen Gasphasenabscheidung (PVD) handeln, bei dem das erste Metallmaterial in Richtungen im Wesentlichen parallel zu der vertikalen Richtung der beispielhaften Halbleiterstruktur abwärts gerichtet wird. Alternativ kann das anisotrope Abscheidungsverfahren Sputtern durch physikalische Hochfrequenz-Gasphasenabscheidung (radio frequency physical vapor deposition, RFPVD) einsetzen und/oder mit einer konstanten Substratvorspannung, d.h. einer konstanten elektrischen Vorspannung erfolgen, die an das Substrat angelegt wird.
  • Bei einer Ausführungsform beträgt die Winkelspreizung der Richtungen der Teilchen des ersten Metallmaterials, die in Richtung auf die beispielhafte Halbleiterstruktur gesputtert werden, weniger als 30 Grad von der vertikalen Richtung, d.h. der Richtung senkrecht zu der obersten Fläche der dielektrischen Planarisierungsschicht 30 und bevorzugt weniger als 15 Grad von der vertikalen Richtung und bevorzugter weniger als 7,5 Grad von der vertikalen Richtung.
  • Die Anisotropie, die dem Abscheidungsverfahren inhärent ist, führt dazu, dass die vertikalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L eine geringere Dicke als horizontale Abschnitte der ersten Austrittsarbeits-Materialschicht 34L aufweisen. Das Verhältnis der Dicke der horizontalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L auf dem Boden der ersten und zweiten Gate-Hohlräume (25A, 25B) zu der Dicke der vertikalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L auf den Seitenwänden der ersten und zweiten Gate-Hohlräume (25A, 25B) kann größer als 3,0:1 und bevorzugt größer als 4,0:1 sein. Folglich weisen die horizontalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L eine Dicke auf, die zumindest das Dreifache der Dicke der ersten vertikalen Abschnitte der Austrittsarbeits-Materialschicht 34L beträgt. Experimentelle Verfahren kollimierter PVD, die zum Zweck der vorliegenden Offenbarung durchgeführt worden sind, haben Verhältnisse im Bereich von 4:1 bis 5:1 gezeigt.
  • Die Dicke der horizontalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L auf dem Boden der ersten und zweiten Gate-Hohlräume (25A, 25B) kann zwischen 3 nm und 15 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können.
  • Unter Bezugnahme auf 9 wird ein erster Rückätzprozess durchgeführt, um vertikale Abschnitte der ersten Austrittsarbeits-Materialschicht 34L zu entfernen. Bei dem ersten Rückätzprozess handelt es sich um eine isotrope Ätzung. Beispielsweise kann der erste Rückätzprozess eine Nassätzung sein, die alle freigelegten Flächenabschnitte der ersten Austrittsarbeits-Materialschicht 34L mit einer selben Ätzgeschwindigkeit ätzt. Alternativ kann es sich bei dem ersten Rückätzprozess um eine Gasphasenätzung handeln. Die vertikalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L und obere Abschnitte von horizontalen Abschnitten der ersten Austrittsarbeits-Materialschicht 34L werden durch die isotrope Ätzung entfernt.
  • Die Dauer des ersten Rückätzprozesses wird so festgelegt, dass alle vertikalen Abschnitte der ersten Austrittsarbeits-Materialschicht 34L entfernt werden, wohingegen horizontale Abschnitte der ersten Austrittsarbeits-Materialschicht 34L nicht vollständig entfernt werden. Ein verbleibender horizontaler Abschnitt der ersten Austrittsarbeits-Materialschicht 34L innerhalb des ersten Hohlraums 25A wird hierin als erster planarer Austrittsarbeits-Materialabschnitt 34 bezeichnet, und ein verbleibender horizontaler Abschnitt der ersten Austrittsarbeits-Materialschicht innerhalb des zweiten Hohlraums 25B wird hierin als entsorgbarer Austrittsarbeits-Materialabschnitt 34B bezeichnet, der in einem nachfolgenden Bearbeitungsschritt entfernt wird. Ein verbleibender horizontaler Abschnitt der ersten Austrittsarbeits-Materialschicht 34L oberhalb der dielektrischen Planarisierungsschicht 60 wird hierin als erste planare Austrittsarbeits-Metallschicht 34L' bezeichnet, die überall eine gleichmäßige Dicke aufweist.
  • Der erste planare Austrittsarbeits-Materialabschnitt 34 weist eine oberste Fläche auf, die gegenüber der obersten Fläche der dielektrischen Planarisierungsschicht 60 vertieft ist. Der erste planare Austrittsarbeits-Materialabschnitt 34 wird in dem ersten Gate-Hohlraum 25A und direkt auf einer oberen Fläche und auf einem unteren Abschnitt von inneren Seitenwandflächen der Gate-Dielektrikumschicht 32L ausgebildet. Der erste planare Austrittsarbeits-Materialabschnitt 34 kann eine gleichmäßige Dicke zwischen einer inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L und einer weiteren inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L innerhalb des ersten Gate-Hohlraums 25A aufweisen. Innere Seitenwände der Gate-Dielektrikumschicht 32L werden oberhalb des ersten planaren Austrittsarbeits-Materialabschnitts 34 und des entsorgbaren Austrittsarbeits-Materialabschnitts 34B innerhalb des ersten Gate-Hohlraums 25A bzw. des zweiten Gate-Hohlraums 25B freigelegt.
  • Die Dicke des ersten planaren Austrittsarbeits-Materialabschnitts 34 auf dem Boden des ersten Gate-Hohlraums 25A und des entsorgbaren Austrittsarbeits-Materialabschnitts 34B stimmen überein und können zwischen 2,5 nm und 10 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können.
  • Unter Bezugnahme auf 10 wird ein Photolack 39 aufgebracht und lithographisch strukturiert, sodass der Photolack 39 den Flächenbereich über der Wanne 12A des zweiten Leitfähigkeitstyps bedeckt, wohingegen der entsorgbare Austrittsarbeits-Materialabschnitt 34B und ein Abschnitt der ersten planaren Austrittsarbeits-Metallschicht 34L' über der Wanne 12B des ersten Leitfähigkeitstyps freigelegt werden. Der entsorgbare Austrittsarbeits-Materialabschnitt 34B und der freigelegte Abschnitt der ersten planaren Austrittsarbeits-Metallschicht 34L' werden durch eine Ätzung entfernt, bei der es sich um eine Nassätzung oder eine Trockenätzung handeln kann. Der Photolack 39 wird zum Beispiel durch Veraschung oder Nassätzung entfernt.
  • Unter Bezugnahme auf 11 wird eine zweite Austrittsarbeits-Materialschicht 36L durch Einsetzen eines anisotropen Abscheidungsverfahrens abgeschieden. Die zweite Austrittsarbeits-Materialschicht 36L beinhaltet ein zweites Metallmaterial, das eine zweite Austrittsarbeit aufweist.
  • Wenn zum Beispiel die Wanne 12B des ersten Leitfähigkeitstyps ein n-dotiertes einkristallines Halbleitermaterial beinhaltet und der erste Einheitenbereich einen p-Feldeffekttransistor beinhaltet, kann das zweite Metallmaterial eine Austrittsarbeit aufweisen, die näher an dem Energieniveau des Valenzbandes des Halbleitermaterials als an dem Energieniveau des Leitungsbandes des Halbleitermaterials liegt. Wenn die Wanne 12B des ersten Leitfähigkeitstyps n-dotiertes einkristallines Silicium beinhaltet und der erste Einheitenbereich einen p-Feldeffekttransistor beinhaltet, kann das zweite Metallmaterial eine Austrittsarbeit zwischen dem Energieniveau des Valenzbandes von Silicium und dem Energieniveau in der Mitte der Bandlücke von Silicium aufweisen. In diesem Fall kann das zweite Metallmaterial Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, einen Stapel davon, ein leitfähiges Oxid davon, ein leitfähiges Nitrid davon, eine Legierung davon und eine Kombination davon beinhalten.
  • Wenn die Wanne 12B des ersten Leitfähigkeitstyps ein p-dotiertes einkristallines Halbleitermaterial beinhaltet und der zweite Einheitenbereich einen n-Feldeffekttransistor beinhaltet, kann das zweite Metallmaterial eine Austrittsarbeit aufweisen, die näher an dem Energieniveau des Leitungsbandes des Halbleitermaterials als an dem Energieniveau des Valenzbandes des Halbleitermaterials liegt. Wenn die Wanne 12B des ersten Leitfähigkeitstyps p-dotiertes einkristallines Silicium beinhaltet und der zweite Einheitenbereich einen n-Feldeffekttransistor beinhaltet, kann das zweite Metallmaterial eine Austrittsarbeit zwischen dem Energieniveau des Leitungsbandes von Silicium und dem Energieniveau in der Mitte der Bandlücke von Silicium aufweisen. In diesem Fall kann das zweite Metallmaterial Hf, Ti, Zr, Cd, La, TI, Yb, AI, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einen Stapel davon, ein leitfähiges Oxid davon, ein leitfähiges Nitrid davon, eine Legierung davon und eine Kombination davon beinhalten.
  • Bei dem anisotropen Abscheidungsverfahren, das zum Abscheiden der zweiten Austrittsarbeits-Materialschicht 36L eingesetzt wird, kann es sich um ein beliebiges Verfahren handeln, das eine gerichtete Abscheidung bereitstellt, sodass mehr zweites Metallmaterial auf horizontalen Flächen als auf vertikalen Flächen abgeschieden wird. Bei dem anisotropen Abscheidungsverfahren kann es sich zum Beispiel um ein Verfahren einer kollimierten physikalischen Gasphasenabscheidung (PVD) handeln, bei dem das zweite Metallmaterial in Richtungen im Wesentlichen parallel zu der vertikalen Richtung der beispielhaften Halbleiterstruktur abwärts gerichtet wird.
  • Bei einer Ausführungsform beträgt die Winkelspreizung der Richtungen der Teilchen des zweiten Metallmaterials, die in Richtung auf die beispielhafte Halbleiterstruktur gesputtert werden, weniger als 30 Grad von der vertikalen Richtung, d.h. der Richtung senkrecht zu der obersten Fläche der dielektrischen Planarisierungsschicht 30 und bevorzugt weniger als 15 Grad von der vertikalen Richtung und bevorzugter weniger als 7,5 Grad von der vertikalen Richtung.
  • Die Anisotropie, die dem Abscheidungsverfahren inhärent ist, führt dazu, dass die vertikalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L eine geringere Dicke als horizontale Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L aufweisen. Das Verhältnis der Dicke der horizontalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L auf dem Boden der ersten und zweiten Gate-Hohlräume (25A, 25B) zu der Dicke der vertikalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L auf den Seitenwänden der ersten und zweiten Gate-Hohlräume (25A, 25B) kann größer als 3,0:1 und bevorzugt größer als 4,0:1 sein. Folglich können die horizontalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L eine Dicke aufweisen, die zumindest das Dreifache der Dicke der vertikalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L beträgt.
  • Die Dicke der horizontalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L auf dem Boden der ersten und zweiten Gate-Hohlräume (25A, 25B) kann zwischen 3 nm und 15 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können.
  • Unter Bezugnahme auf 12 wird ein zweiter Rückätzprozess durchgeführt, um vertikale Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L zu entfernen. Bei dem zweiten Rückätzprozess kann es sich um eine isotrope Ätzung handeln. Beispielsweise kann der zweite Rückätzprozess eine Nassätzung sein, die alle freigelegten Flächenabschnitte der zweiten Austrittsarbeits-Materialschicht 36L mit einer selben Ätzgeschwindigkeit ätzt. Die vertikalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L und obere Abschnitte von horizontalen Abschnitten der zweiten Austrittsarbeits-Materialschicht 36L werden durch die isotrope Ätzung entfernt.
  • Die Dauer des zweiten Rückätzprozesses wird so festgelegt, dass alle vertikalen Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L entfernt werden, wohingegen horizontale Abschnitte der zweiten Austrittsarbeits-Materialschicht 36L nicht vollständig entfernt werden. Ein verbleibender horizontaler Abschnitt der zweiten Austrittsarbeits-Materialschicht 36L innerhalb des ersten Hohlraums 25A wird hierin als zweiter planarer Austrittsarbeits-Materialabschnitt 36A bezeichnet, und ein verbleibender horizontaler Abschnitt der zweiten Austrittsarbeits-Materialschicht innerhalb des zweiten Hohlraums 25B wird hierin als planarer Austrittsarbeits-Materialabschnitt 36B bezeichnet. Ein erster verbleibender horizontaler Abschnitt der zweiten Austrittsarbeits-Materialschicht 36L steht mit der Gate-Dielektrikumschicht 32L in dem zweiten Einheitenbereich in Kontakt, und ein zweiter verbleibender horizontaler Abschnitt der zweiten Austrittsarbeits-Materialschicht 36L steht mit der oberen Fläche der ersten planaren Austrittsarbeits-Metallschicht 34L' in Kontakt. Der erste verbleibende horizontale Abschnitt der zweiten Austrittsarbeits-Materialschicht 36L wird hierin als untere zweite planare Austrittsarbeits-Metallschicht 36L' bezeichnet, und der zweite verbleibende horizontale Abschnitt der zweiten Austrittsarbeits-Materialschicht 36L wird hierin als obere zweite planare Austrittsarbeits-Metallschicht 36L" bezeichnet. Die untere zweite planare Austrittsarbeits-Metallschicht 36L' und die obere zweite planare Austrittsarbeits-Metallschicht 36L" weisen überall eine gleichmäßige Dicke auf. Die untere zweite planare Austrittsarbeits-Metallschicht 36L' kann abhängig von der Dauer des zweiten Rückätzprozesses mit der oberen zweiten planaren Austrittsarbeits-Metallschicht 36L" zusammenhängen.
  • Der zweite planare Austrittsarbeits-Materialabschnitt 36A weist eine oberste Fläche auf, die gegenüber der obersten Fläche der dielektrischen Planarisierungsschicht 60 vertieft ist. Der zweite planare Austrittsarbeits-Materialabschnitt 36A wird in dem ersten Gate-Hohlraum 25A und direkt auf der oberen Fläche des ersten planaren Austrittsarbeits-Materialabschnitts 34 ausgebildet. Des Weiteren steht der zweite planare Austrittsarbeits-Materialabschnitt 36A mit einem Abschnitt innerer Seitenwandflächen der Gate-Dielektrikumschicht 32L innerhalb des ersten Gate-Hohlraums 25A in Kontakt. Der zweite planare Austrittsarbeits-Materialabschnitt 36A kann eine gleichmäßige Dicke zwischen einer inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L und einer weiteren inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L innerhalb des ersten Gate-Hohlraums 25A aufweisen. Innere Seitenwände der Gate-Dielektrikumschicht 32L sind oberhalb des zweiten planaren Austrittsarbeits-Materialabschnitts 36A innerhalb des ersten Gate-Hohlraums 25A freigelegt.
  • Der planare Austrittsarbeits-Materialabschnitt 36B weist eine oberste Fläche auf, die gegenüber der obersten Fläche der dielektrischen Planarisierungsschicht 60 vertieft ist. Der planare Austrittsarbeits-Materialabschnitt 36B wird in dem zweiten Gate-Hohlraum 25B und direkt auf der oberen Fläche der Gate-Dielektrikumschicht 32L innerhalb des zweiten Gate-Hohlraums 25B ausgebildet. Des Weiteren steht der planare Austrittsarbeits-Materialabschnitt 36B mit einem unteren Abschnitt innerer Seitenwandflächen der Gate-Dielektrikumschicht 32L innerhalb des zweiten Gate-Hohlraums 25B in Kontakt. Der zweite planare Austrittsarbeits-Materialabschnitt 36B kann eine gleichmäßige Dicke zwischen einer inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L und einer weiteren inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L innerhalb des zweiten Gate-Hohlraums 25B aufweisen. Innere Seitenwände der Gate-Dielektrikumschicht 32L sind oberhalb des planaren Austrittsarbeits-Materialabschnitts 36B innerhalb des zweiten Gate-Hohlraums 25B freigelegt.
  • Folglich wird zumindest ein planarer Austrittsarbeits-Materialabschnitt, d.h. der planare Austrittsarbeits-Materialabschnitt 36B oder die Kombination des ersten planaren Austrittsarbeits-Materialabschnitts 34 und des zweiten planaren Austrittsarbeits-Materialabschnitts 36A, die eine oberste Fläche aufweisen, die gegenüber der obersten Fläche der dielektrischen Planarisierungsschicht 60 vertieft ist, auf der Gate-Dielektrikumschicht 32L in jedem der ersten und zweiten Gate-Hohlräume (25A, 25B) ausgebildet. Jeder des zumindest einen Austrittsarbeits Materialabschnittes kann eine gleichmäßige Dicke zwischen einer inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L und einer weiteren inneren vertikalen Seitenwand der Gate-Dielektrikumschicht 32L aufweisen.
  • Die Dicke des zweiten planaren Austrittsarbeits-Materialabschnitts 36A auf dem Boden des ersten Gate-Hohlraums 25A und des planaren Austrittsarbeits-Materialabschnitts 36A auf dem Boden des zweiten Gate-Hohlraums 25B kann übereinstimmen und kann zwischen 2,5 nm und 10 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können.
  • Unter Bezugnahme auf 13 kann eine optionale Metalltrennschicht 38L auf den freigelegten Flächen der unteren zweiten planaren Austrittsarbeits-Metallschicht 36L', der oberen zweiten planaren Austrittsarbeits-Metallschicht 36L", dem zweiten planaren Austrittsarbeits-Materialabschnitt 34, dem planaren Austrittsarbeits-Materialabschnitt 34B und den Seitenwänden der Gate-Dielektrikumschicht 32L innerhalb der ersten und zweiten Gate-Hohlräume (25A, 25B) abgeschieden werden. In einem nicht beschränkenden veranschaulichenden Beispiel kann die optionale Metalltrennschicht 38L eine Tantalnitridschicht, eine Titannitridschicht, eine Titanaluminiumlegierung oder eine Kombination davon beinhalten. Die Dicke der optionalen Metalltrennschicht 38L kann zwischen 0,5 nm und 20 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können. Die optionale Metalltrennschicht 38L kann bei einigen Ausführungsformen weggelassen werden. Bei einer Ausführungsform beinhaltet die optionale Metalltrennschicht 38L ein Metallnitrid. Beispielsweise kann die optionale Metalltrennschicht 38L Titannitrid beinhalten.
  • Die Gate-Hohlräume (25A, 25B) werden mit einer Metallschicht 40L gefüllt. Bei einer Ausführungsform, bei der eine Metalltrennschicht 40L eingesetzt wird, kann die Metallschicht 40L direkt auf der optionalen Metalltrennschicht 38L abgeschieden werden. Bei einer Ausführungsform, bei der keine Metalltrennschicht eingesetzt wird, kann die Metallschicht 40L direkt auf den freigelegten Flächen der unteren zweiten planaren Austrittsarbeits-Metallschicht 36L', der oberen zweiten planaren Austrittsarbeits-Metallschicht 36L", dem zweiten planaren Austrittsarbeits-Materialabschnitt 34, dem planaren Austrittsarbeits-Materialabschnitt 34B und den Seitenwänden der Gate-Dielektrikumschicht 32L innerhalb der ersten und zweiten Gate-Hohlräume (25A, 25B) abgeschieden werden.
  • Die Metallschicht 40L kann ein Metall beinhalten, das durch physikalische Gasphasenabscheidung oder chemische Gasphasenabscheidung abgeschieden wird. Beispielsweise kann es sich bei der Metallschicht 40L um eine Aluminiumschicht oder eine Aluminiumlegierungsschicht handeln, die durch physikalische Gasphasenabscheidung abgeschieden wird. Die Dicke der Metallschicht 40L, wie sie in einem planaren Bereich der Metallschicht 40L oberhalb der oberen Fläche der dielektrischen Planarisierungsschicht 60 gemessen wird, kann zwischen 100 nm und 500 nm betragen, wenngleich auch geringere und größere Dicken eingesetzt werden können. Bei einer Ausführungsform besteht die Metallschicht 40L im Wesentlichen aus einem einzigen elementaren Metall wie zum Beispiel AI, Au, Ag, Cu oder W. Beispielsweise kann die Metallschicht 40L im Wesentlichen aus Aluminium bestehen.
  • Unter Bezugnahme auf 14 werden die Metallschicht 40L, die optionale Metalltrennschicht 38L, die untere zweite planare Austrittsarbeits-Metallschicht 36L', die obere zweite planare Austrittsarbeits-Metallschicht 36L" und die Gate-Dielektrikumschicht 32L planarisiert, zum Beispiel durch chemisch-mechanisches Polieren. Im Besonderen werden am Ende des Planarisierungsschritts Abschnitte der Metallschicht 40L, der optionalen Metalltrennschicht 38L, der unteren zweiten planaren Austrittsarbeits-Metallschicht 36L', der oberen zweiten planaren Austrittsarbeits-Metallschicht 36L" und der Gate-Dielektrikumschicht 32L oberhalb der planaren dielektrischen Fläche 63 der dielektrischen Planarisierungsschicht 60 entfernt. Der verbleibende Abschnitt der Gate-Dielektrikumschicht 32L in dem ersten Einheitenbereich bildet ein erstes Gate-Dielektrikum 32A aus, und der verbleibende Abschnitt der Gate-Dielektrikumschicht 32L in dem zweiten Einheitenbereich bildet ein zweites Gate-Dielektrikum 32B aus. Der verbleibende Abschnitt der optionalen Metalltrennschicht 38L in dem ersten Einheitenbereich bildet einen ersten Metalltrennabschnitt 38A aus, und der verbleibende Abschnitt der optionalen Trennschicht in dem zweiten Einheitenbereich bildet einen zweiten optionalen Metalltrennabschnitt 38B aus. Der verbleibende Abschnitt der Metallschicht 40L in dem ersten Einheitenbereich bildet einen ersten Metallabschnitt 40A aus, und der verbleibende Abschnitt der Metallschicht 40L in dem zweiten Einheitenbereich bildet einen zweiten Metallabschnitt 40B aus. Die obersten Flächen der ersten und zweiten Gate-Dielektrika (32A, 32B), der ersten und zweiten optionalen Metalltrennabschnitte (38A, 38B) und der ersten und zweiten Metallabschnitte (40A, 40B) sind mit der obersten Fläche der dielektrischen Planarisierungsschicht 60 koplanar.
  • Auf diese Weise werden Ersatz-Gate-Stapel innerhalb des Volumens ausgebildet, das zuvor in dem Schritt von 6 durch die ersten und zweiten Gate-Hohlräume (25A, 25B) eingenommen wurde. Die Ersatz-Gate-Stapel beinhalten einen ersten Ersatz-Gate-Stapel 230A, der sich in dem ersten Einheitenbereich befindet, und einen zweiten Ersatz-Gate-Stapel 230B, der sich in dem zweiten Einheitenbereich befindet. Jeder Ersatz-Gate-Stapel (230A, 230B) liegt über einem Kanalbereich eines Feldeffekttransistors. Der erste Ersatz-Gate-Stapel 230A und der zweite Ersatz-Gate-Stapel 230B werden gleichzeitig ausgebildet.
  • Ein erster Feldeffekttransistor wird in dem ersten Einheitenbereich ausgebildet. Der erste Feldeffekttransistor beinhaltet die Wanne 12A des zweiten Leitfähigkeitstyps, die ersten Source/Drain-Erweiterungsbereiche 14A, die ersten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16A, die ersten Metallhalbleiter-Legierungsabschnitte 46A, den ersten Ersatz-Gate-Stapel 230A und das erste Gate-Abstandselement 52A. Der erste Ersatz-Gate-Stapel 230A beinhaltet die optionale erste Dielektrikumschicht 31A, die ein Halbleiterelement enthält, das erste Gate-Dielektrikum 32A, den ersten planaren Austrittsarbeits-Materialabschnitt 34, den zweiten planaren Austrittsarbeits-Materialabschnitt 36A, den ersten optionalen Metalltrennabschnitt 38A und den ersten Metallabschnitt 40A.
  • Ein zweiter Feldeffekttransistor wird in dem zweiten Einheitenbereich ausgebildet. Der zweite Feldeffekttransistor beinhaltet die Wanne 12B des ersten Leitfähigkeitstyps, die zweiten Source/Drain-Erweiterungsbereiche 14B, die zweiten eingebetteten verspannungserzeugenden Source/Drain-Bereiche 16B, die zweiten Metallhalbleiter-Legierungsabschnitte 46B, den zweiten Ersatz-Gate-Stapel 230B und das zweite Gate-Abstandselement 52B. Der zweite Ersatz-Gate-Stapel 230B beinhaltet die optionale zweite Dielektrikumschicht 31B, die ein Halbleiterelement enthält, das zweite Gate-Dielektrikum 32B, den Austrittsarbeits-Materialabschnitt 36B, den zweiten optionalen Metalltrennabschnitt 38B und den zweiten Metallabschnitt 40B. Der zweite planare Austrittsarbeits-Materialabschnitt 36A in dem ersten Ersatz-Gate-Stapel 230A und der Austrittsarbeits-Materialabschnitt 36B in dem zweiten Ersatz-Gate-Stapel 230B weisen dieselbe Materialzusammensetzung und dieselbe Dicke auf.
  • Bei jedem der ersten und zweiten Gate-Dielektrika (32A, 32B) handelt es sich um ein u-förmiges Gate-Dielektrikum, das einen horizontalen Gate-Dielektrikumabschnitt und einen vertikalen Gate-Dielektrikumabschnitt beinhaltet, der sich von Randbereichen des horizontalen Gate-Dielektrikumabschnitts aufwärts erstreckt. Bei dem ersten Feldeffekttransistor stehen der erste Austrittsarbeits-Materialabschnitt 34 und der zweite Austrittsarbeits-Materialabschnitt mit inneren Seitenwänden des vertikalen Gate-Dielektrikumabschnitts des ersten Gate-Dielektrikums 32A in Kontakt. Bei dem zweiten Feldeffekttransistor steht der Austrittsarbeits-Materialabschnitt 36B mit inneren Seitenwänden des vertikalen Gate-Dielektrikumabschnitts des zweiten Gate-Dielektrikums 32B in Kontakt. Jedes u-förmige Gate-Dielektrikum befindet sich auf dem Halbleitersubstrat 8 und ist in die dielektrische Planarisierungsschicht 60 eingebettet. Zumindest ein planarer Austrittsarbeits-Materialabschnitt befindet sich innerhalb jedes u-förmigen Gate-Dielektrikums. Bei dem zumindest einen planaren Austrittsarbeits-Materialabschnitt kann es sich um einen planaren Austrittsarbeits-Materialabschnitt 36B, der sich innerhalb des zweiten Gate-Dielektrikums 32B befindet, oder um einen vertikalen Stapel aus dem ersten planaren Austrittsarbeits-Materialabschnitt 34 und dem zweiten planaren Austrittsarbeits-Materialabschnitt 36A handeln.
  • Jeder des zumindest einen planaren Austrittsarbeits-Materialabschnitts und weist eine oberste Fläche auf, die gegenüber der obersten Fläche der dielektrischen Planarisierungsschicht 60 vertieft ist. Bei der obersten Fläche des zumindest einen planaren Austrittsarbeits-Materialabschnitts kann es sich um eine horizontale Fläche handeln, die sich von einer inneren Seitenwand eines u-förmigen Gate-Dielektrikums zu einer weiteren inneren Seitenwand des u-förmigen Gate-Dielektrikums erstreckt. Jeder des zumindest einen planaren Austrittsarbeits-Materialabschnitts, d.h. jeder des ersten planaren Austrittsarbeits-Materialabschnitts 34, des zweiten planaren Austrittsarbeits-Materialabschnitts 36A und des planaren Austrittsarbeits-Materialabschnitts 36B, kann eine gleichmäßige Dicke zwischen einer inneren vertikalen Seitenwand eines u-förmigen Gate-Dielektrikums und einer weiteren inneren vertikalen Seitenwand des u-förmigen Gate-Dielektrikums aufweisen.
  • Jedes Gate-Dielektrikum (32A, 32B) beinhaltet als u-förmiges Gate-Dielektrikum einen horizontalen Gate-Dielektrikumabschnitt und einen vertikalen Gate-Dielektrikumabschnitt. Der vertikale Gate-Dielektrikumabschnitt erstreckt sich zusammenhängend von dem horizontalen Gate-Dielektrikumabschnitt zu der obersten Fläche der dielektrischen Planarisierungsschicht 60. Wenn die ersten und zweiten Metalltrennabschnitte (38A, 38B) vorhanden sind, stehen die inneren Seitenwände jedes u-förmigen Gate-Dielektrikums (32A, 32B) in ihrer Gesamtheit mit Seitenwänden des zumindest einen planaren Austrittsarbeits-Materialabschnitts und ersten und zweiten Metalltrennabschnitten (38A, 38B) in Kontakt. Wenn keine ersten und zweiten Metalltrennabschnitte vorhanden sind, stehen die inneren Seitenwände jedes u-förmigen Gate-Dielektrikums (32A, 32B) in ihrer Gesamtheit mit Seitenwänden des zumindest einen planaren Austrittsarbeits-Materialabschnitts und einem Metallabschnitt in Kontakt, bei dem es sich entweder um den ersten Metallabschnitt 40A oder den zweiten Metallabschnitt 40B handelt. Innere Seitenwände eines Gate-Abstandselements (52A, 52B) stehen mit äußeren Seitenwänden jedes Gate-Dielektrikums in Kontakt.
  • Jeder des zumindest einen planaren Austrittsarbeits-Materialabschnitts (34, 36A, 36B) kann ein Metallmaterial beinhalten, das aus Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, Hf, Ti, Zr, Cd, La, TI, Yb, AI, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon oder einer Kombination davon ausgewählt wird. Innerhalb des Stapels aus dem ersten planaren Austrittsarbeits-Materialabschnitt 34 und dem zweiten planaren Austrittsarbeits-Materialabschnitt 36A beinhaltet der erste planare Austrittsarbeits-Materialabschnitt 34 ein erstes Metallmaterial, und der zweite planare Austrittsarbeits-Materialabschnitt 36A beinhaltet ein zweites Material. Bei einer Ausführungsform kann das erste Material aus Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon und einer Kombination davon ausgewählt werden, und das zweite Metallmaterial kann aus Hf, Ti, Zr, Cd, La, TI, Yb, Al, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon und einer Kombination davon ausgewählt werden. Bei einer weiteren Ausführungsform kann das erste Material aus Hf, Ti, Zr, Cd, La, TI, Yb, AI, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon und einer Kombination davon ausgewählt werden, und das zweite Metallmaterial kann aus Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon und einer Kombination davon ausgewählt werden.
  • Unter Bezugnahme auf 15 wird eine Dielektrikumschicht 70 auf der Kontaktebene über der dielektrischen Planarisierungsschicht 60 abgeschieden. Es können verschiedene Durchkontaktierungsstrukturen ausgebildet werden, zum Beispiel durch Ausbildung von Durchkontaktierungshohlräumen durch eine Kombination von lithographischer Strukturierung und einer anisotropen Ätzung gefolgt von einer Abscheidung eines leitfähigen Materials und einer Planarisierung, die einen überschüssigen Abschnitt des leitfähigen Materials oberhalb der Dielektrikumschicht 70 auf der Kontaktebene entfernt. Die verschiedenen Durchkontaktierungsstrukturen können zum Beispiel erste Source/Drain-Durchkontaktierungsstrukturen (d.h. zumindest eine erste Source-Durchkontaktierungsstruktur und zumindest eine erste Drain-Durchkontaktierungsstruktur) 66A, zweite Source/Drain-Durchkontaktierungsstrukturen (d.h. zumindest eine zweite Source-Durchkontaktierungsstruktur und zumindest eine zweite Drain-Durchkontaktierungsstruktur) 66B, eine erste Gate-Durchkontaktierungsstruktur 68A und eine zweite Gate-Durchkontaktierungsstruktur 68B beinhalten. Jede Source-Durchkontaktierungsstruktur (66A, 66B) und jede Drain-Durchkontaktierungsstruktur (66A, 66B) ist in die dielektrische Planarisierungsschicht 60 und die dielektrische Materialschicht 70 auf der Kontaktebene eingebettet. Jede Source-Durchkontaktierungsstruktur (eine aus 66A und 66B) steht mit einem Metallhalbleiter-Legierungsabschnitt (einem aus 46A und 46B) auf der Source-Seite in Kontakt, und jede Drain-Durchkontaktierungsstruktur (eine weitere aus 66A und 66B) steht mit einem Metallhalbleiter-Legierungsabschnitt (einem weiteren aus 46A und 46B) auf der Drain-Seite in Kontakt.

Claims (11)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur, das aufweist: Ausbilden eines Gate-Hohlraums (25A, 25B), der seitlich von einer dielektrischen Planarisierungsschicht (60) umgeben ist, auf einem Halbleitersubstrat (8), wobei eine obere Fläche des Halbleitersubstrats (8) an einem Boden des Gate-Hohlraums (60) freigelegt ist; Ausbilden einer Gate-Dielektrikumschicht (31A, 31B) in dem Gate-Hohlraum (60); Ausbilden zumindest eines planaren Austrittsarbeits-Materialabschnitts, der eine oberste Fläche aufweist, die gegenüber einer obersten Fläche der dielektrischen Planarisierungsschicht (60) auf der Gate-Dielektrikumschicht (32L, 31A, 31B) in dem Gate-Hohlraum (60) vertieft ist; wobei jeder des zumindest einen planaren Austrittsarbeits-Materialabschnittes (34, 36A; 36B) durch anisotrope Abscheidung der Austrittsarbeits-Materialschicht (34L, 36L) ausgebildet ist, wobei die vertikalen Abschnitte der Austrittsarbeits-Materialschicht eine Dicke aufweisen, die zumindest das Dreifache einer Dicke der vertikalen Abschnitte der Austrittsarbeits-Materialschicht beträgt, wobei die vertikalen Abschnitte der Austrittsarbeits-Materialschicht und obere Abschnitte von horizontalen Abschnitten der Austrittsarbeits-Materialschicht durch eine isotrope Ätzung entfernt werden, und Füllen des Gate-Hohlraums (60) mit einer Metallschicht (38L, 40L), die mit dem zumindest einen planaren Austrittsarbeits-Materialabschnitt (34, 36A; 36B) in Kontakt steht.
  2. Verfahren nach Anspruch 1, wobei jeder des zumindest einen planaren Austrittsarbeit-Materialabschnittes (34, 36A; 36B) eine gleichmäßige Dicke zwischen einer inneren vertikalen Seitenwand der Gate-Dielektrikumschicht (32L) und einer weiteren inneren vertikalen Seitenwand der Gate-Dielektrikumschicht (32L) aufweist.
  3. Verfahren nach Anspruch 1, wobei die Austrittsarbeits-Materialschicht (34L, 36L) durch kollimierte physikalische Gasphasenabscheidung (PVD), Sputtern durch physikalische Hochfrequenz-Gasphasenabscheidung (RFPVD) oder mit einer konstanten Substratvorspannung abgeschieden wird.
  4. Verfahren nach Anspruch 1, wobei es sich bei der isotropen Ätzung um eine Nassätzung oder um eine Gasphasenätzung handelt.
  5. Verfahren nach Anspruch 1, wobei jeder des zumindest einen planaren Austrittsarbeits-Materialabschnitts ein Metallmaterial aufweist, das aus Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, Hf, Ti, Zr, Cd, La, TI, Yb, AI, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon oder einer Kombination davon ausgewählt wird.
  6. Verfahren nach Anspruch 1, das des Weiteren aufweist: Ausbilden einer entsorgbaren Gate-Struktur (27A, 27B, 29A, 29B) auf dem Halbleitersubstrat (8) vor dem Ausbilden der dielektrischen Planarisierungsschicht (60); und Planarisieren der dielektrischen Planarisierungsschicht (60), wobei eine oberste Fläche eines entsorgbaren dielektrischen Gate-Deckabschnitts (29A) nach dem Planarisieren mit der obersten Fläche der dielektrischen Planarisierungsschicht (60) koplanar ist und der Gate-Hohlraum (25A, 25B) durch Entfernen der entsorgbaren Gate-Struktur (27A, 27B, 29A, 29B) ausgebildet wird.
  7. Verfahren nach Anspruch 1, das des Weiteren ein Planarisieren der Gate-Dielektrikumschicht (32L) und der Metallschicht (38L, 40L) aufweist, wobei ein verbleibender Abschnitt der Gate-Dielektrikumschicht (32L) ein Gate-Dielektrikum ausbildet und ein verbleibender Abschnitt der Metallschicht einen Metallabschnitt ausbildet und oberste Flächen des Gate-Dielektrikums (32L) und des Metallabschnitts (40A, 40B) mit der obersten Fläche der dielektrischen Planarisierungsschicht (60) koplanar sind.
  8. Verfahren nach Anspruch 7, wobei das Gate-Dielektrikum (32L) als u-förmiges Gate-Dielektrikum ausgebildet wird, das einen horizontalen Gate-Dielektrikumabschnitt und einen vertikalen Gate-Dielektrikumabschnitt aufweist, wobei sich der vertikale Gate-Dielektrikumabschnitt zusammenhängend von dem horizontalen Gate-Dielektrikumabschnitt zu der obersten Fläche der dielektrischen Planarisierungsschicht (60) erstreckt.
  9. Verfahren nach Anspruch 7, wobei es sich bei der obersten Fläche des zumindest einen planaren Austrittsarbeits-Materialabschnitts um eine horizontale Fläche handelt, die sich von einer inneren Seitenwand der Gate-Dielektrikumschicht (32L) zu einer weiteren inneren Seitenwand der Gate-Dielektrikumschicht (32L) erstreckt.
  10. Verfahren nach Anspruch 7, wobei der zumindest eine planare Austrittsarbeits-Materialabschnitt einen Stapel aus einem planaren Austrittsarbeits-Materialabschnitt und einem weiteren planaren Austrittsarbeits-Materialabschnitt aufweist, wobei der planare Austrittsarbeits-Materialabschnitt ein Metallmaterial aufweist, das aus Pt, Rh, Ir, Ru, Cu, Os, Be, Co, Pd, Te, Cr, Ni, TiN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon und einer Kombination davon ausgewählt wird und der weitere planare Austrittsarbeits-Materialabschnitt ein weiteres Metallmaterial aufweist, das aus Hf, Ti, Zr, Cd, La, TI, Yb, AI, Ce, Eu, Li, Pb, Tb, Bi, In, Lu, Nb, Sm, V, Zr, Ga, Mg, Gd, Y, TiAl, TaN, einem Stapel davon, einem leitfähigen Oxid davon, einem leitfähigen Nitrid davon, einer Legierung davon und einer Kombination davon ausgewählt wird.
  11. Verfahren nach Anspruch 7, wobei der zumindest eine planare Austrittsarbeits-Materialabschnitt einen Stapel aus einem ersten planaren Austrittsarbeits-Materialabschnitt und einem zweiten planaren Austrittsarbeits-Materialabschnitt aufweist, wobei Seitenwände des ersten planaren Austrittsarbeits-Materialabschnitts mit dem Gate-Dielektrikum in Kontakt stehen und Seitenwände des zweiten planaren Austrittsarbeits-Materialabschnitts mit dem Gate-Dielektrikum in Kontakt stehen.
DE112012003020.6T 2011-07-20 2012-03-06 Verfahren zum Herstellen einer Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten Active DE112012003020B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/186,597 US8569135B2 (en) 2011-07-20 2011-07-20 Replacement gate electrode with planar work function material layers
US13/186,597 2011-07-20
PCT/US2012/027844 WO2013012453A1 (en) 2011-07-20 2012-03-06 Replacement gate electrode with planar work function material layers

Publications (2)

Publication Number Publication Date
DE112012003020T5 DE112012003020T5 (de) 2014-05-08
DE112012003020B4 true DE112012003020B4 (de) 2020-12-24

Family

ID=47555209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003020.6T Active DE112012003020B4 (de) 2011-07-20 2012-03-06 Verfahren zum Herstellen einer Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten

Country Status (5)

Country Link
US (2) US8569135B2 (de)
CN (1) CN103688356A (de)
DE (1) DE112012003020B4 (de)
GB (1) GB2508745B (de)
WO (1) WO2013012453A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features
US9698229B2 (en) * 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8716765B2 (en) * 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8383473B1 (en) * 2012-04-12 2013-02-26 Globalfoundries Inc. Methods of forming replacement gate structures for semiconductor devices
US8629511B2 (en) 2012-05-15 2014-01-14 International Business Machines Corporation Mask free protection of work function material portions in wide replacement gate electrodes
US8890262B2 (en) * 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
US8778789B2 (en) * 2012-11-30 2014-07-15 GlobalFoundries, Inc. Methods for fabricating integrated circuits having low resistance metal gate structures
DE102013106729A1 (de) * 2013-06-26 2014-12-31 Technische Universität Darmstadt Feldeffekttransistor-Anordnung
US20150008488A1 (en) * 2013-07-02 2015-01-08 Stmicroelectronics, Inc. Uniform height replacement metal gate
US9379214B2 (en) * 2014-02-14 2016-06-28 Semi Solutions Llc Reduced variation MOSFET using a drain-extension-last process
US9318384B2 (en) * 2014-03-24 2016-04-19 International Business Machines Corporation Dielectric liner for a self-aligned contact via structure
EP2953162A1 (de) * 2014-06-06 2015-12-09 IMEC vzw Verfahren zur Herstellung einer Halbleiterbauelements mit Transistoren mit unterschiedlicher effektiver Austrittsarbeit
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US10170373B2 (en) * 2014-09-24 2019-01-01 Globalfoundries Inc. Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US10504721B2 (en) 2015-04-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered-type tunneling field effect transistor
US9466723B1 (en) * 2015-06-26 2016-10-11 Globalfoundries Inc. Liner and cap layer for placeholder source/drain contact structure planarization and replacement
US10861701B2 (en) * 2015-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9515158B1 (en) 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
KR20170135115A (ko) 2016-05-30 2017-12-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11004985B2 (en) 2016-05-30 2021-05-11 Samsung Electronics Co., Ltd. Semiconductor device having multi-thickness nanowire
US9847398B1 (en) * 2016-07-13 2017-12-19 United Microelectronics Corp. Semiconductor device with gate structure having dielectric layer on one side and contact plug on the other side
US10217839B2 (en) * 2017-03-24 2019-02-26 Globalfoundries Inc. Field effect transistor (FET) with a gate having a recessed work function metal layer and method of forming the FET
US10020381B1 (en) * 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
US10483167B2 (en) * 2017-08-15 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing dual FinFET device
US20190259618A1 (en) * 2018-02-19 2019-08-22 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of a work function metal for a mosfet gate having a uniaxial grain orientation
US20230092244A1 (en) * 2021-09-22 2023-03-23 Intel Corporation Three-dimensional transistor with fin-shaped gate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200865B1 (en) * 1998-12-04 2001-03-13 Advanced Micro Devices, Inc. Use of sacrificial dielectric structure to form semiconductor device with a self-aligned threshold adjust and overlying low-resistance gate
US20060071285A1 (en) * 2004-09-29 2006-04-06 Suman Datta Inducing strain in the channels of metal gate transistors
US20060278934A1 (en) * 2005-06-13 2006-12-14 Yoshihiko Nagahama Semiconductor device and method of manufacturing semiconductor device
US20070262451A1 (en) * 2006-05-09 2007-11-15 Willy Rachmady Recessed workfunction metal in CMOS transistor gates
US20080096338A1 (en) * 2006-10-19 2008-04-24 Texas Instruments Incorporated Methods and devices employing metal layers in gates to introduce channel strain
US20080185637A1 (en) * 2007-02-06 2008-08-07 Sony Corporation Insulated gate field effect transistor and a method of manufacturing the same
DE102007046849A1 (de) * 2007-09-29 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
US20090179285A1 (en) * 2008-01-10 2009-07-16 Bingxi Sun Wood Metal gate electrodes for replacement gate integration scheme
DE112005000854B4 (de) * 2004-04-20 2009-12-17 Intel Corporation, Santa Clara Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159782A (en) * 1999-08-05 2000-12-12 Advanced Micro Devices, Inc. Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant
US6504210B1 (en) * 2000-06-23 2003-01-07 International Business Machines Corporation Fully encapsulated damascene gates for Gigabit DRAMs
US6392280B1 (en) 2000-10-19 2002-05-21 Advanced Micro Devices, Inc. Metal gate with PVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
DE10131709B4 (de) * 2001-06-29 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung einseitiger Buried-Straps
US6759335B2 (en) * 2001-12-12 2004-07-06 Promos Technologies, Inc. Buried strap formation method for sub-150 nm best DRAM devices
US7005365B2 (en) 2003-08-27 2006-02-28 Texas Instruments Incorporated Structure and method to fabricate self-aligned transistors with dual work function metal gate electrodes
US6921711B2 (en) 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US7078282B2 (en) 2003-12-30 2006-07-18 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
US7208361B2 (en) 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode
US7422936B2 (en) 2004-08-25 2008-09-09 Intel Corporation Facilitating removal of sacrificial layers via implantation to form replacement metal gates
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7479684B2 (en) 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
US7271463B2 (en) * 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US7807536B2 (en) * 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US20080076216A1 (en) * 2006-09-25 2008-03-27 Sangwoo Pae Method to fabricate high-k/metal gate transistors using a double capping layer process
DE102007041207B4 (de) * 2007-08-31 2015-05-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
US20090189201A1 (en) 2008-01-24 2009-07-30 Chorng-Ping Chang Inward dielectric spacers for replacement gate integration scheme
US20090206416A1 (en) * 2008-02-19 2009-08-20 International Business Machines Corporation Dual metal gate structures and methods
US20090212332A1 (en) 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
US7910992B2 (en) 2008-07-15 2011-03-22 Maxim Integrated Products, Inc. Vertical MOSFET with through-body via for gate
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US8237227B2 (en) 2008-08-29 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate structure for gate last process
US8592266B2 (en) * 2010-10-27 2013-11-26 International Business Machines Corporation Replacement gate MOSFET with a high performance gate electrode

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200865B1 (en) * 1998-12-04 2001-03-13 Advanced Micro Devices, Inc. Use of sacrificial dielectric structure to form semiconductor device with a self-aligned threshold adjust and overlying low-resistance gate
DE112005000854B4 (de) * 2004-04-20 2009-12-17 Intel Corporation, Santa Clara Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall
US20060071285A1 (en) * 2004-09-29 2006-04-06 Suman Datta Inducing strain in the channels of metal gate transistors
US20060278934A1 (en) * 2005-06-13 2006-12-14 Yoshihiko Nagahama Semiconductor device and method of manufacturing semiconductor device
US20070262451A1 (en) * 2006-05-09 2007-11-15 Willy Rachmady Recessed workfunction metal in CMOS transistor gates
US20080096338A1 (en) * 2006-10-19 2008-04-24 Texas Instruments Incorporated Methods and devices employing metal layers in gates to introduce channel strain
US20080185637A1 (en) * 2007-02-06 2008-08-07 Sony Corporation Insulated gate field effect transistor and a method of manufacturing the same
DE102007046849A1 (de) * 2007-09-29 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
US20090179285A1 (en) * 2008-01-10 2009-07-16 Bingxi Sun Wood Metal gate electrodes for replacement gate integration scheme

Also Published As

Publication number Publication date
US8569135B2 (en) 2013-10-29
WO2013012453A1 (en) 2013-01-24
GB2508745B (en) 2015-10-07
DE112012003020T5 (de) 2014-05-08
US20140042561A1 (en) 2014-02-13
GB201402956D0 (en) 2014-04-09
US20130020658A1 (en) 2013-01-24
US8853788B2 (en) 2014-10-07
GB2508745A (en) 2014-06-11
CN103688356A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
DE112012003020B4 (de) Verfahren zum Herstellen einer Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102019112545B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102016115986B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE112012001158B4 (de) Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen
DE102011004506B4 (de) Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist
DE102015109820B4 (de) Metallgate-Schema für Bauelement und Verfahren zum Ausbilden
DE112012002700B4 (de) Verfahren für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE102018010468B4 (de) Verfahren zur anpassung einer negativen kapazität in gate-elektrodenstrukturen
DE102010038737B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE112011101433B4 (de) Stressor mit eingebetteter Dotierstoff-Monoschicht für hochentwickelten CMOS-Halbleiter
DE102011003232B4 (de) Herstellverfahren für Metallgateelektrodenstrukturen mit großem ε, die durch ein Austauschgateverfahren auf der Grundlage einer verbesserten Ebenheit von Platzhaltermaterialien hergestellt sind
DE102007046849A1 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102017117811A1 (de) Logikzellenstruktur und Verfahren
DE102017127856B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE112020000199T5 (de) Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102019206143A1 (de) Verfahren zum erhöhen der effektiven gatehöhe
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020000212T5 (de) Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE112021005857B4 (de) Umhüllende kontakte mit örtlich begrenztem metallsilicid
DE102007041206B4 (de) Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet
DE112022005837T5 (de) Gestapelte fets mit nicht gemeinsam genutzten austrittsarbeitsmetallen
DE112022005077T5 (de) Kontakt und isolation in monolithisch gestapeltem vtfet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R083 Amendment of/additions to inventor(s)
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027000000

Ipc: H01L0021823800

Effective date: 20140411

R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823800

Ipc: H01L0021336000

R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H10D0030010000