[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102016207117A1 - Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements - Google Patents

Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements Download PDF

Info

Publication number
DE102016207117A1
DE102016207117A1 DE102016207117.3A DE102016207117A DE102016207117A1 DE 102016207117 A1 DE102016207117 A1 DE 102016207117A1 DE 102016207117 A DE102016207117 A DE 102016207117A DE 102016207117 A1 DE102016207117 A1 DE 102016207117A1
Authority
DE
Germany
Prior art keywords
power semiconductor
area
region
doping
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016207117.3A
Other languages
English (en)
Inventor
Alfred Goerlach
Wolfgang Feiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102016207117.3A priority Critical patent/DE102016207117A1/de
Priority to FR1753557A priority patent/FR3050866B1/fr
Priority to TW106113756A priority patent/TWI722175B/zh
Priority to CN201710281759.5A priority patent/CN107346781A/zh
Publication of DE102016207117A1 publication Critical patent/DE102016207117A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Leistungshalbleiterbauelement (20, 30) mit einem Halbleitersubstrat (21, 31), das eine erste Dotierung aufweist, einer Epitaxieschicht (22, 32), die auf dem Halbleitersubstrat (21, 31) angeordnet ist und eine zweite Dotierung aufweist und einem ersten Bereich (23a, 33a), der zumindest teilweise von der Epitaxieschicht (22, 32) umgeben ist und eine dritte Dotierung aufweist, dadurch gekennzeichnet, dass ein zweiter Bereich (23d, 33d) vorgesehen ist, der konzentrisch zum ersten Bereich (23a, 33a) angeordnet ist und einen horizontalen Abstand zum ersten Bereich (23a, 33d) aufweist, wobei sich der zweite Bereich (23d, 33d) bis zu einer Kante des Leistungshalbleiterbauelements (20, 30) erstreckt und eine vierte Dotierung aufweist.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Leistungshalbleiterbauelement und ein Verfahren zur Herstellung des Leistungshalbleiterbauelements.
  • Planare hochsperrende Leistungshalbleiterbauelemente weisen außerhalb ihrer aktiven Gebiete, d. h. im Randbereich des Leistungshalbleiterchips, eine geringere Durchbruchspannung auf. Dies ist in der Krümmung der dotierten Gebiete am Rand des Leistungshalbleiterchips begründet, die zu einer Feldstärkeerhöhung am Rand des Leistungshalbleiterchips führt, sodass der Leistungshalbleiterchip dort leicht zerstörbar ist. Um eine Zerstörung des Leistungshalbleiterchips bei hohen Sperrspannugen zu vermeiden, sind Strukturen zur Erhöhung der Durchbruchspannung im Randbereich des Leistungshalbleiterchips bekannt. Ein Beispiel hierfür sind sogenannte Kao-Ringe oder Potentialringe, die in der Schrift von Kao YC, Wolley ED, „High voltage planar pn-junctions", IEEE Trans El. Dev. 55. 1409 beschrieben werden. Zusätzlich zu diesen floatend angeordneten Potentialringen ist ein sogenannter Channelstopper vorgesehen, der die Potentialringe und den aktiven Bereich des Leistungshalbleiterbauelements umschließt. Mit Hilfe des Channelstoppers wird eine Ausdehnung der Raumladungszone im Sperrfall zum Chiprand gestoppt, sodass Kristallfehler, die beim Zerteilungsprozess des Leistungshalbleiterwafers entstehen, den Sperrstrom des Leistungshalbleiterchips während dessen Betrieb nicht erhöhen.
  • Nachteilig ist hierbei, dass diese Struktur einen hohen Platzbedarf erfordert.
  • Die Aufgabe der Erfindung ist es, den Platzbedarf der Struktur zu optimieren.
  • Offenbarung der Erfindung
  • Das Leistungshalbleiterbauelement umfasst ein Halbleitersubstrat, das eine erste Dotierung aufweist. Auf dem Halbleitersubstrat ist eine Epitaxieschicht angeordnet, die eine zweite Dotierung aufweist. Ein erster Bereich ist zumindest teilweise von der Epitaxieschicht umgeben und weist eine dritte Dotierung auf. Erfindungsgemäß ist ein zweiter Bereich vorgesehen, der in einem horizontalen Abstand zum ersten Bereich angeordnet ist. Der zweite Bereich erstreckt sich bis zu einer Kante des Leistungshalbleiterbauelements und weist eine vierte Dotierung auf. Mit anderen Worten der zweite Bereich erstreckt sich bis zu mindestens einer Chipkante.
  • Der Vorteil ist hierbei, dass die Herstellung des Leistungshalbleiterbauelements einfach ist.
  • In einer Weiterbildung weisen die erste Dotierung und die zweite Dotierung denselben Ladungsträgertyp auf. Sie weisen insbesondere den Ladungsträgertyp n auf.
  • In einer weiteren Ausgestaltung weisen die dritte Dotierung und die vierte Dotierung denselben Ladungsträgertyp auf, insbesondere den Ladungsträgertyp p.
  • Der Vorteil ist hierbei, dass die Sperrfestigkeit des Leistungshalbleiterbauelements hoch ist.
  • In einer Weiterbildung ist zwischen dem ersten Bereich und dem zweiten Bereich mindestens ein weiterer Bereich vorgesehen ist, der konzentrisch zum ersten Bereich angeordnet ist. Der weitere Bereich ist zum ersten Bereich und zum zweiten Bereich horizontal beabstandet angeordnet, wobei der weitere Bereich eine fünfte Dotierung aufweist und die fünfte Dotierung denselben Ladungsträgertyp aufweist wie der erste Bereich und der zweite Bereich.
  • Vorteilhaft ist hierbei, dass Schutzringe bzw. Guardringe bzw. Potentialringe auf einfache Weise hergestellt werden können.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Leistungshalbleiterbauelements umfasst das Aufbringen einer Epitaxieschicht auf einen Leistungshalbleiterwafer, das Erzeugen eines ersten Bereichs, der zumindest teilweise von der Epitaxieschicht umgeben ist, das Erzeugen eines zweiten Bereichs, der zum ersten Bereich konzentrisch angeordnet ist und einen horizontalen Abstand zum ersten Bereich aufweist, und das Zerteilen des Leistungshalbleiterwafers, wobei eine Bruchkante des Leistungshalbleiterbauelements im Wesentlichen vertikal durch den zweiten Bereich verläuft.
  • Der Vorteil ist hierbei, dass an der Bruchkante keine Kristallstörungen vorliegen, sodass das Leistungshalbleiterbauelement eine hohe Sperrfestigkeit aufweist.
  • In einer Weiterbildung erfolgt das Zerteilen mit Hilfe eines Laserstrahls.
  • Vorteilhaft ist hierbei, dass beim Zerteilungsprozess keine Kristallfehler im Randbereich des Chips erzeugt werden.
  • In einer weiteren Ausgestaltung werden zum Zerteilen des Leistungshalbleiterwafers zeitlich kurze Laserpulse verwendet.
  • Vorteilhaft ist hierbei, dass die Weite des zweiten Bereichs klein gewählt werden kann, da kein Platz für einen Channelstopper mehr benötigt wird und kein Materialabtrag beim Trennprozess erfolgt, sodass die komplette Struktur weniger Platz einnimmt.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
  • 1 ein Leistungshalbleiterbauelement mit Schutzringen bzw. Potentialringen gemäß dem Stand der Technik,
  • 2 ein erstes Ausführungsbeispiel eines Leistungshalbleiterbauelements,
  • 3 ein zweites Ausführungsbeispiel eines Leistungshalbleiterbauelements,
  • 4 ein Verfahren zur Herstellung eines Leistungshalbleiterbauelements, und
  • 5 einen Vergleich des Feldverlaufs zwischen einem Leistungshalbleiterbauelement aus dem Stand der Technik gemäß 1 und einem Leistungshalbleiterbauelement gemäß 3 mit vier p-dotierten Potentialringen.
  • 1 zeigt ein Leistungshalbleiterbauelement 10 aus dem Stand der Technik an einem Beispiel der 600V-Spannungklasse. Das Leistungshalbleiterbauelement 10 umfasst ein hoch n-dotiertes Siliziumsubstrat 11, wobei das Siliziumsubstrat 10 eine Vorderseite und eine Rückseite aufweist. Auf die Vorderseite des Siliziumsubstrats 11 ist eine schwach n-dotierte Epitaxieschicht 12 aufgebracht, die beispielsweise Silizium umfasst. Sie kann beispielsweise 45 µm dick sein und eine Dotierungskonzentration von 1E14 cm^–3 aufweisen. Die Expitaxieschicht 12 weist mehrere p-dotierte Bereiche 13a, 13b und 13c auf. Diese p-dotierten Bereiche 13a, 13b und 13c erstrecken sich von der Oberfläche der Epitaxieschicht 12 einige Mikrometer ins Innere der Epitaxieschicht 12. Mit anderen Worten die p-dotierten Bereiche 13a, 13b und 13c sind zumindest teilweise von der Epitaxieschicht 12 umgeben. Der p-dotierte Bereich 13a umfasst dabei ein aktives Gebiet des Leistungshalbleiterbauelements 10. Die beiden p-dotierten Bereiche 13b und 13c sind konzentrisch um das aktive Gebiet des Leistungshalbleiterbauelements 10 angeordnet und fungieren als Schutzringe. Die beiden p-dotierten Bereiche 13b und 13c sind horizontal beabstandet zueinander und zum p-dotierten Bereich 13a angeordnet. Ein n-dotierter Bereich 14 ist konzentrisch in einem horizontalen Abstand zum aktiven Gebiet angeordnet. Der n-dotierte Bereich 14 umschließt dabei die p-dotierten Bereiche 13b und 13c und weist etwa einen horizontalen Abstand zum äußeren Schutzring, d. h. dem p-dotierten Gebiet 13c, von 20–40 µm auf. Der n-dotierte Bereich 14 fungiert als Channelstopper und weist meist eine geringere Tiefe auf als die p-dotierten Bereiche 13a, 13b und 13c. Der Channelstopper weist beispielsweise eine Weite zwischen 80–120 µm auf. Eine dielektrische Schicht 15 ist auf der Epitaxieschicht 12 angeordnet, sodass die p-dotierten Bereiche 13b und 13c vollständig überdeckt sind. Der p-dotierte Bereich 13a und der n-dotierte Bereich 14 sind zumindest teilweise von der dielektrischen Schicht 15 überdeckt. Der p-dotierte Bereich 13a ist zumindest teilweise mit einer ersten Metallschicht 16 galvanisch verbunden. Der n-dotierte Bereich 14 ist zumindest teilweise mit einer zweiten Metallschicht 17 verbunden, die als Stopp gegen Verunreinigungen, z. B. Natriumionen, die im Betrieb des Leistungshalbleiterbauelements von außen in die dieelektrische Schicht 15 eindringen können, dient. Auf der Rückseite des Siliziumsubstrats 11 ist eine dritte Metallschicht 18 angeordnet.
  • Das Leistungshalbleiterbauelement 10 aus dem Stand der Technik ist eine Diode. Die erste Metallschicht 16 fungiert als Anodenanschluss und die dritte Metallschicht 18 als Kathodenanschluss.
  • 2 zeigt ein erstes Ausführungsbeispiel eines erfindungsgemäßen Leistungshalbleiterbauelements 20. Das Leistungshalbleiterbauelement 20 umfasst ein Halbleitersubstrat 21, insbesondere ein hoch n-dotiertes Siliziumsubstrat. Das Halbleitersubstrat 21 weist eine Vorderseite und eine Rückseite auf. Auf der Vorderseite des Halbleitersubstrats 21 ist eine Epitaxieschicht 22 aufgebracht, die insbesondere schwach n-dotiert ist. Die Epitaxieschicht 22 weist einen ersten Bereich 23a und einen zweiten Bereich 23d auf, die sich von der Oberfläche der Epitaxieschicht 22 in die Epitaxieschicht 22 hinein erstrecken. Der erste Bereich 23a und der zweite Bereich 23d sind mit demselben Ladungsträgertyp dotiert. Sie weisen insbesondere den Ladungsträgertyp p auf. Der erste Bereich 23a umfasst bzw. definiert das aktive Gebiet des Leistungshalbleiterbauelements 20. Der zweite Bereich 23d ist konzentrisch um den ersten Bereich 23a bzw. das aktive Gebiet angeordnet und weist einen horizontalen Abstand zum ersten Bereich 23a bzw. zum aktiven Gebiet auf. Der erste Bereich 23a und der zweite Bereich 23d weisen die gleiche Höhe auf. Auf der Epitaxieschicht 22 ist eine dielektrische Schicht 25 angeordnet, sodass der erste Bereich 23a und der zweite Bereich 23d zumindest teilweise überdeckt sind. Der erste Bereich 23a ist zumindest teilweise mit einer ersten Metallschicht 26 galvanisch verbunden. Der zweite Bereich 23d ist zumindest teilweise mit einer zweiten Metallschicht 27 galvanisch verbunden. Auf der Rückseite des Halbleitersubstrats 21 ist eine dritte Metallschicht 28 angeordnet. Im Gegensatz zu einer Anordnung gemäß dem Stand der Technik erstreckt sich die Raumladungszone des Leistungshalbleiterbauelements 21 bei hohen Sperrspannungen bis zum Chiprand.
  • 3 weist ein zweites Ausführungsbeispiel des erfindungsgemäßen Leistungshalbleiterbauelements 30 auf. Das Leistungshalbleiterbauelement 30 umfasst die Merkmale des Leistungshalbleiterbauelements 20 aus 2, wobei zwischen dem ersten Bereich 33a und dem zweiten Bereich 33d mindestens ein weiterer bzw. dritter Bereich 33b angeordnet ist. Mit anderen Worten der dritte Bereich entspricht einem weiteren Bereich. Der dritte Bereich 33b ist mit demselben Ladungsträgertyp dotiert wie der erste Bereich 33a und der zweite Bereich 33d. Dieser dritte Bereich 33b ist konzentrisch um den ersten Bereich 33a bzw. das aktive Gebiet des Leistungshalbleiterbauelements 30 angeordnet und weist einen horizontalen Abstand zum ersten Bereich 33a bzw. zum aktiven Gebiet und zum zweiten Bereich 33d auf. Der dritte Bereich 33b fungiert als Guardring bzw. Potentialring. Zusätzlich kann ein weiterer bzw. vierter Bereich 33c konzentrisch in einem Abstand zum dritten dotierten Bereich 33b angeordnet sein. Mit anderen Worten auch der vierte Bereich fällt unter den Bergriff weiterer Bereich. Der Abstand zwischen dem dritten Bereich 33b und dem vierten Bereich 33c beträgt bei der angegebenen Spannungsklasse von 600V beispielsweise zwischen 5 und 20 µm. Die Raumladungszone des Leistungshalbleiterbauelements 30 erstreckt sich bis zum Chiprand, sodass sich die Raumladungszone horizontal bis unter den zweiten Bereich 33d erstreckt. Das bedeutet, sollte die Raumladungszone den zweiten Bereich 33d elektrisch kontaktieren, so nimmt der zweite Bereich 33d Sperrspannung auf und erhöht die Durchbruchspannung des Leistungshalbleiterbauelements 30. Mit anderen Worten, der Channelstopper aus dem Stand der Technik wird durch den zweiten Bereich 33d ersetzt, der den gleichen Ladungsträgertyp aufweist wie das aktive Gebiet 33a bzw. die bereits vorhandenen Potentialringe 33b und 33c.
  • In einem Ausführungsbeispiel, insbesondere der 600V Spannungsklasse weist das Halbleitersubstrat 21 und 31 eine Dotierung von mehr als 5E19cm^–3 auf. Die Dotierungskonzentration der Epitaxieschicht 22 und 32 umfasst 1E14cm^–3 und weist eine Dicke von 45 µm bis 60 µm auf. Die Eindringtiefen der dotierten Bereiche 23a, 23c, 33a, 33b, 33c und 33d, die an der Oberfläche der Epitaxieschicht angeordnet sind weisen eine Tiefe von 3 bis 4 µm auf. Die dielektrische Schicht 15, 25 und 35 weist eine Höhe von 1 µm auf und umfasst beispielsweise Siliziumdioxid.
  • Oberhalb der dielektrischen Schicht 15, 25 und 35 ist zumindest teilweise eine Passivierungsschicht angeordnet. Sie umfasst ein mit Nitrid abgedecktes Phosphorglas. Die Passivierungsschichten weisen jeweils beispielsweise eine Dicke von 1 µm auf.
  • Optional weist mindestens ein Potentialring eine Feldplatte auf. Der p-dotierte Bereich des Potentialrings ist dabei galvanisch mit der Feldplatte verbunden.
  • Alternativ umfasst das Halbleitersubstrat Siliziumkarbid.
  • Alternativ sind die Ladungsträgertypen der dotierten Bereiche vertauscht, das bedeutet die vorhergehend beschriebenen p-dotierten Bereiche sind n-dotiert und umgekehrt.
  • 4 zeigt ein Verfahren 400 zur Herstellung eines Leistungshalbleiterbauelements. Das Verfahren 400 startet mit dem Aufbringen 410 einer Epitaxieschicht auf einen Leistungshalbleiterwafer. In einem folgenden Schritt 420 werden ein erster dotierter Bereich erzeugt, der mindestens teilweise von der Epitaxieschicht umgeben ist und ein zweiter dotierter Bereich erzeugt, der mindestens teilweise von der Epitaxieschicht umgeben ist und horizontal beabstandet zum ersten dotierten Bereich angeordnet ist. In einem folgenden Schritt 430 wird der Leistungshalbleiterwafer zerteilt, wobei die Bruchkante des Leistungshalbleiterbauelements im Wesentlichen vertikal durch den zweiten dotierten Bereich verläuft, wobei die Bruchkante keine Kristallstörungen aufweist.
  • Optional erfolgt das Zerteilen 430 mit Hilfe eines Laserstrahls, sodass kein Materialabtrag beim Zerteilen des Leistungshalbleiterwafers erfolgt. Mit anderen Worten der Leistungshalbleiterwafer wird gespalten, sodass nahezu keine Kristallstörungen an der Leistungshalbleiterchipkante entstehen. Das bedeutet im Betrieb des Leistungshalbleiterbauelements, wenn die Raumladungszone an den zweiten Bereich anstößt bzw. diesen kontaktiert, wird der Sperrstrom des Leistungshalbleiterbauelements nicht erhöht. Das bedeutet im Vergleich zu einem Standardsägeprozess werden die Sperrströme innerhalb des Leistungshalbleiterbauelements nach Abschluß des Zerteilungsprozesses deutlich geringer ausfallen.
  • Alternativ wird ein thermal laser separation Verfahren durchgeführt. Dazu wird der Leistungshalbleiterwafer an jeder Chippostion mit Hilfe eines kurzen ersten Laserpulses „angeritzt“ und danach von einem Laserstrahl überstrichen, der den Wafer entlang dieser Linie punktuell erhitzt und sofort von einem nachfolgenden Gas- oder Aerosolstrahl abgekühlt. Die Kombination aus Druckspannung durch die Erhitzung und Zugspannung durch die lokale Abkühlung führt zur Spaltung des Leistungshalbleiterwafers ohne dass Kristallfehler erzeugt werden.
  • In einer weiteren Alternative werden zum Zerteilen des Leistungshalbleiterwafers Laserverfahren verwendet, bei denen die Kristalltemperatur an der Trennstelle unterhalb der Schmelztemperatur bleibt und der Halbleiterkristall nur mechanisch gespalten wird.
  • In einer weiteren Alternative werden zum Zerteilen des Leistungshalbleiterwafers Verfahren verwendet, bei denen der Wafer durch die mechanischen Spannungen gespalten wird, die auftreten, wenn er mittels eines Laserstrahls aufgeheizt und sofort nachfolgend mit einem Gasstrahl abgekühlt wird.
  • Alternativ können auch andere laserbasierte Trennverfahren, bei denen an der Trennkante keine Kristallstörungen entstehen, Anwendung finden.
  • Alternativ können auch mechanische Trennverfahren verwendet werden, bei denen der Wafer beispielsweise mittels einer Diamantspitze, Diamantsäge oder Laserstrahl angeritzt und danach mechanisch gebrochen wird.
  • Das Verfahren kann bevorzugt zur Herstellung von planaren Leistungshalbleiterbauelementen wie pn-Dioden, Schottky-Dioden, Bipolartransistoren, Feldeffekttransistoren und IGBTs verwendet werden.
  • 5 zeigt den Feldverlauf 51 eines Leistungshalbleiterbauelements aus dem Stand der Technik nach 1 und den Feldverlauf 52 eines erfindungsgemäßen Leistungshalbleiterbauelements nach 3 mit vier p-dotierten Potentialringen. Die Einheiten der x- bzw. y-Achse sind µm. Die gezeigten Feldverläufe 51 und 52 treten beim Sperspannungsdurchbruch auf. Die Epitaxieschicht weist in beiden Fällen eine Dicke von 2,45 µm auf und ist mit 1E14 cm^–2 dotiert. Die Tiefe der p-dotierten Bereiche bzw. des Channelstoppers betragen ungefähr 3,4 µm.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Kao YC, Wolley ED, „High voltage planar pn-junctions“, IEEE Trans El. Dev. 55. 1409 [0002]

Claims (7)

  1. Leistungshalbleiterbauelement (20, 30) mit • einem Halbleitersubstrat (21, 31), das eine erste Dotierung aufweist, • einer Epitaxieschicht (22, 32), die auf dem Halbleitersubstrat (21, 31) angeordnet ist und eine zweite Dotierung aufweist und • einem ersten Bereich (23a, 33a), der zumindest teilweise von der Epitaxieschicht (22, 32) umgeben ist und eine dritte Dotierung aufweist, dadurch gekennzeichnet, dass ein zweiter Bereich (23d, 33d) vorgesehen ist, der konzentrisch zum ersten Bereich (23a, 33a) angeordnet ist und einen horizontalen Abstand zum ersten Bereich (23a, 33d) aufweist, wobei sich der zweite Bereich (23d, 33d) bis zu einer Kante des Leistungshalbleiterbauelements (20, 30) erstreckt und eine vierte Dotierung aufweist.
  2. Leistungshalbleiterbauelement (20, 30) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Dotierung und die zweite Dotierung denselben Ladungsträgertyp aufweisen, insbesondere den Ladungsträgertyp n.
  3. Leistungshalbleiterbauelement (20, 30) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die dritte Dotierung und die vierte Dotierung denselben Ladungsträgertyp aufweisen, insbesondere den Ladungsträgertyp p.
  4. Leistungshalbleiterbauelement (20, 30) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem ersten Bereich (23a, 33a) und dem zweiten Bereich (23d, 33d) mindestens ein weiterer Bereich (33b) vorgesehen ist, wobei der weitere Bereich (33b) konzentrisch um den ersten Bereich (23a, 33a) angeordnet ist und jeweils einen horizontalen Abstand zum ersten Bereich (23a, 33a) und zum zweiten Bereich (23d, 33d) aufweist, wobei der weitere Bereich (33b) eine fünfte Dotierung aufweist, wobei die fünfte Dotierung denselben Ladungsträgertyp aufweist wie der erste Bereich (23a, 33a) und der zweite Bereich (23b, 33b).
  5. Verfahren (400) zur Herstellung eines Leistungshalbleiterbauelements (20, 30) mit den Schritten • Aufbringen (410) einer Epitaxieschicht auf einen Leistungshalbleiterwafer, • Erzeugen (420) eines ersten dotierten Bereichs, der zumindest teilweise von der Epitaxieschicht umgeben ist, wobei der erste dotierte Bereich insbesondere p-dotiert ist, und Erzeugen eines zweiten Bereichs, der konzentrisch zum ersten Bereich angeordnet ist und einen horizontalen Abstand zum ersten Bereich aufweist, wobei der zweite dotierte Bereich insbesondere p-dotiert ist, und • ein Zerteilen (430) des Leistungshalbleiterwafers, wobei eine Bruchkante des Leistungshalbleiterbauelements im Wesentlichen vertikal durch den zweiten Bereich verläuft.
  6. Verfahren (400) nach Anspruch 5, dadurch gekennzeichnet, dass das Zerteilen (430) mit Hilfe eines Laserstrahls erfolgt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zum Zerteilen (400) des Leistungshalbleiterwafers zeitlich kurze Laserpulse verwendet werden.
DE102016207117.3A 2016-04-27 2016-04-27 Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements Pending DE102016207117A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016207117.3A DE102016207117A1 (de) 2016-04-27 2016-04-27 Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
FR1753557A FR3050866B1 (fr) 2016-04-27 2017-04-25 Composant semi-conducteur de puissance et son procede de fabrication
TW106113756A TWI722175B (zh) 2016-04-27 2017-04-25 功率半導體構件和產生功率半導體構件的方法
CN201710281759.5A CN107346781A (zh) 2016-04-27 2017-04-26 功率半导体构件和用于制造功率半导体构件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016207117.3A DE102016207117A1 (de) 2016-04-27 2016-04-27 Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102016207117A1 true DE102016207117A1 (de) 2017-11-02

Family

ID=60081595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016207117.3A Pending DE102016207117A1 (de) 2016-04-27 2016-04-27 Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements

Country Status (4)

Country Link
CN (1) CN107346781A (de)
DE (1) DE102016207117A1 (de)
FR (1) FR3050866B1 (de)
TW (1) TWI722175B (de)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
TWI232525B (en) * 2004-09-03 2005-05-11 Silicon Based Tech Corp LOCOS-based junction-pinched SCHOTTKY rectifier and its manufacturing methods
TWI283929B (en) * 2004-09-03 2007-07-11 Silicon Based Tech Corp LOCOS-based schottky barrier diode and its manufacturing methods
DE102006011697B4 (de) * 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
TWI398951B (zh) * 2009-03-13 2013-06-11 Univ Feng Chia 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
JP5235960B2 (ja) * 2010-09-10 2013-07-10 株式会社東芝 電力用半導体装置及びその製造方法
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5915076B2 (ja) * 2011-10-21 2016-05-11 富士電機株式会社 超接合半導体装置
TWI441262B (zh) * 2011-11-18 2014-06-11 Anpec Electronics Corp 蕭基二極體元件的製作方法
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
WO2014112057A1 (ja) * 2013-01-16 2014-07-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
JP6089733B2 (ja) * 2013-01-30 2017-03-08 富士電機株式会社 半導体装置
US9406543B2 (en) * 2013-12-10 2016-08-02 Samsung Electronics Co., Ltd. Semiconductor power devices and methods of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kao YC, Wolley ED, „High voltage planar pn-junctions", IEEE Trans El. Dev. 55. 1409

Also Published As

Publication number Publication date
TW201740566A (zh) 2017-11-16
TWI722175B (zh) 2021-03-21
FR3050866A1 (fr) 2017-11-03
CN107346781A (zh) 2017-11-14
FR3050866B1 (fr) 2023-01-27

Similar Documents

Publication Publication Date Title
DE112011105319B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102011084525A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
CH668505A5 (de) Halbleiterbauelement.
DE102012201950A1 (de) Halbleitervorrichtung
DE112010005626T5 (de) Halbleitervorrichtung
DE112010005272T5 (de) Pin-diode
DE112009005069T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112014003637B4 (de) Hochspannungs-Halbleitervorrichtung und Herstellungsverfahren derselben
DE102015207981A1 (de) Siliziumcarbid-Halbleitervorrichtung
WO2004090987A1 (de) Halbleiterbauelement und verfahren zu deren herstellung
DE1207502B (de) Flaechenhaftes Halbleiterbauelement mit mindestens einem sperrenden pn-UEbergang und Verfahren zum Herstellen
DE112017002912T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit.
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE112016000062T5 (de) Halbleitervorrichtung
DE112015000204T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
DE102016207117A1 (de) Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE102013218494B4 (de) Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE112016006787T5 (de) Halbleitervorrichtung
DE102016120691B4 (de) Halbleitervorrichtung, die eine Struktur zum Schutz gegen elektrostatische Entladung enthält
DE102014223787A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015216694B3 (de) Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed