[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10162306A1 - Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium - Google Patents

Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium

Info

Publication number
DE10162306A1
DE10162306A1 DE10162306A DE10162306A DE10162306A1 DE 10162306 A1 DE10162306 A1 DE 10162306A1 DE 10162306 A DE10162306 A DE 10162306A DE 10162306 A DE10162306 A DE 10162306A DE 10162306 A1 DE10162306 A1 DE 10162306A1
Authority
DE
Germany
Prior art keywords
fuse
verification
fuses
smart card
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10162306A
Other languages
English (en)
Inventor
Detlef Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Intellectual Property and Standards GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Intellectual Property and Standards GmbH filed Critical Philips Intellectual Property and Standards GmbH
Priority to DE10162306A priority Critical patent/DE10162306A1/de
Priority to US10/320,268 priority patent/US7178039B2/en
Priority to CN02157899.0A priority patent/CN1427347A/zh
Priority to EP02102787A priority patent/EP1321887A1/de
Priority to JP2002366254A priority patent/JP2003263618A/ja
Publication of DE10162306A1 publication Critical patent/DE10162306A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium, die insbesondere genutzt werden können, um Angriffe auf die Smartcard-Security, welche EEPROM-Inhalte und damit auch die Inhalte von EEPROM-Fuses verändern, zu detektieren. DOLLAR A Während der Reset-Phase werden die Fuses aus dem EEPROM ausgelesen. Dabei werden die nacheinander gelesenen Fuse-Werte automatisch verifiziert. Eine mögliche Realisierung ist zum Beispiel das Einspeisen der gelesenen Fuse-Werte in ein Signaturregister mit anschließendem Vergleich gegen einen Sollwert. Sollte die automatische Verifikation beispielsweise wegen unbefugt veränderten Fuses oder einem Angriff auf den Boot-Vorgang einen Fehler melden, können geeignete Sicherheitsmaßnahmen aktiviert werden.

Description

  • Die Erfindung betrifft ein Verfahren und eine Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium, die insbesondere genutzt werden können, um Angriffe auf die Smartcard-Security, welche EEPROM-Inhalte und damit auch die Inhalte von EEPROM- Fuses verändern, zu detektieren.
  • Die Entwicklung der Mikroelektronik in den 70er-Jahren ermöglichte es, kleine Computer im Kreditkartenformat ohne Benutzungsschnittstelle herzustellen. Solche Computer werden als Smartcards bezeichnet. In einer Smartcard sind Datenspeicher und arithmetischlogische Einheit in einem einzigen Chip von wenigen Quadratmillimetern Größe integriert. Smartcards werden insbesondere als Telefonkarten, GSM-SIM-Karten, im Bankenbereich und im Gesundheitswesen eingesetzt. Die Smartcard ist damit zur allgegenwärtigen Rechenplattform geworden.
  • Smartcards werden derzeit vornehmlich als sicherer Aufbewahrungsort für geheime Daten und als sichere Ausführungsplattform für kryptographische Algorithmen betrachtet. Die Annahme einer relativ hohen Sicherheit der Daten und Algorithmen auf der Karte liegt im Hardwareaufbau der Karte und den nach außen geführten Schnittstellen begründet. Die Karte stellt sich nach außen als "Black Box" dar, deren Funktionalität nur über eine wohldefinierte Hardware- und Softwareschnittstelle in Anspruch genommen werden kann, und die bestimmte Sicherheitspolicies erzwingen kann. Zum einen kann der Zugriff auf Daten an bestimmte Bedingungen geknüpft werden. Kritische Daten, wie zum Beispiel geheime Schlüssel eines Public-Key-Verfahrens, können dem Zugriff von außen sogar völlig entzogen werden. Zum anderen ist eine Smartcard in der Lage, Algorithmen auszuführen, ohne daß die Ausführung der einzelnen Operationen von außen beobachtet werden kann. Die Algorithmen selbst können auf der Karte vor Veränderung und Auslesen geschützt werden.
  • Im objektorientierten Sinn läßt sich die Smartcard als abstrakter Datentyp auffassen, der über eine wohldefinierte Schnittstelle verfügt, ein spezifiziertes Verhalten aufweist und selbst in der Lage ist, die Einhaltung bestimmter Integritätsbedingungen bezüglich seines Zustandes sicherzustellen.
  • Es gibt im Wesentlichen zwei verschiedene Typen von Smartcards. Speicherkarten besitzen lediglich eine serielle Schnittstelle, eine Adressierungs- und Sicherheitslogik und ROM- und EEPROM-Speicher. Diese Karten besitzen nur eingeschränkte Funktionalität und dienen einer spezifischen Anwendung. Dafür sind sie besonders billig herzustellen. Als Mikroprozessorkarten hergestellte Smartcards stellen im Prinzip einen vollständigen Universalrechner dar.
  • Der Herstellungs- und Auslieferungsprozess für Chipkarten gliedert sich in folgende Phasen:
  • Herstellen des Halbleiters,
    • - Einbetten des Halbleiters,
    • - Bedrucken der Karte,
    • - Personalisierung der Karte,
    • - Ausgeben der Karte.
  • Im Allgemeinen wird jede Phase von einer auf die jeweilige Arbeit spezialisierten Firma durchgeführt. Beim Herstellen der Halbleiter ist insbesondere bei Karten mit festverdrahteter Sicherheitslogik auf eine gute betriebsinterne Sicherheit zu achten. Damit vom Hersteller ein korrekter Endtest durchgeführt werden kann, muß der komplette Speicher frei zugänglich sein. Erst nach dem Endtest wird der Chip durch einen Transportcode gesichert. Danach ist der Zugriff auf den Kartenspeicher nur für berechtigte Stellen, die den Transportcode kennen, möglich. Ein Diebstahl fabrikneuer Halbleiter bleibt damit ohne Folgen. Berechtigte Stellen können Personalisierer beziehungsweise Kartenausgeber sein. Für das Einbetten und Bedrucken sind keine weiteren Sicherungsfunktionen notwendig. Die betreffenden Firmen brauchen den Transportcode nicht zu kennen.
  • Im Allgemeinen überträgt nicht der Kartenhersteller, sondern die ausgebende Stelle (zum Beispiel Bank, Telefongesellschaft, Krankenkasse etc.) die personenspezifischen Daten in die Karte. Diesen Vorgang nennt man Personalisierung. Für sie ist die Kenntnis des Transportcodes notwendig.
  • Das Ausgeben der Karte, also der Transport von der ausgebenden Stelle zum Karteninhaber, stellt ein weiteres Sicherheitsproblem dar. Genau genommen ist nur die persönliche Ausgabe an den Karteninhaber gegen Unterschrift und Vorlage des Personalausweises sicher. Ein Versand per Post ist zwar oft wirtschaftlicher aber auch ziemlich unsicher. Ein Problem ist auch das Übermitteln der PIN an den Karteninhaber, hier muß die gleiche Sorgfalt wie für die Karte gelten.
  • Bedingt durch die brisanten, sicherheitsrelevanten Inhalte der auf Smartcard-Controllern befindlichen Speicher, ist neben der Beachtung dieser Sicherungsmaßnahmen ein zusätzlicher Schutz gegen mögliche Aktivitäten von Hackern zu gewährleisten, die sich auf alle Phasen des Lebenslaufes einer Smartcard - beginnend von der Herstellung, über Transport, Nutzung der Karte bis zu Manipulationen unbrauchbar gewordener Karten - erstrecken.
  • Um eine möglichst hohe Sicherheit der Smartcard-Controller zu gewährleisten, werden zur Einstellung verschiedener Zustände (zum Beispiel Test/User mode, Konfigurationen, Trimmparameter für analoge Schaltungsteile etc.) EEPROM-Fuses verwendet. Diese Fuses zeichnen sich u. a. dadurch aus, daß sie programmierbar sind, und damit nicht einen unter allen Umständen sicheren physikalischen Zustand haben. Es sind generell Angriffe auf die Smartcard-Security denkbar, die EEPROM-Inhalte und damit auch die Inhalte von EEPROM-Fuses verändern können.
  • Automatisches, aber unverifiziertes Auslesen von EEPROM-Fuses mittels Boot-Sequenz während der Reset-Phase wird bereits durchgeführt. Manipulationen der Fuse-Werte, die entweder durch Manipulation der Inhalte der Fuse-Zellen oder Manipulationen beim Auslesen vorgenommen werden, werden nicht erkannt und können einem Angreifer irregulären Zugang beispielsweise zu einer Smartcard ermöglichen.
  • Die US-Patentschrift US 5,469,557 beschreibt eine Microcontroller-Anordnung, welche eine CPU, Programmspeicher zum Speichern von Anweisungen, welche von der CPU ausgeführt werden und Datenspeicher umfaßt. Der Inhalt eines jeden Speichers ist durch eine EEPROM-Fuse geschützt und wird automatisch gelöscht, wenn der Code der EEPROM-Fuse verändert wurde.
  • In der Schrift WO 00/19224 ist eine Schaltungsanordnung mit deaktivierbarem Scanpfad beschrieben. Dabei weist die Schaltungsanordnung eine Anzahl von Funktionsblöcken (FB1 . . . FBn) auf, wobei jeder der Funktionsblöcke mit zumindest einem der anderen Funktionsblöcke verbunden ist und zumindest eine Teilmenge dieser Verbindungen über je ein Verriegelungselement (SFF1 . . . SFFm) realisiert ist, das über eine Aktivierleitung (Scan Enable) vom Normal- in einen Test-Modus umgeschaltet werden kann und das einen weiteren Datenein- und einen Datenausgang aufweist. Diese weiteren Datenein- und -ausgänge sind mittels Datenleitungsabschnitten (DL1 . . . DLl) derart miteinander verbunden, daß die Verriegelungselemente (SFF1 . . . SFFm) ein einen Scanpfad bildendes Schieberegister bilden. Entlang der Aktivierleitung (Scan Enable) und/oder der Datenleitungsabschnitte (DL1 . . . DLI) ist zumindest ein elektrisch programmierbares Sicherungselement (SE) angeordnet, das die betreffende Leitung entweder unterbricht oder mit einem definierten Potential verbindet.
  • Angriffe auf die Smartcard-Security, die EEPROM-Inhalte und damit auch die Inhalte von EEPROM-Fuses verändern, so daß zum Beispiel bereits manipulierte EEPROM-Fuses beim Reset ausgelesen werden, werden durch diese Verfahren nicht erkannt.
  • Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren, eine Anordnung sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium der gattungsgemäßen Art anzugeben, mittels welcher die Nachteile der herkömmlichen Schutzmaßnamen behoben und insbesondere unbefugte Manipulationen von Fuse-Inhalten/Werten erkannt werden.
  • Erfindungsgemäß wird diese Aufgabe gelöst durch die Merkmale im kennzeichnenden Teil der Ansprüche 1, 13, 15 und 16 im Zusammenwirken mit den Merkmalen im Oberbegriff Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen enthalten.
  • Ein besonderer Vorteil des Verfahrens zur Verifikation von NV-Fuses besteht darin, daß beim Auslesen von (einem) NV-Fuse-Wert(en) aus Fuse-Zellen eines nicht-flüchtigen Speichers eine automatische Verifizierung des (der) NV-Fuse-Werte(s) erfolgt.
  • Eine Anordnung zur automatischen Verifikation von NV-Fuses ist vorteilhafterweise so eingerichtet, daß sie einen Prozessor umfaßt, der derart eingerichtet ist, daß eine automatische Verifikation von NV-Fuses durchführbar ist, indem beim Auslesen von NV-Fuse- Werte(n) aus Fuse-Zellen eine Verifizierung des (der) NV-Fuse-Werte(s) erfolgt.
  • Ein Computerprogrammprodukt zur automatischen Verifikation von NV-Fuses umfaßt ein computerlesbares Speichermedium, auf dem ein Programm gespeichert ist, das es einem Computer oder Smartcard-Controller ermöglicht, nachdem es in den Speicher des Computers oder des Smartcard-Controllers geladen worden ist, eine automatische Verifikation von NV-Fuses durchzuführen, indem beim Auslesen von NV-Fuse-Wert(en) aus Fuse-Zellen eine Verifizierung des (der) NV-Fuse-Werte(s) erfolgt.
  • Um eine automatische Verifikation von NV-Fuses durchzuführen, wird vorteilhafterweise ein computerlesbares Speichermedium eingesetzt, auf dem ein Programm gespeichert ist, das es einem Computer oder Smartcard-Controller ermöglicht, nachdem es in den Speicher des Computers oder des Smartcard-Controllers geladen worden ist, die automatische Verifikation von NV-Fuses durchzuführen, indem beim Auslesen von NV-Fuse-Wert(en) aus Fuse-Zellen eine Verifizierung des (der) NV-Fuse-Werte(s) erfolgt.
  • Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß der (die) NV- Fuse-Wert(e) in dem EEPROM eines Microcontrollers, insbesondere eines Smartcard- Controllers, gespeichert ist (sind). In bevorzugter Ausgestaltung des erfindungsgemäßen Verfahrens ist vorgesehen, daß das Auslesen mittels Boot-Sequenz während der Reset- Phase erfolgt.
  • Als vorteilhaft erweist es sich, daß die Verifizierung des (der) NV-Fuse-Werte(s) erfolgt, indem der (die) gelesene(n) NV-Fuse-Wert(e) in eine Akkumulationseinheit eingespeist wird (werden) und anschließend ein Vergleich gegen einen Sollwert erfolgt. Darüber hinaus ist in bevorzugter Ausgestaltung des erfindungsgemäßen Verfahrens vorgesehen, daß die Verifizierung des (der) NV-Fuse-Werte(s) Abgleichwerte und/oder Konfigurationen berücksichtigt.
  • Zur automatischen Verifikation von NV-Fuses kann es sich als vorteilhaft erweisen, daß als Akkumulationseinheit ein Signaturregister verwendet wird. In weiterer bevorzugter Ausgestaltung des erfindungsgemäßen Verfahrens ist vorgesehen, daß der Sollwert ebenfalls ein NV-Fuse-Werte ist.
  • Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß bei Fehlermeldung während der Verifizierung des (der) NV-Fuse-Werte(s) Sicherheitsmaßnahmen eingeleitet werden. Als vorteilhaft erweist es sich, daß die Sicherheitsmaßnahmen in
    • - einem Reset und/oder
    • - dem Löschen des gesamten EEPROMs oder
    • - Sperren ausgewählter Funktionen
    bestehen.
  • Darüber hinaus ist es ein Vorteil des erfindungsgemäßen Verfahrens, daß erforderlichenfalls, insbesondere im Testmode, die Verifizierung des (der) NV-Fuse-Werte(s) deaktiviert wird. Eine weitere vorteilhafte Ausführung des erfindungsgemäßen Verfahrens besteht darin, daß zur Deaktivierung der Verifizierung des (der) NV-Fuse-Werte(s) eine Hardware-Trapdoor verwendet wird. Ein Vorteil des erfindungsgemäßen Verfahrens besteht auch darin, daß zum Schutz des Microcontrollers bei deaktivierter Verifizierung des (der) NV-Fuse-Werte(s) ein Paßwort genutzt wird.
  • Eine vorteilhafte Ausführung der erfindungsgemäßen Anordnung besteht darin, daß der Prozessor Teil eines Smartcard-Controllers und die Anordnung eine Smartcard ist.
  • Ein wichtiger Vorteil der Erfindung besteht vor allem darin, daß damit Angriffe auf die Smartcard-Security, die EEPROM-Inhalte und damit auch die Inhalte von EEPROM- Fuses verändern können, erkannt werden, und man in der Lage ist, entsprechend auf diese Attacken zu reagieren, zum Beispiel durch Sperren der Karte oder andere Maßnahmen, die eine Ausführung von Anwender-Applikationen mit manipulierten Fuse-Werten verhindern.
  • Die Erfindung wird nachfolgend in einem Ausführungsbeispiel näher erläutert.
  • Bei der Anwendung der Erfindung werden während der Reset-Phase die Fuses nacheinander mittels einer Boot-Sequenz aus dem EEPROM ausgelesen. Der wesentliche Punkt hierbei besteht nun darin, daß die nacheinander gelesenen Fuse-Werte automatisch verifiziert werden. Eine mögliche Realisierung ist zum Beispiel das Einspeisen der gelesenen Fuse-Werte in eine Akkumulationseinheit (zum Beispiel ein Signaturregister) mit anschließendem Vergleich gegen einen Sollwert. Der Sollwert seinerseits kann zum Beispiel auch ein EEPROM-Fuse-Wert sein, um gegebenenfalls Abgleichwerte oder Konfigurationen mit in die Verifikation der Fuses aufnehmen zu können. Sollte die automatische Verifikation beispielsweise wegen unbefugt veränderten Fuses oder einem Angriff auf den Boot- Vorgang einen Fehler melden, können geeignete Sicherheitsmaßnahmen aktiviert werden, die zum Beispiel in einem Reset oder auch im Löschen des gesamten EEPROMs oder im Sperren bestimmter Funktionen bestehen können.
  • Da der Inhalt eines EEPROMs nach der Produktion des Siliziums undefiniert ist, muß die automatische Fuse-Verifikation mit Hilfe einer Hardware-Trapdoor, mit der man auch in den Testmode gelangt, abgeschaltet werden. Eine Ausführung der Anwender-Applikation mit manipulierten Fuses ist somit ausgeschlossen, während der Testmode durch zusätzliche Schutzmaßnahmen, wie zum Beispiel die Verwendung eines Paßworts, vor unbefugter Benutzung geschützt ist.
  • Die Erfindung ist nicht beschränkt auf die hier dargestellten Ausführungsbeispiele. Vielmehr ist es möglich, durch Kombination und Modifikation der genannten Mittel und Merkmale weitere Ausführungsvarianten zu realisieren, ohne den Rahmen der Erfindung zu verlassen.

Claims (16)

1. Verfahren zur Verifikation von NV-Fuses dadurch gekennzeichnet, daß beim Auslesen von (einem) NV-Fuse-Wert(en) aus Fuse- Zellen eines nicht-flüchtigen Speichers eine automatische Verifizierung des (der) NV-Fuse- Werte(s) erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der (die) NV-Fuse-Wert(e) in dem EEPROM eines Microcontrollers, insbesondere eines Smartcard-Controllers, gespeichert ist (sind).
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Auslesen mittels Boot-Sequenz während der Reset-Phase erfolgt.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verifizierung des (der) NV-Fuse-Werte(s) erfolgt, indem der (die) gelesene(n) NV-Fuse-Wert(e) in eine Akkumulationseinheit eingespeist wird (werden) und anschließend ein Vergleich gegen einen Sollwert erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verifizierung des (der) NV-Fuse-Werte(s) Abgleichwerte und/oder Konfigurationen berücksichtigt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Akkumulationseinheit ein Signaturregister verwendet wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Sollwert ebenfalls ein NV-Fuse-Werte ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Fehlermeldung während der Verifizierung des (der) NV- Fuse-Werte(s) Sicherheitsmaßnahmen eingeleitet werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Sicherheitsmaßnahmen in
einem Reset und/oder
dem Löschen des gesamten EEPROMs oder
Sperren ausgewählter Funktionen
bestehen.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß erforderlichenfalls, insbesondere im Testmode, die Verifizierung des (der) NV-Fuse-Werte(s) deaktiviert wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Deaktivierung der Verifizierung des (der) NV-Fuse- Werte(s) eine Hardware-Trapdoor verwendet wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Schutz des Microcontrollers bei deaktivierter Verifizierung des (der) NV-Fuse-Werte(s) ein Passwort genutzt wird.
13. Anordnung mit einem Prozessor, der derart eingerichtet ist, daß eine automatische Verifikation von NV-Fuses durchführbar ist, indem beim Auslesen von NV-Fuse-Werte(n) aus Fuse-Zellen eine Verifizierung des (der) NV-Fuse-Werte(s) erfolgt.
14. Anordnung mit einem Prozessor nach Anspruch 13, dadurch gekennzeichnet, daß der Prozessor Teil eines Smartcard-Controllers und die Anordnung eine Smartcard ist.
15. Computerprogrammprodukt, das ein computerlesbares Speichermedium umfaßt, auf dem ein Programm gespeichert ist, das es einem Computer oder Smartcard-Controller ermöglicht, nachdem es in den Speicher des Computers oder des Smartcard-Controllers geladen worden ist, eine automatische Verifikation von NV-Fuses durchzuführen, indem beim Auslesen von NV-Fuse-Werte(n) aus Fuse-Zellen eine Verifizierung des (der) NV- Fuse-Werte(s) erfolgt.
16. Computerlesbares Speichermedium, auf dem ein Programm gespeichert ist, das es einem Computer oder Smartcard-Controller ermöglicht, nachdem es in den Speicher des Computers oder des Smartcard-Controllers geladen worden ist, eine automatische Verifikation von NV-Fuses durchzuführen, indem beim Auslesen von NV-Fuse-Werte(n) aus Fuse-Zellen eine Verifizierung des (der) NV-Fuse-Werte(s) erfolgt.
DE10162306A 2001-12-19 2001-12-19 Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium Withdrawn DE10162306A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10162306A DE10162306A1 (de) 2001-12-19 2001-12-19 Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
US10/320,268 US7178039B2 (en) 2001-12-19 2002-12-16 Method and arrangement for the verification of NV fuses as well as a corresponding computer program product and a corresponding computer-readable storage medium
CN02157899.0A CN1427347A (zh) 2001-12-19 2002-12-16 检验nv熔丝的装置和方法以及相应的计算机程序产品和相应的计算机可读存储介质
EP02102787A EP1321887A1 (de) 2001-12-19 2002-12-18 Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
JP2002366254A JP2003263618A (ja) 2001-12-19 2002-12-18 Ｎｖヒューズ認証方法および装置、認証用コンピュータプログラム製品および認証用プログラムを記憶したコンピュータ読取可能な記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10162306A DE10162306A1 (de) 2001-12-19 2001-12-19 Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium

Publications (1)

Publication Number Publication Date
DE10162306A1 true DE10162306A1 (de) 2003-07-03

Family

ID=7709746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10162306A Withdrawn DE10162306A1 (de) 2001-12-19 2001-12-19 Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium

Country Status (5)

Country Link
US (1) US7178039B2 (de)
EP (1) EP1321887A1 (de)
JP (1) JP2003263618A (de)
CN (1) CN1427347A (de)
DE (1) DE10162306A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338032B4 (de) * 2003-08-19 2009-12-17 Infineon Technologies Ag Prozessor mit elektronischen Sicherungen zum Speichern von Geheimdaten
CN112420116A (zh) * 2019-08-20 2021-02-26 美光科技公司 用于熔丝错误检测的设备及方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340411B4 (de) * 2003-09-02 2005-10-13 Infineon Technologies Ag Vorrichtung und Verfahren zur sicheren Ausführung eines Programms
US7904775B2 (en) * 2004-04-21 2011-03-08 Stmicroelectronics Sa Microprocessor comprising signature means for detecting an attack by error injection
US7459956B2 (en) * 2004-05-05 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Storing information with electrical fuse for device trimming
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
US8108691B2 (en) * 2005-02-07 2012-01-31 Sandisk Technologies Inc. Methods used in a secure memory card with life cycle phases
US8423788B2 (en) * 2005-02-07 2013-04-16 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8321686B2 (en) * 2005-02-07 2012-11-27 Sandisk Technologies Inc. Secure memory card with life cycle phases
WO2006086232A2 (en) * 2005-02-07 2006-08-17 Sandisk Corporation Secure memory card with life cycle phases
US7743409B2 (en) 2005-07-08 2010-06-22 Sandisk Corporation Methods used in a mass storage device with automated credentials loading
KR100618051B1 (ko) 2005-09-08 2006-08-30 삼성전자주식회사 전압 글리치를 검출하기 위한 장치와 검출방법
US8966284B2 (en) 2005-09-14 2015-02-24 Sandisk Technologies Inc. Hardware driver integrity check of memory card controller firmware
US7934049B2 (en) 2005-09-14 2011-04-26 Sandisk Corporation Methods used in a secure yet flexible system architecture for secure devices with flash mass storage memory
FR2897439A1 (fr) * 2006-02-15 2007-08-17 St Microelectronics Sa Circuit elelctronique comprenant un mode de test securise par l'utilisation d'un identifiant, et procede associe
CN100458714C (zh) * 2006-07-25 2009-02-04 上海华虹集成电路有限责任公司 智能卡仿真器
US20080072058A1 (en) * 2006-08-24 2008-03-20 Yoram Cedar Methods in a reader for one time password generating device
US20080052524A1 (en) * 2006-08-24 2008-02-28 Yoram Cedar Reader for one time password generating device
KR100808948B1 (ko) 2006-12-19 2008-03-04 삼성전자주식회사 비휘발성 메모리의 보안장치 ,보안방법 및 그 시스템
US8423794B2 (en) * 2006-12-28 2013-04-16 Sandisk Technologies Inc. Method and apparatus for upgrading a memory card that has security mechanisms for preventing copying of secure content and applications
EP2370960A4 (de) * 2008-12-04 2012-10-31 Kovio Inc Deaktivierung von integrierten schaltungen
US8234543B2 (en) * 2009-03-06 2012-07-31 Via Technologies, Inc. Detection and correction of fuse re-growth in a microprocessor
US8276032B2 (en) * 2009-08-07 2012-09-25 Via Technologies, Inc. Detection of uncorrectable re-grown fuses in a microprocessor
US8194489B2 (en) * 2010-01-21 2012-06-05 International Business Machines Corporation Paired programmable fuses
US9262259B2 (en) * 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security
CN103544413B (zh) * 2013-10-31 2017-02-15 宇龙计算机通信科技(深圳)有限公司 一种在智能终端中校验软件版权的方法及装置
US9003109B1 (en) * 2014-05-29 2015-04-07 SanDisk Technologies, Inc. System and method for distributed computing in non-volatile memory
US9619647B2 (en) 2015-05-07 2017-04-11 Nxp Usa, Inc. Integrated circuit access
CN106782671B (zh) * 2016-12-19 2019-11-01 北京智芯微电子科技有限公司 一种安全芯片进入测试模式的方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730273A (en) * 1986-04-03 1988-03-08 Motorola, Inc. On-chip programmability verification circuit for programmable read only memory having lateral fuses
US4812675A (en) 1987-04-15 1989-03-14 Exel Microelectronics Incorporated Security element circuit for programmable logic array
US5010331A (en) * 1988-03-02 1991-04-23 Dallas Semiconductor Corporation Time-key integrated circuit
US4935645A (en) * 1988-03-02 1990-06-19 Dallas Semiconductor Corporation Fusing and detection circuit
US5469557A (en) * 1993-03-05 1995-11-21 Microchip Technology Incorporated Code protection in microcontroller with EEPROM fuses
US5345413A (en) * 1993-04-01 1994-09-06 Microchip Technology Incorporated Default fuse condition for memory device after final test
US5635854A (en) * 1994-05-24 1997-06-03 Philips Electronics North America Corporation Programmable logic integrated circuit including verify circuitry for classifying fuse link states as validly closed, validly open or invalid
US5668818A (en) * 1996-08-06 1997-09-16 Hewlett-Packard Co. System and method for scan control of a programmable fuse circuit in an integrated circuit
EP0992809A1 (de) 1998-09-28 2000-04-12 Siemens Aktiengesellschaft Schaltungsanordnung mit deaktivierbarem Scanpfad
US6504768B1 (en) * 2000-08-25 2003-01-07 Micron Technology, Inc. Redundancy selection in memory devices with concurrent read and write
US6373771B1 (en) * 2001-01-17 2002-04-16 International Business Machines Corporation Integrated fuse latch and shift register for efficient programming and fuse readout

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338032B4 (de) * 2003-08-19 2009-12-17 Infineon Technologies Ag Prozessor mit elektronischen Sicherungen zum Speichern von Geheimdaten
CN112420116A (zh) * 2019-08-20 2021-02-26 美光科技公司 用于熔丝错误检测的设备及方法

Also Published As

Publication number Publication date
EP1321887A1 (de) 2003-06-25
JP2003263618A (ja) 2003-09-19
US7178039B2 (en) 2007-02-13
US20030131210A1 (en) 2003-07-10
CN1427347A (zh) 2003-07-02

Similar Documents

Publication Publication Date Title
DE10162306A1 (de) Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE69527773T2 (de) Schaltungsanordnung zur Überwachung der Benutzung von Funktionen in einem integrierten Schaltungkreis
DE4339460C1 (de) Verfahren zur Authentifizierung eines Systemteils durch ein anderes Systemteil eines Informationsübertragungssystems nach dem Challenge-and Response-Prinzip
DE69529103T2 (de) Verfahren zum Handhaben der Sicherheit einer Speicherkarte, und Speicherkarte und geeignete Transaktionsvorrichtung
DE69823649T2 (de) Multi-anwendungs ic-kartensystem
DE69524031T2 (de) Verfahren und Einrichtung zur Prüfung der Gültigkeit des Betriebs eines Systems
DE69223920T2 (de) Mikroschaltung für eine Chipkarte mit einem geschützten, programmierbaren Speicher
DE10164415A1 (de) Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE69327181T3 (de) Massenspeicherkarte für einen Mikrocomputer
DE69316516T2 (de) Gesichertes Chipkartensystem mit wiederverwendbarer Prototypkarte
DE10324337B4 (de) Rechnersystem und zugehöriges Verfahren zum Durchführen eines Sicherheitsprogramms
DE10164422A1 (de) Verfahren und Anordnung zum Beschreiben von NV-Memories in einer Controller-Architektur sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
EP0280035B1 (de) Verfahren zum Sichern von Programmen und zur Integritätskontrolle gesicherter Programme
EP1338970B1 (de) Verfahren und Anordnung zur Zugriffssteuerung auf EEPROMs sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE602004011965T2 (de) Verfahren und schaltung zum identifizieren und/oder verifizieren von hardware und/oder software eines geräts und eines mit dem gerät arbeitenden datenträgers
DE10162291A1 (de) Verfahren und Anordnung zur Verhinderung unbefugten Ausführens von Computerprogrammen sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
EP2350904B1 (de) Verfahren und anordnung zum konfigurieren von elektronischen geräten
EP1326203A2 (de) Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
EP1912184A2 (de) Vorrichtung und Verfahren zur Erzeugung von Daten
DE10162307A1 (de) Verfahren und Anordnung zur Herstellung von maskenprogrammierten ROMs unter Verwendung einer mehrere Systeme umfassenden Maske sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE60216106T2 (de) Geschützte lesung von rechnerbefehlen in einem datenverarbeitungssystem
DE10162310A1 (de) Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen
DE102008047639A1 (de) Verfahren und Vorrichtung zum Zugriff auf ein maschinenlesbares Dokument
DE19705620C2 (de) Anordnung und Verfahren zur dezentralen Chipkartenidentifikation
DE69901318T2 (de) Verfahren und gerät zur überprüfung des betriebszyklus eines tragbaren gegenstandes, insbesondere einer chipkarte

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee