DE10156465C1

DE10156465C1 - Waferanordnung und Verfahren zur Herstellung einer Bondverbindung

Info

Publication number: DE10156465C1
Application number: DE2001156465
Authority: DE
Inventors: Michael Rueb; Herbert Pairitsch
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-11-16
Filing date: 2001-11-16
Publication date: 2003-07-10
Anticipated expiration: 2021-11-17

Abstract

Die Erfindung betrifft eine hochtemperaturstabile, wiederablösbare Waferanordnung mit einem ersten Wafer, in dessen erste Oberfläche erste Ausnehmungen und in dessen zweite Oberfläche zweite Ausnehmungen eingebracht sind, die jeweils zumindest teilweise Teil von durchgehenden Verbindungen zwischen der ersten und zweiten Oberfläche des ersten Wafers sind, mit einem zweiten Wafer, mit einer temperaturstabilen, wiederablösbaren Bondverbindung, die mindestens eine zwischen dem ersten und dem zweiten Wafer angeordnete und diese voneinander beabstandende Schicht, insbesondere dielektrische Schicht, aufweist und die die erste Oberfläche des ersten Wafers mit einer ersten Oberfläche des zweiten Wafers durch Waferbonding verbindet. Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer solchen Bondverbindung.

Description

Die Erfindung betrifft eine hochtemperaturstabile, wiederab lösbare Waferanordnung und ein Verfahren zur Herstellung ei ner Bondverbindung zwischen zwei Wafern.

In der modernen Halbleitertechnologie, insbesondere bei Leis tungshalbleiterbauelementen, wie Leistungs-MOSFETs, IGBTs, Thyristoren und dergleichen, geht die Tendenz hin zu einer Reduzierung der Waferdicke, um dadurch den Einschaltwider stand R_ON des Halbleiterbauelementes zu reduzieren und um da mit einhergehend die Durchlass- und Schaltverluste des Halb leiterbauelementes zu optimieren. Heutige Halbleiterwafer werden daher vor oder während der Herstellung der Halbleiter bauelemente dünn geschliffen, typischerweise auf eine Dicke von 150 µm und weniger.

Solche dünne Wafer sind allerdings aufgrund ihrer mechani schen Eigenschaften sehr schwierig zu handhaben und lassen sich daher nicht mit denselben Fertigungsmaschinen und Trans port- und Halterungsvorrichtungen bearbeiten wie Standarddi cke aufweisende Wafer. Die Ursache dafür liegt darin, dass der Wafer nach dem Dünnschleifen bzw. Dünnätzen auf die er forderliche Dicke statt der erforderlichen Steifigkeit eine mehr oder weniger stark gewellte, gebogene oder leicht ver drehte (Torsion) Oberfläche aufweist. Besonders gravierend ist dieser Effekt bei ultradünnen Wafern im Bereich von etwa 70 µm. In diesem Fall ist der Wafer so dünn, dass er ähnlich einem Blatt Papier biegsam ist. Die geforderte Steifigkeit ist bei solch dünnen Wafern also nicht mehr gewährleistet. Deshalb müssen eigens für dünne Wafer modifizierte Ferti gungsmaschinen und Transportvorrichtungen bereitgestellt wer den, die für spezielle Waferkassetten ausgelegt sind und die eigens für dünne Wafer konstruierte, üblicherweise manuell zu bedienende Greifvorrichtungen zur Bestückung der Fertigungs maschinen aufweisen. Ferner sind die Vorrichtungen zur Fixie rung der dünnen Wafer während des eigentlichen Herstellungs prozesses, wie beispielsweise Chucks und Greifer, mehr oder weniger aufwendig für die Erfordernisse der dünnen Wafer um zubauen. Neben den dafür erforderlichen Zusatzkosten sind der Modifizierung von Fertigungsmaschinen für die Zwecke der Be arbeitung und Handhabung dünner Wafer aufgrund ihrer zuneh menden Komplexität enge Grenzen gesetzt.

Statt der äußerst aufwendigen und kostenintensiven Modifizie rung herkömmlicher Fertigungsmaschinen ist es vielfach einfa cher, den dünnen Wafer auf einen sogenannten Trägerwafer zu montieren und dann zu bearbeiten.

Gemäß einem ersten bekannten Verfahren wird ein sogenannter Produktwafer, auf dem später die Halbleiterbauelemente aufge bracht werden sollen, auf einen sogenannten Trägerwafer form schlüssig beispielsweise mittels einer zweiseitig klebenden Folie geklebt. Der Produktwafer kann anschließend dünn ge schliffen werden und zur Erzeugung der Halbleiterbauelemente weiter prozessiert werden. Schließlich kann der Produktwafer wieder von dem Trägerwafer abgelöst werden. Nachteilig an diesem Verfahren ist, dass die form- und kraftschlüssige Ver bindung nur für geringste Temperaturen ausgelegt ist. Bei ho hen, für die Halbleiterprozesstechnik typischen Temperaturen würde sich hier jedoch die Verbindung aus Kleber und Folie wieder lösen, dass heißt eine temperaturstabile Verbindung zwischen den beiden Wafern ist hier nicht gewährleistet. Dar über hinaus besteht die Gefahr, dass der Produktwafer durch Ausdiffusion von Fremdatomen der Folie bzw. dem Kleber in den Halbleiterkörper unerwünschterweise verunreinigt wird.

In der US 6,127,243 ist ein Verfahren zum Bonden von zwei Wa fern beschrieben. In eine Oberfläche eines dieser Wafer wer den Gräben eingebracht. Anschließend werden die beiden Wafer formschlüssig aufeinander gelegt und sodann einer Temperatur behandlung in einer oxidierenden Atmosphäre unterworfen. Zwi schen den Wafern bildet sich somit eine temperaturstabile und mechanisch stabile Verbindung aus, die mittels Flusssäure wieder ablösbar ist. Problematisch daran ist jedoch, dass das Bonden und Wiederablösen der beiden Wafer - insbesondere bei sehr großen Waferdurchmessern - außerordentlich lange dauert. Dies liegt daran, dass die oxidierende Atmosphäre zur Erzeu gung des Siliziumdioxides sowie die Flusssäure zum Ablösen des Siliziumdioxides nur sehr langsam über die Gräben ein dringen kann. Der in der US 6,127,243 beschrieben Prozess ist daher zur Serienfertigung von dünnen Wafern aus Effizienz gründen nicht sehr praktikabel.

In der japanischen Patentanmeldung JP 63-168054 A ist eine Anordnung mit einem Substrat 21 und einer Siliziumplatte 24, die mittels eines Oxidfilm 27 zusammengehalten werden, offen bart. Die Siliziumplatte 24 weist durchgehende Löcher auf, die bis zum Oxidfilm 27 reichen. Diese Löcher bilden nach ei nem anschließenden Zersägen dieser Halbleiterstruktur die Be standteile eines Drucksensors.

In dem US-Patent US 4,962,062 werden zwei Siliziumwafer mit tels sehr hoher Temperatur quasi zu einer einzigen Einheit unlösbar verschmolzen. Ein Ablösen nach deren Zusammenfügen ist ohne Zerstörung der Strukturen nicht mehr möglich. Diese Strukturen dienen bei einem anschließenden Prozessieren der Aufnahme der Elemente einer integrierten Schaltung.

In der deutschen Patentschrift DE 100 29 035 C1 sind zwei Wa fer beschrieben, die mittels eines Dielektrikums quasi um hüllt und so fixiert werden. Das Dielektrikum haftet jedoch lediglich auf seiner einen Seite, wohingegen die andere Seite des Dielektrikums nach außen gerichtet ist und somit keine Zusammenhaltekräfte entfaltet. Nachteilig an dieser Anordnung ist, dass diese Struktur eine geringe mechanische sowie eine geringe Temperaturstabilität aufweist. Dass heißt, die beiden von dem Oxidfilm zusammen gehaltenen Wafer lassen sich auch ohne Ätzmedium durch geringe mechanische Kräfte sehr leicht voneinander lösen.

In der deutschen Offenlegungsschrift DE 100 29 791 A1 ist ein Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern beschrieben, bei dem in die Oberfläche des einen Wafers Gräben eingebracht werden. An die Grabenwände wird ei ne Flüssigglasverbindung aufgebracht, die die beiden Wafer bei einem Übereinanderlegen zusammenhalten soll. Das Wieder ablösen erfolgt mittels Zwischenräumen, die in den Gräben verbleiben. Da hier ein Ätzangriff lediglich lateral über die Oberfläche erfolgen kann, ist dieses Verfahren insbesondere bei sehr großen Wafern sehr langwierig und somit wirtschaft lich nicht sehr interessant. Darüber hinaus werden auch hier die Wafer lediglich durch eine einseitig haftende Verbindung zusammengehalten, die mechanisch nicht sehr stabil ist.

Halbleiterstrukturen mit durchgehenden Löchern sind auch in den deutschen Offenlegungsschriften DE 100 47 963 A1 und DE 198 42 419 A1 beschrieben.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, auf einfache Weise eine hochtemperaturstabile, wiederablösba re Verbindung zwischen zwei Wafern bereitzustellen.

Erfindungsgemäß wird diese Aufgabe durch eine Anordnung mit den Merkmalen des Anspruchs 1 sowie ein Verfahren mit den Merkmalen des Patentanspruchs 19 gelöst.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens sind den Unteransprüchen und der Beschreibung unter Bezugnahme auf die Zeichnung zu entnehmen.

Durch das vorliegende Verfahren lassen sich erfindungsgemäß auf sehr einfache Weise aber nichts desto trotz sehr effektiv zwei Wafer mechanisch stabil sowie hochtemperaturstabil mit einander derart verbinden, dass der, sogenannte Produktwafer anschließend unter Verwendung der herkömmlichen Halbleiter technologie weiter prozessiert werden kann. Für die weitere Verarbeitung des Produktwafers, selbst wenn dieser sehr dünn ist, können vorteilhafterweise sämtliche bereits vorhandene Fertigungsmaschinen der Halbleitertechnologie ohne konstruk tive Umgestaltung, was ggf. zur Handhabung von dünn geschlif fenen Wafer erforderlich wäre, herangezogen werden. Der be sondere Vorteil der vorliegenden Erfindung besteht ferner darin, dass die miteinander durch eine Siliziumdioxidschicht verbundenen Wafer sehr einfach - beispielsweise durch eine Flusssäureverbindung - wieder voneinander gelöst werden kön nen. Das Ablösen ist im Vergleich zu bekannten Verfahren nach dem Stand der Technik schnell, einfach und damit billig und darüber hinaus mechanisch unkritisch.

Ein besonderer Vorteil der Erfindung ergibt sich auch da durch, dass der die Gräben und Löcher aufweisende Produktwa fer beliebig häufig wiederverwendbar ist, dass heißt die Strukturierung des Produktwafers muss nur ein einziges Mal durchgeführt werden.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert.

Es zeigt hier:

Fig. 1 in einem schematisierten Teilschnitt und einer Draufsicht einen Trägerwafer, der Ausnehmungen an beiden Oberflächen aufweist;

Fig. 2 in einem schematisierten Querschnitt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Wafer anordnung bestehen aus zwei sandwichartig aufeinan der angeordneter Wafer;

Fig. 3 in einem schematisierten Querschnitt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Wafer anordnung bestehen aus zwei sandwichartig aufeinan der angeordneter Wafer;

Fig. 4 anhand mehrerer Querschnitte (a)-(f) ein erfin dungsgemäßes Verfahren zur Herstellung einer erfin dungsgemäßen Waferanordnung;

Fig. 5 anhand einer Draufsicht auf die Rückseite des Trä gerwafers eine vorteilhafte Ausgestaltung der Lö cher.

In allen Figuren der Zeichnung sind - sofern nichts anderes angegeben ist - gleiche bzw. funktionsgleiche Elemente mit gleichen Bezugszeichen versehen.

Fig. 1 zeigt einen schematisierten Teilschnitt (a) und eine Draufsicht (b) auf die Vorderseite eines mit Bezugszeichen 1 versehenen Trägerwafers. Der Trägerwafer 1 besteht vorteil hafterweise aus einem oxidierbaren Halbleiterkörper - bei spielsweise aus Silizium oder Siliziumkarbid. Der Trägerwafer 1 weist eine erste, vorderseitige Oberfläche 4 auf, in die Gräben 2 eingebracht sind. Die erste Oberfläche 4 ist vor teilhafterweise, jedoch nicht notwendigerweise möglichst eben und poliert. Die Gräben 2 können in die Oberfläche 4 des Trä gerwafer 1 in üblicher Weise durch nasschemisches oder tro ckenchemisches Ätzen eingebracht werden oder sonst wie ausge spart werden, wozu typischerweise die Fotolack- und Ätztech nik herangezogen wird. Die Gräben 2 sind sich vorteilhafter weise über die gesamte Oberfläche 4 des Trägerwafers 1 ver teilt. Obwohl in der Fig. 1 die Gräben 2 jeweils parallel zueinander angeordnet sind, ist diese parallele Anordnung keinesfalls notwendig: Die Gräben 2 können vielmehr auch schräg oder über Kreuz zueinander verlaufen oder überhaupt mehr oder weniger "zufällig" angeordnet sein. Denkbar wäre also jede beliebige Anordnung der Gräben 2 in der Ebene der Oberfläche 4 des Trägerwafers 1.

Die Gräben 2 weisen eine Grabentiefe t1 von jeweils typi scherweise 2 bis 10 µm auf und sind voneinander in einem ty pischen Abstand a1 von 1 und 10 µm angeordnet. Die Graben breite d1 bewegt sich in einem üblichen Bereich zwischen 10 nm bis 1 µm. Jedoch wären auch größere oder kleinere Tiefen t1, Breiten d1 und Abstände a1 denkbar. Die Gräben 2 weisen im Ausführungsbeispiel in Fig. 1 ein rechteckförmiges Profil auf. Selbstverständlich sind auch andere Grabenprofile, zum Beispiel ein trapezförmiges, V-förmiges, U-förmiges, halbrun des, halbovales, quadratisches, mehreckiges oder ähnliches Profil denkbar.

In die zweite, rückseitige Oberfläche 3 des Trägerwafers 1 sind kreisrunde Löcher 5 bis in eine Tiefe t2 in den Halblei terkörper des Trägerwafers 1 eingebracht, wobei die Löcher 5 einen Lochdurchmesser d2 aufweisen. Die Löcher 5 sind jeweils in Reihen entlang der zweiten Oberfläche 3 angeordnet. Die Stegbreite a2 ergibt sich aus dem Abstand a2 benachbarter Lö cher 5. Die Löcher 5 benachbarter Reihen sind darüber hinaus gegeneinander versetzt. Die Löcher 5 müssen jedoch nicht not wendigerweise einen kreisrunden Querschnitt aufweisen, viel mehr können die Löcher 5 auch oval, quadratisch, hexagonal, streifenförmig, mehreckig oder mehr oder weniger beliebig ausgebildet sein. Wenngleich in Fig. 1 ein zylinderförmiges Profil der Löcher 5 dargestellt ist, wäre jedoch auch ein den Gräben 2 vergleichbares Profil denkbar.

Von Bedeutung ist hier zum einen, dass die Tiefen t1, t2 von Gräben 2 und Löchern 5 größer ist als die Dicke t des Träger wafers 1, d. h. t ≦ t1 + t2. Nur dann ist sicher gestellt, dass Gräben 2 und Löcher 5 auch miteinander verbunden sein können. Wesentlich ist ferner, dass die Form der Löcher 5 bzw. deren Durchmesser d2 derart gewählt wird, dass jeder Graben 2 auch zumindest an jeweils einem dieser Löcher 5 an geschlossen ist. Im Falle streifenförmiger Gräben 2 und run der Löcher 5, entsprechend dem vorliegenden Ausführungsbei spiel, sollte also der Durchmesser d2 der Löcher 5 zumindest so groß sein wie der Abstand a1 der Gräben 2 zueinander. Fer ner sollte der Lochabstand a2 kleiner als der Abstand a1 der Gräben 2 sein. Bei einer solchen Dimensionierung von Löchern 5 und Gräben 2 wird eine durchgehend offene Verbindung von der ersten Oberfläche 4 zur zweiten Oberfläche 3 gewährleis tet.

Fig. 2 zeigt in einem schematisierten Querschnitt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Waferanordnung. Die mit 10 bezeichnete Waferanordnung weist einen Trägerwafer 1 entsprechend Fig. 1 sowie einen zweiten, sogenannten Pro duktwafer 11 auf. Die beiden Wafer 1, 11 sind jeweils mit ih rer ersten Oberfläche 4, 12 übereinander angeordnet. Typi scherweise weisen die beiden Wafer 1, 11 jeweils die gleiche Form auf und liegen daher möglichst formschlüssig übereinan der. Die erste Oberfläche 12 des Produktwafers 11 bildet des sen Rückseite, wohingegen in dessen zweite Oberfläche 16 mit tels nicht näher beschriebener Prozessschritte die Halblei terstrukturen der entsprechenden Halbleiterbauelemente einge bracht werden. Zwischen den beiden Wafern 1, 11 ist ferner eine an beide Oberflächen 4, 12 angrenzende und die Wafer 1, 11 voneinander beabstandende Schicht 13 vorgesehen. Im Falle des Trägerwafers 1 reicht diese Schicht 13 auch geringfügig in die Gräben 2 hinein und erzeugt in den übrigen Bereichen des Grabens 2 somit einen Hohlraum.

Fig. 3 zeigt in einem schematisierten Querschnitt ein zwei tes Ausführungsbeispiel der Waferanordnung 10. Im Unterschied zu Fig. 2 grenzt hier ein dünnes Dielektrikum 14, 15 an bei de Oberflächen 4, 12 von Produktwafer 11 und Trägerwafer 1, so dass die beiden Wafer 1, 11 nun von den beiden dielektri schen Schichten 14, 15 sowie der Schicht 12 beabstandet wer den. Die dielektrischen Schichten 14, 15 sind hier als ther misches Oxid (Siliziumdioxid, SiO₂) ausgebildet. Mittels die ses thermischen Oxides 14, 15 wird das Verbinden der beiden Wafer 1, 11 beim Waferbonding noch unterstützt.

Mittels Waferbonding lässt sich unter Zwischenschaltung der Schichten 13-15 eine Bondverbindung 21 schaffen, die die beiden Wafer 1, 11 mechanisch und Hochtemperatur stabil sowie wiederablösbar zusammenhält. In den Beispielen der Fig. 2 und 3 besteht die Schicht 13 aus Fliessglas. Unter Fliessglas ist im Allgemeinen eine dielektrische Schicht zu verstehen, die bei Raumtemperatur zunächst flüssig ist, die Siliziumdi oxid enthält und die bei Erwärmung oder Erhitzung erstarrt und fest wird. Im Hinblick auf die besonderen Reinheitsan sprüche der Mikroelektronik bieten sich etablierte Ausgangs materialien als Fliessglasverbindungen an, die im Prinzip aus mehr oder weniger polymerisierten, hochreinen Siliziumalkoxi den bestehen. Als Fliessglas werden vorteilhafterweise hoch dotiertes BPSG (Borphosphorsilikatglas) oder gängige Spin-on- Gläser verwendet. BPSG ist bei Raumtemperatur fest, hat je doch die besondere Eigenschaft, dass es bei Temperaturen von etwa 800°C viskos wird. Diese Viskosität des BPSG reicht aus, um die gewünschte einebnende Wirkung zum Verschließen der Gräben zu erzielen. Der besondere Vorteil bei Verwendung von BPSG besteht darin, dass es mit beliebigen Dicken auf den Halbleiterkörper aufgebracht werden kann, da es dort durch Abscheidung aufgebracht wird. Die Bildung einer Oxidschicht aus dem BPSG ist somit nicht wie bei gängigen Spin-on-Gläsern diffusionslimitiert. BPSG wird typischerweise mit Dicken von 1-2 µm bei etwa 400°C abgeschieden und haftet nach dem Auftra gen hervorragend auf einer Silizium-Oberfläche. Besonders vorteilhaft ist es, wenn als Fliessglas in Alkohol gelöste, polymerisierte sowie teilweise durch organische Reste substi tuierte Kieselsäuremoleküle verwendet werden. Ein solches Ma terial ist beispielsweise in Butanol gelöstes Methyl- Silsesquioxan.

Bei der Herstellung einer stabile und wiederablösbaren Ver bindung zwischen zwei Wafern 1, 11 unter Verwendung einer An ordnung gemäß der Fig. 2 oder 3 sind jedoch die folgenden Randbedingungen zu beachten:
Zur Herstellung einer mechanisch und Hochtemperatur stabil sowie wiederablösbaren Verbindung und somit zur Lösung der eingangs genannten Aufgabe existieren die bereits anhand von Fig. 1 erwähnten geometrischen, bei der Oberflächentopogra phie zu beachtenden Einschränkungen. Ferner ist zu beachten, dass die Festigkeit der Siliziumdioxidschicht 13 und somit die angestrebte mechanisch und Hochtemperatur stabile Bond verbindung 21 nur dann gegeben ist, wenn sie als kompakte Schicht an beiden Oberflächen 4, 12 haftet. Hierzu ist es vorteilhaft, wenn die Fliessglasschicht 13 in ihrem Endzu stand möglichst durchgehend über die gesamte Oberfläche 4 des jeweiligen Wafers 1 verteilt wird und sich vorteilhafterweise auch teilweise in die Gräben 2 erstreckt. Andererseits müssen besagte Gräben 2 sowie die Löcher 5 grob genug sein, so dass in die Gräben 2 und Löcher 5 schließlich eine Flusssäurelö sung zum Auflösen der Siliziumdioxidschichten 13-15 und so mit zum Trennen des Trägerwafers 1 vom Produktwafer 11 ein dringen kann. Hier ist es vorteilhaft, wenn die Gräben, so weit dies möglich ist, ein relativ enges Raster bilden. Fer ner muss auch der Ätzfortschritt durch hinreichend rasche Ab diffusion der Reaktionsprodukte der Flusssäureätzung gewähr leistet sein.

Vorteilhaft ist die Anordnung möglichst vieler, schmaler Grä ben 2, um so eine gute Verschließbarkeit der Gräben 2 und da mit eine stabile Bondverbindung 21 zu gewährleisten. Um einen flächigen Ätzangriff zu erhalten, sollten also möglichst vie le schmale Gräben 2 mit engem Abstand a1 zueinander in den Trägerwafer 1 geätzt werden. Vorteilhafterweise reichen die Gräben ferner bis zum Rand 6 des Trägerwafers 1, so dass hier eine seitliche Eintrittsöffnung entsteht, in die die Ätzflüs sigkeit zusätzlich eindringen kann.

Nachfolgend wird das erfindungsgemäße Verbindungsverfahren unter Bezugnahme auf Fig. 4 der Zeichnung näher erläutert. Die Aufzählungszeichen entsprechen dabei den entsprechenden Teilfiguren in Fig. 4:

a) In die erste Oberfläche 4 des Trägerwafers 1 werden bis in eine Tiefe t1 Gräben 2 geätzt, vorteilhafterweise durch anisotropes Ätzen.
b) Auf die Oberfläche 4 des Trägerwafers 1 wird eine dünnes thermisches Oxid 14 aufgebracht.
c) In die zweite Oberfläche 3 des Trägerwafers 1 werden bis in eine Tiefe t2 Löcher 5 derart (anisotrop) geätzt, dass die Löcher 5 und die Gräben 2 zumindest teilweise anein ander angeschlossen sind.
d) Auf die Oberfläche 4 des Trägerwafers 1 wird ein Fliess glasfilm 13 beispielsweise durch Aufschleudern oder Ab scheiden aufgebracht. Anschließend kann durch Abschleu dern, also unter Ausnutzung der Zentrifugalkraft, der Großteil des Fliessglases abgeschleudert werden. Die Grä ben 2 an der Oberfläche 4 werden dadurch weitestgehend verschlossen. Ferner entsteht dadurch eine weitestgehend planare Oberfläche. Wesentlich ist, dass durch das Auf schleudern und Einebnen ein die Oberfläche 4 benetzender, durchgehender dünner Fliessglasfilm 13 entsteht, dessen Dicke d3 geeignet ist, dass sich das Material des Fliess glases unter langsamer Temperatureinwirkung in einen Si liziumdioxidfilm 13 umwandelt.
e) Ein Produktwafer 11, auf dessen Oberfläche 12 ebenfalls ein dünnes thermisches Oxid 15 aufgebracht ist, wird be reitgestellt. Der Produktwafer wird mit seiner Oberfläche 12 auf die den Fliessglasfilm 13 enthaltende Oberfläche 4 des Trägerwafers 1 gelegt.
f) Die so entstandene Anordnung von Produktwafer 11 und Trä gerwafer 1 wird einer Temperaturbehandlung unterworfen. Die Temperaturbehandlung kann beispielsweise mittels ei nes aufgeheizten Chucks, einer Vielzahl von Halogenlampen 22 oder dergleichen erfolgen. Die Temperaturbehandlung wird im Falle von BPSG typischerweise bei einer Tempera tur T von etwa 800°C durchgeführt, im Falle eines Spin- on-Glases liegt die Temperatur bei etwa 120°C bis 450°C. Durch die Temperaturbehandlung entsteht aus dem Fliess glasfilm 13 ein Siliziumdioxidfilm, der eine stabile Bondverbindung 21 zwischen den beiden Wafern 1, 11 dar stellt. Während der Temperaturbehandlung wird die Wafera nordnung 10 über die Oberflächen 3, 16 vorteilhafterweise großflächig mit einem gleichförmigen Druck beaufschlagt. Der Produktwafer 11 kann dann auf herkömmliche Weise - unter Verwendung von Standardequipment - halbleitertech nologisch prozessiert werden.
g) Schließlich werden die beiden Wafer 1, 11 wieder vonein ander getrennt. Dabei wird die Waferanordnung 10 in einen Behälter 23 mit einer oxidlösenden Chemikalie (Ätzflüs sigkeit) 20 gelegt. Der Ätzangriff 24 der Ätzflüssigkeit 20 erfolgt nun von der zweiten Oberfläche 3 des Trägerwa fers 1 aus den eingeätzten Löchern 5 und Gräben 2 heraus. Die beiden Wafer 1, 11 werden voneinander getrennt, indem die Bondverbindung 21 durch die Ätzflüssigkeit 20 aufge löst wird. Vorteilhafterweise werden also die Schichten 13, 14, 15 vollständig durch die Ätzflüssigkeit 20 aufge löst. Die maximal zu ätzende Oxiddicke ist dabei gegeben durch die (maximale) Oxidschichtdicke d4 oder den halben Grabenabstand a1/2. Der Größere der beiden Werte ist pro zessbestimmend, vorausgesetzt es ist ausreichend Ätzflüs sigkeit vorhanden. Als Ätzflüssigkeit wird vorteilhafter weise eine Flusssäure enthaltende Lösung verwendet, die geeignet ist, die die beiden Wafer 1, 11 zusammenhaltende Verbindung aufzulösen.

Dieses soeben beschriebene Verfahren lässt sich auf verschie dene Art und Weise abwandeln, modifizieren oder erweitern:

- Die Löcher 5 können auch erst nach der Herstellung der Bondverbindung 21 in den Trägerwafer 1 eingebracht wer den.
- Auf die Bildung eines dünnen thermischen Oxides 14, 15 auf den Wafern 1, 11 könnte auch verzichtet werden.
- Der Produktwafer 1 ist als dünner Wafer ausgebildet, d. h. er sollte eine Dicke t3 von kleiner 180 µm, insbesondere von kleiner 120 µm, aufweist. Vorteilhafterweise wird der Produktwafer 11 erste nach der Herstellung der Bondver bindung auf eine Dicke von kleiner 180 µm, insbesondere von kleiner 120 µm, geschliffen oder geätzt.
- Die Löcher 5 und Gräben 2 bilden jeweils ein Raster, wo bei bei der Erzeugung der Löcher 5 und Gräben 2 deren Raster vorteilhafterweise nicht aufeinander justiert sein muss.
- Statt einer Ätzflüssigkeit zum Lösen der Bondverbin dung 21 kann die Waferanordnung 10 auch einer ätzenden Atmosphäre ausgesetzt werden.
- Beim Wiederablösen der beiden Wafer 1, 11 wird zumindest die Oberfläche 16 des Produktwafers 11 mit einer Passi vierungsschicht bedeckt.
- Vor dem Ablösen kann der Produktwafer 11 vorteilhafter weise in einzelne Halbleiterbauelemente gesägt werden. Dies ist insbesondere bei einem sehr dünnen Produktwafer 11 von Vorteil, da dieser bekanntlich allein sehr schwer handhabbar und somit auch sehr schwer zu zersägen ist.
- Im Anschluss an das Aufschleudern oder Abscheiden des Fliessglases kann alternativ auch ein Verfließprozess vorgesehen sein, der sicherstellt, dass der Fliessglas film sämtliche Oberflächenbereiche benetzt sind und die Gräben 2 zumindest teilweise mit Fliessglas gefüllt sind. Zusätzlich oder alternativ kann noch ein Planarisierungs prozess (Schleifen, Ätzen, etc.) vorgesehen sein, der ei ne ebene Waferoberfläche schafft.
- Auf die Fliessglasschicht 13 können nach deren Aufschleu dern und Planarisierung weitere (Oxid-)Schichten, bei spielsweise durch einen TEOS-Prozess, aufgebracht werden.

In Fig. 1 wurden die Löcher 5 als durchgehend offene Ausneh mungen dargestellt. Jedoch wäre es auch denkbar, dass die Lö cher 5 gewissermaßen eine waben- oder gitterförmige Struktur aufweisen. In diesem Falle bestehen die Löcher 5 aus einer Vielzahl kleiner, durchgehender Löcher 18, die durch die Ste ge 19 der Waben- bzw. Gitterstruktur begrenzt werden (siehe Fig. 5). Die Stege 19 innerhalb der Löcher 5 gewährleisten damit eine größere Stabilität des Trägerwafers 1, wodurch gleichermaßen die Löcher 5 sehr groß dimensioniert sein kön nen. Wesentlich hier ist wiederum, dass auch die kleinen Lö cher 18 so dimensioniert sein müssen, dass zum einen ein durchgehende Verbindung zwischen Wafervorderseite 4 und Wa ferrückseite 3 gewährleistet ist und darüber hinaus auch eine Ätzflüssigkeit oder -gas durch die kleinen Löcher 18 treten kann. Besonders vorteilhaft wäre es auch, wenn die gesamte Rückseite eine derartige Perforierung mit kleinen Löchern 18 aufweist. In diesem Fall könnte auf das Ätzen der Löcher 5 verzichtet werden, da deren Funktionalität bereits durch das sehr enge Raster der kleinen Löcher 18 erfüllt wird.

In einem weiteren sehr vorteilhaften, jedoch nicht in den Fi guren der Zeichnung dargestellten Ausführungsbeispiel können die Gräben auch durch den gesamten Trägerwafer hindurch ge ätzt werden. Vorteilhafterweise werden die Gräben dabei an isotrop mittels nasschemischer Makroporenätzung geätzt. Die ses Verfahren der Makroporenätzung ist beispielsweise in dem Artikel von V. Lehmann "The Physics of Macropore Formation in Low Doped n-type Silicon" in Journal of the Electrochemical Society, Vol 140, Nr. 10, Oktober 1993 ausführlich beschrie ben. Bei der Makroporenätzung werden tiefe, durch den gesam ten Halbleiterwafer durchgehende Löcher in Äbhängigkeit von der Dotierung in dem Halbleiterkörper geätzt. Die Anordnung bzw. Verteilung der Makroporen über die Oberfläche ist dabei mehr oder weniger zufällig.

Ein auf diese Weise hergestellter Trägerwafer wird anschlie ßend mit einem abgeschiedenen Oxid, beispielsweise BPSG, be legt. Die Gräben bzw. Makroporen müssen dabei nicht notwendi gerweise verschlossen werden. Zum Trennen der zusammen gebon deten Wafer werden diese in ein Flüssigkeitsbad, welches bei spielsweise FAEL-Säure enthält, eingetaucht. Aufgrund des starken Konzentrationsgefälles zwischen verbrauchtem Ätzmedi um an der Ätzfront und frischem Ätzmedium im Flüssigkeitsbad kommt es zu einer schnellen Diffusion der Ätzflüssigkeit in den Makroporen und somit zu einer kontinuierlichen Auffri schung des Ätzmediums an der Ätzfront. Die zum vollständigen Trennen der beiden Wafer benötigte Zeit ergibt sich aus dem maximalen Abstand der Gräben bzw. der Makroporen voneinander und von der Dicke der zu ätzenden Oxidschicht. Wesentlich ist, dass die Anordnung und die Form der Gräben auf der Vor derseite des Trägerwafers so beschaffen ist, dass die nicht als Gräben geätzten Bereiche eine zusammenhängende Fläche er geben. Diese Einschränkung im Layout ist erforderlich, da sonst der Bondprozess an der Vorderseite des Trägerwafers ge stört wird. Das Layout der Rückseite unterliegt jedoch nicht diesen Einschränkungen, dass heißt hier könnten die Gräben bzw. Makroporen auch zusammenhängen, unterbrochen sein oder mehr oder weniger beliebig ausgestaltet sein. Der Vorteil dieses Verfahrens liegt im Wegfall der Stöpseltechnik, dass heißt die Gräben müssen nicht notwendigerweise teilweise mit dem Fliesglas gefüllt sein.

Es wäre auch denkbar, dass der Trägerwafer 1 lediglich Gräben 2 (oder Löcher 5) aufweist, die dann aber durch den Trägerwa fer 1 durchgehend ausgebildet sind. Es wäre ferner denkbar, wenn zusätzlich oder alternativ in die erste Oberfläche 12 des Produktwafers 11 Gräben eingebracht werden.

In den vorstehenden Ausführungsbeispielen wurden Herstel lungsverfahren und Aufbau einer Waferanordnung bestehend aus einem Trägerwafer 1 und einem dünnen Produktwafer 11 be schrieben. Die Erfindung sei jedoch nicht ausschließlich auf dünne Produktwafer 11 beschränkt, sondern ist selbstverständ lich auch bei nicht dünn geschliffenen Wafern vorteilhaft einsetzbar.

Die Erfindung sei ferner nicht ausschließlich auf oxidierbare Halbleiterkörper, wie zum Beispiel Silizium oder Siliziumkar bid, beschränkt, sondern lässt sich auch auf beliebige Halb leiterkörper, die mittels einer Bondverbindungen 21 zusammen gehalten werden sollen, erweitern. Ferner sei die Erfindung .nicht auf ein Fliessglas als die beiden Wafer verbindende Schicht beschränkt, sondern lässt sich selbstverständlich auch mit anderen Materialien, die durch ein geeignetes Ätzme dium wieder ablösbar sind, erweitern.

Zusammenfassend kann festgestellt werden, dass durch das er findungsgemäße Verfahren sowie die erfindungsgemäße Waferan ordnung auf sehr einfache Weise eine hochtemperaturstabile, wiederablösbare Bondverbindung bereitgestellt wird, so dass zur Bearbeitung dünn geschliffener Wafer die herkömmlichen Gerätschaften der Silizium-Halbleitertechnologie nahezu ohne konstruktive Umgestaltung in gebräuchlicher Art und Weise he rangezogen werden können, ohne dass gleichzeitig die Nachtei le von Verfahren und Waferanordnungen nach dem Stand der Technik in Kauf genommen werden müssten.

Die Erfindung sei nicht ausschließlich auf die Ausführungs beispiele der Fig. 1 bis 5 beschränkt. Vielmehr lässt sich die vorliegende Erfindung durch Variation der geometrischen Form der Gräben und/oder der Löcher sowie deren Anordnung re lativ zueinander im Rahmen des fachmännischen Handelns und Wissens in mannigfaltigen Ausführungsformen und Abwandlungen realisieren.

Bezugszeichenliste

1

Trägerwafer

2

Gräben

3

zweite, rückseitige Oberfläche

4

erste, vorderseitige Oberfläche

5

Löcher

6

Rand

10

Waferanordnung

11

Produktwafer

12

erste, rückseitige Oberfläche

13

Schicht, Fliessglasschicht

14

,

15

Dielektrikum, dünne Siliziumdioxidschicht

16

zweite, vorderseitige Oberfläche

18

kleine Löcher

19

Stege

20

oxidlösende Chemikalie, Ätzflüssigkeit

21

Bondverbindung

22

Halogenlampen, Temperaturquelle

23

Behälter

24

Ätzangriff
a1 Grabenabstand
a2 Stegbreite
d1 Grabenbreite
d2 Lochdurchmesser
d3 Schichtdicke
d4 Oxidschichtdicke
t Waferdicke des Trägerwafers
t1 Grabentiefe
t2 Löchertiefe
t3 Waferdicke des Produktwafers

Claims

1. Waferanordnung,
mit einem ersten Wafer (1), in dessen erste Oberfläche (4) erste Ausnehmungen (2) und in dessen zweite Oberfläche zweite Ausnehmungen (5) eingebracht sind, die jeweils zumindest teil weise Teil von durchgehenden Verbindungen (2, 5) zwischen der ersten und zweiten Oberfläche (3) des ersten Wafers (1) sind und die ersten Ausnehmungen (2) sich über die gesamte erste Oberfläche (4) des ersten Wafers (1) erstrecken,
mit einem zweiten Wafer (5),
mit einer temperaturstabilen, wiederablösbaren Bondverbindung (21), die mindestens eine zwischen dem ersten und dem zweiten Wafer (1, 11) angeordnete und diese voneinander beabstandende Schicht (13, 14, 15), insbesondere dielektrische Schicht, aufweist und die die erste Oberfläche (4) des ersten Wafers (1) mit einer ersten Oberfläche (12) des zweiten Wafers (11) durch Waferbonding verbindet.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die ersten Ausnehmungen (2) eine erste Tiefe (t1) auf weisen und in die zweite Oberfläche (3) des ersten Wafers (1) zweite Ausnehmungen (5) bis in eine zweite Tiefe (t2) einge bracht sind, wobei die Summe von erster und zweiter Tiefe (t1 + t2) mindestens der Dicke (t) des ersten Wafers (1) ent spricht und wobei die ersten und zweiten Ausnehmungen (2, 5) zumindest teilweise miteinander verbunden sind.

3. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass der erste Wafer (1) als Trägerwafer(1) für den zweiten Wafer (11) und der zweite Wafer (11) als Produktwafer (11), in dem die Halbleiterstrukturen der entsprechenden Halblei terbauelemente vorgesehen sind, ausgebildet ist.

4. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass zweite Wafer (11) als dünner Wafer ausgebildet ist, der eine Waferdicke (t3) von kleiner 180 µm, insbesondere von kleiner 120 µm, aufweist.

5. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass das Material der Schicht (13, 14, 15) zumindest teilwei se auch in die ersten Ausnehmungen (2) eingedrungen ist.

6. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass die Schicht (13, 14, 15) eine Fliessglasschicht (13) enthält.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass als Material der Fliesglasschicht (13) BPSG vorgesehen ist.

8. Anordnung nach einem der Ansprüchen 6 oder 7, dadurch gekennzeichnet, dass das Material der Fliessglasschicht (13) bei Raumtempera tur zunächst flüssig ist, Siliziumdioxid enthält und bei Er wärmung oder Erhitzung erstarrt und fest ist.

9. Anordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Viskosität des Materials der Fliessglasschicht (13) und/oder die Dicke bzw. der Durchmesser (d1) der ersten Aus nehmungen (2) derart gering ist, dass das Materials der Fliessglasschicht (13) lediglich im oberen, zur ersten Ober fläche (4) hin gerichteten Bereich der ersten Ausnehmungen (2) eingedrungen ist und der übrige, zur zweiten Oberfläche (3) hin gerichtete Bereich der ersten Ausnehmungen (2) einen Hohlraum bildet.

10. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass auf den ersten Oberflächen (4, 12) des ersten und/oder des zweiten Wafers (1, 11) jeweils eine dünne Siliziumdioxid schicht (14, 15) vorgesehen ist.

11. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass die ersten Ausnehmungen (2) als Gräben (2) ausgebildet sind, die parallel und/oder senkrecht zueinander verlaufend in die erste Oberfläche eingebracht sind.

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass zumindest ein Teil der Gräben (2) mit einem Rand (6) des ersten Wafers (1) verbunden ist.

13. Anordnung nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass die ersten Ausnehmungen (2) von der ersten Oberfläche (4) bis in eine Tiefe (t1) von 10-50 µm in den ersten Wafer (1) hineinragen und in einem Abstand (a1) von 10-100 µm voneinander beabstandet sind und einen Durchmesser oder eine Breite (d1) von 10 nm bis 1 µm aufweisen.

14. Anordnung nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, dass die zweiten Ausnehmungen (5) als kreisförmige oder ovale Löcher (5) ausgebildet sind.

15. Anordnung nach einem der Ansprüche 2 bis 14, dadurch gekennzeichnet, dass in dem Bereich des Wafers, in dem die ersten und zweiten Ausnehmungen (2, 5) miteinander verbunden sind, der minimale Durchmesser (d2) der zweiten Ausnehmungen (5) größer ist als der maximale Abstand (a1) der ersten Ausnehmungen (2).

16. Anordnung nach einem der Ansprüche 2 bis 15, dadurch gekennzeichnet, dass die zweiten Ausnehmungen (5) in Reihen angeordnet sind und dass benachbarte Reihen gegeneinander versetzt angeordnet sind, wobei die zweiten Ausnehmungen (5) einen Durchmesser (d2) von 50-250 µm und benachbarte zweite Ausnehmungen (5) eine Stegbreite (a2) von 50-150 µm aufweisen.

17. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in die zweite Oberfläche (3) des ersten Wafers (1) eine waben- oder gitterförmige Perforierung eingebracht ist, die aus einer Vielzahl kleiner, eng beieinander angeordneter Lö cher (18), die durch die Stege (19) der Waben- bzw. Gitter perforierung begrenzt sind, bestehen, wobei die Stegbreite kleiner ist als die minimale Breite (d1) der ersten Ausneh mungen (2) und die Löcher (18) der Waben- bzw. Gitterperfo rierung zumindest teilweise mit den ersten Ausnehmungen (2) verbunden sind.

18. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (2) als Makroporen ausgebildet sind.

19. Verfahren zur Herstellung einer hochtemperaturstabilen, wiederablösbaren Bondverbindung (21) zwischen zwei Wafern (1, 5) mit den folgenden Verfahrensschritten:

A) Ein erster und ein zweiter Wafer (1, 11) werden bereitge stellt;
B) In eine erste Oberfläche (4) des ersten Wafers (1) wer den erste Ausnehmungen (2) und in dessen zweite Oberfläche zweite Ausnehmungen (5) eingebracht, die jeweils zumindest teilweise durchgehende Verbindungen zwischen der ersten und zweiten Oberflä che (3) des ersten Wafers (1) bilden, und sich die ersten Ausnehmungen (2) über die gesamte erste Oberfläche (4) des ersten Wafers (1) erstrecken;
C) Auf die erste Oberfläche (4) des ersten Wafers (1) oder auf eine erste Oberfläche (12) des zweiten Wafers (11) wird eine Fliessglasschicht (13) aufgebracht;
D) Der erste und zweite Wafer (1, 11) werden jeweils mit de ren erster Oberfläche (4, 12) benachbart derart überein andergelegt, dass eine zumindest teilweise Bedeckung ent steht;
E) Zur Erzeugung einer Bondverbindung (21) wird eine Tempe raturbehandlung vorgenommen;
F) Ablösen des ersten vom zweiten Wafer (1, 11), indem ein Ätzmedium von der zweiten Oberfläche (3) des ersten Wa fers (1) her durch die zweiten und ersten Ausnehmungen (5, 2) hindurch zur Bondverbindung (21) gelangt.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die ersten Ausnehmungen (2) bis in eine erste Tiefe (t1) eingebracht werden und in die zweite Oberfläche (3) des zwei ten Wafers (11) bis in eine zweite Tiefe (t2) zweite Ausneh mungen (5) eingebracht werden, wobei die Summe aus erster und zweiter Tiefe (t1 + t2) größer ist als die Waferdicke (t) des ersten Wafers (1).

21. Verfahren nach einem der Ansprüche 19 bis 20, dadurch gekennzeichnet, dass vor dem Verfahrensschritt (C) ein dünnes Oxid (14, 15) auf die ersten Oberflächen (4, 12) des ersten und/oder des zweiten Wafers (1, 11) aufgebracht wird.

22. Verfahren nach einem der Ansprüche 19 bis 20, dadurch gekennzeichnet, dass zur Erzeugung der Schicht (13, 14, 15) Fliessglas durch Aufschleudern oder Abscheiden auf mindestens einen der beiden Wafer (1, 11) aufgebracht wird.

23. Verfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass vor dem Verfahrensschritt (D) ein Verfließprozess durch geführt wird, bei dem das Fliessglas entlang der ersten O berfläche (4) des jeweiligen Wafers (1, 11) gleichmäßig ver fliest und durch den die ersten Ausnehmungen (2) nach oben hin verschlossen werden.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass nach dem Verfließprozess ein Planarisierungsprozess vor genommen wird, durch den eine freie Oberfläche der Fliess glasschicht (13) eingeebnet wird.

25. Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, dass auf eine freie Oberfläche der Fliessglasschicht (13) mindestens eine weitere Oxidschicht aufgebracht wird.

26. Verfahren nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, dass die Temperaturbehandlung gemäß Verfahrensschritt (E) zur Bildung der festen Bondverbindung (21) bei einer Temperatur von etwa 800°C durchgeführt wird.

27. Verfahren nach einem der Ansprüche 19 bis 26, dadurch gekennzeichnet, dass die beiden übereinander liegenden Wafer (1, 11) während der Temperaturbehandlung großflächig mit einem gleichförmigen Druck beaufschlagt werden.

28. Verfahren nach einem der Ansprüche 19 bis 27, dadurch gekennzeichnet, dass der zweite Wafer (11) nach der Herstellung der Bondver bindung (21) auf eine Dicke (t3) von kleiner 180 µm, insbeson dere von kleiner 120 µm, gedünnt wird.

29. Verfahren nach einem der Ansprüche 19 bis 28, dadurch gekennzeichnet, dass die ersten und/oder die zweiten Ausnehmungen (2, 5) durch anisotropes Ätzen erzeugt werden.

30. Verfahren nach einem der Ansprüche 19 bis 29, dadurch gekennzeichnet, dass die ersten und zweiten Ausnehmungen (2, 5) jeweils ein Raster bilden, wobei bei der Erzeugung der ersten und zweiten Ausnehmungen (2, 5) das Raster der ersten Ausnehmungen (2) nicht auf das Raster der zweiten Ausnehmungen (5) justiert wird.

31. Verfahren nach einem der Ansprüche 19 bis 30, dadurch gekennzeichnet, dass vor dem Ablösen des zweiten Wafers (11) vom ersten Wafer (1) die zweite Oberfläche (16) des zweiten Wafers (11) und/oder die zweite Oberfläche (4) des ersten Wafers (1) mit einer Passivierungsschicht bedeckt wird.

32. Verfahren nach einem der Ansprüche 19 bis 31, dadurch gekennzeichnet, dass als Ätzmedium eine Ätzflüssigkeit (20) bzw. ätzende At mosphäre verwendet wird, mittels der die Bondverbindung (21) zwischen den beiden Wafern (1, 11) aufgelöst oder abgelöst wird.

33. Verfahren nach einem der Ansprüche 19 bis 32, dadurch gekennzeichnet, dass vor dem Ablösen des zweiten Wafers (11) vom ersten Wafer (1) der zweite Wafer (11) in einzelne Halbleiterbauelemente gesägt wird.