CN113284413A - 显示设备 - Google Patents

Abstract

一种显示设备可以包括第一显示基板。第一显示基板可以包括：布置在非显示区域中以将公共电压施加到显示区域的第一线；布置在非显示区域中、显示区域与第一线之间的栅驱动电路；连接到栅驱动电路的栅线；以及布置在第一线与栅驱动电路之间的第二线。栅驱动电路可以包括：时钟信号线，时钟信号线中的每条接收时钟信号；以及连接到时钟信号线中的对应时钟信号线和栅线中的对应栅线以输出栅信号的级电路。第二线可以被布置在第一线与时钟信号线中的最靠近第一线布置的时钟信号线之间，并且可以与级电路电断开。

Description

显示设备

相关申请的交叉引用

该专利申请要求2020年2月11日在韩国知识产权局提交的韩国专利申请第10-2020-0016548号的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及显示面板和包括显示面板的显示设备，并且具体地，涉及具有改善的互连结构的显示面板和包括显示面板的显示设备。

背景技术

显示设备包括多条栅线、多条数据线以及连接到栅线和数据线的多个像素。显示设备进一步包括将栅信号顺序地输出到栅线的栅驱动电路以及将数据信号顺序地输出到数据线的数据驱动电路。栅驱动电路包括由彼此从属地连接的多个级组成的移位寄存器。级中的每个级包括彼此连接以将栅信号输出到栅线中的对应栅线的多个晶体管。

显示设备包括具有两个显示基板的显示面板。这两个显示基板中的一个可以是阵列基板，并且另一个可以是对基板。阵列基板包括多条栅线、多条数据线以及连接到栅线和数据线的多个晶体管。晶体管可以构成像素。

发明内容

本发明构思的实施例提供了具有改善的互连结构的高可靠性显示面板以及包括显示面板的显示设备。

根据本发明构思的实施例，显示设备可以包括第一显示基板，第一显示基板包括其中布置有像素的显示区域以及与显示区域邻近布置的非显示区域。第一显示基板可以进一步包括：布置在非显示区域中以将公共电压施加到显示区域的第一线；布置在非显示区域中、显示区域与第一线之间的栅驱动电路；连接到栅驱动电路的多条栅线；以及布置在第一线与栅驱动电路之间的第二线。栅驱动电路可以包括：多条时钟信号线，多条时钟信号线中的每条接收时钟信号；以及连接到多条时钟信号线中的对应时钟信号线和多条栅线中的对应栅线以输出栅信号的级电路。第二线可以被布置在第一线与多条时钟信号线中的最靠近第一线布置的时钟信号线之间，并且可以与级电路电断开。

在实施例中，第二线可以接收接地电压。

在实施例中，第二线可以被提供为多个。

在实施例中，第二线可以是被电隔离的浮置线。

在实施例中，第一显示基板可以进一步包括布置在栅驱动电路与第二线之间的第三线。

在实施例中，第二线和第三线中的一条可以接收接地电压，并且另一条可以为被电隔离的浮置线。

在实施例中，显示设备可以进一步包括面对第一显示基板的第二显示基板。第二显示基板可以包括基底基板以及布置在基底基板上的公共电极，并且公共电极可以接收公共电压。

在实施例中，显示设备可以进一步包括用于将第一显示基板与第二显示基板结合的密封剂。密封剂可以覆盖多条时钟信号线、第一线和第二线。

在实施例中，第一线、第二线和多条时钟信号线可以由相同的材料形成并且被布置在同一层上。

在实施例中，在平面图中，在第一显示基板的最靠近第一线布置的边缘与第一线之间可以不布置任何信号线。

在实施例中，级电路中的每个可以包括至少一个驱动晶体管。

在实施例中，像素可以包括像素晶体管，像素晶体管响应于栅信号中的对应栅信号而输出像素电压，并且像素晶体管和至少一个驱动晶体管可以具有相同的堆叠结构。

在实施例中，像素晶体管的控制电极、至少一个驱动晶体管的控制电极以及第一线可以由相同的材料形成并且被布置在同一层上。

根据本发明构思的实施例，显示面板可以包括：包括显示区域以及与显示区域邻近布置的非显示区域的第一显示基板；面对第一显示基板的第二显示基板；以及与非显示区域重叠以将第一显示基板与第二显示基板结合的密封剂。第一显示基板可以包括：布置在非显示区域中以将公共电压施加到显示区域的公共线；布置在非显示区域中的栅驱动电路，栅驱动电路包括多条时钟信号线和连接到多条时钟信号线的级电路；以及布置在公共线与栅驱动电路之间的至少一条屏蔽线。至少一条屏蔽线可以被布置在公共线与时钟信号线中的最靠近公共线布置的时钟信号线之间，并且可以与级电路电断开。

在实施例中，第二显示基板可以包括与密封剂接触的公共电极，并且公共电极可以接收公共电压。

在实施例中，公共线与时钟信号线中的最靠近公共线布置的时钟信号线之间的距离可以大于时钟信号线之间的距离。

在实施例中，该至少一条屏蔽线的宽度可以小于公共线的宽度以及多条时钟信号线的宽度。

在实施例中，该至少一条屏蔽线的宽度可以在从10μm至15μm的范围内。

在实施例中，该至少一条屏蔽线可以将接地信号施加到显示区域。

在实施例中，显示面板可以进一步包括在第一方向上排列的多个数据驱动电路，并且数据驱动电路中的每个包括电路板和驱动芯片。数据驱动电路可以包括布置在显示面板的相对侧的第一数据驱动电路和第二数据驱动电路，并且公共线和屏蔽线中的每条的一端可以连接到第一数据驱动电路，并且公共线和屏蔽线中的每条的对立端可以连接到第二数据驱动电路。

附图说明

根据下面结合附图进行的简要描述，将更加清楚地理解示例实施例。附图代表非限制性示例实施例，如本文所描述的。

图1是图示根据本发明构思的实施例的显示设备的透视图。

图2A和图2B是图示根据本发明构思的实施例的显示设备的平面图。

图3是图示根据本发明构思的实施例的驱动信号的时序图。

图4是图示根据本发明构思的实施例的像素的等效电路图。

图5是图示根据本发明构思的实施例的显示面板的截面图。

图6是图示根据本发明构思的实施例的显示面板的框图。

图7A是图示图2A的区域AA'的放大平面图。

图7B是图示根据本发明构思的实施例的显示面板的截面图。

图8A是图示图2A的区域AA'的放大平面图。

图8B是图示根据本发明构思的实施例的显示面板的截面图。

应当注意，这些图旨在图示在某些示例实施例中使用的方法、结构和/或材料的一般特性，并且旨在补充下面提供的书面描述。然而，这些附图不是按比例绘制的，并且可能不会精确地反映任何给定实施例的精确结构或性能特性，并且不应被解释为限定或限制示例实施例所包含的值的范围或属性。例如，为了清楚起见，分子、层、区域和/或结构元件的相对厚度和定位可能被减小或夸大。在各个附图中使用相似或相同的附图标记旨在指示存在相似或相同的元件或特征。

具体实施方式

现在将参考其中示出示例实施例的附图更充分地描述本发明构思的示例实施例。然而，本发明构思的示例实施例可以以多种不同的形式被体现，并且不应当被解释为限于本文中阐述的实施例；相反，这些实施例被提供，使得该公开全面和完整，并且将向本领域的普通技术人员充分地传达示例实施例的构思。在附图中，为了清晰起见，夸大了层和区域的厚度。附图中相同的附图标记表示相同的元件，并且因此它们的描述将被省略。

应当理解，当一元件被称为“连接”或“耦接”到另一元件时，该元件可以直接连接或直接耦接到另一元件，或者可以存在中间元件。相反，当一元件被称为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。在全文中，相同的附图标记指示相同的元件。如本文中使用的，术语“和/或”包括所关联列出的项目中的一个或多个的任意和全部组合。用于描述元件或层之间的关系的其他词语应该以类似的方式解释(例如，“在……之间”对“直接在……之间”、“邻近”对“直接邻近”、“在……上”对“直接在……上”)。

将理解的是，虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分相区分。因此，下面讨论的第一元件、第一部件、第一区域、第一层或第一部分可以被称为第二元件、第二部件、第二区域、第二层或第二部分，而不脱离示例实施例的教导。

为了便于描述，在本文中可以使用诸如“下面”、“下方”、“下”、“上方”和“上”等的空间相对术语，来描述附图中图示的一个元件或特征与另一个(些)元件或特征的关系。将理解，除了附图中描绘的方位之外，空间相对术语还意在包含设备在使用或操作中的不同方位。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件随之被定向为在其他元件或特征“上方”。因此，示例性术语“下方”可以包含上方和下方两种方位。设备可以被另外定向(例如旋转90度或者以其它方位)，并且本文中使用的空间相对描述符应被相应地解释。

本文所使用的术语仅仅是为了描述具体实施例的目的，而不旨在对示例实施例进行限制。如本文中使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另外清楚地指示。将进一步理解，术语“包括”和/或“包含”及其变体如果在本文中使用，则指明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。

在本文中参考截面图示来描述本发明构思的示例实施例，该截面图示是示例实施例的理想化实施例(和中间结构)的示意性图示。正因如此，将预料到由于例如制造技术和/或公差而导致的图示形状的变化。因此，本发明构思的示例实施例不应该被解释为限于本文所示的区域的特定形状，而是包括例如由制造产生的形状的偏差。

除非另有限定，否则在本文使用的所有术语(包括技术和科学术语)具有与本发明构思的示例实施例所属的技术领域的普通技术人员所通常理解的含义相同的含义。将进一步理解，例如在常用字典中定义的那些术语的术语应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不以理想化或过于正式的意义来解释，除非在本文中明确地如此定义。

图1是图示根据本发明构思的实施例的显示设备DD的透视图。图2A和图2B是图示根据本发明构思的实施例的显示设备DD的平面图。图3是图示根据本发明构思的实施例的驱动信号的时序图。

参考图1、图2A和图2B，显示设备DD可以包括显示面板DP、数据驱动电路DDC、主电路板PB、栅驱动电路GDC和信号控制电路SC。尽管未示出，但根据显示面板DP的种类，显示设备DD可以进一步包括底盘或模具，并且可以进一步包括背光单元。

显示面板DP可以是液晶显示面板、等离子体显示面板、电泳显示面板、微机电系统(MEMS)显示面板、电润湿显示面板和有机发光显示面板中的一种，但本发明构思并不限于这些示例。

本发明构思不限于栅驱动电路GDC的特定类型。根据显示面板DP的种类，栅驱动电路GDC可以被配置为生成各种扫描信号以及栅信号，但在实施例中，栅驱动电路GDC可以被配置为仅生成扫描信号。

显示面板DP可以包括第一显示基板100以及与第一显示基板100隔开以面对第一显示基板100的第二显示基板200。第一显示基板100和第二显示基板200可以彼此隔开预定距离。用于产生图像的灰度显示层可以被布置在第一显示基板100与第二显示基板200之间。根据显示面板DP的种类，灰度显示层可以是从诸如液晶层、有机发光层和电泳层的显示设备层中选择的一种。

如图1中所示，显示面板DP可以包括用于显示图像的显示表面DP-IS。显示表面DP-IS可以平行于由第一方向轴DR1和第二方向轴DR2限定的平面。显示表面DP-IS可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以沿显示表面DP-IS的边界限定，以围绕显示区域DA。显示区域DA可以在第一显示基板100和第二显示基板200中被限定为相同区域。

与显示表面DP-IS垂直的方向(即，显示面板DP的厚度方向)将被称为第三方向轴DR3。第三方向轴DR3可以用于将每个元件(例如，层或单元)的前表面或顶表面与后表面或底表面区分开。然而，在本实施例中图示的第一至第三方向轴DR1、DR2和DR3可以仅仅是示例。在下文中，第一至第三方向可以是分别由第一至第三方向轴DR1、DR2和DR3指示的方向，并且将利用与第一至第三方向轴DR1、DR2和DR3相同的附图标记来表示。

在实施例中，显示面板DP被图示为具有平面类型的显示表面，但本发明构思并不限于该示例。显示设备DD的显示表面可以具有弯曲或三维形状。三维显示表面可以包括在不同方向上定向的多个显示区域。

密封剂(未示出)可以被布置在第一显示基板100与第二显示基板200之间，以将第一显示基板100与第二显示基板200结合。密封剂可以被布置在非显示区域NDA中，并且可以具有沿第一显示基板100的边缘形成的闭合线形状的图案。密封剂可以保持盒间隙。

在实施例中，多个数据驱动电路DDC可以在第一方向DR1上排列。数据驱动电路DDC中的每个可以包括电路板DCB和驱动芯片DC。电路板DCB可以是柔性印刷电路板。电路板DCB可以具有其中绝缘层和导电层被堆叠的结构。导电层可以包括多条信号线。数据驱动电路DDC可以耦接到第一显示基板100，以电耦接到显示面板DP的信号线。本发明构思不限于数据驱动电路DDC和显示面板DP的特定耦接结构。

数据驱动电路DDC可以包括布置在显示面板DP的沿第一方向DR1的相对侧的第一数据驱动电路DDC1和第二数据驱动电路DDC2。例如，第一数据驱动电路DDC1可以是沿第一方向DR1排列的数据驱动电路DDC中的第一个，并且第二数据驱动电路DDC2可以是沿第一方向DR1排列的数据驱动电路DDC中的最后一个。第一数据驱动电路DDC1可以包括第一电路板DCB1和第一驱动芯片DC1，并且第二数据驱动电路DDC2可以包括第二电路板DCB2和第二驱动芯片DC2。

主电路板PB可以连接到数据驱动电路DDC的电路板DCB。主电路板PB可以通过各向异性导电膜或锡球等电耦接到电路板DCB。信号控制电路SC可以安装在主电路板PB上。信号控制电路SC可以是时序控制器。信号控制电路SC可以从外部图形控制单元(未示出)接收图像数据和控制信号。信号控制电路SC可以将控制信号提供到数据驱动电路DDC。在实施例中，数据驱动电路DDC的驱动芯片DC可以安装在主电路板PB上。

图2A和图2B图示了包含在显示面板DP中的信号线GL1至GLn和DL1至DLm以及像素PX11至PXnm的平面布置的示例。信号线GL1至GLn和DL1至DLm可以包括多条栅线GL1至GLn以及多条数据线DL1至DLm。在本实施例中，栅线GL1至GLn可以用作扫描线。

栅线GL1至GLn可以在第一方向DR1上延伸并且可以在第二方向DR2上排列，并且数据线DL1至DLm可以被布置成与栅线GL1至GLn交叉，其中绝缘层被布置在数据线DL1至DLm与栅线GL1至GLn之间。栅线GL1至GLn和数据线DL1至DLm可以被布置在显示区域DA中。

栅线GL1至GLn可以连接到栅驱动电路GDC。在附图中仅图示了一个栅驱动电路GDC，但在实施例中，多个栅驱动电路GDC可以在第二方向DR2上排列。另外，尽管栅驱动电路GDC被布置在显示设备DD的一侧，但栅驱动电路GDC可以被布置在显示设备DD的在第一方向DR1上的相对侧。在实施例中，栅驱动电路GDC可以通过氧化硅栅驱动器电路(OSG)或非晶硅栅驱动器电路(ASG)工艺直接集成到第一显示基板100上。

像素PX11至PXnm中的每个可以连接到栅线GL1至GLn中的对应栅线以及数据线DL1至DLm中的对应数据线。像素PX11至PXnm中的每个可以包括像素驱动电路和显示元件。

像素PX11至PXnm可以基于它们的显示颜色被分为多个组。像素PX11至PXnm中的每个可以显示原色中的一种。原色可以包括红色、绿色和蓝色。然而，本发明构思并不限于这些示例，并且由像素PX11至PXnm显示的颜色可以包括黄色、青色和品红色。尽管像素PX11至PXnm被图示为以矩阵形状排列，但本发明构思并不限于该示例。例如，像素PX11至PXnm可以以蜂窝(pentile)形状排列。

栅驱动电路GDC和数据驱动电路DDC可以从信号控制电路SC接收控制信号。信号控制电路SC可以从外部图形控制单元(未示出)接收图像数据和控制信号。

在实施例中，显示设备DD可以包括布置在显示面板DP的第一显示基板100上的第一线1L和第二线2L。第一线1L可以用于施加公共电压Vcom(例如，参见图6)，并且可以被称为公共线。这里，线可以指示包括导电材料的互连线。第一线1L可以被布置在非显示区域NDA中，以围绕栅驱动电路GDC。第一线1L可以被布置在比栅驱动电路GDC更远离显示区域DA的区域处。在实施例中，第一线1L可以包括分别连接到第一数据驱动电路DDC1和第二数据驱动电路DDC2以围绕显示区域DA的两个相对端。这样的连接不限于特定方式。第一线1L可以延伸以围绕显示区域DA，并且可以沿非显示区域NDA的三个边缘部分被布置。

第二线2L可以被布置在第一线1L与栅驱动电路GDC之间。第二线2L可以用于将第一线1L与栅驱动电路GDC屏蔽，并且可以与栅驱动电路GDC中的级电路SRC1至SRCn(例如，参见图6)电断开。

第二线2L可以沿非显示区域NDA的一个边缘部分被布置在第一线1L与栅驱动电路GDC之间。在实施例中，第二线2L可以沿栅驱动电路GDC的一侧延伸，以在第二方向DR2上至少具有与栅驱动电路GDC相对应的长度(如图2A中所示)。在另一实施例中，第二线2L可以包括分别连接到第一数据驱动电路DDC1和第二数据驱动电路DDC2的两个相对端。例如，与第一线1L类似，第二线2L可以延伸以围绕显示区域DA，并且可以沿非显示区域NDA的三个边缘部分被布置(如图2B中所示)。第二线2L可以接收接地电压。

如图3中所示，控制信号可以包括用于区分帧时段Fn-1、Fn和Fn+1的垂直同步信号Vsync、用于区分水平时段HP或用作行区分信号的水平同步信号Hsync、用于指示数据输入时段或仅在数据输出时段期间处于高电平的数据使能信号以及时钟信号。

栅驱动电路GDC可以响应于在帧时段Fn-1、Fn和Fn+1期间从信号控制电路SC接收的控制信号(在下文中，栅控制信号)，生成栅信号GS1至GSn，并且可以分别将栅信号GS1至GSn输出到栅线GL1至GLn。栅信号GS1至GSn可以对应于水平时段HP而顺序地输出。栅信号GS1至GSn中的每个可以用作下面将描述的像素晶体管TR(例如，参见图4)的导通信号。

数据驱动电路DDC可以响应于从信号控制电路SC接收到的控制信号(下文中，数据控制信号)而生成与从信号控制电路SC提供的图像数据相对应的灰度电压。数据驱动电路DDC可以将用作数据电压DS的灰度电压输出到数据线DL1至DLm。

数据电压DS可以包括相对于公共电压Vcom具有正值和负值的正数据电压和负数据电压。在水平时段HP中的每个期间，施加到数据线DL1至DLm的数据电压DS中的一些可以具有正值，并且其他可以具有负值。

图4是图示根据本发明构思的实施例的像素PXij的等效电路图。图5是图示根据本发明构思的实施例的显示面板DP的截面图。

图4图示了连接到第i栅线GLi和第j数据线DLj的像素PXij的示例。在下文中，液晶显示面板将被描述为显示面板DP的示例。尽管图4图示了作为图2A或图2B中所示的像素PX11至PXnm中的一个的像素PXij的等效电路图，但图2A或图2B的像素PX11至PXnm中的全部可以具有相同的结构。

像素PXij可以包括像素晶体管TR、液晶电容器Clc和存储电容器Cst。在实施例中，存储电容器Cst可以被省略。在实施例中，像素PXij可以包括两个或更多个晶体管，或者可以包括两个或更多个液晶电容器。

像素晶体管TR可以电连接到第i栅线GLi和第j数据线DLj。像素晶体管TR可以响应于从第i栅线GLi接收的栅信号，输出与从第j数据线DLj接收的数据信号相对应的像素电压。

液晶电容器Clc可以由从像素晶体管TR输出的像素电压充电。包含在液晶层LCL(例如，参见图5)中的液晶的取向可以根据存储在液晶电容器Clc中的电荷的量而变化。入射到液晶层LCL中的光可以根据液晶的取向而被透射或阻挡。

存储电容器Cst可以与液晶电容器Clc并联连接。存储电容器Cst可以在预定时间段内保持液晶的取向或排列。

参考图5，液晶电容器Clc可以包括彼此间隔开的像素电极PXE和公共电极CE，其中液晶层LCL介于像素电极PXE与公共电极CE之间。另外，像素电极PXE与存储线STL的一部分可以构成存储电容器Cst。存储线STL可以接收与像素电压不同的存储电压。存储电压可以与公共电压Vcom相同。

图5图示了与像素PXij相对应的截面。参考图5，多个绝缘层10、20和30、像素晶体管TR和像素电极PXE可以被布置在第一基底基板BS1的表面上。图5中未示出连接到像素晶体管TR的栅线和数据线。

第一基底基板BS1可以是玻璃基板或塑料基板。控制电极GE可以被布置在第一基底基板BS1的内表面(例如，图5中的顶表面)上。控制电极GE可以是栅线的一部分，或者可以是从栅线水平延伸的一部分。第一绝缘层10可以形成在第一基底基板BS1的表面上，以覆盖控制电极GE。第一绝缘层10可以由无机材料和有机材料中的至少一种形成，或包括无机材料和有机材料中的至少一种。在本实施例中，第一绝缘层10可以是无机层。例如，第一绝缘层10可以由氮化硅、氧氮化硅、氧化硅、氧化钛和氧化铝中的至少一种形成，或包括氮化硅、氧氮化硅、氧化硅、氧化钛和氧化铝中的至少一种。

与控制电极GE重叠的有源图案AP可以被布置在第一绝缘层10上。有源图案AP可以包括半导体层SCL和欧姆接触层OCL。半导体层SCL可以被布置在第一绝缘层10上，并且欧姆接触层OCL可以被布置在半导体层SCL上。

半导体层SCL可以由非晶硅或多晶硅形成，或包括非晶硅或多晶硅。另外，半导体层SCL可以由金属氧化物半导体材料中的至少一种形成，或包括金属氧化物半导体材料中的至少一种。欧姆接触层OCL可以被掺杂以具有高于半导体层SCL的掺杂浓度的掺杂浓度。欧姆接触层OCL可以包括彼此间隔开的两个部分，其中沟道区被布置在这两个部分之间。在实施例中，欧姆接触层OCL可以被提供为单体。

输入电极IE和输出电极OE可以被布置在有源图案AP上，以覆盖欧姆接触层OCL。第二绝缘层20可以形成在第一绝缘层10上，以覆盖输入电极IE和输出电极OE。第二绝缘层20可以由无机材料和有机材料中的至少一种形成，或包括无机材料和有机材料中的至少一种。在本实施例中，第二绝缘层20可以是无机层。例如，第二绝缘层20可以由氮化硅、氧氮化硅、氧化硅、氧化钛和氧化铝中的至少一种形成，或包括氮化硅、氧氮化硅、氧化硅、氧化钛和氧化铝中的至少一种。

滤色器CF可以被布置在第二绝缘层20上。滤色器CF可以具有红色、绿色和蓝色中的一种。在实施例中，滤色器CF可以被省略。滤色器CF可以被布置在第二显示基板200上。

第三绝缘层30可以被布置在滤色器CF上。第三绝缘层30可以是具有平坦顶表面的有机层。第三绝缘层30可以由丙烯酸树脂形成，或包括丙烯酸树脂。

像素电极PXE可以被布置在第三绝缘层30上。像素电极PXE可以由透明导电氧化物(TCO)形成，或包括透明导电氧化物(TCO)。像素电极PXE可以由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、PEDOT、金属纳米线和石墨烯中的至少一种形成，或包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、PEDOT、金属纳米线和石墨烯中的至少一种。

像素电极PXE可以通过形成在第二绝缘层20、滤色器CF和第三绝缘层30中的接触孔CNT1连接到输出电极OE。暴露输出电极OE的第一接触孔TH1可以形成在第二绝缘层20中，与第一接触孔TH1相对应的第二接触孔TH2可以形成在滤色器CF中，并且与第二接触孔TH2相对应的第三接触孔TH3可以形成在第三绝缘层30中。

第一取向层AL1可以被布置在第三绝缘层30上，以覆盖像素电极PXE。第一取向层AL1可以由聚酰亚胺树脂形成，或包括聚酰亚胺树脂。

参考图5，遮光图案BM可以被布置在第二基底基板BS2的底表面上。第二基底基板BS2可以是玻璃基板或塑料基板。另外，遮光图案BM可以与图4中所示的栅线GLi和数据线DLj重叠。

绝缘层可以形成在第二基底基板BS2的内表面(例如，图5中的底表面)上，以覆盖遮光图案BM。在图5中示例性地图示了作为绝缘层中的一个并且提供平坦表面的第四绝缘层40。第四绝缘层40可以是有机层。

公共电极CE可以被布置在第四绝缘层40的底表面上。公共电压Vcom(例如，参见图6)可以被施加到公共电极CE。公共电压Vcom可以与像素电压不同。第二取向层AL2可以被布置在公共电极CE的底表面上。

柱状间隔件CS可以被布置在第一显示基板100与第二显示基板200之间。柱状间隔件CS可以保持盒间隙。柱状间隔件CS可以由绝缘材料中的至少一种形成，或包括绝缘材料中的至少一种。柱状间隔件CS可以包括合成树脂。柱状间隔件CS可以由光敏有机材料形成，或包括光敏有机材料。柱状间隔件CS可以与显示区域DA的其上布置有遮光图案BM的区域重叠。柱状间隔件CS可以与像素晶体管TR重叠。然而，图5中所示的显示面板DP的截面仅仅是一个示例。在第三方向DR3上第一显示基板100和第二显示基板200的垂直位置可以改变或颠倒。

到目前为止，已经示例性地描述了垂直取向(VA)模式的液晶显示面板，但在实施例中，本发明构思可以应用于平面内切换(IPS)模式、边缘场切换(FFS)模式、平面到线切换(PLS)模式的液晶显示面板。

图6是图示根据本发明构思的实施例的显示面板DP的框图。图6图示了图2A和图2B的栅驱动电路GDC的示例。栅驱动电路GDC可以被布置成与非显示区域NDA重叠。返回参考图2A和图2B，公共电压Vcom可以对应于与栅驱动电路GDC邻近布置的第一线1L，并且接地电压VGND可以对应于布置在第一线1L与栅驱动电路GDC之间的第二线2L。

图6图示了仅提供一个栅驱动电路GDC的示例，但本发明构思并不限于该示例。例如，在实施例中，可以提供多个栅驱动电路GDC。在此情况下，图6中所示的时钟信号CKV和时钟条信号CKVB也可以被提供为多个时钟信号CKV和多个时钟条信号CKVB。

参考图6，栅驱动电路GDC可以包括多条信号线SL1、SL2、SL3和SL4以及连接到信号线SL1、SL2、SL3和SL4的级电路SRC1至SRCn。级电路SRC1至SRCn可以在第二方向DR2上排列。级电路SRC1至SRCn可以彼此从属地连接。级电路SRC1至SRCn可以分别连接到栅线GL1至GLn。级电路SRC1至SRCn可以分别将栅信号GS1至GSn(例如，参见图3)提供到栅线GL1至GLn。在实施例中，连接到级电路SRC1至SRCn的栅线GL1至GLn可以是全部栅线中的奇数栅线或偶数栅线。

栅驱动电路GDC可以进一步包括连接到级电路SRC1至SRCn中的最后一个(即，SRCn)的虚设级电路SRC-D。虚设级电路SRC-D可以连接到虚设栅线GL-D。

信号线SL1、SL2、SL3和SL4可以包括用于递送启动信号STPV的第一信号线SL1。第一信号线SL1可以包括连接到级电路SRC1至SRCn中的第一个(例如，SRC1)的第一子信号线SL11以及连接到虚设级电路SRC-D的第二子信号线SL12。

信号线SL1、SL2、SL3和SL4可以包括接收时钟信号CKV和CKVB以及参考电压VSS1和VSS2的第二信号线SL2。第二信号线SL2可以在第二方向DR2上延伸。

第二信号线SL2可以包括接收时钟信号CKV的第一子信号线SL21、接收时钟条信号CKVB的第二子信号线SL22、接收第一参考电压VSS1的第三子信号线SL23以及接收第二参考电压VSS2的第四子信号线SL24。时钟信号CKV和时钟条信号CKVB可以是其相位相对于彼此反相的时钟信号。第一参考电压VSS1和第二参考电压VSS2可以是偏置电压，并且可以具有彼此不同的电平。在本实施例中，参考电压VSS1和VSS2可以是放电电压。

当奇数级电路接收时钟信号CKV时，偶数级电路可以接收时钟条信号CKVB。

信号线SL1、SL2、SL3和SL4可以包括第三信号线SL3，第三信号线SL3用于将从级电路SRC1至SRCn中的前一个级电路输出的进位信号提供到下一个级电路。信号线SL1、SL2、SL3和SL4可以包括第四信号线SL4，第四信号线SL4用于将从级电路SRC1至SRCn中的下一个级电路输出的信号提供到前一个级电路。

级电路SRC1至SRCn中的每个可以包括输出端子OUT、进位端子CR、输入端子IN、控制端子CT、时钟端子CK、第一电压输入端子V1和第二电压输入端子V2。

级电路SRC1至SRCn中的每个的输出端子OUT可以连接到栅线GL1至GLn中的对应栅线。由级电路SRC1至SRCn生成的栅信号GS1至GSn可以通过输出端子OUT被提供到栅线GL1至GLn。

级电路SRC1至SRCn中的每个的进位端子CR可以电连接到下一个级电路的输入端子IN。级电路SRC1至SRCn中的每个的进位端子CR可以输出进位信号。

级电路SRC1至SRCn中的每个的输入端子IN可以从前一个级电路接收进位信号。例如，第三级电路SRC3的输入端子IN可以从第二级电路SRC2接收进位信号。级电路SRC1至SRCn中的第一级电路SRC1的输入端子IN可以接收用于启动栅驱动电路GDC的驱动的启动信号STPV，而不是从前一个级电路接收进位信号。

级电路SRC1至SRCn中的每个的控制端子CT可以电连接到下一个级电路的进位端子CR。级电路SRC1至SRCn中的每个的控制端子CT可以从下一个级电路接收进位信号。例如，第二级电路SRC2的控制端子CT可以接收从第三级电路SRC3的进位端子CR输出的进位信号。在实施例中，级电路SRC1至SRCn中的每个的控制端子CT可以电连接到下一个级电路的输出端子OUT。

最后一个级电路SRCn的控制端子CT可以接收从虚设级电路SRC-D的进位端子CR输出的进位信号。虚设级电路SRC-D的控制端子CT可以接收启动信号STPV。

级电路SRC1至SRCn中的每个的时钟端子CK可以接收时钟信号CKV和时钟条信号CKVB中的一个。级电路SRC1至SRCn中的奇数级电路(例如，SRC1和SRC3)的时钟端子CK中的每个可以接收时钟信号CKV。级电路SRC1至SRCn中的偶数级电路(例如，SRC2和SRC4)的时钟端子CK中的每个可以接收时钟条信号CKVB。

级电路SRC1至SRCn中的每个的第一电压输入端子V1可以接收第一参考电压VSS1。级电路SRC1至SRCn中的每个的第二电压输入端子V2可以接收第二参考电压VSS2。第二参考电压VSS2可以具有低于第一参考电压VSS1的电平。

在实施例中，根据级电路SRC1至SRCn中的每个的电路结构，可以从其省略输出端子OUT、输入端子IN、进位端子CR、控制端子CT、时钟端子CK、第一电压输入端子V1和第二电压输入端子V2中的至少一个，并且在某些实施例中，其他端子可以进一步被提供在级电路SRC1至SRCn中的每个中。例如，第一电压输入端子V1和第二电压输入端子V2中的一个可以被省略。另外，级电路SRC1至SRCn之间的连接结构也可以被改变。

图7A是图示图2A或图2B的区域AA'的示例的放大平面图。图7B是图示根据本发明构思的实施例的显示面板DP的截面图。图7B图示了沿图7A的线I-I'截取的截面。为了简要描述，先前参考图1至图6描述的元件可以由相同的附图标记标识，而不重复它们的重叠描述。

参考图7A和图7B，显示面板DP可以包括第一显示基板100和第二显示基板200。

第一显示基板100可以包括第一基底基板BS1、第一绝缘层10、第二绝缘层20、第三绝缘层30和第一取向层AL1。第二显示基板200可以包括第二基底基板BS2、第四绝缘层40、公共电极CE、遮光图案BM和第二取向层AL2。

参考图7A，显示面板DP可以包括布置在第一显示基板100上的第一线1L、第二线2L、多条时钟信号线CKL1至CKLn、多条时钟条信号线CKBL1至CKBLn、第一参考信号线VSL1、第二参考信号线VSL2和启动信号线STPL。

第一线1L可以接收公共电压Vcom。公共电压Vcom可以具有从大约4V到大约8V的电压。第一线1L可以是用于将公共电压Vcom施加到显示区域DA的公共线1L。在实施例中，第一线1L可以将公共电压Vcom施加到布置在第二基底基板BS2上的公共电极CE。第一线1L可以被布置在非显示区域NDA的最外区域处。例如，在第一线1L与第一显示基板100的最邻近第一线1L的边缘之间不存在信号线。

第二线2L可以被布置在时钟信号线CKL1至CKLn中的最邻近第一线1L的第一时钟信号线CKL1与第一线1L之间。第二线2L可以用作防止第一线1L与第一时钟信号线CKL1之间的信号干扰的屏蔽元件。第二线2L可以被称为屏蔽线2L。

具体地，第一线1L和第一时钟信号线CKL1可以彼此间隔开预定距离，以防止其间的信号干扰。预定距离可以大于时钟信号线CKL1至CKLn中的邻近时钟信号线之间的距离。这里，预定距离可以是大约40μm。即使当第一线1L与第一时钟信号线CKL1之间的距离为40μm时，在公共电压Vcom与第一时钟信号之间也可能存在干扰问题。例如，第一线1L与第一时钟信号线CKL1之间的电容可以具有非零值。由于该非零电容特性，第一时钟信号线CKL1与公共电极CE之间的电容值可能不同于其他时钟信号线CKL2至CKLn与公共电极CE之间的电容值，并且这可能导致特定像素的亮度改变。

第二线2L可以用于减小第一线1L与第一时钟信号线CKL1之间的电容。在实施例中，第二线2L的宽度可以在从10μm至15μm的范围内。第二线2L的宽度可以小于第一线1L的宽度，并且可以小于时钟信号线CKL1至CKLn中的每一条的宽度。

第二线2L可以不是栅驱动电路GDC的一部分，并且预定信号可以被施加到第二线2L。在实施例中，第二线2L可以接收接地电压VGND。例如，第二线2L可以被施加有0V的电压，不过在实施例中，6V至9V的电压可以被施加到第二线2L。第二线2L可以被施加有小于公共电压Vcom的电压。在实施例中，第二线2L可以包括多条接地线，多条接地线中的每条接收接地电压VGND。在另一实施例中，第二线2L可以是未连接到任何电压源的浮置线。

时钟信号线CKL1至CKLn中的每条可以接收时钟信号CKV。时钟条信号线CKBL1至CKBLn中的每条可以接收时钟条信号CKVB。

第一参考信号线VSL1可以接收第一参考电压VSS1。第二参考信号线VSL2可以接收第二参考电压VSS2。启动信号线STPL可以接收启动信号STPV。启动信号线STPL可以被布置在第一参考信号线VSL1与第二参考信号线VSL2之间。

第一参考信号线VSL1、第二参考信号线VSL2和启动信号线STPL可以被布置成比时钟信号线CKL1至CKLn和时钟条信号线CKBL1至CKBLn更邻近显示区域DA(例如，参见图1)。

参考图7B，显示面板DP可以包括用于将第一显示基板100耦接到第二显示基板200的密封剂SS。密封剂SS可以包括合成树脂以及与合成树脂混合的无机填料。密封剂SS的合成树脂可以进一步包括至少一种添加剂。添加剂可以包括胺类硬化剂和光引发剂。添加剂可以进一步包括硅烷类添加剂和丙烯酸类添加剂。

在本实施例中，密封剂SS被图示成将第一显示基板100耦接到第二显示基板200的单个元件，但本发明构思并不限于该示例。密封剂SS可以包括在第一方向DR1上彼此间隔开的多个部分。密封剂SS可以覆盖时钟信号线CKL1至CKLn、第一线1L和第二线2L。尽管在图7B中图示了第一至第三时钟信号线CKL1、CKL2和CKL3，但本发明构思并不限于该示例。例如，时钟信号线CKL1至CKLn可以包括第一时钟信号线CKL1至第八时钟信号线CKL8。

在实施例中，第一线1L、第二线2L和时钟信号线CKL1至CKLn可以通过同一工艺由相同的材料形成，并且可以被布置在同一层上。例如，第一线1L、第二线2L和时钟信号线CKL1至CKLn中的全部可以被布置在第一基底基板BS1上。在图7B中示例性地图示了时钟信号线CKL1至CKLn中的仅一些(例如，第一至第三时钟信号线CKL1、CKL2和CKL3)。第一时钟信号线CKL1可以被布置在最邻近第二线2L的区域处。

第二显示基板200可以包括与密封剂SS接触的公共电极CE。公共电极CE可以将公共电压Vcom施加到显示区域DA。柱状间隔件CS可以被布置在第一显示基板100与第二显示基板200之间。柱状间隔件CS可以保持盒间隙。柱状间隔件CS可以由绝缘材料形成，或包括绝缘材料。柱状间隔件CS可以由合成树脂形成，或包括合成树脂。柱状间隔件CS可以由光敏有机材料形成，或包括光敏有机材料。柱状间隔件CS可以与显示区域DA的其上布置有遮光图案BM的区域重叠。在实施例中，柱状间隔件CS可以用于将信号从第一显示基板100传送到第二显示基板200。

参考图6，级电路SRC1至SRCn中的每个可以包括至少一个晶体管。在图7B中示例性地图示了这样的晶体管中的一个(在下文中，驱动晶体管TR-D)。

驱动晶体管TR-D可以具有与参考图5描述的像素晶体管TR相同的堆叠结构。驱动晶体管TR-D的控制电极G-D和图5的控制电极GE可以被布置在同一层上，并且可以通过同一工艺被形成为具有相同的堆叠结构。换句话说，驱动晶体管TR-D的控制电极G-D和像素晶体管TR的控制电极GE可以包括相同的材料，可以具有相同的堆叠结构，并且可以被布置在同一层上。驱动晶体管TR-D的有源图案A-D与图5的有源图案AP可以被布置在同一层上。驱动晶体管TR-D的输入电极I-D和输出电极O-D与图5的输入电极IE和输出电极OE可以被布置在同一层上，并且可以通过同一工艺来形成。连接电极CNE和图5的像素电极PXE可以被布置在同一层上，并且可以通过同一工艺来形成。就等效电路图而言，连接电极CNE可以构成栅驱动电路GDC的一部分。

图8A是图示图2A或图2B的区域AA'的示例的放大平面图。图8B是图示根据本发明构思的实施例的显示面板DP的截面图。图8B图示了沿图8A的线II-II'截取的截面。为了简要描述，先前参考图1至图7B描述的元件可以由相同的附图标记标识，而不重复它们的重叠描述。

参考图8A和图8B，显示面板DP的第一显示基板100可以进一步包括提供在第二线2L与第一时钟信号线CKL1之间的第三线3L。例如，第一显示基板100可以包括布置在第一线1L与时钟信号线CKL1至CKL3中的最邻近第一线1L的第一时钟信号线CKL1之间的第二线2L和第三线3L。在实施例中，第二线2L和第三线3L中的一条可以接收接地电压VGND，并且另一条可以为浮置线。例如，第二线2L可以接收接地电压VGND，并且第三线3L可以为浮置线。第二线2L可以用作第一线1L与第一时钟信号线CKL1之间的屏蔽元件，并且第三线3L可以用作第二线2L与第一时钟信号线CKL1之间的屏蔽元件。第二线2L和第三线3L可以被称为屏蔽线。

屏蔽元件可以不限于第二线2L和第三线3L，并且在实施例中，至少一条屏蔽线可以被布置在第一线1L与第一时钟信号线CKL1之间。例如，三条或更多条屏蔽线可以被布置在第一线1L与第一时钟信号线CKL1之间。

屏蔽线中的至少两条可以被布置在同一层上。例如，屏蔽线可以被布置在第一基底基板BS1上。

表1和表2示出了根据本发明构思的实施例的技术效果。

[表1]

[表2]

在表1和表2中，时钟信号线可以包括第一时钟信号线CKL1至第八时钟信号线CKL8，并且时钟条信号线可以包括第一时钟条信号线CKBL1至第八时钟条信号线CKBL8。CON代表常规情况，EX1代表其中布置有图7A和图7B的接收接地电压VGND的第二线2L的第一实施例，并且EX2代表其中布置有图8A和图8B的接收接地电压VGND的第二线2L以及用作浮置线的第三线3L的第二实施例。

在表1中，CKL*-Vcom代表时钟信号线CKL1至CKLn中的每条与公共电极CE之间的电容以及时钟条信号线CKBL1至CKBLn中的每条与公共电极CE之间的电容。

时钟信号线CKL1至CKLn中的每条与公共电极CE之间的电容差异或变化以及时钟条信号线CKBL1至CKBLn中的每条与公共电极CE之间的电容差异或变化可能导致像素之间的亮度差异。如果差异大于5％，则由于像素之间的亮度差异，可能发生在显示屏上产生水平线的故障。

参考表1，在常规情况CON下，第一时钟信号线CKL1与公共电极CE之间的电容为6.802E-12，而其他时钟信号线CKL2至CKL8或第一时钟条信号线CKBL1至第八时钟条信号线CKBL8与公共电极CE之间的电容在从6.459E-12至6.622E-12的范围内。也就是说，在常规情况CON下，由于彼此邻近的第一时钟信号线CKL1与公共线1L之间的电容差异，第一时钟信号线CKL1与公共电极CE之间的电容高于其他时钟信号线与公共电极CE之间的电容。因此，时钟信号线CKL1至CKLn和时钟条信号线CKBL1至CKBLn与公共电极CE之间的电容值的变化为5.22％，并且大于5％。

在第一实施例EX1和第二实施例EX2中，由于接收接地电压VGND的第二线2L和用作浮置线的第三线3L被布置在第一线1L与第一时钟信号线CKL1之间，因此第一时钟信号线CKL1与公共电极CE之间的电容类似于其他时钟信号线CKL2至CKL8与公共电极CE之间的电容以及时钟条信号线CKBL1至CKBL8与公共电极CE之间的电容。因此，在第一实施例EX1和第二实施例EX2中，时钟信号线CKL1至CKLn和时钟条信号线CKBL1至CKBLn与公共电极CE之间的电容值的变化分别为3.28％和3.23％，并且小于5％。

在表2中，CKL*CAP代表时钟信号线CKL1至CKLn中的每条的电容负载值。

参考表2，尽管具有参考表1描述的技术效果，但第一实施例EX1中的第一时钟信号线CKL1具有相对于常规情况CON增大的、1.300E-11的电容负载。因此，时钟信号线CKL1至CKLn与时钟条信号线CKBL1至CKBLn之间的电容负载的变化增大至1.62％。然而，与表1的实施例一起，第二实施例EX2中的第一时钟信号线CKL1的电容负载被保持为1.299E-11的现有值。因此，在分别用作接地线和浮置线的第二线2L和第三线3L被布置在第一线1L与第一时钟信号线CKL1之间的情况下，时钟信号线CKL1至CKLn与时钟条信号线CKBL1至CKBLn之间的电容负载被保持为1.55％的现有值。

根据本发明构思的实施例，接地互连线和/或浮置互连线可以另外被布置在彼此邻近的公共互连线与时钟互连线之间，并且这可以使得能够防止由公共互连线与时钟互连线之间的电容引起的像素之间的亮度变化。具体地，根据本发明构思的实施例，可能够防止由像素之间的亮度变化引起的水平线发生在显示区域中。

尽管已经具体示出并描述了本本发明构思的示例实施例，但是本领域普通技术人员将理解，可以在不背离所附权利要求的精神和范围的情况下，在其中进行形式上和细节上的变化。

Claims (13)

1.一种显示设备，包括：

显示面板，包括第一显示基板，所述第一显示基板包括显示区域以及与所述显示区域邻近布置的非显示区域，像素被布置在所述显示区域中，

其中所述第一显示基板进一步包括：布置在所述非显示区域中以将公共电压施加到所述显示区域的第一线；布置在所述非显示区域中、所述显示区域与所述第一线之间的栅驱动电路；连接到所述栅驱动电路的多条栅线；和布置在所述第一线与所述栅驱动电路之间的第二线，

其中所述栅驱动电路包括：多条时钟信号线，所述多条时钟信号线中的每条接收时钟信号；和连接到所述多条时钟信号线中的对应时钟信号线和所述多条栅线中的对应栅线以输出栅信号的级电路，并且

其中所述第二线被布置在所述第一线与所述多条时钟信号线中的最靠近所述第一线布置的时钟信号线之间，并且与所述级电路电断开。

2.根据权利要求1所述的显示设备，其中，所述第二线接收接地电压。

3.根据权利要求2所述的显示设备，其中，所述第二线被提供为多个。

4.根据权利要求1所述的显示设备，其中，所述第二线为被电隔离的浮置线。

5.根据权利要求1所述的显示设备，其中，所述第一显示基板进一步包括布置在所述栅驱动电路与所述第二线之间的第三线。

6.根据权利要求5所述的显示设备，其中，所述第二线和所述第三线中的一条接收接地电压，并且另一条为被电隔离的浮置线。

7.根据权利要求1所述的显示设备，进一步包括面对所述第一显示基板的第二显示基板，

其中所述第二显示基板包括基底基板以及布置在所述基底基板上的公共电极，并且

其中所述公共电极接收所述公共电压。

8.根据权利要求7所述的显示设备，进一步包括将所述第一显示基板与所述第二显示基板结合的密封剂，

其中所述密封剂覆盖所述多条时钟信号线、所述第一线和所述第二线。

9.根据权利要求1所述的显示设备，其中，所述第一线、所述第二线和所述多条时钟信号线由相同的材料形成并且被布置在同一层上。

10.根据权利要求1所述的显示设备，其中，在平面图中，在所述第一显示基板的最靠近所述第一线布置的边缘与所述第一线之间未布置任何信号线。

11.根据权利要求1所述的显示设备，其中，所述级电路中的每个包括至少一个驱动晶体管。

12.根据权利要求11所述的显示设备，其中，所述像素包括像素晶体管，所述像素晶体管响应于所述栅信号中的对应栅信号而输出像素电压，并且

所述像素晶体管和所述至少一个驱动晶体管具有相同的堆叠结构。

13.根据权利要求12所述的显示设备，其中，所述像素晶体管的控制电极、所述至少一个驱动晶体管的控制电极以及所述第一线由相同的材料形成并且被布置在同一层上。

Images