[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112666451A - 一种集成电路扫描测试向量生成方法 - Google Patents

一种集成电路扫描测试向量生成方法 Download PDF

Info

Publication number
CN112666451A
CN112666451A CN202110273673.4A CN202110273673A CN112666451A CN 112666451 A CN112666451 A CN 112666451A CN 202110273673 A CN202110273673 A CN 202110273673A CN 112666451 A CN112666451 A CN 112666451A
Authority
CN
China
Prior art keywords
test vector
test
fault
vectors
vector generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110273673.4A
Other languages
English (en)
Other versions
CN112666451B (zh
Inventor
蔡志匡
杨涵
周国鹏
宋健
余昊杰
王子轩
郭宇锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN202110273673.4A priority Critical patent/CN112666451B/zh
Publication of CN112666451A publication Critical patent/CN112666451A/zh
Application granted granted Critical
Publication of CN112666451B publication Critical patent/CN112666451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种集成电路扫描测试向量生成方法,包括,读入网表文件,生成故障列表,随机测试向量生成模块启动,随机生成测试向量并删除所覆盖到的故障,生成新故障列表;启动基于伪分布式系统的MapReduce框架,分别在映射阶段和化简阶段对所述新故障列表执行自动测试向量生成和故障仿真操作;进行所述故障仿真时,消除冗余测试向量和精准控制覆盖率模块启动,将所述冗余测试向量舍去;若使能所述精准控制覆盖率模块,则判断所述测试向量的生成过程是否满足设定阈值,若满足,则自动停止。达到大幅减少测试成本的目的,通过实验分析,证明了本发明方法在时间及测试向量数量上得到大幅度的减少。

Description

一种集成电路扫描测试向量生成方法
技术领域
本发明涉及集成电路可测性设计的技术领域,尤其涉及一种集成电路扫描测试向量生成方法。
背景技术
ATPG(Automatic Test Pattern Generation)即自动测试向量生成,是在超大规模集成电路测试中使用的测试图形向量由程序自动生成的过程,测试向量按顺序地加载到器件的输入脚上,输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。
随着芯片技术的不断进步,芯片集成电路规模在快速增加,超大规模集成电路测试向量生成的过程,不仅计算量十分巨大,还需要巨大的内存资源,这导致测试向量的生成过程十分耗时,还导致在单台计算机资源难以支撑巨量的内存消耗,最终会导致测试向量无法生成,因此,关键在于如何将自动测试向量生成算法能够在更短的时间内,产生更少的测试向量数,并获得更高的测试覆盖率,因此自动测试向量生成在满足一定故障覆盖率的条件下,需要考虑下述因素:测试向量数量、测试时间和硬件设施。
发明内容
在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
鉴于上述现有存在的问题,提出了本发明。
因此,本发明提供了一种集成电路扫描测试向量生成方法,能够解决传统自动测试向量生成过程时间过长及测试向量过多的问题。
为解决上述技术问题,本发明提供如下技术方案:包括,读入网表文件,生成故障列表,随机测试向量生成模块启动,随机生成测试向量并删除所覆盖到的故障,生成新故障列表;启动基于伪分布式系统的MapReduce框架,分别在映射阶段和化简阶段对所述新故障列表执行自动测试向量生成和故障仿真操作;进行所述故障仿真时,消除冗余测试向量和精准控制覆盖率模块启动,将所述冗余测试向量舍去;若使能所述精准控制覆盖率模块,则判断所述测试向量的生成过程是否满足设定阈值,若满足,则自动停止。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:包括,所述随机测试向量生成模块在自动测试向量生成过程开始前先随机产生一些测试向量;设定连续产生16个测试向量都覆盖不到新的故障时就停止所述自动测试向量生成过程;将产生的所述测试向量能够覆盖的所述故障从故障列表中删除,对剩下的所述故障执行自动测试向量生成算法,得到所述新故障列表。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:包括,在所述映射阶段时,所述基于伪分布式系统的MapReduce框架自动将所述新故障列表中的所述故障进行切分,执行所述自动测试向量生成过程,得到所述新故障列表中每个故障所一一对应的含未知态的测试向量集合。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:还包括,在所述化简阶段时,对从映射输出端获得的含未知态的所述测试向量集合进行故障仿真。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:所述消除冗余测试向量模块在故障仿真过程中执行,包括,对所述测试向量进行反向压缩;对所述测试向量随机排序后进行再次压缩;将检测不到新故障的测试向量舍去。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:包括,当所述精准控制覆盖率模块仅在需要这一功能时使能,将覆盖率设定一个阈值,若所述测试向量的生成过程满足所述阈值,则停止运行。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:所述故障仿真过程还包括,读取所述映射阶段输出的所述含未知态的测试向量集合;读取所述集合中的第一个向量并填充成不含未知态的测试向量后,正向对电路进行故障仿真,从所述含未知态的测试向量集合中将能够检测到的故障所对应的向量舍去;读取所述含未知态的测试向量集合中下一个向量并填充成所述不含未知态的测试向量后,正向对电路进行故障仿真,再舍去可测故障的向量;循环迭代,启动所述精准控制覆盖率模块,若满足设定覆盖率阈值,则立即停止,跳出迭代过程,得到测试向量集合。
作为本发明所述的集成电路扫描测试向量生成方法的一种优选方案,其中:还包括,得到所述测试向量集合后,所述消除冗余测试向量模块启动,对所述测试向量进行反向压缩及洗牌压缩过程,舍去检测不到新故障的测试向量,生成最终测试向量集,得到运行时间和测试覆盖率。
本发明的有益效果:本发明引入随机向量生成模块,使得生成故障列表后,执行随机测试向量生成过程,从而能够使得电路中易测到的故障被覆盖,因此这部分易测到的故障不必执行自动测试向量生成过程,达到大幅减少运行时间的目的;消除冗余测试向量模块的引入使得能够舍去一些冗余的测试向量,并且测试覆盖率不会受到任何影响,从而达到大幅减少测试成本的目的,通过实验分析,证明了本发明方法在时间及测试向量数量上得到大幅度的减少。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1为本发明一个实施例所述的集成电路扫描测试向量生成方法的流程示意图;
图2为本发明一个实施例所述的集成电路扫描测试向量生成方法的MapReduce框架结合自动测试向量生成过程示意图;
图3为本发明一个实施例所述的集成电路扫描测试向量生成方法的随机向量所覆盖的故障信息示意图;
图4为本发明一个实施例所述的集成电路扫描测试向量生成方法的t001网表电路故障信息示意图;
图5为本发明一个实施例所述的集成电路扫描测试向量生成方法的随机向量的生成及覆盖率信息示意图;
图6为本发明一个实施例所述的集成电路扫描测试向量生成方法的消除冗余测试向量过程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合说明书附图对本发明的具体实施方式做详细的说明,显然所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明的保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
同时在本发明的描述中,需要说明的是,术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一、第二或第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
本发明中除非另有明确的规定和限定,术语“安装、相连、连接”应做广义理解,例如:可以是固定连接、可拆卸连接或一体式连接;同样可以是机械连接、电连接或直接连接,也可以通过中间媒介间接相连,也可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
实施例1
参照图1~图6,为本发明的第一个实施例,提供了一种集成电路扫描测试向量生成方法,具体包括:
S1:读入网表文件,生成故障列表,随机测试向量生成模块启动,随机生成测试向量并删除所覆盖到的故障,生成新故障列表。其中需要说明的是:
随机测试向量生成模块在自动测试向量生成过程开始前先随机产生一些测试向量;
设定连续产生16个测试向量都覆盖不到新的故障时就停止自动测试向量生成过程;
将产生的测试向量能够覆盖的故障从故障列表中删除,对剩下的故障执行自动测试向量生成算法,得到新故障列表。
S2:启动基于伪分布式系统的MapReduce框架,分别在映射阶段和化简阶段对新故障列表执行自动测试向量生成和故障仿真操作。本步骤需要说明的是:
在映射阶段时,基于伪分布式系统的MapReduce框架自动将新故障列表中的故障进行切分,执行自动测试向量生成过程,得到新故障列表中每个故障所一一对应的含未知态的测试向量集合;
在化简阶段时,对从映射输出端获得的含未知态的测试向量集合进行故障仿真。
S3:进行故障仿真时,消除冗余测试向量和精准控制覆盖率模块启动,将冗余测试向量舍去。其中还需要说明的是,消除冗余测试向量模块在故障仿真过程中执行,包括:
对测试向量进行反向压缩;
对测试向量随机排序后进行再次压缩;
将检测不到新故障的测试向量舍去。
S4:若使能精准控制覆盖率模块,则判断测试向量的生成过程是否满足设定阈值,若满足,则自动停止。本步骤还需要说明的是:
当精准控制覆盖率模块仅在需要这一功能时使能,将覆盖率设定一个阈值,若测试向量的生成过程满足阈值,则停止运行。
具体的,故障仿真过程还包括:
读取映射阶段输出的含未知态的测试向量集合;
读取集合中的第一个向量并填充成不含未知态的测试向量后,正向对电路进行故障仿真,从含未知态的测试向量集合中将能够检测到的故障所对应的向量舍去;
读取含未知态的测试向量集合中下一个向量并填充成不含未知态的测试向量后,正向对电路进行故障仿真,再舍去可测故障的向量;
循环迭代,启动精准控制覆盖率模块,若满足设定覆盖率阈值,则立即停止,跳出迭代过程,得到测试向量集合;
得到测试向量集合后,消除冗余测试向量模块启动,对测试向量进行反向压缩及洗牌压缩过程,舍去检测不到新故障的测试向量,生成最终测试向量集,得到运行时间和测试覆盖率。
优选的,本实施例为了更便于非本技术领域人员对本发明的理解,分别从以下四个方面进行单独解释说明,如下:
(1)基于伪分布式系统的MapReduce框架自动测试向量生成过程。
一个完整的自动测试向量生成流程分为四个阶段,即读取网表、生成故障列表、生成测试向量、检测故障;由于传统自动测试向量生成过程效率低、内存占用高,为解决此问题,本实施例提出了一种集成电路扫描测试向量生成的方法,本发明方法基于伪分布式系统的MapReduce框架(MapReduce是一种编程模型,用于大规模数据集的并行运算,它提供了一种简便的并行程序设计方法,用Map(映射)和Reduce(化简)两个函数编程实现基本的并行计算任务,提供了抽象的操作和并行编程接口,以简单方便地完成大规模数据的编程和计算处理),通过随机测试向量生成、消除冗余测试向量、精准控制覆盖率模块实现;与传统的单机处理模式相比,分布式计算架构在单位时间内可以拥有更高的信息处理速度、算力扩展性和更多的内存资源。
参照图2,MapReduce主要分为两个计算阶段:映射阶段由一个或者多个MapTask组成,每个MapTask处理输入数据集合中的一片数据,如图2所示,分为3个分块,并将计算结果(同样是多个数据片段)写到本地磁盘上;化简阶段由一个或者多个ReduceTask组成,ReduceTask则从每个MapTask上远程拷贝相应的数据片段,经分组聚集和归约后,将输出数据回写到分布式文件系统上作为最终结果;本发明方法利用MapReduce组件来完成自动测试向量生成的计算,将生成向量模块放到映射任务中,并将故障列表放到分布式文件系统上,有框架自动实现故障列表切分和任务调度,在化简阶段,获取生成的测试向量进行故障仿真过程。
参照图1,读入bench格式的电路网表文件,得到电路的有效信息:与门、或门、非门、与或门、或非门和与非门的个数,输入输出端口,电路中各门端口之间的连接关系,通过故障生成子程序产生固定0/1故障列表,并对故障进行合并;启动随机测试向量生成模块,删除可检测到的故障,生成新故障列表;启动基于伪分布式系统的MapReduce框架,在映射阶段,由框架自动实现对故障列表进行切分,分为多个分块,对剩下的故障执行自动测试向量生成过程;在化简阶段,获取映射输出端生成的含未知态的测试向量执行故障仿真过程,在故障仿真过程中启动消除冗余测试向量模块以及精准控制覆盖率模块,最终输出测试向量集,并显示测试覆盖率及运行时间。
(2)随机向量生成。
较佳的是,在执行故障生成组件之后,自动测试向量生成组件之前加入了伪随机测试向量生成程序,根据网表电路的输入端口个数信息产生一个对应于端口数量长度的伪随机向量并执行故障仿真组件,记录其能覆盖的故障,更新故障列表,将其可覆盖到的故障从故障列表中删除,这一流程结束后,再生成一个伪随机向量,重复该过程,直到连续16个新生成的随机测试向量都测不到新的故障时,跳出这一过程,对剩下的故障执行自动测试向量生成算法。
需要说明的是,引入伪随机测试向量的优点在于,只需付出极少的测试向量的代价,便可以获得较高的故障覆盖率,而且生成随机测试向量的时间极短,省去了随机向量能覆盖到的故障进行自动测试向量生成的时间,测试之所以有连续16个新生成的随机测试向量都测不到新故障的设定,是因为当对于大型网表,当故障覆盖率达到一定瓶颈后,对于剩下的一些难测的故障,即使增加几百上千个测试向量,覆盖率仅上升0.1%,如果不加这个设定,最后随机生成的向量数量会极其庞大,导致测试效率低下,日后实际使用这些向量对芯片进行测试时所耗费的成本大大增加,因此,仅定向的针对这些难测的故障进行自动测试向量生成算法生成所需的测试向量。
参照图3,以标准测试电路ISCAS-85中的t001网表为例,执行编写的脚本程序后,随机向量所能覆盖的故障信息如图3所示,grand后的数字为该故障点在故障列表中的序号。
参照图5,对于大网表,由故障进行自动测试向量生成的过程也就是产生测试向量的过程是最耗时和最消耗算力的步骤,因为要经历多次回溯,而计算机在输入端用确定的测试向量代入电路查看输出是相对轻松的,由随机测试向量进行故障仿真并记录其所覆盖的故障的步骤正是这一过程,大部分组合电路可以通过随机测试码获得60%左右的故障覆盖率;如图5所示,第一行命令为执行编写的随机向量生成脚本程序,10表示设置最大的未知态个数,30为设置生成的向量行数,参数均可自定义,第二行命令及以下内容为保存有随机向量的c432rand.cube文件的故障覆盖率信息,已知c432网表含故障数524个,可见仅靠13个随机测试向量就达到了57.82%的故障覆盖率,非常可观。
(3)消除冗余测试向量。
本实施例还需要说明的是,之所以会有冗余测试向量产生,是因为同一个测试向量往往能够检测到多个故障,因此,当某一个测试向量所能测到的故障集合是其他若干测试向量所能测到的故障子集的并集或者是某一测试向量所能覆盖的故障集的子集时,这个测试向量便是冗余的,因为它所能测到的所有故障都已经被其他测试向量检测到了。
简单来说,进行的消除冗余的测试向量的过程, 就是在故障仿真过程对产生的测试向量首先进行反向压缩,随后对测试向量随机排序后再次压缩,反复进行10次,将那些检测不到新故障的测试向量从测试向量集中舍去,从而达到减少测试向量数量、节约测试成本的目的。
参照图6,表示的是生成的测试向量集以及它能够检测到的故障列表,对它进行反向压缩,如测试向量pattern 9所能检测到的故障序号为0 1 5 6 7 8,而pattern8相对于pattern 9画圈代表能够检测到的新故障为2 9 10 13 14 15 19,pattern 7也能检测到新故障16 18 20 21,pattern 6就检测不到新故障了,因此舍去冗余的pattern 6;同理舍去冗余的pattern 4和pattern 2,对剩下的测试向量进行随机排序后的再压缩过程,例如pattern 9,他能够检测到的故障已经被其他测试向量检测到的故障所覆盖了,因此舍去冗余的pattern 9,重复上述过程,直到10次洗牌打乱后再压缩均没有冗余的测试向量出现时停止压缩过程,输出最终的测试向量集。
(4)精准控制覆盖率。
在实际工程中,对于测试向量产生过程最重要的参数就是测试覆盖率、运行时间、测试向量数,在实际测试中测试覆盖率在达到一定值后就会陷入“瓶颈”,在此情况下还想要提高覆盖率,运行时间、 测试向量数往往呈现几何倍数增长,为了平衡这两者的关系,最大程度地降低测试成本,因此引入了精准控制覆盖率模块,根据工程实际需求,可以选择是否使能该模块,若使能该模块则可自行将覆盖率设定一个阈值,测试向量的生成过程一旦满足该阈值就停止运行,避免为了多得 0.1%覆盖率却额外增加几千测试向量的情况产生,从而达到精准控制工程上要求的覆盖率、 减少测试成本的目的,动态设置覆盖率的阈值,例如将覆盖率设定为 98%,则测试向量生成过程覆盖率满足 98%则停止。
实施例2
为了更好的对本发明方法中采用的技术效果加以验证说明,本实施例选择以传统的自动测试向量生成过程与本发明方法进行对比测试,以科学论证的手段对比试验结果,验证本发明方法所具有的真实效果。
传统的自动测试向量生成过程无法减少自动测试向量生成时间和数量,为验证本发明方法相对于传统方法具有较高的效率,本实施例中将采用传统自动测试向量生成过程和本发明方法分别对仿真平台的测试样本进行实时测量对比。
表1:消除冗余测试向量运行结果表。
网表 c7552 c25589
原始程序 测试向量数 283 1801
消除冗余测试向量 测试向量数 224 1334
表2:整体系统运行结果表。
Figure 231304DEST_PATH_IMAGE001
参照表1,本发明相较于传统的自动测试向量生成过程,仅引入消除冗余测试向量模块时,对于c7552电路测试向量数减少了20%,对于c25589电路测试向量数减少了25%,因此消除冗余测试向量模块能够有效地舍去冗余的测试向量,从而达到减少测试向量数量、节约测试成本的目的。
参照表2,使能了精准控制覆盖率模块,该模块可自行选择是否使能,可根据实际需求设定参数,此实例中设置参数为95%,即覆盖率满足95%时会停止程序。
优选的是,本发明相较于传统的自动测试向量生成过程,对于c11175电路测试向量数减少了52%,时间减少了4%;对于c22589电路测试向量数减少了57%,时间减少了10%。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种集成电路扫描测试向量生成方法,其特征在于:包括,
读入网表文件,生成故障列表,随机测试向量生成模块启动,随机生成测试向量并删除所覆盖到的故障,生成新故障列表;
启动基于伪分布式系统的MapReduce框架,分别在映射阶段和化简阶段对所述新故障列表执行自动测试向量生成和故障仿真操作;
进行所述故障仿真时,消除冗余测试向量和精准控制覆盖率模块启动,将所述冗余测试向量舍去;
若使能所述精准控制覆盖率模块,则判断所述测试向量的生成过程是否满足设定阈值,若满足,则自动停止。
2.根据权利要求1所述的集成电路扫描测试向量生成方法,其特征在于:包括,
所述随机测试向量生成模块在自动测试向量生成过程开始前先随机产生一些测试向量;
设定连续产生16个测试向量都覆盖不到新的故障时就停止所述自动测试向量生成过程;
将产生的所述测试向量能够覆盖的所述故障从故障列表中删除,对剩下的所述故障执行自动测试向量生成算法,得到所述新故障列表。
3.根据权利要求2所述的集成电路扫描测试向量生成方法,其特征在于:包括,
在所述映射阶段时,所述基于伪分布式系统的MapReduce框架自动将所述新故障列表中的所述故障进行切分,执行所述自动测试向量生成过程,得到所述新故障列表中每个故障所一一对应的含未知态的测试向量集合。
4.根据权利要求3所述的集成电路扫描测试向量生成方法,其特征在于:还包括,
在所述化简阶段时,对从映射输出端获得的含未知态的所述测试向量集合进行故障仿真。
5.根据权利要求3或4所述的集成电路扫描测试向量生成方法,其特征在于:所述消除冗余测试向量模块在故障仿真过程中执行,包括,
对所述测试向量进行反向压缩;
对所述测试向量随机排序后进行再次压缩;
将检测不到新故障的测试向量舍去。
6.根据权利要求5所述的集成电路扫描测试向量生成方法,其特征在于:包括,
当所述精准控制覆盖率模块仅在需要这一功能时使能,将覆盖率设定一个阈值,若所述测试向量的生成过程满足所述阈值,则停止运行。
7.根据权利要求6所述的集成电路扫描测试向量生成方法,其特征在于:所述故障仿真过程还包括,
读取所述映射阶段输出的所述含未知态的测试向量集合;
读取所述集合中的第一个向量并填充成不含未知态的测试向量后,正向对电路进行故障仿真,从所述含未知态的测试向量集合中将能够检测到的故障所对应的向量舍去;
读取所述含未知态的测试向量集合中的下一个向量并填充成所述不含未知态的测试向量后,正向对电路进行故障仿真,再舍去可测故障所对应的向量;
循环迭代,启动所述精准控制覆盖率模块,若满足设定覆盖率阈值,则立即停止,跳出迭代过程,得到测试向量集合。
8.根据权利要求7所述的集成电路扫描测试向量生成方法,其特征在于:还包括,
得到所述测试向量集合后,所述消除冗余测试向量模块启动,对所述测试向量进行反向压缩及洗牌压缩过程,舍去检测不到新故障的测试向量,生成最终测试向量集,得到运行时间和测试覆盖率。
CN202110273673.4A 2021-03-15 2021-03-15 一种集成电路扫描测试向量生成方法 Active CN112666451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110273673.4A CN112666451B (zh) 2021-03-15 2021-03-15 一种集成电路扫描测试向量生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110273673.4A CN112666451B (zh) 2021-03-15 2021-03-15 一种集成电路扫描测试向量生成方法

Publications (2)

Publication Number Publication Date
CN112666451A true CN112666451A (zh) 2021-04-16
CN112666451B CN112666451B (zh) 2021-06-29

Family

ID=75399586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110273673.4A Active CN112666451B (zh) 2021-03-15 2021-03-15 一种集成电路扫描测试向量生成方法

Country Status (1)

Country Link
CN (1) CN112666451B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113128147A (zh) * 2021-04-23 2021-07-16 南京邮电大学 一种基于机器学习的高效率集成电路可测性设计方法
CN114742001A (zh) * 2022-03-16 2022-07-12 南京邮电大学 一种基于多fpga的系统静态时序分析方法
CN116245055A (zh) * 2022-09-26 2023-06-09 上海合见工业软件集团有限公司 基于时序型覆盖数据库的有效随机测试向量确定系统
WO2023241279A1 (zh) * 2022-06-15 2023-12-21 华为技术有限公司 芯片故障分析方法和装置
CN118566698A (zh) * 2024-07-31 2024-08-30 中科鉴芯(北京)科技有限责任公司 排除冗余故障的测试生成方法、装置、设备和存储介质
WO2024217001A1 (zh) * 2023-04-21 2024-10-24 深圳先进技术研究院 芯片瞬态故障下的功能安全测试方法、装置及设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574734A (en) * 1995-10-05 1996-11-12 Nec Usa, Inc. Test generation of sequential circuits using software transformations
WO2001097231A1 (fr) * 2000-06-13 2001-12-20 Advantest Corporation Analyseur de defaut
CN102565682A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种基于二分法的故障测试向量的定位方法
US20120330864A1 (en) * 2011-06-21 2012-12-27 Microsoft Corporation Fast personalized page rank on map reduce
US20130014066A1 (en) * 2011-07-10 2013-01-10 Whizchip Design Technologies Pvt. Ltd. Method and system for test vector generation
CN104793955A (zh) * 2015-04-29 2015-07-22 江苏物联网研究发展中心 分布式向量计算框架
CN104933175A (zh) * 2015-06-30 2015-09-23 深圳市金证科技股份有限公司 一种性能数据相关性的分析方法及性能监控系统
CN105024877A (zh) * 2015-06-01 2015-11-04 北京理工大学 一种基于网络行为分析的Hadoop恶意节点检测系统
CN106777133A (zh) * 2016-12-16 2017-05-31 浙江大学 一种基于MapReduce的度量空间相似连接处理方法
CN107301243A (zh) * 2017-07-07 2017-10-27 西安电子科技大学 基于大数据平台的开关设备故障特征提取方法
CN107786368A (zh) * 2016-08-31 2018-03-09 华为技术有限公司 异常节点检测方法以及相关装置
CN107807328A (zh) * 2017-10-17 2018-03-16 河海大学常州校区 基于Mapreduce计算框架的SF6高压断路器故障诊断方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574734A (en) * 1995-10-05 1996-11-12 Nec Usa, Inc. Test generation of sequential circuits using software transformations
WO2001097231A1 (fr) * 2000-06-13 2001-12-20 Advantest Corporation Analyseur de defaut
CN102565682A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种基于二分法的故障测试向量的定位方法
US20120330864A1 (en) * 2011-06-21 2012-12-27 Microsoft Corporation Fast personalized page rank on map reduce
US20130014066A1 (en) * 2011-07-10 2013-01-10 Whizchip Design Technologies Pvt. Ltd. Method and system for test vector generation
CN104793955A (zh) * 2015-04-29 2015-07-22 江苏物联网研究发展中心 分布式向量计算框架
CN105024877A (zh) * 2015-06-01 2015-11-04 北京理工大学 一种基于网络行为分析的Hadoop恶意节点检测系统
CN104933175A (zh) * 2015-06-30 2015-09-23 深圳市金证科技股份有限公司 一种性能数据相关性的分析方法及性能监控系统
CN107786368A (zh) * 2016-08-31 2018-03-09 华为技术有限公司 异常节点检测方法以及相关装置
CN106777133A (zh) * 2016-12-16 2017-05-31 浙江大学 一种基于MapReduce的度量空间相似连接处理方法
CN107301243A (zh) * 2017-07-07 2017-10-27 西安电子科技大学 基于大数据平台的开关设备故障特征提取方法
CN107807328A (zh) * 2017-10-17 2018-03-16 河海大学常州校区 基于Mapreduce计算框架的SF6高压断路器故障诊断方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J.RATHINARAJA 等: "Dynamic ranking‑based MapReduce job scheduler to exploit heterogeneous performance in a virtualized environment", 《THE JOURNAL OF SUPERCOMPUTING》 *
宋尚升: "集成电路测试原理和向量生成方法分析", 《现代电子技术》 *
蔡志匡 等: "一种改进的SRAM随机故障注入技术", 《南京邮电大学学报(自然科学版)》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113128147A (zh) * 2021-04-23 2021-07-16 南京邮电大学 一种基于机器学习的高效率集成电路可测性设计方法
CN114742001A (zh) * 2022-03-16 2022-07-12 南京邮电大学 一种基于多fpga的系统静态时序分析方法
CN114742001B (zh) * 2022-03-16 2023-08-29 南京邮电大学 一种基于多fpga的系统静态时序分析方法
WO2023241279A1 (zh) * 2022-06-15 2023-12-21 华为技术有限公司 芯片故障分析方法和装置
CN116245055A (zh) * 2022-09-26 2023-06-09 上海合见工业软件集团有限公司 基于时序型覆盖数据库的有效随机测试向量确定系统
CN116245055B (zh) * 2022-09-26 2023-12-19 上海合见工业软件集团有限公司 基于时序型覆盖数据库的有效随机测试向量确定系统
WO2024217001A1 (zh) * 2023-04-21 2024-10-24 深圳先进技术研究院 芯片瞬态故障下的功能安全测试方法、装置及设备
CN118566698A (zh) * 2024-07-31 2024-08-30 中科鉴芯(北京)科技有限责任公司 排除冗余故障的测试生成方法、装置、设备和存储介质
CN118566698B (zh) * 2024-07-31 2024-12-10 中科鉴芯(北京)科技有限责任公司 排除冗余故障的测试生成方法、装置、设备和存储介质

Also Published As

Publication number Publication date
CN112666451B (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN112666451B (zh) 一种集成电路扫描测试向量生成方法
CN104408264B (zh) 一种基于断言的嵌入式存储控制器验证系统及方法
CN106201623B (zh) 基于访问顺序排序的游戏资源文件加载方法和系统
US20190018917A1 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US8271252B2 (en) Automatic verification of device models
CN114398848B (zh) 一种测试向量生成方法、装置及存储介质
JP4194785B2 (ja) テストベクトルの圧縮方法
CN107526019B (zh) 低功耗加权伪随机loc延迟测试方法、系统、设备及存储介质
US10192013B1 (en) Test logic at register transfer level in an integrated circuit design
CN104063307A (zh) 一种软件测试方法和系统
CN109933473B (zh) 芯片内存功耗测量方法、装置、设备及介质
CN119088476B (zh) pattern文件重加载方法、系统、装置和计算机设备
US8719651B1 (en) Scan chain diagnostic using scan stitching
CN114818598A (zh) 一种基于电路翻转行为的vcd矢量压缩方法及装置
CN106546910A (zh) 基于位流回读的fpga测试平台
US7231619B1 (en) Extended model checking hardware verification
CN109144806B (zh) 一种寄存器传输级电路的功能验证方法及装置
CN117153230A (zh) 闪存芯片老化测试方法、装置、设备及介质
JP3803283B2 (ja) 集積回路のテストのための圧縮テストプランの生成、テスト系列生成およびテスト
US9470755B1 (en) Method for dividing testable logic into a two-dimensional grid for physically efficient scan
CN114003456A (zh) 波形数据的显示方法、设备及存储介质
US20210173989A1 (en) Simulation signal viewing method and system for digital product
CN106653096A (zh) 一种nvm测试读取加速方法及电路
KR102583916B1 (ko) 저전력 테스트를 위한 스캔 상관관계 기반 스캔 클러스터 리오더링 방법 및 장치
JP4952160B2 (ja) 半導体試験装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20210416

Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS NANTONG INSTITUTE Co.,Ltd.

Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS

Contract record no.: X2021980011617

Denomination of invention: Method for generating scan test vector of integrated circuit

Granted publication date: 20210629

License type: Common License

Record date: 20211029

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20210416

Assignee: NANJING NANYOU INSTITUTE OF INFORMATION TECHNOVATION Co.,Ltd.

Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS

Contract record no.: X2021980014141

Denomination of invention: Method for generating scan test vector of integrated circuit

Granted publication date: 20210629

License type: Common License

Record date: 20211206

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS NANTONG INSTITUTE Co.,Ltd.

Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS

Contract record no.: X2021980011617

Date of cancellation: 20230904

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: NANJING NANYOU INSTITUTE OF INFORMATION TECHNOVATION Co.,Ltd.

Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS

Contract record no.: X2021980014141

Date of cancellation: 20231107