CN114758621B - 单路斜坡型模拟像素驱动电路及其驱动方法 - Google Patents

Abstract

单路斜坡型模拟像素驱动电路及其驱动方法，属于集成电路技术的硅基显示芯片电路应用领域。由数字信号锁存器、计数器、使能数字信号比较器、斜坡信号放大器、斜坡信号传输门、像素寻址存储电路、模拟显示放大器、模拟显示传输门、像素模拟信号输出电极、连接的信号线以及包括四段波型斜坡信号的驱动方法组成，具备数模转换功能，且该电路结构上为每条列显示模拟信号线配置的双管共漏放大器隔断了各列显示模拟信号线之间的电信号串扰，该电路的驱动方法将同一像素电路内寻址采样模拟信号电平的行为与显示驱动输出模拟信号电平的行为分配在不同时间段发生，从时序上避免了这两种行为之间发生冲突而导致的电信号互扰现象。

Description

单路斜坡型模拟像素驱动电路及其驱动方法

技术领域

本发明属于集成电路技术的硅基显示芯片电路应用领域，特别是涉及一种属于单路斜坡型模拟像素硅基显示驱动电路领域。

背景技术

单晶硅平面器件制造技术分别与液晶(LCD，LiquidCrystalDisplay)技术、有机发光二极管(OLED，OrganicLight-EmittingDiode)技术等主动式或者被动式显示技术相融合，产生出各类硅基显示器，比如与液晶显示技术结合产生的硅基-液晶-玻璃的“三明治”结构式器件技术，该技术制造出一种新型的反射式LCD显示器件，它首先在单晶硅片上运用金属氧化物半导体(MOS，MetalOxideSemiconductor)工艺制作包含有源寻址矩阵芯片的硅基板，然后镀上表面光洁的金属层既充当反射镜面又当作所谓像素输出电极，然后将硅基板与含有透明电极的玻璃基板保持数微米距离贴合，这里玻璃基板的透明电极成为所谓公共电极，最后在这个数微米距离中灌入液晶材料构建反射式液晶屏。实际上，像素输出电极上的电平将与液晶像素公共电极上的电平之间建立电场，因此通过调制硅基板上每个像素单元电路输出至像素输出电极上的电平，从而控制液晶材料对反射光幅度强弱(灰度)实现图像显示。(Chris Chinnock.“MicrodisplaysandManufacturingInfrastructureMatureatSID2000”《Information Display》，2000年9，P18)。

通常，芯片有源寻址矩阵的像素单元电路由1个N型沟道金属氧化物半导体(NMOS，N-channelMetalOxideSemiconductor)晶体管和1个电容器串联构成(R.Ishii,S.Katayama,H.Oka,S.yamazaki,S.lino“U.Efron,I.David,V.Sinelnikov,B.Apter“ACMOS/LCOSImage TransceiverChipforSmartGoggleApplications”《IEEETRANSACTIONSONCIRCUITSAND SYSTEMSFORVIDEOTECHNOLOGY》，14卷，第2期，2004年2月，P269)，其中NMOS管的栅极连接行扫描器寻址信号输出端。但是，单个NMOS管在传输高电平时不仅存在阈值电压损失，而且传输过程的瞬态特性也不理想(陈贵灿等编著，《CMOS集成电路设计》，西安交通大学出版社，1999.9，P110)。

发明内容

本发明提出的一种由数字信号锁存器、计数器、使能数字信号比较器、斜坡信号放大器、斜坡信号传输门、像素寻址存储电路、模拟显示放大器、模拟显示传输门、像素模拟信号输出电极以及显示数字信号输入总线、斜坡信号线、斜坡偏置电压供给线、比较器复位信号线、行寻址信号线、列显示模拟信号线、像素偏置电压供给线、全局显示正相信号线、全局显示反相信号线共同构成的单路斜坡型模拟像素驱动电路及其包括四段波型斜坡信号的驱动方法，具备数模转换功能，且在每条列显示模拟信号线上配置双管共漏放大器，客观上从电路结构着手隔断了各列显示模拟信号线之间的电信号串扰，并且驱动方法包括的四段波型斜坡信号及其驱动循环方法，将同一像素电路内寻址采样模拟信号电平的行为与显示驱动输出模拟信号电平的行为分配在不同时间段发生，从时序上避免了这两种行为之间发生冲突而导致的电信号互扰现象。

本发明的技术方案是：

单路斜坡型模拟像素驱动电路由数字信号锁存器、计数器、使能数字信号比较器、斜坡信号放大器、斜坡信号传输门、像素寻址存储电路、模拟显示放大器、模拟显示传输门、像素输出电极电路以及显示数字信号输入总线、比较器复位信号线、斜坡信号线、斜坡偏置电压供给线、行寻址信号线、像素偏置电压供给线、全局显示正相信号线、全局显示反相信号线、列显示模拟信号线共同构成，且有所述斜坡信号线、所述斜坡信号放大器、所述斜坡信号传输门、所述列显示模拟信号线、所述像素寻址存储电路、所述模拟显示放大器、所述模拟显示传输门通过电学串联形成一路功能电路以处理由四段波形相连构建的斜坡信号，且所述模拟显示传输门输出电平信号至所述像素输出电极电路，且所述数字信号锁存器的位数与所述计数器的位数相同，且还配置有：第2连接线、第5连接线、第6连接线、复位连接线、第1控制线、电源供给线、接地线，且所述数字信号锁存器通过所述第2连接线接收由所述显示数字信号输入总线传输的多位数字信号进行存储，且所述使能数字信号比较器通过所述第5连接线接收由所述计数器发送的多位计数数字信号、通过所述第6连接线接收由所述数字信号锁存器发送的多位存储数字信号、通过所述复位连接线接收由所述比较器复位信号线发送的复位电平信号、通过所述第1控制线向所述斜坡信号传输门发送控制电平信号；

其中，所述使能数字信号比较器具备当通过所述复位连接线收到所述比较器复位信号线上传输的使能信号上升沿触发时向所述第1控制线输出高电平、当通过所述第6连接线从所述数字信号锁存器接收的数字信号与通过所述第5连接线从所述计数器接收的数字信号进行比较后且当这两个数字信号相同时向所述第1控制线输出低电平，

且所述斜坡信号放大器配置有斜坡放大偏置端、斜坡放大输入端、斜坡放大输出端，且所述斜坡信号传输门配置有斜坡传输控制端、斜坡传输输入端、斜坡传输输出端，且所述像素寻址存储电路配置有像素寻址控制端、像素存储输入端、像素存储输出端，且所述模拟显示放大器配置有显示放大偏置端、显示放大输入端、显示放大输出端，且所述模拟显示传输门配置有显示传输反相控制端、显示传输正相控制端、显示传输输入端、显示传输输出端，且所述像素输出电极电路配置有像素模拟信号输出电极，

且所述斜坡信号放大器由采用P型放大器偏置端充当所述斜坡放大偏置端、P型放大器输入端充当所述斜坡放大输入端、P型放大器输出端充当所述斜坡放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述斜坡放大偏置端、N型放大器输入端充当所述斜坡放大输入端、N型放大器输出端充当所述斜坡放大输出端的NMOS型双管共漏放大器之一组成，且所述斜坡放大偏置端与所述斜坡偏置电压供给线相连、所述斜坡放大输入端与所述斜坡信号线相连，

其中所述PMOS型双管共漏放大器由至少包含第1-PMOS栅极、第1-PMOS源极、第1-PMOS漏极的第1-PMOS管和至少包含第2-PMOS栅极、第2-PMOS源极、第2-PMOS漏极的第2-PMOS管构成，且其特征在于所述第1-PMOS栅极充当所述P型放大器偏置端、所述第2-PMOS栅极充当所述P型放大器输入端、所述第1-PMOS漏极与所述第2-PMOS源极相连构成所述P型放大器输出端、所述第1-PMOS源极连接至所述电源供给线、所述第2-PMOS漏极连接至所述接地线，

其中所述NMOS型双管共漏放大器由至少包含第1-NMOS栅极、第1-NMOS漏极、第1-NMOS源极的第1-NMOS管和至少包含第2-NMOS栅极、第2-NMOS漏极、第2-NMOS源极的第2-NMOS管构成，且其特征在于所述第2-NMOS栅极充当所述N型放大器偏置端、所述第1-NMOS栅极充当所述N型放大器输入端、所述第2-NMOS漏极与所述第1-NMOS源极相连构成所述N型放大器输出端、所述第1-NMOS漏极连接至所述电源供给线、所述第2-NMOS源极连接至所述接地线，

且所述斜坡信号传输门由至少包含第3-PMOS栅极、第3-PMOS漏极、第3-PMOS源极的第3-PMOS管和至少包含第3-NMOS栅极、第3-NMOS漏极、第3-NMOS源极的第3-NMOS管以及至少包含第4-PMOS栅极、第4-PMOS漏极、第4-PMOS源极的第4-PMOS管和至少包含第4-NMOS栅极、第4-NMOS漏极、第4-NMOS源极的第4-NMOS管组成，且还配置有：电源供给线、接地线，且其特征在于所述第4-NMOS栅极、第4-PMOS栅极、第3-NMOS栅极相连构成所述斜坡传输控制端，且所述第4-NMOS源极、第4-PMOS漏极、第3-PMOS栅极相互连接，且所述第4-PMOS源极连接至所述电源供给线以及所述第4-NMOS漏极连接至所述接地线、所述第3-PMOS漏极和所述第3-NMOS源极相连构成所述斜坡传输输入端、所述第3-PMOS源极和所述第3-NMOS漏极相连构成所述斜坡传输输出端，且所述斜坡传输输入端与所述斜坡放大输出端相连、所述斜坡传输输出端与所述列显示模拟信号线相连，

且所述像素寻址存储电路由采用P型开关电容控制端充当所述像素寻址控制端、P型开关电容输入端充当所述像素存储输入端、P型开关电容输出端充当所述像素存储输出端的PMOS型开关电容或者采用N型开关电容控制端充当所述像素寻址控制端、N型开关电容输入端充当所述像素存储输入端、N型开关电容输出端充当所述像素存储输出端的NMOS型开关电容之一组成，且所述像素寻址控制端与所述行寻址信号线相连、所述像素存储输入端与所述列显示模拟信号线相连，

其中所述PMOS型开关电容由至少包含第6-PMOS栅极、第6-PMOS漏极、第6-PMOS源极的第6-PMOS管和至少包含MIM电容上极板、MIM电容上极板的MIM电容器构成，且其特征在于所述第6-PMOS栅极充当所述P型开关电容控制端、所述第6-PMOS源极充当所述P型开关电容输入端、所述第6-PMOS漏极与所述MIM电容上极板相连构成所述P型开关电容输出端、所述MIM电容下极板连接至所述接地线，

其中所述NMOS型开关电容由至少包含第6-NMOS栅极、第6-NMOS漏极、第6-NMOS源极的第6-NMOS管和至少包含MIM电容上极板、MIM电容上极板的MIM电容器构成，且其特征在于所述第6-NMOS栅极充当所述N型开关电容控制端、所述第6-NMOS漏极充当所述N型开关电容输入端、所述第6-NMOS源极与所述MIM电容上极板相连构成所述N型开关电容输出端、所述MIM电容下极板连接至所述接地线，

且所述模拟显示放大器由采用P型放大器偏置端充当所述显示放大偏置端、P型放大器输入端充当所述显示放大输入端、P型放大器输出端充当所述显示放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述显示放大偏置端、N型放大器输入端充当所述显示放大输入端、N型放大器输出端充当所述显示放大输出端的NMOS型双管共漏放大器之一组成，且所述显示放大输入端与所述像素存储输出端相连、所述显示放大偏置端与所述像素偏置电压供给线相连，

且所述模拟显示传输门由至少包含第5-PMOS栅极、第5-PMOS漏极、第5-PMOS源极的第5-PMOS管和至少包含第5-NMOS栅极、第5-NMOS漏极、第5-NMOS源极的第5-NMOS管组成，且其特征在于所述第5-PMOS漏极和所述第5-NMOS源极相连构成所述显示传输输入端、所述第5-NMOS漏极和所述第5-PMOS源极相连构成所述显示传输输出端、所述第5-PMOS栅极充当所述显示传输反相控制端、所述第5-NMOS栅极充当所述显示传输正相控制端，且所述显示传输输入端与所述显示放大输出端相连、所述显示传输正相控制端与所述全局显示正相信号线连接、所述显示传输反相控制端与全局显示反相信号线连接，

且所述像素输出电极电路由所述像素模拟信号输出电极与周边相近但不发生接触且连接至所述接地线的导体之间形成的输出电极寄生电容器构建，且其特征在于所述像素模拟信号输出电极充当所述输出电极寄生电容器的一个电极板、所述接地线充当所述输出电极寄生电容器的另一个电极板，

且所述像素模拟信号输出电极与所述显示传输输出端相连；

单路斜坡型模拟像素驱动电路驱动方法是任意两个相邻的显示周期中的每个显示周期均由一个能使得所述像素寻址存储电路出现输入通路状态的寻址行周期和至少一个始终使得所述像素寻址存储电路保持输入断路状态的显示行周期构成，且所述寻址行周期与所述显示行周期的时长相同、时间相连并统称为行周期，且在每个行周期中所述斜坡信号放大器被配置在有效工作状态，

且每个行周期分割为T1、T2、T3、T4四个时间段且配置一种由四段波形相连构建的斜坡信号，且其波形特征在于每个行周期在T1时间段斜坡信号从斜坡信号最高电平跳变至斜坡信号中心电平、在T2时间段斜坡信号固定为斜坡信号中心电平、在T3时间段斜坡信号从斜坡信号中心电平跳变至斜坡信号最低电平、在T4时间段斜坡信号从斜坡信号最低电平开始进行递增变化直至斜坡信号最高电平；

首先，在前一个显示周期的寻址行周期中，

在T1时间段：所述斜坡信号线上传输的斜坡信号从最高电平跳变至中间某固定电平状态，且所述比较器复位信号线上传输的脉冲波信号出现上升沿触发所述使能数字信号比较器输出高电平通过所述斜坡传输控制端导致所述斜坡信号传输门处于通路状态、且使得所述列显示模拟信号线上传输的电平将通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上传输无效电平导致所述像素寻址存储电路与所述列显示模拟信号线处于断路状态而继续保存上一行周期末存储的电平，且所述像素偏置电压供给线上传输的电平将所述模拟显示放大器配置为有效工作状态，且所述模拟显示传输门被所述全局显示反相信号线上传输的脉冲波信号和所述全局显示正相信号线上传输的脉冲波信号配置为关断状态、且亦导致所述像素模拟信号输出电极上输出的模拟信号继续上一行周期末保持在所述输出电极寄生电容器的电平状态；

且在T2时间段：所述斜坡信号线上传输的斜坡信号继续保持中间某固定电平状态，且所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上继续传输无效电平使得所述像素寻址存储电路与所述列显示模拟信号线处于断路状态而继续保存上一时间段存储的电平、所述模拟显示放大器继续保持上一时间段进入的有效工作状态，且所述全局显示正相信号线上传输的脉冲波信号和所述全局显示反相信号线上传输的脉冲波信号电平发生变化将所述模拟显示传输门处于通路状态、且亦导致所述像素寻址存储电路保存的电平通过所述模拟显示放大器实时驱动增强所述像素模拟信号输出电极并保持在所述输出电极寄生电容器；

且在T3时间段：所述斜坡信号线上传输的斜坡信号从中间某固定电平跳变至斜坡信号最低电平状态，且所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上变化为传输有效电平使得所述像素寻址存储电路与所述列显示模拟信号线进入通路状态、且使得所述列显示模拟信号线上传输的模拟信号实时存储至所述像素寻址存储电路中，且有所述全局显示正相信号线上传输的脉冲波信号和所述全局显示反相信号线上传输的脉冲波信号电平再次发生变化、且导致所述模拟显示传输门再次进入断路状态而使得所述像素模拟信号输出电极上输出的模拟信号继续上一时段的电平状态，且所述像素偏置电压供给线上传输的电平发生变化将所述模拟显示放大器配置为无效工作状态；

且在T4时间段：起始时所述计数器归零开始计数、在所述斜坡信号线上传输的斜坡信号从最低电平开始随所述计数器的计数速度同步递增变化至最高电平、所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且当所述计数器产生的数字等于所述数字信号锁存器存储的数字将触发所述使能数字信号比较器输出低电平导致所述斜坡信号传输门关断、且使得所述列显示模拟信号线上传输的电平不再实时跟随所述斜坡信号线上传输的电平变化而保持为固定电平直至所述斜坡信号传输门重新处于通路状态，且所述像素寻址存储电路继续保持输入通路状态使得所述列显示模拟信号线上传输的模拟信号驱动所述像素存储输出端的模拟信号更新，且终止时所述斜坡信号线上传输斜坡信号递增至最高电平、所述计数器也计数达满值、所述模拟显示放大器继续保持无效工作状态、所述模拟显示传输门继续保持关断状态且亦导致所述像素模拟信号输出电极上输出的模拟信号继续上一时间段的电平状态；

接着，在前一个显示周期的显示行周期中，

在T1、T2、T3、T4四个时间段：所述斜坡信号线上传输的斜坡信号、所述比较器复位信号线上传输的脉冲波信号以及前三个时间段内所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上变化为传输无效电平使得所述像素寻址存储电路与所述列显示模拟信号线保持断路状态使得所述像素寻址存储电路继续保持上一行周期的电平状态，

且所述全局显示反相信号线上传输的脉冲波信号和所述全局显示正相信号线上传输的脉冲波信号先在T1时间段将所述模拟显示传输门配置为关断状态导致所述像素模拟信号输出电极上输出的模拟信号继续上一时间段的电平状态、接着在T2时间段所述模拟显示传输门被配置进入通路状态以及所述模拟显示放大器被配置为有效工作状态将导致所述像素寻址存储电路输出的电平实时驱动更新所述像素模拟信号输出电极并保持在所述输出电极寄生电容器，

且在T4时间段当所述计数器产生的数字等于所述数字信号锁存器存储的数字时将导致所述斜坡信号传输门进入关断状态从而使得所述列显示模拟信号线上传输的模拟信号不再实时跟随所述斜坡信号线上传输的斜坡信号变化而保持为固定电平直至所述斜坡信号传输门重新处于通路状态，且终止时所述斜坡信号线上传输斜坡信号递增至最高电平、所述计数器也计数达满值；

然后，在后一个显示周期的寻址行周期中，

在T1、T2、T3、T4四个时间段：所述斜坡信号线上传输的斜坡信号、所述比较器复位信号线上传输的脉冲波信号、所述像素偏置电压供给线上传输的脉冲波信号、所述全局显示反相信号线上传输的脉冲波信号、所述全局显示正相信号线上传输的脉冲波信号均重复传输在前一个行周期中传输的波形状态，所述行寻址信号线上传输的脉冲波信号重复传输在前一个显示周期的寻址行周期中传输的波形状态，且在前三个时间段内所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，

且在T1、T2时间段：所述像素寻址存储电路被配置继续保持输入关断状态使得在上一时间段中被存储的电平状态继续存储并输出、且在T2时间段当所述模拟显示放大器处于有效工作状态、所述模拟显示传输门出现通路状态时实时驱动所述像素模拟信号输出电极以加强电平状态，

且当所述计数器产生的数字等于所述数字信号锁存器存储的数字时将导致所述斜坡信号传输门进入关断状态从而使得所述列显示模拟信号线上传输的模拟信号不再实时跟随所述斜坡信号线上传输的斜坡信号变化而保持为固定电平、并在当所述行寻址信号线上传输的脉冲波信号反相跳变后所述像素寻址存储电路进入通路状态而实时将所述列显示模拟信号线上传输的模拟信号进行存储更新电平；

接着，在后一个显示周期的显示行周期中，

所述斜坡信号线上传输的斜坡信号、所述比较器复位信号线上传输的脉冲波信号、所述像素偏置电压供给线上传输的脉冲波信号、所述全局显示反相信号线上传输的脉冲波信号、所述全局显示正相信号线上传输的脉冲波信号均重复传输在前一个行周期中的波形状态，

且当所述计数器产生的数字等于所述数字信号锁存器存储的数字时将导致所述斜坡信号传输门进入关断状态从而使得所述列显示模拟信号线上传输的模拟信号不再实时跟随所述斜坡信号线上传输的斜坡信号变化而保持为固定电平直至所述斜坡信号传输门重新处于通路状态，

且所述行寻址信号线上变化为传输无效电平使得所述像素寻址存储电路与所述列显示模拟信号线保持断路状态使得所述像素寻址存储电路继续保持上一行周期的电平状态，

且当所述模拟显示放大器处于有效工作状态、所述模拟显示传输门出现通路状态时将导致所述像素寻址存储电路存储的电平实时驱动所述像素模拟信号输出电极以更新电平状态；

该驱动方法还包括：每个行周期中T1、T2、T3、T4四个时间段顺序进行，然后循环往复，则每个显示周期均可以在所述像素模拟信号输出电极输出与当前显示周期的行寻址周期内所述数字信号锁存器存储的数字相对应的模拟电平。

本发明的有益效果是：

与现有技术相比，本发明具备两点优势：一是在列显示模拟信号线上配置了双管共漏放大器能隔断各列显示模拟信号线之间的电信号串扰，二是驱动方法包括的四段波型斜坡信号及其分时间段顺序循环方法，避免了同一像素电路内寻址采样行为与显示行为之间发生信号串扰现象。

附图说明

图1是单路斜坡型模拟像素驱动电路原理图，其中，1：第1控制线，2：第2连接线，3：斜坡信号放大器，4：斜坡放大偏置端，5：第5连接线，6：第6连接线，7：斜坡放大输出端，8：计数器，9：复位连接线，11：数字信号锁存器，12：使能数字信号比较器，13：斜坡放大输入端，15：斜坡传输控制端，16：显示数字信号输入总线，17：斜坡信号线，18：斜坡偏置电压供给线，19：比较器复位信号线，21：显示放大输出端，22：显示传输输入端，23：模拟显示传输门，24：行寻址信号线，25：显示传输输出端，26：像素模拟信号输出电极，28：像素偏置电压供给线，29：全局显示正相信号线，30：像素输出电极电路，31：全局显示反相信号线，32：显示传输反相控制端，34：显示传输正相控制端，37：显示放大偏置端，39：显示放大输入端，42：像素存储输出端，43：像素存储输入端，44：列显示模拟信号线，46：像素寻址存储电路，47：像素寻址控制端，49：模拟显示放大器，51：斜坡传输输出端，52：斜坡信号传输门，53：斜坡传输输入端；

图2是PMOS型双管共漏放大器电路原理图，其中77：电源供给线，85：第1-PMOS栅极，86：第1-PMOS源极，87：第1-PMOS漏极，88：第1-PMOS管，93：第2-PMOS管，94：第2-PMOS栅极，95：第2-PMOS源极，96：第2-PMOS漏极，97：P型放大器输入端，98：P型放大器输出端，99：P型放大器偏置端，135：接地线；

图3是NMOS型双管共漏放大器电路原理图，其中，77：电源供给线，101：第1-NMOS管，102：第1-NMOS栅极，103：第1-NMOS漏极，104：第1-NMOS源极，105：第2-NMOS管，106：第2-NMOS栅极，107：第2-NMOS漏极，108：第2-NMOS源极，109：N型放大器偏置端，110：N型放大器输入端，111：N型放大器输出端，135：接地线；

图4是斜坡信号传输门电路原理图，其中，15：斜坡传输控制端，51：斜坡传输输出端，53：斜坡传输输入端，61：第3-PMOS栅极，62：第3-PMOS漏极，63：第3-PMOS源极，64：第3-PMOS管，65：第3-NMOS源极，66：第3-NMOS栅极，67：第3-NMOS漏极，68：第3-NMOS管，73：第4-PMOS管，74：第4-PMOS栅极，75：第4-PMOS源极，76：第4-PMOS漏极，77：电源供给线，81：第4-NMOS栅极，82：第4-NMOS源极，83：第4-NMOS管，84：第4-NMOS漏极，135：接地线；

图5是PMOS型开关电容电路原理图，其中，112：P型开关电容控制端，113：MIM电容下极板，115：MIM电容器，116：MIM电容上极板，117：P型开关电容输入端，118：P型开关电容输出端，121：第6-PMOS源极，123：第6-PMOS栅极，124：第6-PMOS漏极，125：第6-PMOS管，135：接地线；

图6是NMOS型开关电容电路原理图，其中，113：MIM电容下极板，114：N型开关电容控制端，115：MIM电容器，116：MIM电容上极板，119：N型开关电容输入端，120：N型开关电容输出端，126：第6-NMOS漏极，127：第6-NMOS栅极，128：第6-NMOS源极，129：第6-NMOS管，135：接地线；

图7是模拟显示传输门电路原理图，其中，22：显示传输输入端，25：显示传输输出端，32：显示传输反相控制端，34：显示传输正相控制端，141：第5-PMOS栅极，142：第5-PMOS漏极，143：第5-PMOS源极，145：第5-PMOS管，146：第5-NMOS源极，147：第5-NMOS栅极，148：第5-NMOS漏极，149：第5-NMOS管；

图8是像素输出电极电路原理图，其中，20：输出电极寄生电容器，26：像素模拟信号输出电极，135：接地线；

图9是所述单路斜坡型模拟像素驱动电路应用场景之一的斜坡信号波形图，其中：

Sramp：所述斜坡信号线17上传输的斜坡信号，

V1：所述斜坡信号最低电平，

V2：所述斜坡信号中心电平，

V3：所述斜坡信号最高电平，

VD：所述电源供给线77电平，

VG：所述接地线135电平；

图10是所述单路斜坡型模拟像素驱动电路应用场景之一驱动的信号波形图汇总，其中：

Sramp：所述斜坡信号线17上传输的斜坡信号，

V1：所述斜坡信号最低电平，

V2：所述斜坡信号中心电平，

V3：所述斜坡信号最高电平，

Vbn：所述斜坡偏置电压供给线18上传输的固定电平，

Vbp：所述斜坡偏置电压供给线18上传输的固定电平，

RST：所述比较器复位信号线19上传输的脉冲波信号，

ENC：所述斜坡信号传输门52使能控制端接收的脉冲波信号，

SDi：所述列显示模拟信号线44上传输的模拟信号，

Sgp：所述行寻址信号线24上传输的正脉冲波信号，

Sgn：所述行寻址信号线24上传输的负脉冲波信号，

Vsc：所述像素存储输出端42输出的模拟信号，

Vbp2：所述像素偏置电压供给线28上传输的P脉冲波，

Vbn2：所述像素偏置电压供给线28上传输的N脉冲波，

SP：所述全局显示反相信号线31上传输的P脉冲波信号，

SN：所述全局显示正相信号线29上传输的N脉冲波信号，

Vout：所述像素模拟信号输出电极26上输出的模拟信号；

具体实施方式

首先结合附图1、图2、图3、图4、图5、图6、图7、图8对本发明技术的单路斜坡型模拟像素电路结构作进一步具体说明：

单路斜坡型模拟像素驱动电路由数字信号锁存器11、计数器8、使能数字信号比较器12、斜坡信号放大器3、斜坡信号传输门52、像素寻址存储电路46、模拟显示放大器49、模拟显示传输门23、像素输出电极电路30以及显示数字信号输入总线16、比较器复位信号线19、斜坡信号线17、斜坡偏置电压供给线18、行寻址信号线24、像素偏置电压供给线28、全局显示正相信号线29、全局显示反相信号线31、列显示模拟信号线44共同构成，且有所述斜坡信号线17、所述斜坡信号放大器3、所述斜坡信号传输门52、所述列显示模拟信号线44、所述像素寻址存储电路46、所述模拟显示放大器49、所述模拟显示传输门23通过电学串联形成一路功能电路以处理由四段波形相连构建的斜坡信号，且所述模拟显示传输门23输出电平信号至所述像素输出电极电路30，且所述数字信号锁存器11的位数与所述计数器8的位数相同，且还配置有：第2连接线2、第5连接线5、第6连接线6、复位连接线9、第1控制线1、电源供给线77、接地线135，所述数字信号锁存器11通过所述第2连接线2连接所述显示数字信号输入总线16且接收由所述显示数字信号输入总线16传输的多位数字信号并进行存储，且所述使能数字信号比较器12通过所述第5连接线5连接所述计数器8且接收由所述计数器8发送的多位计数数字信号、通过所述第6连接线6连接所述数字信号锁存器11且接收由所述数字信号锁存器11发送的多位存储数字信号、通过所述复位连接线9连接所述比较器复位信号线19且接收由所述比较器复位信号线19发送的复位电平信号、通过所述第1控制线1连接所述斜坡信号传输门52且向所述斜坡信号传输门52发送控制电平信号；

且如图1的单路斜坡型模拟像素驱动电路原理图示意，所述使能数字信号比较器12具备当通过所述复位连接线9收到所述比较器复位信号线19上传输的使能信号上升沿触发时向所述第1控制线1输出高电平、当通过所述第6连接线6从所述数字信号锁存器11接收的数字信号与通过所述第5连接线5从所述计数器8接收的数字信号进行比较后且当这两个数字信号相同时向所述第1控制线1输出低电平，

其中，所述斜坡信号放大器3配置有斜坡放大偏置端4、斜坡放大输入端13、斜坡放大输出端7，且所述斜坡信号传输门52配置有斜坡传输控制端15、斜坡传输输入端53、斜坡传输输出端51，且所述像素寻址存储电路46配置有像素寻址控制端47、像素存储输入端43、像素存储输出端42，且所述模拟显示放大器49配置有显示放大偏置端37、显示放大输入端39、显示放大输出端21，且所述模拟显示传输门23配置有显示传输反相控制端32、显示传输正相控制端34、显示传输输入端22、显示传输输出端25，且所述像素输出电极电路30配置有像素模拟信号输出电极26及其与周边相近但不发生接触且连接至所述接地线135的导体之间形成的所述输出电极寄生电容器20，

其中，所述斜坡信号放大器3由采用P型放大器偏置端99充当所述斜坡放大偏置端4、P型放大器输入端97充当所述斜坡放大输入端13、P型放大器输出端98充当所述斜坡放大输出端7的PMOS型双管共漏放大器或者采用N型放大器偏置端109充当所述斜坡放大偏置端4、N型放大器输入端110充当所述斜坡放大输入端13、N型放大器输出端111充当所述斜坡放大输出端7的NMOS型双管共漏放大器之一组成，且所述斜坡放大偏置端4与所述斜坡偏置电压供给线18相连、所述斜坡放大输入端13与所述斜坡信号线17相连，

且如图2的PMOS型双管共漏放大器电路原理图示意，所述PMOS型双管共漏放大器由至少包含第1-PMOS栅极85、第1-PMOS源极86、第1-PMOS漏极87的第1-PMOS管88和至少包含第2-PMOS栅极94、第2-PMOS源极95、第2-PMOS漏极96的第2-PMOS管93构成，且其特征在于所述第1-PMOS栅极85充当所述P型放大器偏置端99、所述第2-PMOS栅极94充当所述P型放大器输入端97、所述第1-PMOS漏极87与所述第2-PMOS源极95相连构成所述P型放大器输出端98、所述第1-PMOS源极86连接至所述电源供给线77、所述第2-PMOS漏极96连接至所述接地135，

且如图3的NMOS型双管共漏放大器电路原理图示意，所述NMOS型双管共漏放大器由至少包含第1-NMOS栅极102、第1-NMOS漏极103、第1-NMOS源极104的第1-NMOS管101和至少包含第2-NMOS栅极106、第2-NMOS漏极107、第2-NMOS源极108的第2-NMOS管105构成，且其特征在于所述第2-NMOS栅极106充当所述N型放大器偏置端109、所述第1-NMOS栅极102充当所述N型放大器输入端110、所述第2-NMOS漏极107与所述第1-NMOS源极104相连构成所述N型放大器输出端111、所述第1-NMOS漏极103连接至所述电源供给线77、所述第2-NMOS源极108连接至所述接地线135，

且如图4的斜坡信号传输门电路原理图示意，图1中所述斜坡信号传输门52由至少包含第3-PMOS栅极61、第3-PMOS漏极62、第3-PMOS源极63的第3-PMOS管64和至少包含第3-NMOS栅极66、第3-NMOS漏极67、第3-NMOS源极65的第3-NMOS管68以及至少包含第4-PMOS栅极74、第4-PMOS漏极76、第4-PMOS源极75的第4-PMOS管73和至少包含第4-NMOS栅极81、第4-NMOS漏极84、第4-NMOS源极82的第4-NMOS管83组成，且还配置有：电源供给线77、接地线135，且其特征在于所述第4-NMOS栅极81、第4-PMOS栅极74、第3-NMOS栅极66相连构成所述斜坡传输控制端15，且所述第4-NMOS源极82、第4-PMOS漏极76、第3-PMOS栅极61相互连接，且所述第4-PMOS源极75连接至所述电源供给线77以及所述第4-NMOS漏极84连接至所述接地线135、所述第3-PMOS漏极62和所述第3-NMOS源极65相连构成所述斜坡传输输入端53、所述第3-PMOS源极63和所述第3-NMOS漏极67相连构成所述斜坡传输输出端51，

且如图1所示所述斜坡传输输入端53与所述斜坡放大输出端7相连、所述斜坡传输输出端51与所述列显示模拟信号线44相连，

且所述像素寻址存储电路46由采用P型开关电容控制端112充当所述像素寻址控制端47、P型开关电容输入端117充当所述像素存储输入端43、P型开关电容输出端118充当所述像素存储输出端42的PMOS型开关电容或者采用N型开关电容控制端114充当所述像素寻址控制端47、N型开关电容输入端119充当所述像素存储输入端43、N型开关电容输出端120充当所述像素存储输出端42的NMOS型开关电容之一组成，且所述像素寻址控制端47与所述行寻址信号线24相连、所述像素存储输入端43与所述列显示模拟信号线44相连，

且如图5的PMOS型开关电容电路原理图示意，所述PMOS型开关电容由至少包含第6-PMOS栅极123、第6-PMOS漏极124、第6-PMOS源极121的第6-PMOS管125和至少包含MIM电容上极板116、MIM电容下极板113的MIM电容器115构成，且其特征在于所述第6-PMOS栅极123充当所述P型开关电容控制端112、所述第6-PMOS源极121充当所述P型开关电容输入端117、所述第6-PMOS漏极124与所述MIM电容上极板116相连充当所述P型开关电容输出端118、所述电容下极板连接至所述接地线135，

且如图6的NMOS型开关电容电路原理图示意，所述NMOS型开关电容由至少包含第6-NMOS栅极127、第6-NMOS漏极126、第6-NMOS源极128的第6-NMOS管129和至少包含MIM电容上极板116、MIM电容下极板113的MIM电容器115构成，且其特征在于所述第6-NMOS栅极127充当所述N型开关电容控制端114、所述第6-NMOS漏极126充当所述N型开关电容输入端119、所述第6-NMOS源极128与所述MIM电容上极板116相连充当所述N型开关电容输出端120、所述电容下极板连接至所述接地线135，

且如图1所示所述模拟显示放大器49由采用P型放大器偏置端99充当所述显示放大偏置端37、P型放大器输入端97充当所述显示放大输入端39、P型放大器输出端98充当所述显示放大输出端21的PMOS型双管共漏放大器或者采用N型放大器偏置端109充当所述显示放大偏置端37、N型放大器输入端110充当所述显示放大输入端39、N型放大器输出端111充当所述显示放大输出端21的NMOS型双管共漏放大器之一组成，且所述显示放大输入端39与所述像素存储输出端42相连、所述显示放大偏置端37与所述像素偏置电压供给线28相连，

且如图7的模拟显示传输门电路原理图示意，图1中所述模拟显示传输门23由至少包含第5-PMOS栅极141、第5-PMOS漏极142、第5-PMOS源极143的第5-PMOS管145和至少包含第5-NMOS栅极147、第5-NMOS漏极148、第5-NMOS源极146的第5-NMOS管149组成，且其特征在于所述第5-PMOS漏极142和所述第5-NMOS源极146相连构成所述显示传输输入端22、所述第5-NMOS漏极148和所述第5-PMOS源极143相连构成所述显示传输输出端25、所述第5-PMOS栅极141充当所述显示传输反相控制端32、所述第5-NMOS栅极147充当所述显示传输正相控制端34，

且如图1所示所述显示传输输入端22与所述显示放大输出端21相连、所述显示传输正相控制端34与所述全局显示正相信号线29连接、所述显示传输反相控制端32与所述全局显示反相信号线31连接，

且如图8的像素输出电极电路原理图示意，图1中所述像素输出电极电路30由所述像素模拟信号输出电极26与周边相近但不发生接触且连接至所述接地线135的导体之间形成的输出电极寄生电容器20构建，且其特征在于所述像素模拟信号输出电极26充当所述输出电极寄生电容器20的一个电极板、所述接地线135充当所述输出电极寄生电容器20的另一个电极板，

且如图1所示所述像素模拟信号输出电极26与所述显示传输输出端25相连；

然后结合附图9、图10对本发明的单路斜坡型模拟像素驱动电路驱动方法作进一步具体说明，以下所述高电平具有与所述电源供给线77电平VD相同的电压值，以下所述低电平具有与所述接地线135电平VG相同的电压值：

任意两个相邻的显示周期中的每个显示周期均由一个能使得所述像素寻址存储电路46出现输入通路状态的寻址行周期和至少一个始终使得所述像素寻址存储电路46保持输入断路状态的显示行周期构成，且所述寻址行周期与所述显示行周期的时长相同、时间相连并统称为行周期，且在每个行周期中所述斜坡信号放大器3被配置在有效工作状态，

且每个行周期分割为T1、T2、T3、T4四个时间段且配置一种由四段波形相连构建的斜坡信号，且其波形特征在于每个行周期在T1时间段斜坡信号从斜坡信号最高电平跳变至斜坡信号中心电平、在T2时间段斜坡信号固定为斜坡信号中心电平、在T3时间段斜坡信号从斜坡信号中心电平跳变至斜坡信号最低电平、在T4时间段斜坡信号从斜坡信号最低电平开始进行递增变化直至斜坡信号最高电平；

如图9所示所述单路斜坡型模拟像素驱动电路应用场景之一的四段波形斜坡信号波形图示意(图中阴影部分表示省略的波形)，

其中，前一个显示周期由寻址行周期TC11和至少一个显示行周期TP11构成，后一个显示周期由寻址行周期TC21和至少一个显示行周期TP21构成，且每个行周期在T1时间段斜坡信号Vramp从斜坡信号最高电平V3跳变至斜坡信号中心电平V2、在T2时间段斜坡信号Vramp固定为斜坡信号中心电平V2、在T3时间段斜坡信号Vramp从斜坡信号中心电平V2跳变至斜坡信号最低电平V1、在T4时间段斜坡信号Vramp从斜坡信号最低电平V1开始进行递增变化直至斜坡信号最高电平V3；

如图10所示所述单路斜坡型模拟像素驱动电路应用场景之一的驱动信号波形图汇总示意(图中阴影部分表示省略的波形)，

首先在每个行周期中，若所述斜坡信号放大器3采用PMOS型双管共漏放大器则所述斜坡偏置电压供给线18上传输的特征为低于所述电源供给线77电平VD的固定电平Vbn、且将输入至所述第1-PMOS栅极85能够使得所述第1-PMOS管88进入饱和区进而将所述斜坡信号放大器3配置为有效工作状态，且若所述斜坡信号放大器3采用NMOS型双管共漏放大器则所述斜坡偏置电压供给线18上传输的是特征为高于所述接地线135电平VG的固定电平Vbp、且输入至所述第2-NMOS栅极106能够使得所述第2-NMOS管105进入饱和区进而将所述斜坡信号放大器3配置为有效工作状态，

同时，在前一个显示周期的寻址行周期TC11中，

在T1时间段：所述斜坡信号线17上传输的斜坡信号Sramp从斜坡信号最高电平V3跳变至斜坡信号中心电平V2，

且起始时所述比较器复位信号线19上传输的脉冲波信号RST为低电平并在所述斜坡信号线17上传输的斜坡信号Sramp为斜坡信号中心电平V2后出现被椭圆8a标识的上升沿信号触发所述使能数字信号比较器12输出高电平如单向箭头线9b所示意使得所述斜坡传输控制端15接收的脉冲波信号ENC为被椭圆9标识的高电平进而有所述第3-NMOS栅极66接入高电平、所述第3-PMOS栅极61接入低电平且导致所述斜坡信号传输门52处于通路状态进而使得所述列显示模拟信号线44上传输的模拟信号SDi跟随所述斜坡信号线17上传输的斜坡信号Sramp被椭圆10标识的电信号如单向箭头线10b所示意产生被椭圆11a标识的电信号部分，

且若所述像素寻址存储电路46采用所述NMOS型开关电容则所述行寻址信号线24上传输正脉冲波信号Sgp输出被椭圆12a标识的低电平将输入至所述第6-NMOS栅极127使得所述第6-NMOS管129关断且导致所述MIM电容器115与所述列显示模拟信号线44处于断路状态，且若所述像素寻址存储电路46采用所述PMOS型开关电容则所述行寻址信号线24上传输负脉冲波信号Sgn输出被椭圆13a标识的高电平将输入至所述第6-PMOS栅极123使得所述第6-PMOS管125关断且导致所述MIM电容器115与所述列显示模拟信号线44处于断路状态将导致的结果是所述像素寻址存储电路46进入输入关断状态并使得在上一行周期末所述像素存储输出端42模拟信号Vsc的电平状态继续被存储并输出如椭圆14a标识部分，

且若所述模拟显示放大器49采用PMOS型双管共漏放大器则所述像素偏置电压供给线28上传输的P脉冲波Vbp2电平从高电压下跳至被椭圆16a标识的电平且能够使得所述模拟显示放大器49因为所述第1-PMOS栅极85接低于所述电源供给线77电平VD而导致所述第1-PMOS管88进入饱和区进而实现有效工作状态、或者所述模拟显示放大器49采用NMOS型双管共漏放大器则所述像素偏置电压供给线28上传输的N脉冲波Vbn2电平从低电平上跳至被椭圆17a标识的电平能够使得所述模拟显示放大器49因为所述第2-NMOS栅极106接入高于所述接地线135电平VG而导致所述第2-NMOS管105进入饱和区进而实现有效工作状态将导致的结果是上一时间段被所述像素寻址存储电路46保存的电平信号通过所述模拟显示放大器49被驱动至所述显示传输输入端22，

且有所述全局显示反相信号线31上传输的P脉冲波信号SP为高电平使得所述第5-PMOS栅极141接高电平而导致所述第5-PMOS管145关断、同时有所述全局显示正相信号线29上传输的N脉冲波信号SN为低电平使得所述第5-NMOS栅极147接低电平、且导致所述第5-NMOS管149关断进而导致所述模拟显示传输门23处于断路状态且亦导致所述像素模拟信号输出电极26上输出的模拟信号Vout继续上一行周期末保持在所述输出电极寄生电容器20的电平状态如椭圆6标识部分；

且在T2时间段：所述斜坡信号线17上传输的斜坡信号Sramp的电平继续固定保持为斜坡信号中心电平V2，

且所述比较器复位信号线19上传输的脉冲波信号RST、所述斜坡传输控制端15接收的脉冲波信号ENC均继续保持上一时间段的电平状态进而亦使得所述列显示模拟信号线44上传输的模拟信号SDi继续跟随所述斜坡信号线17上传输的斜坡信号Sramp产生相应电平状态，

且所述像素寻址存储电路46因为所述行寻址信号线24上传输的脉冲波信号保持上一时间段的电平状态而继续保持输入关断状态且使得在上一时间段中被椭圆14a标识的所述像素存储输出端42模拟信号Vsc的电平状态继续被存储并输出如单向箭头线11b所示意被椭圆15a标识部分，

且所述模拟显示放大器49因为所述像素偏置电压供给线28上传输的模拟信号保持上一时间段的电平状态而继续保持有效工作状态，

且所述模拟显示传输门23因为有所述全局显示反相信号线31上传输的P脉冲波信号SP跳变为低电平使得所述第5-PMOS栅极141接低电平而导致所述第5-PMOS管145导通、同时有所述全局显示正相信号线29上传输的N脉冲波信号SN跳变为高电平使得所述第5-NMOS栅极147接高电平而导致所述第5-NMOS管149导通进而处于通路状态且亦导致所述像素存储输出端42的模拟信号Vsc电平被椭圆15a标识的部分将如单向箭头线12b所示意通过所述模拟显示放大器49实时驱动所述像素模拟信号输出电极26产生的模拟信号Vout并保持在所述输出电极寄生电容器20的电平状态如椭圆18a标识部分以加强被椭圆6标识部分的电平状态；

且在T3时间段：所述斜坡信号线17上传输的斜坡信号Sramp的电平从斜坡信号中心电平V2跳变至斜坡信号最低电平V1，

且所述比较器复位信号线19上传输的脉冲波信号RST、所述斜坡传输控制端15接收的脉冲波信号ENC均继续保持上一时间段的电平状态进而亦使得所述列显示模拟信号线44上传输的模拟信号SDi继续跟随所述斜坡信号线17上传输的斜坡信号Sramp被椭圆7标识的部分如单向箭头线8b所示意产生被椭圆22a标识的电信号部分，

且若所述像素寻址存储电路46采用所述NMOS型开关电容则所述行寻址信号线24上传输正脉冲波信号Sgp出现被椭圆20a标识的高电平将输入至所述第6-NMOS栅极127、且使得所述第6-NMOS管129导通且导致所述MIM电容器115与所述列显示模拟信号线44处于通路状态，且若所述像素寻址存储电路46采用所述PMOS型开关电容则所述行寻址信号线24上传输负脉冲波信号Sgn出现被椭圆21a标识的低电平将输入至所述第6-PMOS栅极123、且使得所述第6-PMOS管125导通且导致所述MIM电容器115与所述列显示模拟信号线44处于通路状态，且将导致的结果是所述像素寻址存储电路46进入输入通路状态使得所述列显示模拟信号线44上传输的模拟信号SDi被椭圆22a标识的部分如单向箭头线13b所示意将实时存储至所述像素寻址存储电路46中被椭圆23a标识，

且因为有所述全局显示反相信号线31上传输的P脉冲波信号SP跳变为高电平使得所述第5-PMOS栅极141接高电平而导致所述第5-PMOS管145断路、同时有所述全局显示正相信号线29上传输的N脉冲波信号SN跳变为低电平使得所述第5-NMOS栅极147接低电平而导致所述第5-NMOS管149关断、且进而导致所述模拟显示传输门23处于断路状态且亦将导致所述像素模拟信号输出电极26产生在上时间段中被椭圆18a标识的电平状态如单向箭头线14b所示意继续被传输如椭圆19a标识的部分，

且在所述模拟显示传输门23处于断路状态之后若所述模拟显示放大器49采用PMOS型双管共漏放大器则所述像素偏置电压供给线28上传输的P脉冲波Vbp2电平再次上跳至高电平、且使得所述第1-PMOS栅极85接入所述电源供给线77电平VD而导致所述第1-PMOS管88关断进而所述模拟显示放大器49进入无效工作状态，且若所述模拟显示放大器49采用NMOS型双管共漏放大器则所述像素偏置电压供给线28上传输的N脉冲波Vbn2电平再次下跳至低电平、且使得所述第2-NMOS栅极106接入所述接地线135电平VG而导致所述第2-NMOS管105关断进而所述模拟显示放大器49进入无效工作状态；

且在T4时间段：且起始时所述计数器8归零开始计数、在所述斜坡信号线17上传输的斜坡信号Sramp从斜坡信号最低电平V1开始随所述计数器8的计数速度同步递增变化至斜坡信号最高电平V3，

且所述比较器复位信号线19上传输的脉冲波信号RST、所述斜坡传输控制端15接收的脉冲波信号ENC均继续保持上一时间段的电平状态进而亦使得所述列显示模拟信号线44上传输的模拟信号SDi继续跟随所述斜坡信号线17上传输的斜坡信号Sramp产生相应电平状态，

且当经过不超过T4时间长度的Tx1时间时如果所述计数器8产生的数字等于所述数字信号锁存器11存储的数字将触发所述使能数字信号比较器12输出低电平至所述第1控制线1、且使得所述斜坡传输控制端15接收到脉冲波信号ENC为被椭圆24a标识的低电平、且进而有低电平输入至所述第3-NMOS栅极66并有转换出的高电平接入所述第3-PMOS栅极61使得所述斜坡传输门处于断路状态、且进而分别使得所述列显示模拟信号线44上传输的模拟信号SDi不再实时跟随所述斜坡信号线17上传输的斜坡信号Sramp电平变化而保持为被椭圆25a标识的固定电平直至所述斜坡信号传输门52重新处于通路状态，

且所述像素寻址存储电路46因为所述行寻址信号线24上传输的脉冲波信号保持上一时间段的电平状态而继续保持输入通路状态、且使得所述列显示模拟信号线44上传输的模拟信号SDi被椭圆25a标识部分如单向箭头线15b所示意驱动所述像素存储输出端42的模拟信号Vsc更新为被椭圆26标识的固定电平部分，

且终止时所述斜坡信号线17上传输斜坡信号Sramp的电平递增至斜坡信号最高电平V3、所述计数器8也计数达满值，

且所述模拟显示放大器49因为所述像素偏置电压供给线28上传输的脉冲波信号继续上一时间段的电平状态进而保持无效工作状态、所述模拟显示传输门23因为所述全局显示反相信号线31上传输的P脉冲波信号和所述全局显示正相信号线29上传输的N脉冲波信号继续上一时间段的电平进而保持关断状态且亦导致所述像素模拟信号输出电极26上输出的模拟信号Vout继续在上时间段中被椭圆19a标识的电平状态如单向箭头线16b所示意产生如椭圆27标识的部分；

接着，在前一个显示周期的显示行周期TP11中，

在T1、T2、T3、T4四个时间段：所述斜坡信号线17上传输的斜坡信号Sramp、所述比较器复位信号线19上传输的脉冲波信号RST、所述像素偏置电压供给线28上传输的脉冲波信号、所述全局显示反相信号线31上传输的P脉冲波信号SP、所述全局显示正相信号线29上传输的N脉冲波信号SN均重复传输在前一个行周期中的波形状态，

且若所述像素寻址存储电路46采用所述NMOS型开关电容则所述行寻址信号线24上传输正脉冲波信号Sgp保持被椭圆28a标识的低电平将输入至所述第6-NMOS栅极127、且使得所述第6-NMOS管129关断且导致所述MIM电容器115与所述列显示模拟信号线44始终置于断路状态，且若所述像素寻址存储电路46采用所述PMOS型开关电容则所述行寻址信号线24上传输负脉冲波信号Sgn保持被椭圆29a标识的高电平将输入至所述第6-PMOS栅极123、且使得所述第6-PMOS管125关断且导致所述MIM电容器115与所述列显示模拟信号线44始终置于断路状态将导致所述像素寻址存储电路46始终保持输入关断状态、且使得在上一行周期T4时间段被椭圆26a标识的所述像素存储输出端42模拟信号Vsc的电平状态继续被存储并输出如单向箭头线17b所示意被椭圆30标识部分，

且在T1时间段：且若所述模拟显示放大器49采用PMOS型双管共漏放大器则所述偏置电压供给线28上传输的P脉冲波Vbp2电平从高电压下跳至被椭圆48标识的电平、且能够使得所述模拟显示放大器49因为所述第1-PMOS栅极85接低于所述电源供给线77电平VD而导致所述第1-PMOS管88进入饱和区进而实现有效工作状态，且若所述模拟显示放大器49采用NMOS型双管共漏放大器则所述偏置电压供给线28上传输的N脉冲波Vbn2电平从低电平上跳至被椭圆49标识的电平、且能够使得所述模拟显示放大器49因为所述第2-NMOS栅极106接入高于所述接地线135电平VG而导致所述第2-NMOS管105进入饱和区进而实现有效工作状态，且将导致的结果是上一行周期末被所述像素寻址存储电路46保存的电平信号通过所述模拟显示放大器49被驱动至所述显示传输输入端22，

且有所述全局显示反相信号线31上传输的P脉冲波信号SP为高电平使得所述第5-PMOS栅极141接高电平而导致所述第5-PMOS管145关断、同时有所述全局显示正相信号线29上传输的N脉冲波信号SN为低电平使得所述第5-NMOS栅极147接低电平而导致所述第5-NMOS管149关断、且进而导致所述模拟显示传输门23处于断路状态且亦导致所述像素模拟信号输出电极26上输出的模拟信号Vout被椭圆31标识的电平部分如单向箭头线18b所示意继续上一时间段被椭圆27标识的电平状态，

且在T2时间段：且所述模拟显示放大器49因为所述偏压电压供给线28上传输的模拟信号保持上一时间段的电平状态而继续保持有效工作状态，

且有所述全局显示反相信号线31上传输的P脉冲波信号SP跳变为低电平使得所述第5-PMOS栅极141接低电平而导致所述第5-PMOS管145导通、同时有所述全局显示正相信号线29上传输的N脉冲波信号SN跳变为高电平使得所述第5-NMOS栅极147接高电平而导致所述第5-NMOS管149导通、且进而导致所述模拟显示传输门23处于通路状态亦导致所述像素存储输出端42的模拟信号Vsc被椭圆30标识的电平部分、且如单向箭头线19b所示意通过所述模拟显示放大器49实时驱动更新所述像素模拟信号输出电极26的模拟信号Vout如椭圆32标识的电平部分并保持在所述输出电极寄生电容器20，

且在T3、T4时间段：且若所述模拟显示放大器49采用PMOS型双管共漏放大器则所述偏置电压供给线28上传输的P脉冲波Vbp2电平再次上跳至高电平、且使得所述第1-PMOS栅极85接入所述电源供给线77电平VD而导致所述第1-PMOS管88关断进而使得所述模拟显示放大器49进入无效工作状态，且若所述模拟显示放大器49采用NMOS型双管共漏放大器则所述偏置电压供给线28上传输的N脉冲波Vbn2p电平再次下跳至低电平、且使得所述第2-NMOS栅极106接入所述接地线135电平VG而导致所述第2-NMOS管105关断进而使得所述模拟显示放大器49进入无效工作状态，

且有所述全局显示反相信号线31上传输的P脉冲波信号SP恢复为高电平、同时有所述全局显示正相信号线29上传输的N脉冲波信号SN恢复为低电平使得所述模拟显示传输门23重新处于断路状态导致所述像素模拟信号输出电极26上输出的模拟信号Vout被椭圆33标识的电平部分如单向箭头线20b所示意继续上一时间段被椭圆32标识的电平状态，

且当经过不超过T4时间长度的Tx2时间时如果所述计数器8产生的数字等于所述数字信号锁存器11存储的数字将触发所述使能数字信号比较器12输出低电平至所述第1控制线1、且使得所述斜坡传输控制端15接收到脉冲波信号ENC的低电平、且进而使得所述列显示模拟信号线44上传输的模拟信号SDi不再实时跟随所述斜坡信号线17上传输的斜坡信号Sramp电平变化而保持为被椭圆34标识的固定电平部分直至所述斜坡信号传输门52重新处于通路状态，

且终止时在所述斜坡信号线17上传输的斜坡信号Sramp的电平递增至斜坡信号最高电平V3、所述计数器8也计数达满值；

然后，在后一个显示周期的寻址行周期TC21中，

在T1、T2、T3、T4四个时间段：所述斜坡信号线17上传输的斜坡信号Sramp、所述比较器复位信号线19上传输的脉冲波信号RST、所述像素偏置电压供给线28上传输的脉冲波信号、所述全局显示反相信号线31上传输的P脉冲波信号SP、所述全局显示正相信号线29上传输的N脉冲波信号SN均重复传输在前一个行周期中的波形状态、所述行寻址信号线24上传输的脉冲波信号重复传输在前一个显示周期的寻址行周期TC11中传输的波形状态，

且在T1、T2、T3时间段：当所述行寻址信号线24上传输的脉冲波信号保持上一时间段的电平状态时所述像素寻址存储电路46继续保持输入关断状态使得在上一时间段中被椭圆30标识的所述像素存储输出端42模拟信号Vsc的电平状态继续被存储并输出如单向箭头线21b所示意被椭圆35标识部分，

且在T1时间段：所述模拟显示传输门23继续处于断路状态导致所述像素模拟信号输出电极26上输出的模拟信号Vout被椭圆33标识的电平部分如单向箭头线22b所示意继续上一时间段保持在所述输出电极寄生电容器20被椭圆36标识的电平状态，

且在T2时间段：所述模拟显示放大器49处于有效工作状态、所述模拟显示传输门23出现通路状态将导致所述像素存储输出端42的模拟信号Vsc电平被椭圆35标识的部分将如单向箭头线23b所示意通过所述模拟显示放大器49实时驱动所述像素模拟信号输出电极26产生并保持在所述输出电极寄生电容器20的电平状态如椭圆37标识部分以加强被椭圆36标识部分的电平状态，

且在T3、T4时间段：且当经过不超过T4时间长度的Tx2时间时如果所述计数器8产生的数字等于所述数字信号锁存器11存储的数字将触发所述使能数字信号比较器12输出低导致所述斜坡信号传输门52关断从而使得所述列显示模拟信号线44上传输的模拟信号SDi电平不再实时跟随所述斜坡信号线17上传输的斜坡信号Sramp电平变化而保持为被椭圆38标识的固定电平并如单向箭头线24b所示意驱动所述像素存储输出端42的模拟信号Vsc更新为被椭圆39标识的固定电平部分，

且所述模拟显示传输门23重新进入断路状态导致所述像素模拟信号输出电极26上输出的模拟信号Vout被椭圆37标识的电平部分如单向箭头线25b所示意继续上一时间段被椭圆40标识的电平状态；

接着，在后一个显示周期的显示行周期TP21中，

在T1、T2、T3、T4四个时间段：所述斜坡信号线17上传输的斜坡信号Sramp、所述比较器复位信号线19上传输的脉冲波信号RST、所述像素偏置电压供给线28上传输的脉冲波信号、所述全局显示反相信号线31上传输的P脉冲波信号SP、所述全局显示正相信号线29上传输的N脉冲波信号SN均重复传输在前一个行周期中的波形状态，

且若所述像素寻址存储电路46采用所述NMOS型开关电容则所述行寻址信号线24上传输正脉冲波信号Sgp保持被椭圆41标识的低电平将输入至所述第6-NMOS栅极127使得所述第6-NMOS管129关断且导致所述MIM电容器115与所述列显示模拟信号线44始终置于断路状态、或者若所述像素寻址存储电路46采用所述PMOS型开关电容则所述行寻址信号线24上传输负脉冲波信号Sgn保持被椭圆42标识的高电平将输入至所述第6-PMOS栅极123使得所述第6-PMOS管125关断且导致所述MIM电容器115与所述列显示模拟信号线44始终置于断路状态将导致所述像素寻址存储电路46始终保持输入关断状态且使得在上一行周期T4时间段被椭圆39标识的所述像素存储输出端42模拟信号Vsc的电平状态继续被存储并输出如单向箭头线26b所示意被椭圆43标识部分，

且在T1时间段：所述模拟显示传输门23继续处于断路状态导致所述像素模拟信号输出电极26上输出的模拟信号Vout被椭圆44标识的电平部分如单向箭头线27b所示意继续上一时间段被椭圆40标识的电平状态，

且在T2时间段：所述模拟显示放大器49处于有效工作状态、所述模拟显示传输门23出现通路状态将导致所述像素存储输出端42的模拟信号Vsc电平被椭圆43标识的部分将如单向箭头线28b所示意通过所述模拟显示放大器49实时驱动所述像素模拟信号输出电极26产生并保持在所述输出电极寄生电容器20的电平状态如椭圆45标识部分以更新被椭圆44标识部分的电平状态，

且在T3、T4时间段：所述模拟显示传输门23重新处于断路状态导致所述像素模拟信号输出电极26上输出的模拟信号Vout被椭圆46标识的电平部分如单向箭头线29b所示意继续上一时间段保持在所述输出电极寄生电容器20的电平状态被椭圆45标识部分，

且在T4时间段：且当经过不超过T4时间长度的Ty2时间时如果所述计数器8产生的数字等于所述数字信号锁存器11存储的数字将触发所述使能数字信号比较器12输出低电平至所述第3-NMOS栅极66、转换出高电平至所述第3-PMOS栅极61将导致所述斜坡信号传输门52关断从而使得所述列显示模拟信号线44上传输的模拟信号SDi电平不再实时跟随所述斜坡信号线17上传输的斜坡信号Sramp电平变化而保持为被椭圆47标识的固定电平直至所述斜坡信号传输门52重新处于通路状态；

该驱动方法还包括：每个行周期中T1、T2、T3、T4四个时间段顺序进行，然后循环往复，则每个显示周期均可以在所述像素模拟信号输出电极26输出与当前显示周期的行寻址周期内所述数字信号锁存器11存储的数字相对应的模拟电平。

应当明确的是，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，按本发明构思所做出的显而易见的改进和修饰都应该在本发明的保护范围之内。

Claims (9)

1.单路斜坡型模拟像素驱动电路，其特征是：该电路由数字信号锁存器、计数器、使能数字信号比较器、斜坡信号放大器、斜坡信号传输门、像素寻址存储电路、模拟显示放大器、模拟显示传输门、像素输出电极电路以及显示数字信号输入总线、比较器复位信号线、斜坡信号线、斜坡偏置电压供给线、行寻址信号线、像素偏置电压供给线、全局显示正相信号线、全局显示反相信号线、列显示模拟信号线共同构成，

且有所述斜坡信号线、所述斜坡信号放大器、所述斜坡信号传输门、所述列显示模拟信号线、所述像素寻址存储电路、所述模拟显示放大器、所述模拟显示传输门通过电学串联形成一路功能电路以处理由四段波形相连构建的斜坡信号，

且所述模拟显示传输门输出电平信号至所述像素输出电极电路，且所述数字信号锁存器的位数与所述计数器的位数相同，且还配置有：第2连接线、第5连接线、第6连接线、复位连接线、第1控制线、电源供给线、接地线，且所述数字信号锁存器通过所述第2连接线接收由所述显示数字信号输入总线传输的多位数字信号进行存储，且所述使能数字信号比较器通过所述第5连接线接收由所述计数器发送的多位计数数字信号、通过所述第6连接线接收由所述数字信号锁存器发送的多位存储数字信号、通过所述复位连接线接收由所述比较器复位信号线发送的复位电平信号、通过所述第1控制线向所述斜坡信号传输门发送控制电平信号；

所述斜坡信号放大器配置有斜坡放大偏置端、斜坡放大输入端、斜坡放大输出端，且所述斜坡信号传输门配置有斜坡传输控制端、斜坡传输输入端、斜坡传输输出端，且所述像素寻址存储电路配置有像素寻址控制端、像素存储输入端、像素存储输出端，且所述模拟显示放大器配置有显示放大偏置端、显示放大输入端、显示放大输出端，且所述模拟显示传输门配置有显示传输反相控制端、显示传输正相控制端、显示传输输入端、显示传输输出端，且所述像素输出电极电路配置有像素模拟信号输出电极，

且所述使能数字信号比较器具备当通过所述复位连接线收到所述比较器复位信号线上传输的使能信号上升沿触发时向所述第1控制线输出高电平、当通过所述第6连接线从所述数字信号锁存器接收的数字信号与通过所述第5连接线从所述计数器接收的数字信号进行比较后且当这两个数字信号相同时向所述第1控制线输出低电平。

2.根据权利要求1所述的单路斜坡型模拟像素驱动电路，其特征是：所述斜坡信号放大器由采用P型放大器偏置端充当所述斜坡放大偏置端、P型放大器输入端充当所述斜坡放大输入端、P型放大器输出端充当所述斜坡放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述斜坡放大偏置端、N型放大器输入端充当所述斜坡放大输入端、N型放大器输出端充当所述斜坡放大输出端的NMOS型双管共漏放大器之一组成，且所述斜坡放大偏置端与所述斜坡偏置电压供给线相连、所述斜坡放大输入端与所述斜坡信号线相连，

且所述斜坡信号传输门由至少包含第3-PMOS栅极、第3-PMOS漏极、第3-PMOS源极的第3-PMOS管和至少包含第3-NMOS栅极、第3-NMOS漏极、第3-NMOS源极的第3-NMOS管以及至少包含第4-PMOS栅极、第4-PMOS漏极、第4-PMOS源极的第4-PMOS管和至少包含第4-NMOS栅极、第4-NMOS漏极、第4-NMOS源极的第4-NMOS管组成，且还配置有：电源供给线、接地线，且所述第4-NMOS栅极、第4-PMOS栅极、第3-NMOS栅极相连构成所述斜坡传输控制端，且所述第4-NMOS源极、第4-PMOS漏极、第3-PMOS栅极相互连接，且所述第4-PMOS源极连接至所述电源供给线以及所述第4-NMOS漏极连接至所述接地线、所述第3-PMOS漏极和所述第4-NMOS源极相连构成所述斜坡传输输入端、所述第3-PMOS源极和所述第3-NMOS漏极相连构成所述斜坡传输输出端，且所述斜坡传输输入端与所述斜坡放大输出端相连、所述斜坡传输输出端与所述列显示模拟信号线相连。

3.根据权利要求1所述的单路斜坡型模拟像素驱动电路，其特征是：所述像素寻址存储电路由采用P型开关电容控制端充当所述像素寻址控制端、P型开关电容输入端充当所述像素存储输入端、P型开关电容输出端充当所述像素存储输出端的PMOS型开关电容或者采用N型开关电容控制端充当所述像素寻址控制端、N型开关电容输入端充当所述像素存储输入端、N型开关电容输出端充当所述像素存储输出端的NMOS型开关电容之一组成，且所述像素寻址控制端与所述行寻址信号线相连、所述像素存储输入端与所述列显示模拟信号线相连，

且所述模拟显示放大器由采用P型放大器偏置端充当所述显示放大偏置端、P型放大器输入端充当所述显示放大输入端、P型放大器输出端充当所述显示放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述显示放大偏置端、N型放大器输入端充当所述显示放大输入端、N型放大器输出端充当所述显示放大输出端的NMOS型双管共漏放大器之一组成，且所述显示放大输入端与所述像素存储输出端相连、所述显示放大偏置端与所述像素偏置电压供给线相连。

4.根据权利要求1所述的单路斜坡型模拟像素驱动电路，其特征是：所述模拟显示传输门由至少包含第5-PMOS栅极、第5-PMOS漏极、第5-PMOS源极的第5-PMOS管和至少包含第5-NMOS栅极、第5-NMOS漏极、第5-NMOS源极的第5-NMOS管组成，且所述第5-PMOS漏极和所述第5-NMOS源极相连构成所述显示传输输入端、所述第5-NMOS漏极和所述第5-PMOS源极相连构成所述显示传输输出端、所述第5-PMOS栅极充当所述显示传输反相控制端、所述第5-NMOS栅极充当所述显示传输正相控制端，且所述显示传输输入端与所述显示放大输出端相连、所述显示传输正相控制端与所述全局显示正相信号线连接、所述显示传输反相控制端与全局显示反相信号线连接，

且所述像素输出电极电路由所述像素模拟信号输出电极与周边相近但不发生接触且连接至所述接地线的导体之间形成的输出电极寄生电容器构建，且所述像素模拟信号输出电极充当所述输出电极寄生电容器的一个电极板、所述接地线充当所述输出电极寄生电容器的另一个电极板，且所述像素模拟信号输出电极与所述显示传输输出端相连。

5.根据权利要求2或3所述的单路斜坡型模拟像素驱动电路，其特征是：所述PMOS型双管共漏放大器由至少包含第1-PMOS栅极、第1-PMOS源极、第1-PMOS漏极的第1-PMOS管和至少包含第2-PMOS栅极、第2-PMOS源极、第2-PMOS漏极的第2-PMOS管构成，且所述第1-PMOS栅极充当所述P型放大器偏置端、所述第2-PMOS栅极充当所述P型放大器输入端、所述第1-PMOS漏极与所述第2-PMOS源极相连充当所述P型放大器输出端、所述第1-PMOS源极连接至所述电源供给线、所述第2-PMOS漏极连接至所述接地线；

所述NMOS型双管共漏放大器由至少包含第1-NMOS栅极、第1-NMOS漏极、第1-NMOS源极的第1-NMOS管和至少包含第2-NMOS栅极、第2-NMOS漏极、第2-NMOS源极的第2-NMOS管构成，且所述第2-NMOS栅极充当所述N型放大器偏置端、所述第1-NMOS栅极充当所述N型放大器输入端、所述第2-NMOS漏极与所述第1-NMOS源极相连充当所述N型放大器输出端、所述第1-NMOS漏极连接至所述电源供给线、所述第2-NMOS源极连接至所述接地线。

6.根据权利要求3所述的单路斜坡型模拟像素驱动电路，其特征是：所述PMOS型开关电容由至少包含第6-PMOS栅极、第6-PMOS漏极、第6-PMOS源极的第6-PMOS管和至少包含MIM电容上极板、MIM电容下极板的MIM电容器构成，且所述第6-PMOS栅极充当所述P型开关电容控制端、所述第6-PMOS源极充当所述P型开关电容输入端、所述第6-PMOS漏极与所述MIM电容上极板相连构成所述P型开关电容输出端、所述MIM电容下极板连接至所述接地线；

所述NMOS型开关电容由至少包含第6-NMOS栅极、第6-NMOS漏极、第6-NMOS源极的第6-NMOS管和至少包含MIM电容上极板、MIM电容下极板的MIM电容器构成，且所述第6-NMOS栅极充当所述N型开关电容控制端、所述第6-NMOS漏极充当所述N型开关电容输入端、所述第6-NMOS源极与所述MIM电容上极板相连构成所述N型开关电容输出端、所述MIM电容下极板连接至所述接地线。

7.权利要求1-4任一项所述的单路斜坡型模拟像素驱动电路的驱动方法，其特征是：任意两个相邻的显示周期中的每个显示周期均由一个能使得所述像素寻址存储电路出现输入通路状态的寻址行周期和至少一个始终使得所述像素寻址存储电路保持输入断路状态的显示行周期构成，且所述寻址行周期与所述显示行周期的时长相同、时间相连并统称为行周期，且在每个行周期中所述斜坡信号放大器被配置在有效工作状态，

且每个行周期分割为T1、T2、T3、T4四个时间段且配置一种由四段波形相连构建的斜坡信号，且每个行周期在T1时间段斜坡信号从斜坡信号最高电平跳变至斜坡信号中心电平、在T2时间段斜坡信号固定为斜坡信号中心电平、在T3时间段斜坡信号从斜坡信号中心电平跳变至斜坡信号最低电平、在T4时间段斜坡信号从斜坡信号最低电平开始进行递增变化直至斜坡信号最高电平。

8.权利要求7所述的单路斜坡型模拟像素驱动电路的驱动方法，其特征是：在任意两个相邻的显示周期的前一个显示周期的寻址行周期中，在T1时间段：所述斜坡信号线上传输的斜坡信号从最高电平跳变至中间某固定电平状态，且所述比较器复位信号线上传输的脉冲波信号出现上升沿触发所述使能数字信号比较器输出高电平通过所述斜坡传输控制端导致所述斜坡信号传输门处于通路状态、且使得所述列显示模拟信号线上传输的电平将通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上传输无效电平导致所述像素寻址存储电路与所述列显示模拟信号线处于断路状态而继续保存上一行周期末存储的电平，且所述像素偏置电压供给线上传输的电平将所述模拟显示放大器配置为有效工作状态，且所述模拟显示传输门被所述全局显示反相信号线上传输的脉冲波信号和所述全局显示正相信号线上传输的脉冲波信号配置为关断状态、且亦导致所述像素模拟信号输出电极上输出的模拟信号继续上一行周期末保持在输出电极寄生电容器的电平状态，

且在T2时间段：所述斜坡信号线上传输的斜坡信号继续保持中间某固定电平状态，且所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上继续传输无效电平使得所述像素寻址存储电路与所述列显示模拟信号线处于断路状态而继续保存上一时间段存储的电平、所述模拟显示放大器继续保持上一时间段进入的有效工作状态，且所述全局显示正相信号线上传输的脉冲波信号和所述全局显示反相信号线上传输的脉冲波信号电平发生变化将所述模拟显示传输门处于通路状态、且亦导致所述像素寻址存储电路保存的电平通过所述模拟显示放大器实时驱动增强所述像素模拟信号输出电极并保持在输出电极寄生电容器，

且在T3时间段：所述斜坡信号线上传输的斜坡信号从中间某固定电平跳变至斜坡信号最低电平状态，且所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上变化为传输有效电平使得所述像素寻址存储电路与所述列显示模拟信号线进入通路状态、且使得所述列显示模拟信号线上传输的模拟信号实时存储至所述像素寻址存储电路中，且有所述全局显示正相信号线上传输的脉冲波信号和所述全局显示反相信号线上传输的脉冲波信号电平再次发生变化、且导致所述模拟显示传输门再次进入断路状态而使得所述像素模拟信号输出电极上输出的模拟信号继续上一时段的电平状态，且所述像素偏置电压供给线上传输的电平发生变化将所述模拟显示放大器配置为无效工作状态，

且在T4时间段：起始时所述计数器归零开始计数、在所述斜坡信号线上传输的斜坡信号从最低电平开始随所述计数器的计数速度同步递增变化至最高电平、所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且当所述计数器产生的数字等于所述数字信号锁存器存储的数字将触发所述使能数字信号比较器输出低电平导致所述斜坡信号传输门关断、且使得所述列显示模拟信号线上传输的电平不再实时跟随所述斜坡信号线上传输的电平变化而保持为固定电平直至所述斜坡信号传输门重新处于通路状态，且所述像素寻址存储电路继续保持输入通路状态使得所述列显示模拟信号线上传输的模拟信号驱动所述像素存储输出端的模拟信号更新，且终止时所述斜坡信号线上传输斜坡信号递增至最高电平、所述计数器也计数达满值、所述模拟显示放大器继续保持无效工作状态、所述模拟显示传输门继续保持关断状态且亦导致所述像素模拟信号输出电极上输出的模拟信号继续上一时间段的电平状态；

在前一个显示周期的显示行周期中，在T1、T2、T3、T4四个时间段：所述斜坡信号线上传输的斜坡信号、所述比较器复位信号线上传输的脉冲波信号以及前三个时间段内所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，且所述行寻址信号线上变化为传输无效电平使得所述像素寻址存储电路与所述列显示模拟信号线保持断路状态使得所述像素寻址存储电路继续保持上一行周期的电平状态，

且所述全局显示反相信号线上传输的脉冲波信号和所述全局显示正相信号线上传输的脉冲波信号先在T1时间段将所述模拟显示传输门配置为关断状态导致所述像素模拟信号输出电极上输出的模拟信号继续上一时间段的电平状态、接着在T2时间段所述模拟显示传输门被配置进入通路状态以及所述模拟显示放大器被配置为有效工作状态将导致所述像素寻址存储电路输出的电平实时驱动更新所述像素模拟信号输出电极并保持在输出电极寄生电容器，

且在T4时间段当所述计数器产生的数字等于所述数字信号锁存器存储的数字时将导致所述斜坡信号传输门进入关断状态从而使得所述列显示模拟信号线上传输的模拟信号不再实时跟随所述斜坡信号线上传输的斜坡信号变化而保持为固定电平直至所述斜坡信号传输门重新处于通路状态，且终止时所述斜坡信号线上传输斜坡信号递增至最高电平、所述计数器也计数达满值；

在后一个显示周期的寻址行周期中，在T1、T2、T3、T4四个时间段：所述斜坡信号线上传输的斜坡信号、所述比较器复位信号线上传输的脉冲波信号、所述像素偏置电压供给线上传输的脉冲波信号、所述全局显示反相信号线上传输的脉冲波信号、所述全局显示正相信号线上传输的脉冲波信号均重复传输在前一个行周期中传输的波形状态，所述行寻址信号线上传输的脉冲波信号重复传输在前一个显示周期的寻址行周期中传输的波形状态，且在前三个时间段内所述斜坡传输控制端接收的脉冲波信号继续保持上一时间段的电平状态亦使得所述列显示模拟信号线上传输的电平继续通过所述斜坡信号放大器和所述斜坡信号传输门实时跟随所述斜坡信号线上传输的电平状态，

且在T1、T2时间段：所述像素寻址存储电路被配置继续保持输入关断状态使得在上一时间段中被存储的电平状态继续存储并输出、且在T2时间段当所述模拟显示放大器处于有效工作状态、所述模拟显示传输门出现通路状态时实时驱动所述像素模拟信号输出电极以加强电平状态，

并在当所述行寻址信号线上传输的脉冲波信号反相跳变后所述像素寻址存储电路进入通路状态而实时将所述列显示模拟信号线上传输的模拟信号进行存储更新电平；

在后一个显示周期的显示行周期中，所述斜坡信号线上传输的斜坡信号、所述比较器复位信号线上传输的脉冲波信号、所述像素偏置电压供给线上传输的脉冲波信号、所述全局显示反相信号线上传输的脉冲波信号、所述全局显示正相信号线上传输的脉冲波信号均重复传输在前一个行周期中的波形状态，

且当所述模拟显示放大器处于有效工作状态、所述模拟显示传输门出现通路状态时将导致所述像素寻址存储电路存储的电平实时驱动所述像素模拟信号输出电极以更新电平状态。

9.权利要求7所述的单路斜坡型模拟像素驱动电路的驱动方法，其特征是：该驱动方法还包括：每个行周期中T1、T2、T3、T4四个时间段顺序进行，然后循环往复，则每个显示周期均可以在所述像素模拟信号输出电极输出与当前显示周期的行寻址周期内所述数字信号锁存器存储的数字相对应的模拟电平。