[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103972245A - 像素结构与其制造方法 - Google Patents

像素结构与其制造方法 Download PDF

Info

Publication number
CN103972245A
CN103972245A CN201410202925.4A CN201410202925A CN103972245A CN 103972245 A CN103972245 A CN 103972245A CN 201410202925 A CN201410202925 A CN 201410202925A CN 103972245 A CN103972245 A CN 103972245A
Authority
CN
China
Prior art keywords
layer
ohmic contact
contact layer
silicon
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410202925.4A
Other languages
English (en)
Inventor
徐文义
陈茂松
黄国有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103972245A publication Critical patent/CN103972245A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种像素结构包含栅极、栅极介电层、硅通道层、源极硅欧姆接触层、漏极硅欧姆接触层、源极辅助欧姆接触层、漏极辅助欧姆接触层、透明导电部、透明像素电极、源极与漏极。栅极介电层覆盖栅极。硅通道层置于栅极介电层上，且置于栅极上方。源极硅欧姆接触层与漏极硅欧姆接触层分开设置于硅通道层上。源极辅助欧姆接触层、透明导电部与源极依序置于源极硅欧姆接触层上。漏极辅助欧姆接触层置于漏极硅欧姆接触层上。至少部分透明像素电极置于漏极辅助欧姆接触层上。漏极置于透明像素电极上，并置于漏极辅助欧姆接触层上方。

Description

像素结构与其制造方法
【技术领域】
本发明是有关于一种像素结构，且特别是有关于一种节省光罩的像素结构。
【背景技术】
基于显示面板的普遍化与大众化，在半导体业界中无不寻求高显示品质与降低制程成本考量的方法。在显示装置的制造过程当中，其像素结构可使用多道光罩以定义出欲沉积或去除的区域，以形成图案化层状结构。其中，如何降低硅半通道层跟透明导电电极之间电阻，增进显示品质，为目前业界亟需解决的问题之一。另外，因显示装置是经过重复多道光罩制程而制成，因此减光罩技术对于改善显示装置的制造而言为有效的方法之一。然而如何降低光罩的使用次数，直接减少制造成本，为目前业界亟需解决的问题之一。
【发明内容】
本发明提供一种可节省光罩的像素结构。
本发明的一态样提供一种像素结构，置于基板上。像素结构包含栅极、栅极介电层、硅通道层、源极硅欧姆接触层、漏极硅欧姆接触层、源极辅助欧姆接触层、漏极辅助欧姆接触层、透明导电部、透明像素电极、源极与漏极。栅极置于基板上。栅极介电层覆盖栅极与基板。硅通道层置于栅极介电层上，且置于栅极上方。源极硅欧姆接触层与漏极硅欧姆接触层分开设置于硅通道层上。源极辅助欧姆接触层与漏极辅助欧姆接触层分别置于源极硅欧姆接触层与漏极硅欧姆接触层上。透明导电部置于源极辅助欧姆接触层上。至少部分透明像素电极置于漏极辅助欧姆接触层上。源极置于透明导电部上。漏极置于透明像素电极上，并置于漏极辅助欧姆接触层上方。
在一或多个实施方式中，源极辅助欧姆接触层与漏极辅助欧姆接触层的材质为金属。
在一或多个实施方式中，硅通道层的材质为非晶硅、微晶硅、多晶硅或磊晶硅。
在一或多个实施方式中，源极硅欧姆接触层与漏极硅欧姆接触层的材质为N型掺杂硅。
在一或多个实施方式中，像素结构更包含栅极线与数据线。栅极线置于基板与栅极介电层之间，并电性连接栅极。数据线置于栅极介电层上并电性连接源极。
在一或多个实施方式中，像素结构，更包含保护层与共通电极。保护层至少覆盖源极、漏极、硅通道层与透明像素电极。共通电极置于保护层上。共通电极与透明像素电极重叠，且共通电极具有多个开口。
在一或多个实施方式中，像素结构，更包含共通电极，置于基板与栅极介电层之间，并置于透明像素电极的下方，且共通电极与透明像素电极重叠。
在一或多个实施方式中，透明像素电极具有多个开口。
本发明的另一态样提供一种像素结构，置于基板上。像素结构包含栅极、栅极介电层、硅通道层、源极硅欧姆接触层、漏极硅欧姆接触层、源极辅助欧姆接触层、漏极辅助欧姆接触层、透明导电部、透明像素电极、源极、漏极与共通电极。栅极置于基板上。栅极介电层覆盖栅极与基板。硅通道层置于栅极介电层上，且置于栅极上方。源极硅欧姆接触层与漏极硅欧姆接触层分开设置于硅通道层上。源极辅助欧姆接触层与漏极辅助欧姆接触层分别置于源极硅欧姆接触层与漏极硅欧姆接触层上。透明导电部置于源极辅助欧姆接触层上。至少部分透明像素电极置于漏极辅助欧姆接触层上。源极置于透明导电部上。漏极置于透明像素电极上，并置于漏极辅助欧姆接触层上方。共通电极置于基板上，且共通电极与透明像素电极重叠。
本发明的再一态样提供一种像素结构的制造方法包含下列步骤。于基板上形成栅极。依序形成栅极介电层、硅半导体层、硅欧姆接触层与辅助欧姆接触层覆盖栅极与基板。依序去除部分的辅助欧姆接触层、硅欧姆接触层与硅半导体层，以在栅极上方形成图案化辅助欧姆接触层、图案化硅欧姆接触层与硅通道层。依序形成透明导电材料层与金属层覆盖栅极介电层与图案化辅助欧姆接触层。去除部分的金属层，以分别于图案化辅助欧姆接触层上方形成互相分离的源极与漏极，并去除部分的透明导电材料层，以形成互相分离的透明像素电极与透明导电部，至少部分的透明像素电极形成于漏极与图案化辅助欧姆接触层之间，且透明导电部形成于源极与图案化辅助欧姆接触层之间。去除部分的图案化辅助欧姆接触层，以分别形成源极辅助欧姆接触层与漏极辅助欧姆接触层于源极与漏极下方。去除部分的图案化硅欧姆接触层，以分别形成源极硅欧姆接触层与漏极硅欧姆接触层于源极辅助欧姆接触层与漏极辅助欧姆接触层下方。
在一或多个实施方式中，去除部分的金属层与透明导电材料层的步骤包含下列步骤。形成光阻层覆盖金属层。以半色调光罩制程使光阻层图案化，形成图案化光阻层。以图案化光阻层为罩幕，去除暴露的金属层以及暴露部分的金属层下方的部分透明导电材料层，以形成源极、透明导电部与透明像素电极。去除另一部分的光阻层，以暴露另一部分的金属层。以剩下的图案化光阻层为罩幕，去除另一部分的金属层，以形成漏极，并暴露透明像素电极。
在一或多个实施方式中，辅助欧姆接触层的材质为金属。
在一或多个实施方式中，硅欧姆接触层的材质为N型掺杂硅。
在一或多个实施方式中，制造方法更包含下列步骤。形成栅极线于基板与栅极介电层之间。形成数据线于栅极介电层上。
在一或多个实施方式中，制造方法更包含下列步骤。形成栅极垫于基板与栅极介电层之间。形成数据垫于栅极介电层上。形成保护层以至少覆盖源极、漏极、硅通道层、透明像素电极与数据垫。形成第一通孔于保护层中，以暴露至少部分的数据垫。形成第二通孔于保护层中，并形成第三通孔于栅极介电层中，第二通孔与第三通孔一并暴露出至少部分的栅极垫。形成电极层于保护层上，且电极层借由第一通孔而电性连接数据垫、借由第二通孔与第三通孔而电性连接栅极垫。图案化电极层，以于透明像素电极上方形成共通电极，于栅极垫上方形成栅极接触垫，以及于数据垫上方形成数据接触垫。
在一或多个实施方式中，图案化该电极层更包含形成多个开口于共通电极中。
在一或多个实施方式中，制造方法更包含下列步骤。形成共通电极于基板与栅极介电层之间。
在一或多个实施方式中，制造方法更包含形成多个开口于透明像素电极中。
在上述实施方式中，透明像素电极直接电性连接漏极，因此就不需在漏极与透明像素电极之间以贯穿(via)结构作电性连接，可减少光罩的使用量。另外漏极辅助欧姆接触层能够减少漏极硅欧姆接触层与透明像素电极之间的电阻，使得漏极硅欧姆接触层与透明像素电极能够具有良好的电性连接。且漏极辅助欧姆接触层的形成可不需加入额外光罩制程，因此亦不增加光罩成本。
【附图说明】
图1～9绘示依照本发明第一实施方式的像素结构的制造流程剖面图。
图10绘示依照本发明第一实施方式的像素结构的俯视示意图。
图11～20绘示依照本发明第二实施方式的像素结构的制造流程剖面图。
图21绘示依照本发明第二实施方式的像素结构的俯视示意图。
图22～30绘示依照本发明第三实施方式的像素结构的制造流程剖面图。
图31绘示依照本发明第三实施方式的像素结构的俯视示意图。
【符号说明】
100：基板
210：栅极
220：栅极介电层
224：第三通孔
230：硅半导体层
232：硅通道层
240：硅欧姆接触层
242：源极硅欧姆接触层
244：漏极硅欧姆接触层
248：图案化硅欧姆接触层
250：辅助欧姆接触层
252：源极辅助欧姆接触层
254：漏极辅助欧姆接触层
258：图案化辅助欧姆接触层
260：透明导电材料层
262：透明导电部
264、364：透明像素电极
270：金属层
272：源极
274：漏极
280：保护层
282：第一通孔
284：第二通孔
290：电极层
292、392：共通电极
292a、364a：开口
294：栅极接触垫
296：数据接触垫
310：栅极线
312：栅极垫
320：数据线
322：数据垫
400：光阻层
402、404：厚光阻区块
406、408：薄光阻区块
A-A、B-B、C-C：线段
M、P：区域
【具体实施方式】
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，该多个实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，该多个实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示之。
第一实施方式
图1～9绘示依照本发明第一实施方式的像素结构的制造流程剖面图。图10绘示依照本发明第一实施方式的像素结构的俯视示意图。图1～9是沿图10的线段A-A的剖面。本发明的像素结构的俯视设计仅用以说明，并不限于上述的图式，该领域通常知识者可依照需求适当变化设计。
请先参照图1。如图所示，制造者在此时可先于基板100上形成栅极210，例如是先形成导电层，随的以光刻与蚀刻制程图案化此导电层，借此在基板100上形成栅极210。在本实施方式中，基板100的材质可为硅，导电层可为单层或多层结构，且其材质可为金属或金属化合物。金属材料包含钛、钼、铬、铱、铝、铜、银、金、锌、铟、镓或上述的任意组合。而金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物或上述的任意组合。图案化导电层的方法可为沉积、光刻及蚀刻法、网版印刷法、喷墨法或激光剥除法。
接着请参照图2。如图所示，制造者在此时可依序形成栅极介电层220、硅半导体层230、硅欧姆接触层240与辅助欧姆接触层250覆盖栅极210与基板100。栅极介电层220的材质可为单层或多层结构，且其材质可为氮化硅、氧化硅、氮氧化硅或上述的任意组合。硅半导体层230的材质可为非晶硅、微晶硅、多晶硅或磊晶硅。硅欧姆接触层240的材质为N型掺杂硅。辅助欧姆接触层250的材质为金属。
接着请参照图3。如图所示，制造者可依序去除图2中的部分的辅助欧姆接触层250、硅欧姆接触层240与硅半导体层230，以在栅极210上方形成图案化辅助欧姆接触层258、图案化硅欧姆接触层248与硅通道层232。在本实施方式中，去除辅助欧姆接触层250、硅欧姆接触层240与硅半导体层230的方法可为干式蚀刻或湿式蚀刻。
接着请参照图4。如图所示，制造者可依序形成透明导电材料层260与金属层270覆盖栅极介电层220与图案化辅助欧姆接触层258。在本实施方式中，透明导电材料层260的材质可为铟锡氧化物、铟锌氧化物、铝锌氧化物或上述的任意组合。金属层270可为单层或多层结构，且其材质可为金属或金属化合物。金属材料包含钛、钼、铬、铱、铝、铜、银、金、锌、铟、镓或上述的任意组合。而金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物或上述的任意组合。然后，制造者可在金属层270上形成光阻层400。
接着请参照图5。如图所示，制造者可以半色调(Half-tone)光罩制程，使图4中的光阻层400图案化，以形成图案化光阻层。上述的图案化光阻层可包含二厚光阻区块402、404与薄光阻区块406。厚光阻区块402与404分别位于部分的图案化辅助欧姆接触层258上方，薄光阻区块406覆盖图10的区域M。至于其他区域则是没有光阻层400保护。
接着请参照图6。如图所示，制造者在此时可以用图5中的图案化光阻层(包含厚光阻区块402、404与薄光阻区块406)为罩幕，去除图5中暴露的透明导电材料层260与金属层270，以将厚光阻区块402下的部分金属层270图案化为源极272，将厚光阻区块402下方的部分透明导电材料层260图案化为透明导电部262，将厚光阻区块404与薄光阻区块406下方的部分透明导电材料层260图案化为透明像素电极264。在本实施方式中，去除透明导电材料层260与金属层270的方法可为干式蚀刻或湿式蚀刻。
然后，制造者在此时可去除部分光阻层。更具体地说，制造者在此时可去除薄图5中的光阻区块406，并同时减薄厚光阻区块402与404。在本实施方式中，去除薄光阻区块406以及减薄厚光阻区块402与404的方法可为灰化(ashing)制程。
接着请参照图7。如图所示，制造者在此时可以剩下的图案化光阻层(亦即，减薄后的厚光阻区块402与404)为罩幕，去除部分金属层270(如图5所绘示)，以在厚光阻区块404下形成漏极274，并暴露出部分的透明像素电极264。在本实施方式中，去除金属层270的方法可为干式蚀刻或湿式蚀刻。
应了解到，虽然本实施方式为减少光罩的使用数量而在图5～7的制程中使用半色调光罩制程，但此并不限制本发明，本发明所属技术领域中具有通常知识者，亦可依实际需要，使用一道光罩制程来形成源极272、透明导电部262与透明像素电极264，并使用另一道光罩制程来形成漏极274与暴露出透明像素电极264。
接着请参照图8。如图所示，制造者可接着去除图7中部分的图案化辅助欧姆接触层258，以分别形成源极辅助欧姆接触层252与漏极辅助欧姆接触层254于源极272与漏极274下方。在本实施方式中，去除部分的图案化辅助欧姆接触层258的方法可为干式蚀刻或湿式蚀刻。
接着，制造者可接着去除图7中部分的图案化硅欧姆接触层248，以分别形成源极硅欧姆接触层242与漏极硅欧姆接触层244于源极辅助欧姆接触层252与漏极辅助欧姆接触层254下方。在本实施方式中，去除部分的图案化硅欧姆接触层248的方法可为干式蚀刻或湿式蚀刻。
接着请参照图9。如图所示，制造者可以剥离液(stripper)去除剩下的的图案化光阻层(亦即，减薄后的厚光阻区块402与404，皆如图8所绘示)。如此一来，像素结构的制程即完成。
从结构上来看，像素结构置于基板100上。像素结构包含栅极210、栅极介电层220、硅通道层232、源极硅欧姆接触层242、漏极硅欧姆接触层244、源极辅助欧姆接触层252、漏极辅助欧姆接触层254、透明导电部262、透明像素电极264、源极272与漏极274。栅极210置于基板100上。栅极介电层220覆盖栅极210与基板100。硅通道层232置于栅极介电层220上，且置于栅极210上方。源极硅欧姆接触层242与漏极硅欧姆接触层244分开设置于硅通道层232上。源极辅助欧姆接触层252与漏极辅助欧姆接触层254分别置于源极硅欧姆接触层242与漏极硅欧姆接触层244上。透明导电部262置于源极辅助欧姆接触层252上。至少部分透明像素电极264置于漏极辅助欧姆接触层254上。源极272置于透明导电部262上。漏极274置于透明像素电极264上，并置于漏极辅助欧姆接触层254上方。
在本实施方式中，部分的透明像素电极264置于漏极274与硅通道层232之间，且透明像素电极264直接电性连接漏极274，因此就不需在漏极274与透明像素电极264之间以贯穿(via)结构作电性连接，可减少光罩的使用量。另外漏极辅助欧姆接触层254能够减少漏极硅欧姆接触层244与透明像素电极264之间的电阻，使得漏极硅欧姆接触层244与透明像素电极264能够具有良好的电性连接。且漏极辅助欧姆接触层254的形成可不需加入额外光罩制程，因此亦不增加光罩成本。再者，因在本实施方式中，透明像素电极264置于漏极274下方，因此可使用半色调光罩制程来减少光罩的使用量，如此一来制造者能够在制造成本不致大幅上升的情况下，完成像素结构的制程。
第二实施方式
图11～20绘示依照本发明第二实施方式的像素结构的制造流程剖面图。图21绘示依照本发明第二实施方式的像素结构的俯视示意图。其中图11～16、17B、18、19B与20B是沿图21的线段B-B与C-C的剖面，且图17A、19A与20A图是沿图21的线段A-A的剖面。本发明的像素结构的俯视设计仅用以说明，并不限于上述的图式，该领域通常知识者可依照需求适当变化设计。应注意的是，因本实施方式的A-A剖面部分的部分制程步骤因与第一实施方式相同，因此请一并参照图1～9。
请先一并参照图1、11。如图所示，制造者在此时可先于基板100上形成栅极210、栅极线310(如图21所绘示)与栅极垫312，例如是先形成导电层，随的以光刻与蚀刻制程图案化此导电层，借此在基板100上形成栅极210、栅极线310与栅极垫312。在本实施方式中，基板100的材质可为硅，导电层可为单层或多层结构，且其材质可为金属或金属化合物。金属材料包含钛、钼、铬、铱、铝、铜、银、金、锌、铟、镓或上述的任意组合。而金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物或上述的任意组合。图案化导电层的方法可为沉积、光刻及蚀刻法、网版印刷法、喷墨法或激光剥除法。
接着请参照图2、12。如图所示，制造者在此时可依序形成栅极介电层220、硅半导体层230、硅欧姆接触层240与辅助欧姆接触层250覆盖栅极210、栅极线310、栅极垫312与基板100。栅极介电层220的材质可为单层或多层结构，且其材质可为氮化硅、氧化硅、氮氧化硅或上述的任意组合。硅半导体层230的材质可为非晶硅、微晶硅、多晶硅或磊晶硅。硅欧姆接触层240的材质为N型掺杂硅。辅助欧姆接触层250的材质为金属。
接着请参照图3、13。如图所示，制造者可依序去除图2、12中部分的辅助欧姆接触层250、硅欧姆接触层240与硅半导体层230，以在栅极210上方形成图案化辅助欧姆接触层258、图案化硅欧姆接触层248与硅通道层232。在本实施方式中，去除辅助欧姆接触层250、硅欧姆接触层240与硅半导体层230的方法可为干式蚀刻或湿式蚀刻。
接着请参照图4、14。如图所示，制造者可依序形成透明导电材料层260与金属层270覆盖栅极介电层220与图案化辅助欧姆接触层258。在本实施方式中，透明导电材料层260的材质可为铟锡氧化物、铟锌氧化物、铝锌氧化物或上述的任意组合。金属层270可为单层或多层结构，且其材质可为金属或金属化合物。金属材料包含钛、钼、铬、铱、铝、铜、银、金、锌、铟、镓或上述的任意组合。而金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物或上述的任意组合。然后，制造者可在金属层270上形成光阻层400。
接着请参照图5、15。如图所示，制造者可以半色调光罩制程，使图4、14中的光阻层400图案化，以形成图案化光阻层。上述的图案化光阻层可包含二厚光阻区块402、404与二薄光阻区块406、408。厚光阻区块402与404分别位于部分的图案化辅助欧姆接触层258上方，薄光阻区块406覆盖图21的区域M，且薄光阻区块408覆盖图21的区域P。至于其他区域则是没有光阻层400保护。
接着请参照图6、16。如图所示，制造者在此时可以图案化光阻层(包含厚光阻区块402、404与薄光阻区块406、408)为罩幕，去除图5、15中暴露的透明导电材料层260与金属层270，以将厚光阻区块402下的部分金属层270图案化为源极272，将厚光阻区块402下方的部分透明导电材料层260图案化为透明导电部262，将厚光阻区块404与薄光阻区块406下方的部分透明导电材料层260图案化为透明像素电极264，且将薄光阻区块408下方的部分透明导电材料层260与金属层270一并图案化为数据线320(如图21所绘示)与数据垫322。在本实施方式中，去除透明导电材料层260与金属层270的方法可为干式蚀刻或湿式蚀刻。
然后，制造者在此时可去除部分光阻层。更具体地说，制造者在此时可去除图5、15的薄光阻区块406与408，并同时减薄厚光阻区块402与404。在本实施方式中，去除薄光阻区块406与408以及减薄厚光阻区块402与404的方法可为灰化(ashing)制程。
接着请参照图7。如图所示，制造者在此时可以剩下的图案化光阻层(亦即，减薄后的厚光阻区块402与404)为罩幕，去除部分金属层270(如第5、15图所绘示)，以在厚光阻区块404下形成漏极274，并暴露出部分的透明像素电极264。在本实施方式中，去除金属层270的方法可为干式蚀刻或湿式蚀刻。
应了解到，虽然本实施方式为减少光罩的使用数量而在图5～7、15～16的制程中使用半色调光罩制程，但此并不限制本发明，本发明所属技术领域中具有通常知识者，亦可依实际需要，使用一道光罩制程来形成源极272、透明导电部262、透明像素电极264、数据线320(如图21所绘示)与数据垫322，并使用另一道光罩制程来形成漏极274与暴露出透明像素电极264。
接着请参照图8。如图所示，制造者可接着去除图7中部分的图案化辅助欧姆接触层258，以分别形成源极辅助欧姆接触层252与漏极辅助欧姆接触层254于源极272与漏极274下方。在本实施方式中，去除部分的图案化辅助欧姆接触层258的方法可为干式蚀刻或湿式蚀刻。
接着，制造者可接着去除图7中部分的图案化硅欧姆接触层248，以分别形成源极硅欧姆接触层242与漏极硅欧姆接触层244于源极辅助欧姆接触层252与漏极辅助欧姆接触层254下方。在本实施方式中，去除部分的图案化硅欧姆接触层248的方法可为干式蚀刻或湿式蚀刻。
接着请参照图9。如图所示，制造者可以剥离液(stripper)去除剩下的的图案化光阻层(亦即，减薄后的厚光阻区块402与404，皆如图8所绘示)。
接着请一并参照图17A、17B。如图所示，制造者在此时可以形成保护层280以至少覆盖源极272、漏极274、硅通道层232、透明像素电极264、数据线320(如图21所绘示)与数据垫322。在本实施方式中，保护层280的材质可为氮化硅、氧化硅、氮氧化硅或上述的任意组合。
接着请参照图18。如图所示，制造者在此时可形成第一通孔282于保护层280中，以暴露至少部分的数据垫322，且形成第二通孔284于保护层280中，并形成第三通孔224于栅极介电层220中，第二通孔284与第三通孔224一并暴露出至少部分的栅极垫312。在本实施方式中，形成第一通孔282、第二通孔284与第三通孔224的方法可为光刻及蚀刻法。
接着请参照图19A、19B。如图所示，制造者在此时可形成电极层290于保护层280上，且电极层290借由第一通孔282而电性连接数据垫322、借由第二通孔284与第三通孔224而电性连接栅极垫312。在本实施方式中，电极层290的材质可为铟锡氧化物、铟锌氧化物、铝锌氧化物或上述的任意组合。
接着请参照第20A、20B图。如图所示，制造者在此时可图案化图19A、19B的电极层290，以于透明像素电极264上方形成共通电极292，于栅极垫312上方形成栅极接触垫294，以及于数据垫322上方形成数据接触垫296。另一方面，制造者更可形成多个开口292a于共通电极292中。在本实施方式中，图案化电极层290的方式可为干式蚀刻或湿式蚀刻。如此一来，像素结构的制程即完成。
从结构上来看，像素结构置于基板100上。像素结构包含栅极210、栅极介电层220、硅通道层232、源极硅欧姆接触层242、漏极硅欧姆接触层244、源极辅助欧姆接触层252、漏极辅助欧姆接触层254、透明导电部262、透明像素电极264、源极272与漏极274与共通电极292。栅极210置于基板100上。栅极介电层220覆盖栅极210与基板100。硅通道层232置于栅极介电层220上，且置于栅极210上方。源极硅欧姆接触层242与漏极硅欧姆接触层244分开设置于硅通道层232上。源极辅助欧姆接触层252与漏极辅助欧姆接触层254分别置于源极硅欧姆接触层242与漏极硅欧姆接触层244上。透明导电部262置于源极辅助欧姆接触层252上。至少部分透明像素电极264置于漏极辅助欧姆接触层254上。源极272置于透明导电部262上。漏极274置于透明像素电极264上，并置于漏极辅助欧姆接触层254上方。共通电极292置于基板100上，共通电极292与透明像素电极264重叠，且共通电极292具有多个开口292a。
详细而言，共通电极292置于透明像素电极264上方，且像素结构可更包含保护层280，置于共通电极292与透明像素电极264之间。另一方面，像素结构可更包含栅极线310、栅极垫312、数据线320、数据垫322、栅极接触垫294与数据接触垫296。栅极线310与栅极垫312置于基板100与栅极介电层220之间，而数据线320与数据垫322置于栅极介电层220与保护层280之间，且数据线320与数据垫322皆与源极272电性连接。保护层280具有第一通孔282以暴露出部分的数据垫322，数据接触垫296借由第一通孔282而电性连接数据垫322。数据接触垫296可保护数据垫322，并可与外部线路作电性连接。保护层280更具有第二通孔284，且栅极介电层220具有第三通孔224。第二通孔284与第三通孔224共同暴露出部分的栅极垫312，栅极接触垫294借由第二通孔284与第三通孔224而电性连接栅极垫312。栅极接触垫294可保护栅极垫312，并可与外部线路作电性连接。
在本实施方式中，部分的透明像素电极264置于漏极274与硅通道层232之间，且透明像素电极264直接电性连接漏极274，因此就不需在漏极274与透明像素电极264之间以贯穿(via)结构作电性连接，可减少光罩的使用量。另外漏极辅助欧姆接触层254能够减少漏极硅欧姆接触层244与透明像素电极264之间的电阻，使得漏极硅欧姆接触层244与透明像素电极264能够具有良好的电性连接。且漏极辅助欧姆接触层254的形成可不需加入额外光罩制程，因此亦不增加光罩成本。再者，因在本实施方式中，透明像素电极264置于漏极274下方，因此可使用半色调光罩制程来减少光罩的使用量，如此一来制造者能够在制造成本不致大幅上升的情况下，完成像素结构的制程。另外，在本实施方式中，共通电极292的开口292a可用以达成显示面板的广视角需求，且开口292a可在图案化第19A、19B图中的电极层290的制程中一并形成，因此亦不会增加光罩的使用量。
第三实施方式
图22～30绘示依照本发明第三实施方式的像素结构的制造流程剖面图。图31绘示依照本发明第三实施方式的像素结构的俯视示意图。图22～30是沿图31的线段A-A的剖面。本发明的像素结构的俯视设计仅用以说明，并不限于上述的图式，该领域通常知识者可依照需求适当变化设计。
请先参照图22。如图所示，制造者在此时可先于基板100上形成栅极210，例如是先形成导电层，随之以光刻与蚀刻制程图案化此导电层，借此在基板100上形成栅极210。在本实施方式中，基板100的材质可为硅，导电层可为单层或多层结构，且其材质可为金属或金属化合物。金属材料包含钛、钼、铬、铱、铝、铜、银、金、锌、铟、镓或上述的任意组合。而金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物或上述的任意组合。图案化导电层的方法可为沉积、光刻及蚀刻法、网版印刷法、喷墨法或激光剥除法。
接着请参照图23。如图所示，制造者在此时可形成一共通电极392于基板100上，例如是先形成电极层，随的以光刻与蚀刻制程图案化此电极层，借此在基板100上形成共通电极392。在本实施方式中，电极层的材质可为铟锡氧化物、铟锌氧化物、铝锌氧化物或上述的任意组合。
接着请参照图24。如图所示，制造者在此时可依序形成栅极介电层220、硅半导体层230、硅欧姆接触层240与辅助欧姆接触层250覆盖栅极210、共通电极392与基板100。栅极介电层220的材质可为单层或多层结构，且其材质可为氮化硅、氧化硅、氮氧化硅或上述的任意组合。硅半导体层230的材质可为非晶硅、微晶硅、多晶硅或磊晶硅。硅欧姆接触层240的材质为N型掺杂硅。辅助欧姆接触层250的材质为金属。
接着请参照图25。如图所示，制造者可依序去除图24中的部分的辅助欧姆接触层250、硅欧姆接触层240与硅半导体层230，以在栅极210上方形成图案化辅助欧姆接触层258、图案化硅欧姆接触层248与硅通道层232。在本实施方式中，去除辅助欧姆接触层250、硅欧姆接触层240与硅半导体层230的方法可为干式蚀刻或湿式蚀刻。
接着请参照图26。如图所示，制造者可依序形成透明导电材料层260与金属层270覆盖栅极介电层220与图案化辅助欧姆接触层258。在本实施方式中，透明导电材料层260的材质可为铟锡氧化物、铟锌氧化物、铝锌氧化物或上述的任意组合。金属层270可为单层或多层结构，且其材质可为金属或金属化合物。金属材料包含钛、钼、铬、铱、铝、铜、银、金、锌、铟、镓或上述的任意组合。而金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物或上述的任意组合。然后，制造者可在金属层270上形成光阻层400。
接着请参照图27。如图所示，制造者可以半色调光罩制程，使图26的光阻层400图案化，以形成图案化光阻层。上述的图案化光阻层可包含二厚光阻区块402、404与多个薄光阻区块406。厚光阻区块402与404分别位于部分的图案化辅助欧姆接触层258上方，薄光阻区块406覆盖图31的区域M。至于其他区域则是没有光阻层400保护。
接着请参照图28。如图所示，制造者在此时可以图案化光阻层(包含厚光阻区块402、404与第27图的薄光阻区块406)为罩幕，去除暴露的透明导电材料层260与金属层270，以将厚光阻区块402下的部分金属层270图案化为源极272，且将厚光阻区块402下方的部分透明导电材料层260图案化为透明导电部262，将厚光阻区块404与薄光阻区块406下方的部分透明导电材料层260图案化为透明像素电极364，其中透明像素电极364具有多个开口364a。在本实施方式中，去除透明导电材料层260与金属层270的方法可为干式蚀刻或湿式蚀刻。
然后，制造者在此时可去除部分光阻层。更具体地说，制造者在此时可去除第27图的薄光阻区块406，并同时减薄厚光阻区块402与404。在本实施方式中，去除薄光阻区块406以及减薄厚光阻区块402与404的方法可为灰化(ashing)制程。
接着请参照图29。如图所示，制造者在此时可以剩下的图案化光阻层(亦即，减薄后的厚光阻区块402与404)为罩幕，去除部分金属层270(如第27图所绘示)，以在厚光阻区块404下形成漏极274，并暴露出部分的透明像素电极364。在本实施方式中，去除金属层270的方法可为干式蚀刻或湿式蚀刻。
应了解到，虽然本实施方式为减少光罩的使用数量而在图27～29的制程中使用半色调光罩制程，但此并不限制本发明，本发明所属技术领域中具有通常知识者，亦可依实际需要，使用一道光罩制程来形成源极272、透明导电部262与透明像素电极364，并使用另一道光罩制程来形成漏极274与暴露出透明像素电极364。
然后，制造者可接着去除部分的图28中的图案化辅助欧姆接触层258，以分别形成源极辅助欧姆接触层252与漏极辅助欧姆接触层254于源极272与漏极274下方。在本实施方式中，去除部分的图案化辅助欧姆接触层258的方法可为干式蚀刻或湿式蚀刻。
接着，制造者可接着去除图28中的部分的图案化硅欧姆接触层248，以分别形成源极硅欧姆接触层242与漏极硅欧姆接触层244于源极辅助欧姆接触层252与漏极辅助欧姆接触层254下方。在本实施方式中，去除部分的图案化硅欧姆接触层248的方法可为干式蚀刻或湿式蚀刻。
接着请参照图30。如图所示，制造者可以剥离液(stripper)去除剩下的的图案化光阻层(亦即，减薄后的厚光阻区块402与404，皆如图29所绘示)。如此一来，像素结构的制程即完成。
从结构上来看，像素结构置于基板100上。像素结构包含栅极210、栅极介电层220、硅通道层232、源极硅欧姆接触层242、漏极硅欧姆接触层244、源极辅助欧姆接触层252、漏极辅助欧姆接触层254、透明导电部262、透明像素电极364、源极272与漏极274与共通电极392。栅极210置于基板100上。栅极介电层220覆盖栅极210与基板100。硅通道层232置于栅极介电层220上，且置于栅极210上方。源极硅欧姆接触层242与漏极硅欧姆接触层244分开设置于硅通道层232上。源极辅助欧姆接触层252与漏极辅助欧姆接触层254分别置于源极硅欧姆接触层242与漏极硅欧姆接触层244上。透明导电部262置于源极辅助欧姆接触层252上。至少部分透明像素电极364置于漏极辅助欧姆接触层254上，且透明像素电极364具有多个开口364a。源极272置于透明导电部262上。漏极274置于透明像素电极364上，并置于漏极辅助欧姆接触层254上方。共通电极392置于基板100上，共通电极392与透明像素电极364重叠。
详细而言，透明像素电极364置于共通电极392上方，且栅极介电层220置于共通电极392与透明像素电极364之间。
在本实施方式中，部分的透明像素电极364置于漏极274与硅通道层232之间，且透明像素电极364直接电性连接漏极274，因此就不需在漏极274与透明像素电极364之间以贯穿(via)结构作电性连接，可减少光罩的使用量。另外漏极辅助欧姆接触层254能够减少漏极硅欧姆接触层244与透明像素电极364之间的电阻，使得漏极硅欧姆接触层244与透明像素电极364能够具有良好的电性连接。且漏极辅助欧姆接触层254的形成可不需加入额外光罩制程，因此亦不增加光罩成本。再者，因在本实施方式中，透明像素电极364置于漏极274下方，因此可使用半色调光罩制程来减少光罩的使用量，如此一来制造者能够在制造成本不致大幅上升的情况下，完成像素结构的制程。另外，在本实施方式中，透明像素电极364的开口364a可用以达成显示面板的广视角需求，且开口364a可在形成透明像素电极364的制程中一并形成，因此亦不会增加光罩的使用量。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (18)

1.一种像素结构，置于一基板上，该像素结构包含：
一栅极，置于该基板上；
一栅极介电层，覆盖该栅极与该基板；
一硅通道层，置于该栅极介电层上，且置于该栅极上方；
一源极硅欧姆接触层与一漏极硅欧姆接触层，分开设置于该硅通道层上；
一源极辅助欧姆接触层与一漏极辅助欧姆接触层，分别置于该源极硅欧姆接触层与该漏极硅欧姆接触层上；
一透明导电部，置于该源极辅助欧姆接触层上；
一透明像素电极，至少部分该透明像素电极置于该漏极辅助欧姆接触层上；
一源极，置于该透明导电部上；以及
一漏极，置于该透明像素电极上，并置于该漏极辅助欧姆接触层上方。
2.如权利要求1所述的像素结构，其特征在于，该源极辅助欧姆接触层与该漏极辅助欧姆接触层的材质为金属。
3.如权利要求1所述的像素结构，其特征在于，该硅通道层的材质为非晶硅、微晶硅、多晶硅或磊晶硅。
4.如权利要求1所述的像素结构，其特征在于，该源极硅欧姆接触层与该漏极硅欧姆接触层的材质为N型掺杂硅。
5.如权利要求1所述的像素结构，其特征在于，更包含：
一栅极线，置于该基板与该栅极介电层之间，并电性连接该栅极；以及
一数据线，置于该栅极介电层上并电性连接该源极。
6.如权利要求1所述的像素结构，其特征在于，更包含：
一保护层，至少覆盖该源极、该漏极、该硅通道层与该透明像素电极；以及
一共通电极，置于该保护层上，该共通电极与该透明像素电极重叠，且该共通电极具有多个开口。
7.如权利要求1所述的像素结构，其特征在于，更包含：
一共通电极，置于该基板与该栅极介电层之间，并置于该透明像素电极的下方，且该共通电极与该透明像素电极重叠。
8.如权利要求7所述的像素结构，其特征在于，该透明像素电极具有多个开口。
9.一种像素结构，置于一基板上，该像素结构包含：
一栅极，置于该基板上；
一栅极介电层，覆盖该栅极与该基板；
一硅通道层，置于该栅极介电层上，且置于该栅极上方；
一源极硅欧姆接触层与一漏极硅欧姆接触层，分开设置于该硅通道层上；
一源极辅助欧姆接触层与一漏极辅助欧姆接触层，分别置于该源极硅欧姆接触层与该漏极硅欧姆接触层上；
一透明导电部，置于该源极辅助欧姆接触层上；
一透明像素电极，至少部分该透明像素电极置于该漏极辅助欧姆接触层上；
一源极，置于该透明导电部上；
一漏极，置于该透明像素电极上，并置于该漏极辅助欧姆接触层上方；以及
一共通电极，置于该基板上，且该共通电极与该透明像素电极重叠。
10.一种像素结构的制造方法，包含：
于一基板上形成一栅极；
依序形成一栅极介电层、一硅半导体层、一硅欧姆接触层与一辅助欧姆接触层覆盖该栅极与该基板；
依序去除部分的该辅助欧姆接触层、该硅欧姆接触层与该硅半导体层，以在该栅极上方形成一图案化辅助欧姆接触层、一图案化硅欧姆接触层与一硅通道层；
依序形成一透明导电材料层与一金属层覆盖该栅极介电层与该图案化辅助欧姆接触层；
去除部分的该金属层，以分别于该图案化辅助欧姆接触层上方形成互相分离之一源极与一漏极，并去除部分的该透明导电材料层，以形成互相分离之一透明像素电极与一透明导电部，至少部分的该透明像素电极形成于该漏极与该图案化辅助欧姆接触层之间，且该透明导电部形成于该源极与该图案化辅助欧姆接触层之间；
去除部分的该图案化辅助欧姆接触层，以分别形成一源极辅助欧姆接触层与一漏极辅助欧姆接触层于该源极与该漏极下方；以及
去除部分的该图案化硅欧姆接触层，以分别形成一源极硅欧姆接触层与一漏极硅欧姆接触层于该源极辅助欧姆接触层与该漏极辅助欧姆接触层下方。
11.如权利要求10所述的像素结构的制造方法，其特征在于，去除部分的该金属层与该透明导电材料层包含：
形成一光阻层，覆盖该金属层；
以一半色调光罩制程，使该光阻层图案化，形成一图案化光阻层；
以该图案化光阻层为罩幕，去除暴露的该金属层以及该暴露部分的该金属层下方的部分透明导电材料层，以形成该源极、该透明导电部与该透明像素电极；
去除另一部分的该光阻层，以暴露另一部分的该金属层；以及
以剩下的该图案化光阻层为罩幕，去除另一部分的该金属层，以形成该漏极，并暴露该透明像素电极。
12.如权利要求10所述的像素结构的制造方法，其特征在于，该辅助欧姆接触层的材质为金属。
13.如权利要求10所述的像素结构的制造方法，其特征在于，该硅欧姆接触层的材质为N型掺杂硅。
14.如权利要求10所述的像素结构的制造方法，其特征在于，更包含：
形成一栅极线于该基板与该栅极介电层之间；以及
形成一数据线于该栅极介电层上。
15.如权利要求10所述的像素结构的制造方法，其特征在于，更包含：
形成一栅极垫于该基板与该栅极介电层之间；
形成一数据垫于该栅极介电层上；
形成一保护层以至少覆盖该源极、该漏极、该硅通道层、该透明像素电极与该数据垫；
形成一第一通孔于该保护层中，以暴露至少部分的该数据垫；
形成一第二通孔于该保护层中，并形成一第三通孔于该栅极介电层中，该第二通孔与该第三通孔一并暴露出至少部分的该栅极垫；
形成一电极层于该保护层上，且该电极层借由该第一通孔而电性连接该数据垫、借由该第二通孔与该第三通孔而电性连接该栅极垫；以及
图案化该电极层，以于该透明像素电极上方形成一共通电极，于该栅极垫上方形成一栅极接触垫，以及于该数据垫上方形成一数据接触垫。
16.如权利要求15所述的像素结构的制造方法，其特征在于，图案化该电极层更包含：
形成多个开口于该共通电极中。
17.如权利要求10所述的像素结构的制造方法，其特征在于，更包含：
形成一共通电极于该基板与该栅极介电层之间。
18.如权利要求17所述的像素结构的制造方法，其特征在于，更包含：
形成多个开口于该透明像素电极中。
CN201410202925.4A 2014-03-12 2014-05-14 像素结构与其制造方法 Pending CN103972245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103108685A TWI545734B (zh) 2014-03-12 2014-03-12 畫素結構與其製造方法
TW103108685 2014-03-12

Publications (1)

Publication Number Publication Date
CN103972245A true CN103972245A (zh) 2014-08-06

Family

ID=51241558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410202925.4A Pending CN103972245A (zh) 2014-03-12 2014-05-14 像素结构与其制造方法

Country Status (3)

Country Link
US (1) US20150263050A1 (zh)
CN (1) CN103972245A (zh)
TW (1) TWI545734B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241297A (zh) * 2014-08-25 2014-12-24 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104779258A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US10600812B2 (en) 2018-06-19 2020-03-24 Au Optronics Corporation Manufacturing method of array substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101908A1 (en) * 2007-10-17 2009-04-23 Hee-Young Kwack Liquid crystal display device and method of fabricating the same
CN102654703A (zh) * 2012-03-31 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法、以及显示设备
CN103293804A (zh) * 2012-02-24 2013-09-11 乐金显示有限公司 液晶显示装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101908A1 (en) * 2007-10-17 2009-04-23 Hee-Young Kwack Liquid crystal display device and method of fabricating the same
CN103293804A (zh) * 2012-02-24 2013-09-11 乐金显示有限公司 液晶显示装置及其制造方法
CN102654703A (zh) * 2012-03-31 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法、以及显示设备

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241297A (zh) * 2014-08-25 2014-12-24 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
WO2016029557A1 (zh) * 2014-08-25 2016-03-03 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104241297B (zh) * 2014-08-25 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
US9929184B2 (en) 2014-08-25 2018-03-27 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, and display panel
CN104779258A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
WO2016165256A1 (zh) * 2015-04-16 2016-10-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
US10304861B2 (en) 2015-09-28 2019-05-28 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display panel
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US11264507B2 (en) 2017-02-16 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and electronic device
US10600812B2 (en) 2018-06-19 2020-03-24 Au Optronics Corporation Manufacturing method of array substrate

Also Published As

Publication number Publication date
US20150263050A1 (en) 2015-09-17
TW201535688A (zh) 2015-09-16
TWI545734B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN103022052B (zh) 一种阵列基板及显示装置
CN102709238A (zh) 阵列基板及其制作方法
CN103811417B (zh) 像素结构的制作方法
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
WO2014127587A1 (zh) 阵列基板及其制造方法、显示装置
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
US20140084292A1 (en) Connection to First Metal Layer in Thin Film Transistor Process
CN103972245A (zh) 像素结构与其制造方法
CN104157613B (zh) 一种阵列基板的制备方法
CN113782493A (zh) 阵列基板的制备方法及阵列基板
CN102593052B (zh) 一种像素结构的制作方法
CN104409350B (zh) 薄膜晶体管的制造方法
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
CN100552925C (zh) 像素结构及其制造方法
CN102723310A (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
TWI540737B (zh) 主動元件及其製造方法
CN102254861A (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN101510529B (zh) 像素结构及其制造方法
CN100452411C (zh) 半导体结构及其制造方法
CN103872040B (zh) 薄膜晶体管阵列基板及其制造方法
CN104766819A (zh) 画素基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806