[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103024295A - 固体拍摄装置及拍摄机 - Google Patents

固体拍摄装置及拍摄机 Download PDF

Info

Publication number
CN103024295A
CN103024295A CN2012103134333A CN201210313433A CN103024295A CN 103024295 A CN103024295 A CN 103024295A CN 2012103134333 A CN2012103134333 A CN 2012103134333A CN 201210313433 A CN201210313433 A CN 201210313433A CN 103024295 A CN103024295 A CN 103024295A
Authority
CN
China
Prior art keywords
transistor
pixel
semiconductor substrate
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103134333A
Other languages
English (en)
Other versions
CN103024295B (zh
Inventor
前田基宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103024295A publication Critical patent/CN103024295A/zh
Application granted granted Critical
Publication of CN103024295B publication Critical patent/CN103024295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供固体拍摄装置及拍摄机。实施方式的固体拍摄装置具备：设置在半导体基板的像素阵列内的单位单元形成区域；设置在上述单位单元形成区域内，生成基于来自被摄体的光信号的信号电荷的像素；设置在上述单位单元形成区域内，放大与从上述像素向浮置扩散层传送的上述信号电荷对应的电位的晶体管放大器。上述晶体管放大器的栅极电极包含隔着第1栅极绝缘膜埋入上述半导体基板的一个以上的第1沟的一个以上的第1埋入部。

Description

固体拍摄装置及拍摄机
相关申请的参考
本申请享受2011年9月22日申请的日本专利申请编号2011-207093的优先权，该日本专利申请的全部内容在本申请中援用。
技术领域
本实施方式一般地说，涉及固体拍摄装置及拍摄机。
背景技术
CCD图像传感器和/或CMOS图像传感器等的固体拍摄装置通过多像素化和/或光学尺寸的缩小，像素尺寸（大小）进一步微细化。
用于控制来自像素的信号的输出的元件(例如，场效应晶体管)的一部分设置在像素阵列内的像素附近。因此，伴随像素的微细化，像素阵列内的控制元件也微细化。
这样的像素及元件的微细化可能导致元件的特性劣化，噪音对来自像素的信号的影响增大。结果，根据来自像素的信号而形成的图像的画质可能劣化。
发明内容
本发明解决的课题是提供可改善图像传感器的画质的固体拍摄装置及拍摄机。
实施方式的固体拍摄装置，其特征在于，具备：设置在半导体基板的像素阵列内的单位单元形成区域；像素，设置在上述单位单元形成区域内，生成基于来自被摄体的光信号的信号电荷；以及晶体管放大器，设置在上述单位单元形成区域内，放大与从上述像素向浮置扩散层传送的上述信号电荷对应的电位，上述晶体管放大器的栅极电极包含隔着第1栅极绝缘膜埋入上述半导体基板的一个以上的第1沟的一个以上的第1埋入部。
另外，其他实施方式的拍摄机，具备：上述实施方式所述的上述固体拍摄装置；以及信号处理电路，其处理上述固体拍摄装置取得的与来自被摄体的光对应的信号，形成图像数据。
而且，其他实施方式的固体拍摄装置，其特征在于，具备：设置在半导体基板内的单位单元形成区域；像素，设置在上述单位单元形成区域内，生成基于来自被摄体的光信号的信号电荷；传送上述信号电荷的浮置扩散层；以及多个晶体管，其设置在上述单位单元形成区域内，用于控制上述像素的工作；其中，至少一个上述晶体管包含具有隔着栅极绝缘膜埋入上述半导体基板的沟内的一个以上的埋入部的栅极电极。
根据上述构成的固体拍摄装置及拍摄机，可以改善图像传感器的画质。
附图说明
图1是实施方式的固体拍摄装置的芯片布局（layout）的一例示图。
图2是实施方式的固体拍摄装置的像素阵列的构造的一例截面图。
图3是实施方式的固体拍摄装置的像素阵列的电路构成的一例示图。
图4是实施方式的固体拍摄装置的像素阵列的构造的一例俯视图。
图5是实施方式的固体拍摄装置的单位单元内的元件的构造的鸟瞰图。
图6A是实施方式的固体拍摄装置的单位单元内的元件的构造的截面图。
图6B是实施方式的固体拍摄装置的单位单元内的元件的构造的截面图。
图7A是实施方式的固体拍摄装置的单位单元内的元件的构造的截面图。
图7B是实施方式的固体拍摄装置的单位单元内的元件的构造的截面图。
图8是实施方式的固体拍摄装置中的光电变换元件的电荷传送的说明图。
图9A是实施方式的固体拍摄装置的制造方法的一工序的截面工序图。
图9B是实施方式的固体拍摄装置的制造方法的一工序的截面工序图。
图10A是实施方式的固体拍摄装置的制造方法的一工序的截面工序图。
图10B是实施方式的固体拍摄装置的制造方法的一工序的截面工序图。
图11A是实施方式的固体拍摄装置的变形例的示图。
图11B是实施方式的固体拍摄装置的变形例的示图。
图12是实施方式的固体拍摄装置的变形例的示图。
图13是实施方式的固体拍摄装置的变形例的示图。
图14A是实施方式的固体拍摄装置的变形例的示图。
图14B是实施方式的固体拍摄装置的变形例的示图。
图15是实施方式的固体拍摄装置的变形例的示图。
图16是实施方式的固体拍摄装置的适用例的示图。
具体实施方式
以下，参照附图，详细说明本实施方式。以下的说明中，具有同一功能及构成的要素附上同一符号，重复的说明根据需要进行。
(1)第1实施方式
参照图1至图10B，说明第1实施方式的固体拍摄装置。
(a)构成（结构）
用图1至图8，说明第1实施方式的固体拍摄装置的构成。
图1是本实施方式的固体拍摄装置(以下称为图像传感器)的芯片的布局例的示意图。图2是像素阵列及其附近的电路构成的示图。
如图1，本实施方式的图像传感器100中，用于控制像素阵列120及像素阵列120的工作的电路(模拟电路或逻辑电路)130设置在一个半导体基板(芯片)110内。
像素阵列120包含多个单位单元（unit cell）UC。
各单位单元UC包含用于将来自外部的入射光变换为电气信号的光电变换部(以下，称为像素)。一个单位单元UC包含至少一个像素。像素例如用光电二极管这样的光电变换元件形成。
各单位单元UC以与像素对应的方式，包含控制来自像素的信号的输出的像素控制单元(也称为信号扫描部)。像素控制单元内的控制元件例如用场效应晶体管形成。像素控制单元包含称为传输门和/或晶体管放大器（amplification transistor）的控制元件。
各单位单元UC包含信号检测部。信号检测部输出像素的信号并保持该信号。例如，用半导体基板内的杂质半导体层(扩散层)形成。作为信号检测部的扩散层称为浮置扩散层。
单位单元UC的内部构成的详细情况将后述。
相互相邻的单位单元UC及所包含的像素通过半导体基板110内的元件分离区域(元件分离部)9而电气分离。各单位单元UC及像素的形成区域被元件分离区域9包围。
在像素阵列120和模拟/逻辑电路(也称为周边电路)130之间，元件分离区域设置在半导体基板110内。
图2表示本实施方式中的像素阵列120的截面构造。另外，图2中，为了图示的简化，作为单位单元UC的构成要素，仅仅图示了作为像素1的光电二极管1及作为控制元件2的传输门2。另外，图2中，为了图示的简化，与像素阵列120在相同芯片110内形成的模拟/逻辑电路的图示省略。
在半导体基板110的像素阵列120内设置了多个单位单元UC。
作为像素的光电二极管1例如设置在P型的半导体基板110内。光电二极管1例如包含在P型的半导体基板110内设置的至少一个杂质半导体层10。杂质半导体层10例如具有N型的导电型。光电二极管1将来自被摄体的光信号变换为与其光量相应的电荷(信号电荷)。光电二极管1蓄积变换的电荷。
浮置扩散层6由在半导体基板110内设置的N型的杂质半导体层60形成。
作为传输门2的场效应晶体管设置在光电二极管1和浮置扩散层6之间。传输门2的栅极电极20隔着栅极绝缘膜(例如，硅氧化膜)在半导体基板110上形成。
在读出光电二极管1蓄积的信号电荷时，传输门导通。导通状态的传输门2的栅极电极20下方的半导体基板110内，即，晶体管2的沟道区域内，形成沟道(反相层)。经由该沟道，光电二极管1的杂质半导体层10内的信号电荷向浮置扩散层6传送。
向浮置扩散层6输出的信号电荷由与像素连接的像素控制单元内的控制元件检测及放大，向单位单元UC及像素阵列120的外部输出。
在光电二极管1的表面(层间绝缘膜75侧)设置了表面屏蔽层78。表面屏蔽层78是杂质半导体层(例如，P型杂质半导体层)。例如，表面屏蔽层78以从传输门2的沟道区域离开的方式，设置在光电二极管1包含的杂质半导体层10的表层。表面屏蔽层78的顶面与层间绝缘膜75接触。表面屏蔽层78抑制由层间绝缘膜75引起的杂质(例如，碳)在光电二极管1包含的杂质半导体层10内扩散。
如上述，在各单位单元UC间设置元件分离区域9。元件分离区域9内，元件分离层90设置在半导体基板110内。相互相邻的单位单元UC通过元件分离层90而电气分离。元件分离层90可以是在半导体基板110内形成的杂质半导体层，也可以是在半导体基板110内的元件分离沟埋入的绝缘体。
层间绝缘膜75覆盖在半导体基板110上形成的场效应晶体管2的栅极电极20。层间绝缘膜75内，设置作为布线和/或遮光层的多个金属层70。层间绝缘膜75及金属层70通过多层布线技术，在层间绝缘膜75内形成。不同布线级的金属层70通过在层间绝缘膜75内埋入的插塞（plug）72连接。例如，金属层70用铝(Al)或者铜(Cu)形成。通过作为布线的金属层70及插塞72，由元件分离层90分离的各元件相互连接。
以下，将设置了场效应晶体管2的栅极电极20及层间绝缘膜75的面(第1面)称为半导体基板110的表面，相对于该面的垂直方向上，与该面相反的面(第2面)称为半导体基板110的背面。另外，半导体基板110可以是硅单结晶基板，也可以是SOI(Silicon On Insulator，绝缘体上硅)基板的半导体层。
例如，本实施方式的图像传感器100包含单板式的像素阵列120。单板式的像素阵列120由单一的像素阵列120取得多个色信息。以与一个像素分别对应的方式，安装红、蓝及绿中至少1色的滤色器（filter）。
如图2，彩色滤色器CF隔着半导体基板110上的层间绝缘膜75设置在像素阵列120上方。在彩色滤色器CF和层间绝缘膜75之间，设置保护膜(没有图示)和/或粘接层(没有图示)。彩色滤色器CF例如具有使红(R)、绿(G)及蓝(B)中任一个色(对应的波段的光)透过的各滤色器多个排列的图形。以1色的滤色器对应一个像素的方式，使多个滤色器按预定的图形排列。从而，形成单板式的图像传感器。另外，彩色滤色器CF除了红、绿、蓝，也可以包含使可见光的全波段透过的白(W)的滤色器和/或黄色的滤色器。彩色滤色器CF具有例如拜耳排列、WRGB排列等的排列图形。
微透镜阵列ML隔着彩色滤色器CF，设置在像素阵列120上方。微透镜阵列ML由与一个像素(光电二极管)对应的一个微透镜通过2维排列而形成。微透镜阵列ML会聚从被摄体到图像传感器的光。来自被摄体的光经由微透镜ML、彩色滤色器CF及层间绝缘膜75，照射单位单元UC内的光电二极管1。
本实施方式的图像传感器100中，设置了包含多层布线的层间绝缘膜75的面(元件形成面)成为来自被摄体的光的受光面。
如本实施方式，在半导体基板110表面上的层间绝缘膜75上设置微透镜ML及彩色滤色器CF，光电变换从半导体基板110的表面侧入射的光的图像传感器称为表面照射型图像传感器。
另外，在设置模拟电路及逻辑电路的区域的上方中，也可以在层间绝缘膜75上设置衬垫（pad，没有图示）。衬垫通过设置在层间绝缘膜75内的插塞与布线70及元件(晶体管)连接。另外，也可以在半导体基板110的背面设置衬垫。在半导体基板110的背面设置的衬垫通过贯通半导体基板110的电极(也称为贯通电极)与布线70及元件连接。通过衬垫，包含图像传感器的芯片与其他芯片(例如，驱动芯片)或电源电气连接。
图3是像素阵列120及其附近的电路的电路构成例的示图。
多个单位单元UC在像素阵列120内配置。各单位单元UC设置在读出控制线RD1、RD2和垂直信号线VSL的交叉位置。
图3所示单位单元UC具有一个单位单元UC包含2个像素1A、1B的2像素1单元构造。2像素1单元构造的单位单元UC中，像素控制单元的一部分及信号检测部对2个像素(光电变换部)1A、1B共用。
单位单元UC的像素控制单元例如包括5个场效应晶体管2A、2B、3、4、5。各场效应晶体管2A、2B、3、4、5例如是n沟道型MOS晶体管。单位单元UC所包含的5个场效应晶体管分别称为传输门2A、2B、晶体管放大器5、寻址晶体管（address transistor）4及复位晶体管3。
2像素1单元构造的单位单元UC中，2个传输门2A、2B设置成与各像素1A、1B分别对应。
单位单元UC的像素1A、1B由光电二极管1A、1B形成。
光电二极管1A、1B的阳极接地(与接地端子连接)。光电二极管1A、1B的阴极经由传输门2A、2B的电流通路与作为信号检测部6的浮置扩散层连接。如上述，光电二极管1A、1B将通过微透镜及彩色滤色器的光变换为电气信号(信号电荷)，蓄积该电荷。通过光电二极管1A、1B内的电荷，在光电二极管1A、1B的端子间产生电位差。以下，不区别光电二极管1A、1B的场合，表示为光电二极管1。
传输门2A、2B分别控制各光电二极管1A、1B的信号电荷的蓄积及放出。传输门2A、2B的栅极分别与读出控制线RD1、RD2连接。传输门2A、2B的电流通路的一端分别与光电二极管1A、1B的阴极连接。传输门2A、2B的电流通路的另一端与浮置扩散层FD连接。以下，不区别传输门2A、2B的场合，表示为传输门2。传输门2也可以称为读出晶体管（readtransistor）或引线晶体管(lead transistor)。
2像素1单元构造的单位单元UC中，复位晶体管3、寻址晶体管4及晶体管放大器5由2个像素1A、1B共有。
复位晶体管3使浮置扩散层FD的电位(晶体管放大器5的栅极电位)复位。复位晶体管3的栅极与复位控制线RST连接。复位晶体管3的电流通路的一端与浮置扩散层FD连接，复位晶体管3的电流通路的另一端与电源端子(例如，接地端子)连接。复位晶体管3也称为复位门。
寻址晶体管4起到用于选择(激活)单位单元UC的选择元件的功能。寻址晶体管4的栅极与寻址控制线ADR连接。寻址晶体管4的电流通路的一端与晶体管放大器5的电流通路的另一端连接，寻址晶体管4的电流通路的另一端与电源端子(例如，接地端子)连接。寻址晶体管4也称为寻址门或行选择晶体管。
晶体管放大器5放大浮置扩散层FD保持的来自像素1的信号。晶体管放大器5的栅极与浮置扩散层FD连接。晶体管放大器5的电流通路的一端与垂直信号线VSL连接，晶体管放大器5的电流通路的另一端与寻址晶体管4的电流通路的一端连接。晶体管放大器5放大的信号作为单位单元(或像素)的信号向垂直信号线VSL输出。晶体管放大器5在单位单元UC内，起到源极跟随器的功能。晶体管放大器5也称为放大门。
另外，单位单元UC也可以不含寻址晶体管4。该场合，也不设置寻址控制线ADR，晶体管放大器5的电流通路的另一端与电源端子(例如，接地端子)连接。
本实施方式的图像传感器100中，单位单元UC不限于2像素1单元构造。例如，也可以像4像素1单元构造、8像素1单元构造那样，一个单位单元UC包含3个以上的像素(光电二极管)，一个单位单元UC内，3个以上的像素共有一个浮置扩散层(信号检测部)6及一个像素控制单元3、4、5的构造。本实施方式的图像传感器100也可以是一个单位单元UC包含一个像素(光电二极管)的1像素1单元构造。
例如，多个单位单元UC以2μm到3μm左右的间距或2μm以下的间距配置在像素阵列120内。
作为控制像素阵列120的工作的周边电路130，定时生成电路80、垂直移位寄存器81、水平移位寄存器82、放大器电路88及水平选择开关晶体管84、负载晶体管86与像素阵列120设置在相同芯片110内。另外，这些以外的周边电路与像素阵列120设置在相同芯片110内。
定时生成电路80控制像素阵列120的工作定时。定时生成电路80控制生成垂直移位寄存器81及水平移位寄存器82输出的控制信号的定时。
垂直移位寄存器81与读出控制线RD1、RD2、寻址控制线ADR及复位控制线RST连接。垂直移位寄存器81根据定时生成电路80指示的工作定时，控制读出控制线RD1、RD2、寻址控制线ADR及复位控制线RST的电位，按行单位控制及选择像素阵列120内的多个单位单元UC。即，垂直移位寄存器81将用于控制各单位单元内的晶体管2A、2B、3、4、5的导通及截止的控制信号(电压脉冲)以预定的工作定时向各控制线RD1、RD2、RST、ADR输出。然后，垂直移位寄存器81使与共同的控制线RD1、RD2、RST、ADR连接的多个晶体管一起导通或截止。
水平移位寄存器82与水平选择晶体管84的栅极连接。水平移位寄存器82根据定时生成电路80指示的工作定时，向水平选择晶体管84的栅极供给水平选择脉冲，控制像素阵列120的列。
水平选择晶体管84的电流通路的一端与水平信号线HSL连接，水平选择晶体管84的电流通路的另一端与垂直信号线VSL的一端连接。水平选择晶体管84由来自水平移位寄存器82的水平选择脉冲激活或非激活。
负载晶体管86的电流通路的一端与垂直信号线VSL的另一端连接。负载晶体管86进行二极管连接。即，负载晶体管86的电流通路的另一端与负载晶体管86的栅极连接。负载晶体管86的电流通路的另一端与电源端子(例如，接地端子)连接。负载晶体管86用作对于垂直信号线VSL的恒流源。
放大器电路88的输入端子与水平信号线HSL连接。放大器电路88检测及放大经由导通状态的水平选择晶体管从垂直信号线VSL向水平信号线HSL输出的来自单位单元UC的信号。
放大器电路88放大的单位单元UC的信号向后级的电路，例如AD变换电路或图像处理电路输出。
像素阵列120的信号通过AD变换电路，进行模拟-数字变换处理和/或CDS(Correlated Double Sampling：相关双重采样)处理。然后，来自AD变换电路的输出信号(数字数据)由图像处理电路执行补正处理和/或特征量的计算处理。从而，例如，形成与像素阵列120的1帧对应的图像。
这里，说明图像传感器的工作的一例。
根据定时生成电路80指示的工作定时，与选择的像素阵列120的行对应的复位控制线RST由垂直移位寄存器81设定成“H”电平，复位晶体管3导通。从而，浮置扩散层6的电位被复位。
另外，根据定时生成电路80指示的工作定时，与选择的像素阵列120的行对应的寻址控制线ADR由垂直移位寄存器81设定成“H”电平。从而，寻址晶体管4导通。经由导通状态的寻址晶体管4，晶体管放大器5的电流通路的另一端与电源端子(例如，接地端子)连接。
复位状态的浮置扩散层6的电位向晶体管放大器5的栅极施加。根据浮置扩散层6的电位的大小，晶体管放大器5驱动。根据被施加复位状态的电位的晶体管放大器5的驱动力，垂直信号线VSL的电位变动。
这样，来自由复位状态的浮置扩散层6的电位驱动的晶体管放大器5的输出作为单位单元UC的输出，向垂直信号线VSL输出。本实施方式中，浮置扩散层6为复位状态时的单位单元的输出信号称为复位信号或复位电压。
根据定时生成电路80指示的工作定时，水平选择晶体管84由来自水平移位寄存器82的水平选择脉冲而分别导通。从而，向垂直信号线VSL输出的复位信号经由导通状态的水平选择晶体管84的电流通路(沟道)及水平信号线HSL，向放大器电路88输出。放大器电路88检测及放大取得的复位信号，向后级的电路(例如，AD变换电路、图像处理电路)输出。
复位控制线RST设定成“L”电平，复位晶体管3截止。浮置扩散层6的电位成为浮置状态。单位单元UC内的光电二极管1A、1B以预定的工作定时从被摄体取得光，将该光信号变换为电气信号(信号电荷)。光电二极管1A、1B蓄积信号电荷。
该期间，读出的控制线RD1、RD2的信号电平设定成“L”电平(例如，-1.0V左右)。单位单元UC内的与2个光电二极管1A、1B分别对应的传输门2A、2B被截止。
根据定时生成电路80指示的工作定时，垂直移位寄存器81输出“H”电平(例如，5V左右的信号)的读出信号。经由读出控制线RD1、RD2，“H”电平的信号向作为传输门2A、2B的晶体管的栅极施加，传输门2A、2B导通。单位单元UC内的2个光电二极管1A、1B蓄积的信号电荷经由导通状态的传输门的电流通路(沟道)被读出到浮置扩散层6。
另外，寻址晶体管4在预定的定时导通，晶体管放大器5的电流通路的另一端与电源端子连接。
与来自光电二极管1的信号电荷量对应的浮置扩散层6的电位向晶体管放大器5的栅极施加。根据浮置扩散层6的电位的大小(来自光电二极管1的信号电荷量)，晶体管放大器5驱动。根据施加了与信号电荷量对应的电位的晶体管放大器5的驱动力，垂直信号线VSL的电位变动。
这样，由信号电荷的保持状态的浮置扩散层6的电位驱动的晶体管放大器5的输出作为单位单元UC的输出，向垂直信号线VSL输出。浮置扩散层6保持来自光电二极管的信号电荷时来自单位单元的输出信号称为像素信号或像素电压。
然后，水平选择晶体管84在指示的工作定时由来自水平移位寄存器82的水平选择脉冲而分别被导通。从而，向垂直信号线VSL输出的像素信号经由导通状态的水平选择晶体管的电流通路(沟道)向放大器电路88输出。放大器电路88检测及放大取得的像素信号，向后级的电路(例如，AD变换电路、图像处理电路)输出。
以上的处理按像素阵列120的行单位依次执行。
例如，来自单位单元UC的复位信号及像素信号通过后级的电路(例如，AD变换电路)进行数字变换处理及相关2重采样(CDS：Correlated DoubleSampling)处理，形成数字的像素数据。根据形成的像素数据，由后级的电路(例如，图像处理装置)形成像素阵列120的1帧的图像。
这里，表示了一个单位单元UC内的2个光电二极管1A、1B的两方同时与浮置扩散层6导通的例。但是，根据各个光电二极管1A、1B的特性(例如，光感度)，也可以控制2个读出控制线RD1、RD2的电位，使光电二极管1A、1B逐一与浮置扩散层6导通。从而，单位单元UC内的传输门2A、2B逐一被激活(导通)。
另外，本实施方式中所述的图像传感器的工作为一例，根据单位单元UC的电路构成、像素阵列及周边电路的构成，图像传感器的工作可适宜变更。
图4是像素阵列120的平面构造的示图。
图4中，表示了像素阵列120内的2像素1单元构造的单位单元UC的布局。
如图4，单位单元UC的形成区域UA内，设置了形成2个像素1A、1B的区域PAA、PAB和形成像素控制单元的区域AA。形成单位单元UC的区域UA称为单位单元形成区域UA。形成像素的区域PAA、PAB称为像素形成区域PAA、PAB。不区别像素形成区域PAA、PAB的场合，表示了像素形成区域PA。
形成像素控制单元的区域AA称为像素控制单元形成区域AA。
单位单元形成区域UA按像素阵列120内的每单位单元UC，由元件分离区域90、95区分。单位单元形成区域UA被元件分离区域90、95包围。
像素形成区域PA及像素控制单元形成区域AA是设置在半导体基板(芯片)110内的半导体区域。一个单位单元形成区域UA中，2个像素形成区域PAA、PAB及一个像素控制单元形成区域AA是半导体基板110内连续的半导体区域。一个单位单元形成区域UA内，2个像素形成区域PAA、PAB的相互相邻的一角与长方形状的像素控制单元形成区域AA的长度方向(延伸方向)的一端分别连接。
像素形成区域PA具有矩形状(四角形状)的平面形状。像素控制单元形成区域AA具有线状(长方形状)的平面形状。
一个单位单元形成区域内的2个像素形成区域PAA、PAB夹着元件分离区域(元件分离层)90，在y方向相邻。例如，一个单位单元形成区域UA内的2个像素形成区域PAA、PAB由作为元件分离层90的杂质半导体层区分。但是，包括绝缘体的元件分离层90也可以区分单位单元形成区域UA内的2个像素形成区域PAA、PAB。例如，互异的单位单元形成区域UA的像素形成区域PA由作为元件分离层的绝缘体电气分离。
单位单元形成区域UA内的2个像素形成区域PAA、PAB形成在y方向上被互异的2个单位单元形成区域UA的像素控制单元形成区域AA夹持的布局。互异的单位单元形成区域UA的多个像素形成区域PAA、PAB以在y方向互相错开(锯齿状)的方式沿x方向排列。相对于x-y平面斜向相邻的单位单元形成区域UA的像素形成区域，在x方向相邻的2个单位单元形成区域UA的2个像素形成区域之间，进行布局。
像素控制单元形成区域AA由作为元件分离层95的绝缘体区分。
沿x方向排列的多个单位单元形成区域UA中，多个像素控制单元形成区域AA以沿x方向在同一直线上排列的方式在像素阵列120内布局。
多个像素控制单元形成区域AA以在y方向上夹持于属于互异的单位单元形成区域UA的2个像素形成区域PAA、PAB间的方式在像素阵列120内布局。
像素控制单元形成区域AA的长度方向的另一端配置在与x方向相邻的其他单位单元形成区域UA的2个像素形成区域PAA、PAB间。
如图4，传输门(引线晶体管或读出晶体管)2的栅极电极20隔着栅极绝缘膜设置在像素形成区域PA和像素控制单元形成区域AA的连接部(半导体区域)上。
传输门2的栅极电极20相对于像素控制单元形成区域AA的延伸方向在斜方向倾斜。传输门2的沟道长度方向相对于像素控制单元形成区域AA的延伸方向形成斜方向。
通过与2个像素1A、1B对应的传输门2A、2B的导通/截止，包括连续的半导体区域的像素形成区域PAA、PAB和像素控制单元形成区域AA电气地连接或电气地分离。
像素形成区域PA包含用于形成光电二极管1的杂质半导体层。用于形成光电二极管1的杂质半导体层10A、10B可以是一个层，也可以是包括杂质浓度不同的多个层的层叠构造。
例如，像素形成区域PA内的光电二极管1的杂质半导体层用作传输门2的电流通路的一端(源极/漏极区域)。
作为浮置扩散层6的杂质半导体层60设置在像素控制单元形成区域AA内。浮置扩散层6以包围2个传输门2A、2B的栅极电极20和复位晶体管3的栅极电极30的方式在像素控制单元形成区域AA内布局。
在杂质半导体层60上设置接触插塞(没有图示)。
浮置扩散层6用作传输门2的电流通路的另一端(源极/漏极区域)。
复位晶体管3的栅极电极30隔着栅极绝缘膜设置在像素控制单元形成区域AA上。复位晶体管3的沟道长度方向与像素控制单元形成区域AA的延伸方向(长度方向)一致。晶体管的沟道宽度方向上的复位晶体管3的栅极电极30的一端及另一端在元件分离区域上配置。
浮置扩散层6实质成为复位晶体管3的电流通路的一端(源极/漏极区域)。复位晶体管3的电流通路的另一端是设置在像素控制单元形成区域AA内的杂质半导体层。
寻址晶体管4在像素控制单元形成区域AA的长度方向上，配置在与浮置扩散层设置侧(一端)相反侧的端部。
寻址晶体管4的栅极电极40隔着栅极绝缘膜设置在像素控制单元形成区域AA上。寻址晶体管4的电流通路的一端及另一端是设置在像素控制单元形成区域AA内的杂质半导体层。作为寻址晶体管4的电流通路的另一端的杂质半导体层设置在像素控制单元形成区域AA的延伸方向的端部(浮置扩散层6设置侧的相反侧)。作为寻址晶体管4的电流通路的另一端的杂质半导体层与其他晶体管不共有。在寻址晶体管4的与其他晶体管不共有的杂质半导体层上，例如，设置接触插塞(没有图示)。
晶体管放大器5在像素控制单元形成区域AA内，布局于复位晶体管3和寻址晶体管4之间。
在复位晶体管3的栅极电极30和寻址晶体管4的栅极电极40之间，晶体管放大器5的栅极电极50隔着栅极绝缘膜设置在像素控制单元形成区域AA上。
作为晶体管放大器5的电流通路的一端的杂质半导体层与作为复位晶体管3的电流通路的另一端的杂质半导体层共有。作为晶体管放大器5的电流通路的另一端的杂质半导体层与作为寻址晶体管4的电流通路的一端的杂质半导体层共有。
晶体管放大器5的栅极电极50经由布线及插塞与浮置扩散层6连接。
这样，像素控制单元内的各晶体管2、3、4、5在相邻的晶体管间共有作为源极/漏极(电流通路的一端及另一端)的杂质半导体层。从而，单位单元形成区域UC的占有面积缩小，实现单位单元UC的微细化。
另外，与复位晶体管3同样，寻址晶体管4及晶体管放大器5的沟道长度方向与像素控制单元形成区域AA的延伸方向(长度方向)对应。复位晶体管3、寻址晶体管4及晶体管放大器5的沟道宽度方向与像素控制单元形成区域AA的宽度方向对应。在晶体管的沟道宽度方向上，寻址晶体管4及晶体管放大器5的栅极电极40、50的一端及另一端在元件分离区域上配置。
用图5至图7B，说明本实施方式的固体拍摄装置(图像传感器)的单位单元包含的晶体管的截面构造。
图5是本实施方式的固体拍摄装置的单位单元UC内的晶体管的构造的鸟瞰图。图6A、图6B、图7A及图7B是本实施方式的固体拍摄装置的单位单元UC内的晶体管的构造截面图。另外，图5至图7B中，为了明确图示，覆盖单位单元内的晶体管的栅极电极的层间绝缘膜的图示省略。
如图5，本实施方式的图像传感器100中，单位单元UC包含的晶体管的栅极电极50具有在半导体基板110内埋入的部分151。晶体管5的栅极电极50的在半导体基板埋入的部分151称为埋入部151。栅极电极50的埋入部150以外的部分称为上层部150。上层部150是相对于半导体基板表面的垂直方向上，与半导体基板110的顶面(源极/漏极区域52的顶面)的位置相比位于上侧(层间绝缘膜侧)的部分，上层部150的上部及侧部由层间绝缘膜(没有图示)覆盖。栅极电极50的上层部150，与半导体基板110的顶面相比相对于半导体基板的底部向相反侧(层间绝缘膜侧)突出。上层部150也称为突起部150。
栅极电极50的一部分(埋入部)151通过在半导体基板110内埋入，隔着栅极绝缘膜51相对向的栅极电极50和半导体基板(沟道区域)110的面积增大。结果，晶体管(栅极电极)的平面尺寸（大小）即使小，也可以增大晶体管的沟道区域的尺寸(沟道长度/沟道宽度)。
例如，具有包含埋入部151的栅极电极50的晶体管5是晶体管放大器5。
图6A及图6B是本实施方式的图像传感器100包含的晶体管放大器5的截面构造的示图。
图6A是沿图4的VIA-VIA的截面，表示沿晶体管的沟道长度方向的晶体管放大器5的截面构造。图6B是沿图4的VIB-VIB的截面，表示沿晶体管的沟道宽度方向的晶体管放大器5的截面构造。
如图5、图6A及图6B，晶体管放大器5的栅极电极50的埋入部151设置在形成于半导体基板110内的沟RC1内。
晶体管放大器5的栅极绝缘膜51沿沟RC1的内侧面及底面设置。
栅极电极50的埋入部151从栅极电极50的上层部(突起部)150的底面向半导体基板120侧突出。在相对于半导体基板表面的垂直方向上，栅极电极50的底面的一部分，通过埋入部151的形成，与半导体基板110的顶面(源极/漏极区域的顶面)相比，向半导体基板110的底部侧后退。
如图6A，沟道长度方向上的埋入部151的侧面夹着栅极绝缘膜52，与作为源极/漏极区域的杂质半导体层52相邻。晶体管的沟道长度方向上的栅极电极50的截面形状形成大致矩形状。
如图6B，在沟道宽度方向上的埋入部151的侧面和元件分离层95之间，设置栅极绝缘膜51和半导体区域110。沟道宽度方向上的埋入部151的两侧面，夹着栅极绝缘膜51，与半导体区域(半导体基板)110相对向。
晶体管的沟道宽度方向上的栅极电极50的截面形状形成向下凸型的截面形状。
栅极绝缘膜51设置在半导体基板110和上层部150之间以及半导体基板110和埋入部151的侧面及底面之间。
晶体管的沟道宽度方向上的埋入部151的尺寸(宽度)W1比晶体管的沟道宽度方向上的上层部152的宽度小。埋入部151的宽度W1比栅极绝缘膜52的膜厚的2倍的尺寸大。例如，晶体管的沟道长度方向上的埋入部151的尺寸L1与晶体管的沟道长度方向上的上层部150的尺寸L2实质相同。
晶体管的沟道宽度方向上的埋入部151的宽度W1优选比晶体管的沟道宽度方向上的像素控制单元形成区域AA的宽度WAA小。这是因为，埋入部151的宽度W1和像素控制单元形成区域AA的宽度WAA为相同大小的场合，元件分离层95和埋入部151的侧面接触，与元件分离层95和埋入部151的侧面不接触的场合比较，埋入部151的沟道宽度方向的侧面和半导体区域110的相向面积（对向面积）减少。
因此，优选设定埋入部151及埋入其的沟RC1的尺寸，使得埋入部151的宽度W1比像素控制单元形成区域AA的宽度WAA小。
相对于半导体基板110表面的垂直方向(深度方向)上，栅极电极50的埋入部151的底面的位置与源极/漏极区域52的顶面相比，位于半导体基板110的底部侧(后退)。例如，相对于半导体基板110表面的垂直方向(深度方向)上，栅极电极50的埋入部151的底面的位置与元件分离层95的底面的位置相比，位于半导体基板110的底部侧。另外，栅极电极50的埋入部151的底面的位置也可以设定在源极/漏极区域52的顶面位置和元件分离层95的底面位置的中间位置。
例如，相对于半导体基板110表面的垂直方向(深度方向)上，栅极电极50的埋入部151具有尺寸(厚度)d1。埋入部151的尺寸d1可以比相对于半导体基板110表面的垂直方向上的上层部150的尺寸大或者小。
如本实施方式的图像传感器100，晶体管放大器5具有埋入半导体基板110内的部分151时，晶体管放大器5的沟道宽度(栅极宽度)的尺寸大致成为“WAA+2×d1”。这样，与沟道宽度方向上的埋入部151的侧面和半导体区域110相对向的尺寸d1相应，晶体管放大器5的沟道宽度变大。即，本实施方式的图像传感器100中，通过增大埋入部151的尺寸d1，与相对于半导体基板表面水平方向上的平面的栅极电极50和半导体基板110的相向面积比较，可增大晶体管放大器5的沟道宽度。
另外，栅极电极50具有埋入部151，从而晶体管放大器5的沟道长度(栅极长)与尺寸(厚度)d1相应而变大。例如，在设置埋入部151的部分中，晶体管放大器5的沟道长度(栅极长)成为“L2+2×d1”。
这样，晶体管5的栅极电极50通过具有埋入半导体基板110的部分151，可以增大晶体管放大器5的栅极电极50和半导体区域110的相向面积，增大晶体管的沟道尺寸(沟道宽度及沟道长度)。
另外，图5、图6A及图6B所示例中，沟RC1的截面形状形成矩形状。但是，沟RC1的截面形状也可以是半圆状或半椭圆状。该场合，沟RC1的底部具有预定的曲率，沟RC1及栅极电极50的埋入部151的底面成为曲面。
如图7A及图7B，传输门(引线晶体管或读出晶体管)2也可以具有包含埋入部121的栅极电极20。
图7A表示沿图4的VIIA-VIIA线的截面，即沿晶体管的沟道长度方向的传输门2的截面构造。图7B表示沿图4的VIIB-VIIB线的截面，即沿晶体管的沟道宽度方向的传输门2的截面构造。
如图7A及图7B，与图6A及图6B所示的像素控制单元的晶体管(晶体管放大器5)的栅极电极50同样，传输门2具有包含上层部(突起部)120和埋入部121的栅极电极20。
传输门2的栅极电极20的埋入部121设置在形成于半导体基板110内的沟RC2内。半导体基板110和埋入部121之间，设置栅极绝缘膜21。
如图7A，埋入部121的沟道长度方向上的一个侧面夹着栅极绝缘膜21，与作为浮置扩散层的杂质半导体层60相邻。埋入部121的沟道长度方向上的另一个侧面夹着栅极绝缘膜21，与半导体区域110及表面屏蔽层78、79相邻。
在用于形成光电二极管1的杂质半导体层和埋入部121的侧面上的栅极绝缘膜21之间，设置半导体区域。但是，光电二极管的杂质层10的侧面也可以与埋入部121的侧面上的栅极绝缘膜21接触。
例如，与埋入部121相邻的表面屏蔽层78的部分79的杂质浓度比光电二极管1的杂质半导体层10的表层中的表面屏蔽层78的杂质浓度低。与埋入部121相邻的表面屏蔽层78的部分79称为低浓度屏蔽层79。在低浓度的杂质半导体层形成后，在栅极电极20的侧面形成侧壁膜，再度进行离子注入，形成高浓度的表面屏蔽层78，从而形成低浓度屏蔽层79。
如图7B，晶体管的沟道宽度方向上，传输门2的栅极电极20的埋入部的宽度W2比夹着传输门2的沟道区域的元件分离层90间的间隔WAA′小。因此，埋入部121的沟道宽度方向上的两侧面夹着栅极绝缘膜21与半导体区域110相对向。另外，设置在传输门的沟道宽度方向的元件分离层90也可以是绝缘体。
例如，相对于半导体基板110的表面的垂直方向上，光电二极管的杂质半导体层10的底面的位置与传输门2的栅极电极20的埋入部121的底面的位置相比，设置在半导体基板110的底部(背面)侧。相对于半导体基板110的表面的垂直方向上，浮置扩散层6的杂质半导体层60的底面的位置设定在光电二极管1的杂质半导体层10的底面的位置和埋入部121的底面的位置之间的位置(深度)。例如，区分像素形成区域PA的元件分离层(杂质半导体层)90的底面的位置与光电二极管1的杂质半导体层10的底面的位置相比，设定在半导体基板110的底部侧。
传输门2的栅极电极20通过包含埋入部121，使得相对于半导体基板110表面的垂直方向(深度方向)上，传输门2的栅极电极20的底面的位置接近作为像素的光电二极管1的杂质半导体层10中的杂质浓度高的区域(光电二极管1的电位的中心、杂质浓度的中心)。例如，相对于半导体基板110表面的垂直方向上，传输门2的栅极电极20的底面的位置优选配置在与光电二极管1的杂质半导体层10的杂质浓度的中心(杂质浓度最高的位置)的位置实质相同的位置(深度)。
从而，如图8所示，与来自被摄体的光对应，光电二极管1蓄积的电荷的几乎全部可以向浮置扩散层6传送。
图8示意表示了本实施方式的图像传感器100中，光电二极管1蓄积的电荷(信号电荷)向作为浮置扩散层6的杂质半导体层60传送时信号电荷的移动通路。
图8的“A1”表示半导体基板110的表面的位置。图8的“A2”表示相对于半导体基板表面的垂直方向上的传输门2的栅极电极20的埋入部121的位置(深度)。图8的“A3”表示相对于半导体基板表面的垂直方向上的光电二极管1的杂质半导体层10的杂质浓度最高的位置(杂质浓度的中心)。
传输门2的栅极电极20的埋入部121的底部在相对于半导体基板110的表面的垂直方向上，设置在半导体基板110的表面A1和包括杂质半导体层的光电二极管1的杂质浓度的中心位置A3之间的位置A2。
例如，表示A1-A2间的尺寸的“d2”与相对于半导体基板110表面的垂直方向上的埋入部121的尺寸(厚度)相当。另外，晶体管放大器5的埋入部151的厚度d1可以与传输门的埋入部121的厚度d2相同或者不同。
来自光电二极管1的信号电荷经由在传输门2的栅极电极20的底面形成的沟道，向浮置扩散层6移动。
本实施方式的图像传感器100中，传输门2的栅极电极20包含埋入部121，该栅极电极20的底面与半导体基板110的表面A1相比，向半导体基板110的底部侧突出。
因此，与相对于半导体基板110的表面的垂直方向上，如平面构造的晶体管那样，栅极电极的底面配置在与半导体基板110表面A1实质相同位置的构造(栅极电极不具有埋入部的构造)比较，包含埋入部121的栅极电极20的底面配置在光电二极管1的杂质浓度的中心(电位的中心)A3的附近。光电二极管1的杂质浓度的中心A3和传输门2的沟道(栅极电极20的底面)A2的距离变小。
因此，与从光电二极管1的杂质浓度的中心A3向半导体基板110的表面A1移动信号电荷的场合比较，从光电二极管1到浮置扩散层6的电荷的传送变得容易。结果，光电二极管1蓄积的信号电荷几乎完全传送到浮置扩散层6。
如图5至图7B，本实施方式的图像传感器100中，单位单元UC内的场效应晶体管2、5具有包含在半导体基板110的沟RC1、RC2内埋入的部分(埋入部)121、151的栅极电极20、50。
例如，放大浮置扩散层60的电位的晶体管放大器5具有包含埋入部151的栅极电极50。
晶体管放大器5的栅极电极50的埋入部151从栅极电极50的上层部(突起部)150的底面向半导体基板110的底部侧(半导体基板110的背面侧)突出。埋入部50的沟道宽度方向的侧面隔着栅极绝缘膜51与半导体区域110相对向。
从而，晶体管放大器5的沟道宽度比晶体管形成区域(像素控制单元区域)的宽度大，晶体管放大器5的有效沟道宽度增大。例如，通过晶体管放大器5的栅极电极50的埋入部151，晶体管放大器5的沟道长度也变大。
这样，晶体管的平面尺寸即使微细化，在晶体管5的栅极电极50的埋入部151的侧面和半导体区域(沟道区域)之间，也可以确保相对于半导体基板的表面的水平方向上的栅极电极和半导体区域的相向面积。
本实施方式的图像传感器100可以增大单位单元UC内的晶体管的栅极电极50和半导体区域110的相向面积，扩大该晶体管的沟道区域。其结果，根据本实施方式的图像传感器100，伴随单位单元UC内的场效应晶体管的微细化，例如，可以抑制1/f噪音(闪烁噪音)这样由晶体管5引起的噪音恶化。根据本实施方式的图像传感器100，通过增大控制像素的工作的单位单元UC内的晶体管的沟道区域的面积，可以降低噪音。
因此，可以抑制在经由晶体管放大器5的沟道区域向垂直信号线VSL输出的来自像素(单位单元)的信号包含晶体管的噪音。
另外，通过可以增大场效应晶体管的沟道宽度，可以增大晶体管的电流驱动力。通过可以增大场效应晶体管的沟道长度，可以减小晶体管的泄漏电流。
例如，如用于放大来自像素的信号的晶体管放大器5那样，在晶体管的工作特性可能影响来自像素的信号即图像的画质的单位单元内的晶体管中，优选采用具有包含埋入部的栅极电极的晶体管。
从而，根据本实施方式的图像传感器100，可以提高由图像传感器形成的图像的画质。
另外，本实施方式的图像传感器100中，用于传送光电二极管的电荷的传输门2具有包含埋入部121的栅极电极。
从而，相对于半导体基板表面的垂直方向上，传输门2的栅极电极20的底面的位置配置在光电二极管1的杂质浓度的中心(电位的中心)的区域的附近。因此，从光电二极管1到浮置扩散层6的信号电荷的传送通路可以形成得靠近光电二极管1的杂质浓度的中心，比较容易地传送几乎全部光电二极管1蓄积的信号电荷到浮置扩散层FD。
其结果，本实施方式的图像传感器100可以抑制信号电荷在光电二极管1内残存时在图像产生的余像。
例如，随着像素尺寸的微细化，单位单元UC内的晶体管及晶体管形成区域的面积微细化，晶体管的平面尺寸缩小。如本实施方式，通过在半导体基板110内埋入栅极电极20、50的一部分，3维地确保栅极电极-半导体区域的相向面积，增大晶体管的有效沟道尺寸，可以抑制单位单元(像素)的微细化导致的晶体管的工作特性的劣化。
本实施方式中，说明了晶体管放大器5及传输门2的两方的栅极电极20、50具有埋入部151、121的例。但是，本实施方式的图像传感器100中，也可以仅仅晶体管放大器5具有包含埋入部151的栅极电极50。另外，本实施方式的图像传感器100中，也可以仅仅传输门2具有包含埋入部121的栅极电极20。而且，复位晶体管3及寻址晶体管4也可以具有包含埋入部的栅极电极。
另外，实施方式的图像传感器以表面照射型图像传感器为例进行了说明，但是也可以适用于背面照射型图像传感器。即，背面照射型图像传感器的单位单元UC中，传输门2及晶体管放大器5的至少一方具有图5至图7B所示的构造。背面照射型图像传感器中，半导体基板110的背面成为来自被摄体的光的受光面。背面照射型图像传感器中，在半导体基板的背面侧设置彩色滤色器及微透镜。即使是具有包含埋入部121、151的栅极电极20、50的场效应晶体管设置在单位单元UC内的背面照射型图像传感器，也可以取得与上述表面照射型图像传感器实质相同的效果。
如上所述，根据本实施方式的固体拍摄装置，可以改善图像传感器形成的图像的画质。
(b)制造方法
参照图5至图10B，说明第1实施方式的固体拍摄装置(例如，图像传感器)的制造方法。
图9A及图9B是表示第1实施方式的图像传感器的制造方法的一工序的截面工序图。图9A表示沿晶体管的沟道长度方向的传输门形成区域200及晶体管放大器形成区域500的截面工序图。图9B表示沿晶体管的沟道宽度方向的传输门形成区域200及晶体管放大器形成区域500的截面工序图。以下，形成传输门的区域200称为传输门形成区域200，形成晶体管放大器的区域500称为晶体管放大器形成区域500。
如图9A及图9B，在半导体基板110内形成元件分离层90、95，区分单位单元形成区域UC的像素形成区域PAA及像素控制单元形成区域AA。例如，为了区分像素形成区域PAA，作为元件分离层90的杂质半导体层90在半导体基板110内形成。另外，为了区分像素控制单元形成区域AA，作为元件分离层95的绝缘体在半导体基板110内形成。
图形化的掩模(例如，光致抗蚀剂掩模)通过光刻技术及蚀刻在半导体基板110上形成。该掩模(没有图示)在像素形成区域PAA具有开口部。该掩模在覆盖像素形成区域PAA以外的区域的状态下，执行用于形成光电二极管的构成部件(杂质半导体层)10的离子注入。从而，光电二极管1在半导体基板110的像素形成区域PAA内形成。
用于形成光电二极管1的掩模除去后，掩模99A在半导体基板110上形成。掩模99A进行图形化，以在传输门及晶体管放大器的栅极电极的位置形成开口部。
根据具有开口部的掩模99A，半导体基板110用例如RIE(Reactive IonEtching，反应离子蚀刻)蚀刻。从而，在传输门形成区域200及晶体管放大器形成区域500内，在场效应晶体管的栅极电极的形成位置，沟RC1、RC2在半导体基板110内实质上同时形成。
晶体管放大器形成区域500内，开口部形成在掩模99A内，使得形成的沟RC1的宽度W1比晶体管放大器形成区域(像素控制单元形成区域)500的宽度WAA小。因此，晶体管的沟道宽度方向上，在沟RC1和元件分离层95之间由掩模99A覆盖的区域中，残留有半导体区域(半导体基板)110。沟RC1的宽度W1设定成后续工序形成的晶体管的栅极绝缘膜的膜厚的2倍以上的尺寸。
传输门形成区域200内，相对于半导体基板110的表面的垂直方向上的沟RC2的尺寸(深度)d2优选设定在相对于半导体基板110的表面的垂直方向上的光电二极管1的杂质浓度的中心(杂质浓度最高的位置)附近的位置。例如，晶体管放大器形成区域500内的沟RC1的深度(沟RC1的底面的位置)d1设定成使沟RC1的底面比元件分离层95的底面更靠半导体基板110的底部侧的尺寸。
传输门形成区域200内的沟RC2和晶体管放大器形成区域500内的沟RC1由共同的工序形成的场合，晶体管放大器形成区域500内的沟RC1的深度d1设定成与传输门形成区域200内的沟RC2的深度d2实质相同大小。但是，晶体管放大器形成区域500内的沟RC1的深度d1也可以不同于传输门形成区域200内的沟RC2的深度d2。沟RC1、RC2的深度d1、d2互异的场合，沟RC1、RC2由不同的工序形成。
例如，复位晶体管的形成区域及寻址晶体管的形成区域中，在掩模99A不形成开口部。复位晶体管及寻址晶体管的形成区域在用于形成沟RC1、RC2的蚀刻时，被掩模99A覆盖。因此，在复位晶体管及寻址晶体管的形成区域内，在半导体基板110内不形成沟。
图10A及图10B是表示第1实施方式的图像传感器的制造方法的一工序的截面工序图。图10A是沿晶体管的沟道长度方向的传输门形成区域200及晶体管放大器形成区域500的截面工序图。图10B表示沿晶体管的沟道宽度方向的传输门形成区域200及晶体管放大器形成区域500的截面工序图。
如图10A及图10B，用于形成沟RC1、RC2的掩模除去后，晶体管的栅极绝缘膜21、51通过例如热氧化法在半导体基板110上形成。从而，在半导体基板110的露出面及沟RC1、RC2的内部，形成栅极绝缘膜21、51。
晶体管的沟道宽度方向及沟道长度方向上的沟RC1、RC2的尺寸设定成比栅极绝缘膜21、51的膜厚的2倍大的尺寸。因此，沟RC1、RC2不会被栅极绝缘膜21、51埋入。
在半导体基板110上及栅极绝缘膜21、51上，导电体(例如，导电性多晶硅层)97通过例如CVD(Chemical Vapor Deposition，化学气相沉积)法沉积。在沟RC1、RC2内，埋入导电体97。
导电体97上，与预定的栅极电极的图形对应的掩模(没有图示)通过光刻技术及蚀刻形成。根据图形化的掩模，导电体97通过例如RIE法加工。
从而，如图6A至图7B，传输门2及晶体管放大器5的栅极电极20、50在栅极绝缘膜21、51上形成。本实施方式的图像传感器100的制造方法中，形成的栅极电极20、50包含在半导体基板110的沟RC1、RC2内形成的埋入部121、151和埋入部121、151的上侧(半导体基板110的底部侧的相反侧)的上层部120、150。形成的栅极电极20、50的埋入部121、151的侧面夹着栅极绝缘膜21、51，与半导体区域相对向。
另外，在传输门2及晶体管放大器5的栅极绝缘膜21、52及栅极电极20、50形成的同时，形成复位晶体管、寻址晶体管及周边电路的场效应晶体管的栅极绝缘膜及栅极电极。
将形成的栅极电极50用作掩模，作为晶体管50的源极/漏极区域的杂质半导体层52通过例如离子注入法在半导体基板110内形成。另外，作为浮置扩散层6的杂质半导体层60、光电二极管1的顶面的表面屏蔽层78、79依次形成。例如，执行相对于栅极电极的侧壁绝缘膜的形成及在栅极电极上形成硅化物层的硅化物处理。
如图2，层间绝缘膜75、作为遮光膜或布线的金属层70及连接布线间的插塞72通过多层布线技术形成。
以与光电二极管1的位置对应的方式，彩色滤色器CF及微透镜ML在层间绝缘膜75上形成。衬垫在层间绝缘膜75上或半导体基板110的背面上形成。
通过以上的工序，完成本实施方式的图像传感器100。
本实施方式的图像传感器的制造方法中，说明了在传输门形成区域200和晶体管放大器形成区域500的两方形成沟RC1、RC2，形成具有包含埋入部121、151的栅极电极的场效应晶体管2、5的例。但是，也可以仅仅在传输门区域200内，或，仅仅晶体管放大器形成区域500内，形成埋入栅极电极20、50的一部分121、151的沟RC1、RC2，仅仅在传输门2或晶体管放大器5的任一个栅极电极20、50，形成埋入部121、151。
另外，复位晶体管及寻址晶体管的形成区域内，与传输门形成区域200及晶体管放大器形成区域500同样，也可以形成埋入栅极电极的一部分的沟，形成具有包含埋入部的栅极电极的场效应晶体管。
另外，场效应晶体管、光电二极管及浮置扩散层的构成部件的形成顺序若确保匹配性，则不限于上述的顺序。例如，也可以在单位单元UC的晶体管形成后，形成光电二极管。
如上所述，本实施方式的图像传感器的制造方法中，在半导体基板110内形成的沟RC1、RC2内，埋入导电体，将该导电体加工为预定的栅极图形。从而，形成单位单元UC，其包含：具有包含半导体基板110内埋入的部分121、151的栅极电极20、50的晶体管；和光电二极管1。
本实施方式的图像传感器的制造方法中，形成具有包含埋入部151的栅极电极的晶体管放大器5。形成的晶体管放大器5的栅极电极50中，除了上层部150的底面及埋入部151的底面，埋入部151的侧面也与半导体区域(半导体基板)110相对向。
从而，本实施方式的图像传感器100中，可以增大控制光电二极管1的工作的单位单元UC内的晶体管的有效沟道区域的尺寸。结果，可以抑制伴随元件的微细化的晶体管的噪音(例如，1/f噪音)的增大。因此，本实施方式的图像传感器100可以降低在图像包含的噪音。
另外，本实施方式的图像传感器的制造方法中，形成具有包含埋入部121的栅极电极的传输门2。形成的传输门2的栅极电极20通过具有埋入部121，使得栅极电极20的底面的位置靠近光电二极管1的杂质浓度的中心的位置。
从而，光电二极管1的杂质浓度的中心和浮置扩散层6之间的信号电荷的移动距离比在半导体基板110的表面附近移动信号电荷的场合短。结果，光电二极管1蓄积的信号电荷的几乎全部可以比较容易传送到作为浮置扩散层6的杂质半导体层60。因此，本实施方式的制造方法形成的图像传感器可以抑制在形成图像产生余像。
如上所述，根据本实施方式的图像传感器的制造方法，可以提供可以改善画质的图像传感器。
(2)变形例
参照图11A至图15，说明本实施方式的固体拍摄装置(例如，图像传感器)的变形例。
单位单元UC内的场效应晶体管(例如，晶体管放大器)的构造中，只要晶体管具有包含上层部及埋入部的栅极电极50，则不限于上述的例(例如，图6A、图6B、图7A及图7B)。
图11A至图13是本实施方式的图像传感器100的单位单元UC包含的晶体管放大器5的变形例的示图。
图11A表示晶体管放大器5的沟道宽度方向的截面构造。
如图11A，单位单元UC内的晶体管的栅极电极50的截面形状也可以是向下凹型的截面形状。例如，晶体管的沟道宽度方向的一端及另一端中，埋入部1511、1512设置在栅极电极50内。
2个埋入部1511、1512中，一个埋入部1511的单侧的侧面与元件分离层95的侧面接触，另一个埋入部1512的单侧的侧面与元件分离层95的侧面接触。在2个埋入部1511、1512的不与元件分离层95接触的侧的侧面间，设置半导体区域(半导体基板)110。
沟道宽度方向的截面中，具有向下凹型的截面形状的栅极电极50的晶体管放大器5的沟道宽度成为“WAA+2×d1”。
图11B是图11A所示晶体管放大器5的制造方法的一例示图。
例如，如图11B，图9A及图9B所示图像传感器的制造工序中，开口部在掩模99B内形成，使得沟道宽度方向上的晶体管放大器形成区域的元件分离层95的侧面露出。从而，可以形成具有沟道宽度方向上凹型的截面形状的栅极电极50的晶体管放大器5。
另外，晶体管的沟道长度方向的截面中，栅极电极50也可以具有向下凹型的截面形状。
图6A及图6B的晶体管放大器5中，表示了晶体管放大器5的栅极电极50包含一个埋入部151的例。
如图12，2个以上的埋入部1511、1512也可以设置在栅极电极50。例如，多个埋入部1511、1512在晶体管的沟道长度方向延伸。
图12表示与图11A及图11B不同的变形例中的晶体管放大器5的沟道宽度方向的截面构造。
如图12，2个埋入部1511、1512设置在栅极电极50的场合，晶体管的沟道宽度方向上的2个埋入部1511、1512的两侧面夹着栅极绝缘膜51，与半导体区域110分别相对向。
该场合，具有包含2个埋入部1511、1512的栅极电极50的晶体管放大器5的沟道宽度成为“WAA+4×d1”。
为图12所示构造的场合，图9A、图9B、图11A及图11B所示图像传感器的制造工序中，多个开口部在覆盖晶体管放大器形成区域500的掩模99内形成，使得晶体管放大器形成区域500内的沟道宽度方向上的晶体管放大器形成区域的元件分离层95的侧面不露出。
这样，通过以多个埋入部1511、1512与晶体管5的栅极电极50的上层部150连接的方式设置在栅极电极50内，可以进一步增大栅极电极50和半导体区域110的相向面积。
另外，图12所示例中，2个埋入部1511、1512设置在栅极电极50内，但是，也可以3个以上的埋入部设置在栅极电极50内。
用图13说明不同于图11A、图11B及图12的变形例的晶体管放大器5的构造。
图13表示晶体管放大器5的沟道长度方向的截面构造。
如图13，沟道长度方向上的晶体管放大器5的栅极电极50的截面形状中，也可以在埋入部151的侧面上的栅极绝缘膜51和作为源极/漏极区域的杂质半导体层52之间，设置半导体区域(半导体基板)110。该场合，沟道长度方向上的栅极电极20的截面形状成为向下凸型的截面形状。沟道长度方向的截面形状为图13所示构造，沟道宽度方向的截面形状为图6B所示构造的场合，埋入部的平面形状成为十字状的平面形状。
图13所示晶体管放大器中，晶体管的沟道长度方向上的栅极电极50的埋入部151的尺寸L1比栅极电极50的上层部150的尺寸L2小。例如，沟道长度方向上的沟RC1的尺寸比栅极绝缘膜52的膜厚的2倍的尺寸大。
图13所示晶体管放大器5中，晶体管5的沟道长度用“L2+2×d1”表示。即，晶体管放大器的沟道长度，与埋入部的深度方向的尺寸d1的2倍的尺寸对应而变大。通过增大晶体管的沟道长度，可以降低晶体管5为截止状态时的泄漏电流。
另外，也可以在晶体管的沟道长度方向的截面中，以栅极电极50包含多个埋入部的方式形成晶体管放大器5。该场合，埋入部向晶体管的沟道宽度方向延伸，晶体管放大器5的沟道长度增大。例如，传输门、复位晶体管及寻址晶体管的栅极电极也可以具有图11A至图13所示的栅极电极。
图14A、图14B及图15是本实施方式的图像传感器的单位单元UC包含的传输门2的变形例的示图。
如图14A，传输门2的栅极电极20包含的埋入部121的截面形状不限于矩形状。例如，晶体管的沟道长度方向上的传输门2中的埋入部125及设置埋入部的沟RC3的截面形状也可以是三角形状。
图14A所示传输门2中，晶体管的沟道长度方向上，埋入部125的光电二极管1侧的一端的底部配置在光电二极管1的杂质浓度的中心的位置A3附近。另外，晶体管的沟道长度方向上，埋入部125的浮置扩散层6侧的另一端的底部配置在半导体基板110的表面A1附近。
埋入部125的浮置扩散层6侧的底部的位置配置在与浮置扩散层6的顶面的位置实质相同的位置。埋入部125的光电二极管1侧的底部优选配置在与光电二极管1的杂质浓度的中心位置A3实质相同的位置。
图14A所示的传输门2中，晶体管2的沟道长度方向上的栅极电极20的埋入部125的一端的底部的位置和另一端的底部的位置互异。传输门2的栅极电极20中，埋入部125的浮置扩散层6侧的底部与埋入部125的光电二极管1侧的底部相比，位于相对于半导体基板的表面的垂直方向上半导体基板110的表面侧(层间绝缘膜75侧)。相对于半导体基板110表面的垂直方向上，埋入部125的浮置扩散层6侧的底部的位置配置在埋入部125的光电二极管1侧的底部的位置A2和半导体基板110的表面A1之间的位置。
图7A及图7B所示传输门2的构造中，为了取入来自光电二极管1的信号电荷，作为浮置扩散层6的杂质半导体层6的底部的位置形成在比埋入部121的底部深的位置。如图7A及图7B所示例，栅极电极20的埋入部的底部的全体设定在光电二极管的杂质浓度的中心A3的位置的场合，作为浮置扩散层6的杂质半导体层60形成到半导体基板110的深位置为止。
传输门2的栅极电极20的埋入部121的底部的位置随着从浮置扩散层6侧朝向光电二极管1侧，逐渐向半导体基板110的底部侧后退。另外，例如，若光电二极管1侧的底部的位置与浮置扩散层6侧的底部的位置相比位于半导体基板110的底部侧，传输门2的栅极电极20的埋入部121例如也可以阶段状地急剧变化。
图14B表示图14A所示传输门的制造工序的一工序。如图14B，图14A的晶体管的沟道长度方向上的栅极电极20的埋入部125的截面形状为三角形的传输门2中，例如，通过采用栅格掩模和/或半色调掩模的中间曝光，在沟RC3的形成区域内形成膜厚不同的光致抗蚀剂掩模99C。例如，光致抗蚀剂掩模99C中，光电二极管形成区域PA侧的膜厚薄，浮置扩散层形成区域侧的膜厚比光电二极管形成区域PA侧的膜厚厚。采用这样的膜厚不同的掩模99C，具有三角形状的截面构造的沟RC3在传输门形成区域200内的半导体基板110内形成。
具有埋入部125的底部位置阶段地变化的栅极电极20的传输门2的制造工序中，也可以通过与具有包含埋入部151的栅极电极50的晶体管放大器5的制造工序分别不同的工序，在各区域200、500内形成沟RC1、RC3。
如图14A，埋入部125的浮置扩散层6侧的端部位于浮置扩散层6的顶面的附近，从而，不将作为浮置扩散层6的杂质半导体层60形成到半导体基板110的深位置为止也可。结果，可以降低用于形成浮置扩散层6的工艺的难度，降低图像传感器的制造成本。
该场合中，传输门的埋入部125的光电二极管1侧的底部配置在相对于半导体基板110表面的垂直方向上的光电二极管1的杂质浓度的中心的位置A3的附近，因此，可以比较容易执行光电二极管1的信号电荷的传送。
如图15，传输门2的栅极电极20中，沟道宽度方向上的埋入部121的侧面上的栅极绝缘膜21也可以与元件分离层(例如，杂质半导体层)90接触。即，沟道宽度方向上，传输门2中，在该埋入部121和元件分离层90之间，不存在半导体区域110也可。晶体管的沟道宽度方向上的埋入部121的宽度W2具有与晶体管的沟道宽度方向上的传输门形成区域内的元件分离层90间的间隔WAA′实质相同的大小。
这样，传输门2中，埋入部121的底部的全体的位置通过接近光电二极管的杂质浓度的中心的位置，可以向浮置扩散层6高效传送来自光电二极管1的信号电荷。
如上所述，实施方式的图像传感器的变形例与实施方式的图像传感器同样，可以改善图像传感器形成的图像的画质。
(3)适用例
参照图16，说明各实施方式的固体拍摄装置的适用例。
实施方式的固体拍摄装置(图像传感器)模块化后，适用于数字拍摄机和/或附带拍摄机的便携电话。
图16是本实施方式的图像传感器的适用例的方框图。
包含本实施方式的图像传感器100的拍摄机(或附带拍摄机的便携电话)900除了图像传感器100，例如还包含信号处理部(DSP)91、光学透镜部90、存储部92、显示部93及控制部95。
图像传感器100将与图像对应的入射光(来自被摄体的光)变换为电气信号。光学透镜部(透镜单元)90将入射光(来自被摄体的光)会聚到图像传感器100，使与入射光对应的图像在图像传感器100上成像。光学透镜部90包含多个透镜，可控制机械或电气光学特性(例如，焦点距离)。
信号处理部(例如，DSP：Digital Signal Processor，数字信号处理器)91处理从图像传感器100输出的电气信号。存储部92存储来自DSP91的信号。存储部92也可以存储从外部提供的信号及数据。
显示部93显示来自DSP91的信号或来自存储部92的信号。来自DSP91的信号及来自存储部92的信号是图像传感器100取得的与来自被摄体的光对应的图像数据(静止图像数据或运动图像数据)。控制部95控制拍摄机模块内的各构成部101~104的工作。
包含本实施方式的图像传感器的拍摄机模块及拍摄机，可以改善形成的图像的画质。
虽然说明了本发明的几个实施方式，但是这些实施方式只是例示，而不是限定发明的范围。这些新实施方式可以各种形态实施，在不脱离发明的要旨的范围，可以进行各种省略、置换、变更。这些实施方式及其变形是发明的范围和要旨所包含的，也是权利要求书记载的发明及其均等的范围所包含的。

Claims (20)

1.一种固体拍摄装置，其特征在于，具备：
单位单元形成区域，其设置在半导体基板的像素阵列内；
像素，其设置在上述单位单元形成区域内，生成基于来自被摄体的光信号的信号电荷；以及
晶体管放大器，其设置在上述单位单元形成区域内，放大与从上述像素向浮置扩散层传送的上述信号电荷对应的电位；
上述晶体管放大器的栅极电极包含隔着第1栅极绝缘膜埋入上述半导体基板的一个以上的第1沟的一个以上的第1埋入部。
2.根据权利要求1所述的固体拍摄装置，其特征在于，
在上述晶体管放大器的沟道宽度方向上，上述第1埋入部的侧面与半导体区域相对向。
3.根据权利要求1所述的固体拍摄装置，其特征在于，
上述晶体管放大器的沟道宽度方向上的上述第1沟的尺寸，比上述晶体管放大器的栅极宽度小。
4.根据权利要求1所述的固体拍摄装置，其特征在于，
上述晶体管放大器的沟道长度方向上的上述第1埋入部的尺寸，在晶体管的沟道长度方向上的上述栅极电极的尺寸以下。
5.根据权利要求1所述的固体拍摄装置，其特征在于，
上述晶体管放大器的沟道宽度，比上述晶体管放大器的沟道宽度方向上的设置上述晶体管放大器的有源区域的尺寸大，
上述晶体管放大器的沟道长度，比上述晶体管放大器的沟道长度方向上的上述晶体管放大器的源极及漏极间的尺寸大。
6.根据权利要求1所述的固体拍摄装置，其特征在于，
在相对于上述半导体基板的表面的垂直方向上，上述第1埋入部的底部的位置，与包围上述单位单元形成区域的元件分离层的底部相比，更靠上述半导体基板的底部侧配置。
7.根据权利要求1所述的固体拍摄装置，其特征在于，
上述晶体管放大器的上述栅极电极包含一个上述第1埋入部，上述晶体管放大器的沟道宽度方向上的上述第1埋入部的侧面的全体不与包围上述单位单元形成区域的元件分离层接触。
8.根据权利要求1所述的固体拍摄装置，其特征在于，
上述晶体管放大器的上述栅极电极具有2个上述第1埋入部，
一个上述第1埋入部设置在上述晶体管放大器的沟道宽度方向上的上述栅极电极的一端，另一个上述第1埋入部设置在上述晶体管放大器的沟道宽度方向上的上述栅极电极的另一端。
9.根据权利要求1所述的固体拍摄装置，其特征在于，还具备：
传输门，其设置在上述单位单元形成区域内的上述像素和上述浮置扩散层之间，控制上述信号电荷对上述浮置扩散层的传送。
10.根据权利要求9所述的固体拍摄装置，其特征在于，
上述传输门的栅极电极包含隔着第2栅极绝缘膜分别埋入上述半导体基板的一个以上的第2沟内的一个以上的第2埋入部。
11.根据权利要求10所述的固体拍摄装置，其特征在于，
在相对于上述半导体基板的表面的垂直方向上，上述第2埋入部的底部的位置配置在形成上述像素的杂质层的杂质浓度的中心的附近。
12.根据权利要求10所述的固体拍摄装置，其特征在于，
在相对于上述半导体基板的表面的垂直方向上，上述浮置扩散层侧的上述第2埋入部的底部的位置设置在上述像素侧的上述第2埋入部的底部的位置和上述半导体基板的表面之间的位置。
13.根据权利要求12所述的固体拍摄装置，其特征在于，
上述第2埋入部在传输门的沟道长度方向上具有三角形状的截面形状，上述第2埋入部中的上述像素侧的端部与上述像素的表面相比位于半导体基板的底部侧，上述第2埋入部中的上述浮置扩散层侧的端部与上述传输门的上述栅极电极设置侧的上述浮置扩散层的面位于相同高度。
14.根据权利要求10所述的固体拍摄装置，其特征在于，
上述传输门的沟道宽度方向上的上述第2埋入部的尺寸与上述传输门的沟道宽度方向上的设置上述传输门的有源区域的尺寸相同。
15.一种拍摄机，其特征在于，具备：
根据权利要求1所述的上述固体拍摄装置；以及
信号处理电路，其处理上述固体拍摄装置取得的与来自被摄体的光对应的信号，形成图像数据。
16.一种固体拍摄装置，其特征在于，具备：
单位单元形成区域，其设置在半导体基板内；
像素，其设置在上述单位单元形成区域内，生成基于来自被摄体的光信号的信号电荷；
浮置扩散层，其传送上述信号电荷；以及
多个晶体管，其设置在上述单位单元形成区域内，用于控制上述像素的工作；
其中，至少一个上述晶体管包含具有隔着栅极绝缘膜埋入上述半导体基板的沟内的一个以上的埋入部的栅极电极。
17.根据权利要求16所述的固体拍摄装置，其特征在于，
包含具有上述埋入部的栅极电极的上述晶体管的沟道宽度，比上述晶体管的沟道宽度方向上的设置上述晶体管的有源区域的尺寸大。
18.根据权利要求16所述的固体拍摄装置，其特征在于，
包含具有上述埋入部的上述栅极电极的上述晶体管是传输门，上述传输门设置在上述像素和上述浮置扩散层之间，控制上述信号电荷从上述像素向上述浮置扩散层的传送。
19.根据权利要求18所述的固体拍摄装置，其特征在于，
在相对于上述半导体基板的表面的垂直方向上，上述传输门的上述埋入部的底部的位置配置在形成上述像素的杂质层的杂质浓度的中心的附近。
20.根据权利要求18所述的固体拍摄装置，其特征在于，
上述传输门的上述埋入部中的上述像素侧的端部，与上述像素的顶面相比，位于靠上述半导体基板的底部侧，上述传输门的上述埋入部中的上述浮置扩散层侧的端部，与上述传输门的上述栅极电极设置侧的上述浮置扩散层的顶面位于相同高度。
CN201210313433.3A 2011-09-22 2012-08-29 固体拍摄装置及拍摄机 Active CN103024295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011207093A JP5537523B2 (ja) 2011-09-22 2011-09-22 固体撮像装置
JP207093/2011 2011-09-22

Publications (2)

Publication Number Publication Date
CN103024295A true CN103024295A (zh) 2013-04-03
CN103024295B CN103024295B (zh) 2016-04-13

Family

ID=47910893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210313433.3A Active CN103024295B (zh) 2011-09-22 2012-08-29 固体拍摄装置及拍摄机

Country Status (4)

Country Link
US (1) US8829578B2 (zh)
JP (1) JP5537523B2 (zh)
CN (1) CN103024295B (zh)
TW (1) TWI495095B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148499A (zh) * 2018-08-23 2019-01-04 德淮半导体有限公司 像素单元及其制造方法、图像传感器以及成像装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
CN104981906B (zh) * 2013-03-14 2018-01-19 索尼半导体解决方案公司 固态图像传感器、其制造方法和电子设备
JP2014187270A (ja) * 2013-03-25 2014-10-02 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
JP6285667B2 (ja) * 2013-09-03 2018-02-28 キヤノン株式会社 固体撮像装置の製造方法
US9425343B2 (en) * 2013-09-03 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6279332B2 (ja) * 2014-01-21 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置
KR102374109B1 (ko) * 2014-08-01 2022-03-14 삼성전자주식회사 크로스토크 특성을 개선하는 이미지 센서 및 그의 제조 방법
US9871065B2 (en) 2014-12-22 2018-01-16 Google Inc. RGBZ pixel unit cell with first and second Z transfer gates
JP2017011002A (ja) * 2015-06-18 2017-01-12 ソニー株式会社 撮像素子、電子機器
KR102433575B1 (ko) 2015-10-12 2022-08-19 삼성전자주식회사 이미지 센서
KR102466415B1 (ko) 2016-01-20 2022-11-15 삼성전자주식회사 이미지 센서
JP2017183636A (ja) 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
KR102513483B1 (ko) * 2017-11-30 2023-03-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
JP2021019171A (ja) * 2019-07-24 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
CN114830337A (zh) 2019-12-25 2022-07-29 索尼半导体解决方案公司 光接收元件和光接收装置
WO2021152943A1 (ja) * 2020-01-30 2021-08-05 パナソニックＩｐマネジメント株式会社 撮像装置
JP2021136366A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び光検出装置
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US12021095B2 (en) 2020-11-12 2024-06-25 Samsung Electronics Co., Ltd. Image sensor and electronic system including the same
JP2024016310A (ja) * 2020-12-22 2024-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法
US11637138B2 (en) * 2021-02-26 2023-04-25 Omnivision Technologies, Inc. Tilted transfer gate for advanced CMOS image sensor
KR20220125930A (ko) * 2021-03-08 2022-09-15 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2023003799A (ja) * 2021-06-24 2023-01-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
KR20230014541A (ko) * 2021-07-21 2023-01-30 삼성전자주식회사 듀얼 수직 게이트, 및 그 듀얼 수직 게이트를 포함한 이미지 센서
JP2023075602A (ja) * 2021-11-19 2023-05-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び半導体装置
WO2024007121A1 (en) * 2022-07-04 2024-01-11 Huawei Technologies Co., Ltd. Solid-state imaging device with high charge transfer capability
WO2024014209A1 (ja) * 2022-07-12 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2024111280A1 (ja) * 2022-11-25 2024-05-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138486A1 (en) * 2004-12-23 2006-06-29 Lim Keun H CMOS image sensor and method for fabricating the same
US20070034965A1 (en) * 2005-08-09 2007-02-15 Jong-Wan Jung CMOS Image Sensor Having Drive Transistor with Increased Gate Surface Area and Method of Manufacturing the Same
US7364960B2 (en) * 2004-10-20 2008-04-29 Samsung Electronics Co., Ltd. Methods for fabricating solid state image sensor devices having non-planar transistors
CN101840926A (zh) * 2009-03-17 2010-09-22 索尼公司 固态成像装置及其制造方法、驱动方法、以及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3469105B2 (ja) * 1998-10-19 2003-11-25 株式会社東芝 増幅型固体撮像装置
JP2004356246A (ja) 2003-05-28 2004-12-16 Sony Corp 固体撮像素子の製造方法および固体撮像素子
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100672669B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
JP5401928B2 (ja) 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
JP2009302103A (ja) * 2008-06-10 2009-12-24 Sony Corp 固体撮像装置およびその製造方法および撮像装置
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
US8658956B2 (en) * 2009-10-20 2014-02-25 Omnivision Technologies, Inc. Trench transfer gate for increased pixel fill factor
US8487350B2 (en) * 2010-08-20 2013-07-16 Omnivision Technologies, Inc. Entrenched transfer gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364960B2 (en) * 2004-10-20 2008-04-29 Samsung Electronics Co., Ltd. Methods for fabricating solid state image sensor devices having non-planar transistors
US20060138486A1 (en) * 2004-12-23 2006-06-29 Lim Keun H CMOS image sensor and method for fabricating the same
US20070034965A1 (en) * 2005-08-09 2007-02-15 Jong-Wan Jung CMOS Image Sensor Having Drive Transistor with Increased Gate Surface Area and Method of Manufacturing the Same
CN101840926A (zh) * 2009-03-17 2010-09-22 索尼公司 固态成像装置及其制造方法、驱动方法、以及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148499A (zh) * 2018-08-23 2019-01-04 德淮半导体有限公司 像素单元及其制造方法、图像传感器以及成像装置

Also Published As

Publication number Publication date
US20130076934A1 (en) 2013-03-28
JP2013069846A (ja) 2013-04-18
JP5537523B2 (ja) 2014-07-02
TW201322436A (zh) 2013-06-01
TWI495095B (zh) 2015-08-01
US8829578B2 (en) 2014-09-09
CN103024295B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN103024295B (zh) 固体拍摄装置及拍摄机
US20240047504A1 (en) Solid-state imaging device, drive method thereof and electronic apparatus
JP6541080B2 (ja) 固体撮像装置
TWI497702B (zh) Solid state camera device
TWI447902B (zh) 固態影像裝置、其製造方法及電子設備
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
CN101488512B (zh) 固态图像拾取装置
CN105895650B (zh) 固体摄像装置以及电子设备
CN102196198A (zh) 固体摄像器件、其制造方法和驱动方法、以及电子装置
KR20100002184A (ko) 고체 촬상 장치 및 전자 기기
JP2017195215A (ja) 撮像素子及びその製造方法
US12021106B2 (en) Solid-state image sensor and electronic device
JP5508355B2 (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
US11183526B2 (en) Image sensor
CN116250248A (zh) 固态摄像装置及其制造方法和电子设备
US20230299140A1 (en) Semiconductor device and electronic apparatus
JP2012204492A (ja) 固体撮像装置
JP2013211295A (ja) 固体撮像装置及びその製造方法、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant