CN102983863A - 一种流水线模数转换器的第一级电路结构 - Google Patents
一种流水线模数转换器的第一级电路结构 Download PDFInfo
- Publication number
- CN102983863A CN102983863A CN2012105550437A CN201210555043A CN102983863A CN 102983863 A CN102983863 A CN 102983863A CN 2012105550437 A CN2012105550437 A CN 2012105550437A CN 201210555043 A CN201210555043 A CN 201210555043A CN 102983863 A CN102983863 A CN 102983863A
- Authority
- CN
- China
- Prior art keywords
- voltage
- remainder
- amplifier
- analog
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种流水线模数转换器的第一级电路结构，包括4位全并行模数转换器、编码电路和余数增益模数转换器。采用两相不交叠时钟，采样相完成对输入电压的采样，保持相完成对残余电压的放大。所述余数增益模数转换器由子模数转换器、减法器和余数放大器构成。在采样时，4位全并行模数转换器将输入电压比较量化产生16位的温度计编码，经编码器转换为4位二进制输出码。采样电容阵列下极板接输入电压，上级板接共模电平，对输入进行采样；在保持时，子数模转换器根据温度计编码的控制输出不同电压到采样电容阵列，根据两次电荷守恒，完成与输入电压的减法，同样反馈电容跨接在余数放大器两端将残余电压放大8倍后给后级电路使用。
Description
技术领域
本发明涉及集成电路技术领域中模数转换器方向，具体为一种流水线模数转换器的第一级电路结构
背景技术
近几年，通信和数字信号处理技术的飞速发展，高速高精度的模数转化器作为模拟系统与数字系统接口，其设计变得越来越重要。流水线模数转换器作为一种经典的结构，可以很好地兼顾速度、精度和功耗的要求，因其结构设计的多样化和灵活性特点，所以受到了极大的青睐。
流水线模数转换器的基本思想是将总体的精度分散到不同的级，通过时序控制将每级的输出合并，达到系统的总体要求精度。传统的流水线结构是将1.5位/级的结构串联起来，通过数级的串联来达到要求的精度。当总体精度较高时，串联的级数相应的增加，同时带来功耗和噪声的问题。为了解决这一问题，可以增加每级的位数来减少系统的级数，但位数越高本身功耗也会越大，这样便产生了如何根据系统精度来分配每级的级数，同时要兼顾功耗，噪声，和设计难度等方面的要求。
在高速高精度模数转换器领域中，要想达到高的精度，需要采取一定的措施。通常使用的方法有激光修正、额外增加校准电路、电容误差平均等。激光修正需要增加额外的工序，成本大大增加；自校准电路需要设计新的算法和实现电路，在设计难度、功耗和面积都带来巨大的压力；电容平均技术实际是牺牲速度来提高精度的。除上述方法，通过增加第一级的分辨率能够显著提高模数转换器系统的线性度，从而来提高模数转换器的精度。同时，第一级使用多位的结构，余数放大器的增益较高，降低了后级噪声的要求，在一定的程度上也有利于系统整体功耗的优化。第一级位数的增加，本身要比1.5位/级消耗的功耗多，但是系统整体的级数同样下降了。如何合理的分配每级的位数显得尤为重要。
发明内容
针对上述现有技术，本发明提供一种流水线模数转换器的第一级电路结构，该电路实现第一级精度为4位的结构，优化了量化范围，减小比较器的设计难度。在保证性能的同时，一定程度上降低其功耗，并能够很好的和后级电路相结合形成完整的高速高精度流水线模数转换器。
为了解决上述技术问题，本发明一种流水线模数转换器的第一级电路结构，包括4位全并行模数转换器（FLASH ADC）、编码电路和余数增益数模转换器（MDAC）组件，采用两相不交叠时钟，分为采样时钟和保持时钟，在采样相时完成对输入电压的采样，在保持相时完成对残余电压的放大；所述余数增益数模转换器（MDAC）组件由子数模转换器（DAC）、减法器和余数放大器构成；所述4位全并行模数转换器（FLASH ADC）采用16个比较器，将量化范围分割为17段，比较中心“0”电平偏移Vref/16，以Vref/8为单位步进的中间区域共15段，两端区域为Vref/16；比较器输出16位的温度计编码，经过温度计编码器转换为4位的二进制输出码，编码从0000到1111；所述余数增益数模转换器（MDAC）组件的采样状态与所述4位全并行模数转换器（FLASH ADC）的采样状态同时进行；所述余数放大器采用增益增强型的折叠共源共栅结构，余数放大器主运放的输入端为P型输入对管，输入为全差分结构；余数放大器主运放的输出端接离散型的开关电容共模反馈电路，所述共模反馈电路采用两相不交叠时钟；余数放大器辅助运放的输入为N输入对管或P输入对管，余数放大器辅助运放的输出电压接主运放的栅极，辅助运放的输出电容为主运放中与输出相接端口四个管子的栅源电容和寄生电容；
在采样状态时，所述4位全并行模数转换器（FLASH ADC）一端接输入电压VIN，另一端为分段电压，将输入电压VIN与量化电压进行比较，判断输入电压的范围，同时产生16位的温度计编码，温度计编码经过温度计编码器转换为4位的二进制输出码，同时，温度计编码器作为子数模转换器（DAC）开关的控制开关，温度计编码作为子数模转换器（DAC）的输出电压控制信号；余数增益数模转换器（MDAC）的采样状态和全并行模数转换器（FLASH ADC）的采样状态同时进行，当余数增益数模转换器（MDAC）工作在采样状态时，采样电容阵列电容的下极板接模拟输入电压VIN，采样电容阵列电容上级板接共模电压VCM，对输入电压进行采样；此时，余数放大器相当于悬空状态；
在保持状态时，采样电容阵列电容的下极板接子数模转换器（DAC）的输出电压，子数模转换器（DAC）根据温度计编码的控制输出不同电压±Vref到采样电容阵列；采样电容阵列电容上级板接余数放大器的输入端，根据两次电荷守恒，完成与输入电压的减法，反馈电容跨接在余数放大器的输入和输出，将残余电压放大8倍后给后级电路使用。
与现有技术相比，本发明的有益效果是：
1、利用本发明可以优化量化范围，保证端点处的精度。同时减小比较器的设计压力。
2、利用本发明，第一级采用精度为4位的结构，减小流水线模数转换器系统的整体级数，降低了系统的整体功耗，同时在整体应用时，减少了从第一级到末级的传输时间。
3、利用本发明，第一级多位的结构能够显著的提高系统的线性度，避免使用自校正电路，激光修正技术等成本较高的技术来提高系统的精度。同时第一级多位结构的余数放大器的增益较大，能够很好的减小后级的噪声压力和匹配性的要求。
4、利用本发明，余数放大器的结构采用增益增强型结构能够很好的实现高速高精度的要求，同时主运放的共模反馈采用离散型的开关电容共模反馈，静态功耗很低，并且优化了辅助运放的偏置电路和连续型共模反馈电路。就余数放大器本身而言，在保证其正常性能的情况下，一定程度上降低了其功耗。
附图说明
图1是本发明流水线模数转换器的第一级电路结构示意图；
图2是本发明中4位全并行模数转换器（FLASH ADC）的结构示意图；
图3是4位全并行模数转换器（FLASH ADC）输入输出曲线；
图4是本发明中MDAC结构示意图；
图5是MDAC结构工作在采样状态下的简化示意图；
图6是MDAC结构工作在保持状态下的简化示意图；
图7是MDAC中余数放大器的主体结构；
图8是P型辅助运放的结构及其共模反馈电路；
图9是N型辅助运放的结构及其共模反馈电路；
图10是辅助运放的偏置电路结构；
图11是离散型开关电容共模反馈电路。
具体实施方式
下面结合具体实施方式对本发明作进一步详细地描述。
如图1所示，本发明一种流水线模数转换器的第一级电路结构，包括4位全并行模数转换器（FLASH ADC）、编码电路和余数增益数模转换器（MDAC）组件，本发明采用两相不交叠时钟，分为采样时钟和保持时钟，在采样相时完成对输入电压的采样，在保持相时完成对残余电压的放大。
图2示出了本发明中4位全并行模数转换器（FLASH ADC）的结构，该结构同样工作在两相不交叠时钟下。本发明中所述4位全并行模数转换器（FLASH ADC）采用16个比较器，将量化范围分割为17段，比较中心“0”电平偏移Vref/16，以Vref/8为单位步进的中间区域共15段，两端区域为Vref/16；比较器输出16位的温度计编码，经过温度计编码器转换为4位的二进制输出码，编码从0000到1111；在采样状态时，4位全并行模数转换器（FLASH ADC）一端接输入电压，另一端为分段电压，将输入电压进行比较量化，输出16位的温度计编码；温度计编码经过温度计编码器转换为4位的二进制作为第一级电路的数字输出，如图3所示的输入输出传输曲线。温度计编码同时作为子数模转换器（DAC）开关的控制开关。在保持状态时，子数模转换器（DAC）根据温度计编码输出电压±Vref。上述的所有动作均工作在半个时钟周期，所以对电路的要求较高，对时钟的稳定性要求也较高。
如图4所示，本发明中所述余数增益数模转换器（MDAC）组件由子数模转换器（DAC）、减法器和余数放大器构成；所述余数增益数模转换器（MDAC）组件的采样状态与所述4位全并行模数转换器（FLASH ADC）的采样状态同时进行。当余数增益数模转换器（MDAC）工作在采样状态时，采样电容阵列左端接模拟输入电压VIN，右端接共模电压VCM，完成对输入电压采样，采样状态的简化电路如图5。在保持状态时，采样电容左端接子数模转换器（DAC）的输出电压，右端接余数放大器的输入端，反馈电容跨接在余数放大器的输入和输出，如图6。结合采样状态和保持状态，完成对输入电压的采样和对残余电压的放大。
图7为余数增益数模转换器（MDAC）中余数放大器主运放采用的结构及其简单的偏置电路。所述余数放大器采用增益增强型的折叠共源共栅结构，余数放大器主运放的输入端为P型输入对管，输入为全差分结构；余数放大器主运放的输出端接离散型的开关电容共模反馈电路，所述共模反馈电路采用两相不交叠时钟，不需要额外的时钟控制电路。如图11所示，通过调节电容C1和电容C2的大小来控制反馈电路的稳定性，同时兼顾运放的输出电容的大小，稳定了输出共模电压，优化了偏置电路，降低了运放本身的功耗，
图8是P型辅助运放的结构及其共模反馈电路，图9是N型辅助运放的结构及其共模反馈电路，余数放大器辅助运放根据输入电压的大小分为N输入对管和P输入对管，余数放大器辅助运放的输出电压接主运放的栅极，为主运放的栅极提供稳定的偏置电压。同时由于辅助运放的输出电容为主运放中与输出端口相接的四个管子的栅源电容和寄生电容，总和较小，因此采用连续型的共模反馈结构，反馈速度较快，图10是辅助运放的偏置电路结构。
在采样状态时，所述4位全并行模数转换器（FLASH ADC）一端接输入电压VIN，另一端为分段电压，快速地将输入电压VIN与量化电压进行比较，判断输入电压的范围，同时产生16位的温度计编码，温度计编码经过温度计编码器转换为4位的二进制输出码，同时，温度计编码器作为子数模转换器（DAC）开关的控制开关，温度计编码作为子数模转换器（DAC）的输出电压控制信号；余数增益数模转换器（MDAC）的采样状态和4位全并行模数转换器（FLASH ADC）的采样状态同时进行，当余数增益数模转换器（MDAC）工作在采样状态时，采样电容阵列电容下极板接模拟输入电压VIN，采样电容阵列电容上级板接共模电压VCM，对输入电压进行采样；此时，余数放大器相当于悬空状态；在保持状态时，采样电容阵列电容下极板接子数模转换器（DAC）的输出电压，子数模转换器（DAC）根据温度计编码的控制输出不同电压±Vref到采样电容阵列；采样电容阵列电容上级板接余数放大器的输入端，根据两次电荷守恒，完成与输入电压的减法，反馈电容跨接在余数放大器的输入和输出，将残余电压放大8倍后给后级电路使用。上述的所有动作均工作在半个时钟周期，所以对电路的要求较高，对时钟的稳定性要求也较高。
本发明通过优化全并行模数转换器（FLASH ADC），降低了比较器的要求，很大程度上放宽了比较器的失调电压和精度。为了进一步提升比较速度，降低功耗，本发明中的比较器为预放大级加锁存器形式的结构，由于比较器的精度要求不高，所以预放大级的增益要求不高，因此可以达到很宽的带宽。另外，本发明中的余数放大器作为第一级电路的核心电路，它的性能基本上决定了第一级电路的性能。余数放大器采用了增益增强型的折叠共源共栅结构，辅助运放同样为折叠共源共栅的结构，这样的结合能够很好的实现高速高增益。同时为了稳定，在主运放和辅助运放分别加入了共模反馈电路，稳定了输出共模电压，并优化了偏置电路，降低了运放本身的功耗。
总之，本发明在不改变基本结构条件下内部参数还可以优化，优化了量化范围，减小比较器的设计难度。在保证性能的同时，一定程度上降低其功耗，并能够很好的和后级电路相结合形成完整的高速高精度流水线模数转换器。
尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以作出很多变形，这些均属于本发明的保护之内。
Claims (1)
1.一种流水线模数转换器的第一级电路结构，包括4位全并行模数转换器（FLASHADC）、编码电路和余数增益数模转换器（MDAC）组件，其特征在于：
采用两相不交叠时钟，分为采样时钟和保持时钟，在采样相时完成对输入电压的采样，在保持相时完成对残余电压的放大；
所述余数增益数模转换器（MDAC）组件由子数模转换器（DAC）、减法器和余数放大器构成；
所述4位全并行模数转换器（FLASH ADC）采用16个比较器，将量化范围分割为17段，比较中心“0”电平偏移Vref/16，以Vref/8为单位步进的中间区域共15段，两端区域为Vref/16；比较器输出16位的温度计编码，经过温度计编码器转换为4位的二进制输出码，编码从0000到1111；
所述余数增益数模转换器（MDAC）组件的采样状态与所述4位全并行模数转换器（FLASH ADC）的采样状态同时进行；
所述余数放大器采用增益增强型的折叠共源共栅结构，余数放大器主运放的输入端为P型输入对管，输入为全差分结构；余数放大器主运放的输出端接离散型的开关电容共模反馈电路，所述共模反馈电路采用两相不交叠时钟；余数放大器辅助运放的输入为N输入对管或P输入对管，余数放大器辅助运放的输出电压接主运放的栅极，辅助运放的输出电容为主运放中与输出端口相连的四个管子的栅源电容和寄生电容；
在采样状态时，所述4位全并行模数转换器（FLASH ADC）一端接输入电压VIN，另一端为分段电压，将输入电压VIN与量化电压进行比较，判断输入电压的范围，同时产生16位的温度计编码，温度计编码经过温度计编码器转换为4位的二进制输出码，同时，温度计编码器作为子数模转换器（DAC）开关的控制开关，温度计编码作为子数模转换器（DAC）的输出电压控制信号；余数增益数模转换器（MDAC）的采样状态和4位全并行模数转换器（FLASH ADC）的采样状态同时进行，当余数增益数模转换器（MDAC）工作在采样状态时，采样电容阵列电容的下极板模拟输入电压VIN，采样电容阵列电容的上极板接共模电压VCM，对输入电压进行采样；此时，余数放大器相当于悬空状态；
在保持状态时，采样电容阵列电容的下极板接子数模转换器（DAC）的输出电压，子数模转换器（DAC）根据温度计编码的控制输出不同电压±Vref到采样电容阵列；采样电容阵列电容的上极板接余数放大器的输入端，根据两次电荷守恒，完成与输入电压的减法，反馈电容跨接在余数放大器的输入和输出，将残余电压放大8倍后给后级电路使用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105550437A CN102983863A (zh) | 2012-12-18 | 2012-12-18 | 一种流水线模数转换器的第一级电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105550437A CN102983863A (zh) | 2012-12-18 | 2012-12-18 | 一种流水线模数转换器的第一级电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102983863A true CN102983863A (zh) | 2013-03-20 |
Family
ID=47857649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105550437A Pending CN102983863A (zh) | 2012-12-18 | 2012-12-18 | 一种流水线模数转换器的第一级电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102983863A (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103905049A (zh) * | 2014-03-11 | 2014-07-02 | 中国科学院半导体研究所 | 一种高速快闪加交替比较式逐次逼近模数转换器 |
| CN104113335A (zh) * | 2014-01-22 | 2014-10-22 | 西安电子科技大学 | 14位高速流水线型模数转换器 |
| CN104242944A (zh) * | 2013-06-21 | 2014-12-24 | 西安电子科技大学 | 一种带溢出位判断的2.5位乘法型数模转换器mdac结构 |
| CN104426525A (zh) * | 2013-08-22 | 2015-03-18 | 联发科技股份有限公司 | 信号产生装置 |
| CN104796102A (zh) * | 2015-02-12 | 2015-07-22 | 太原理工大学 | 一种流水线adc中宽带电流型运算放大器 |
| CN105049046A (zh) * | 2015-08-20 | 2015-11-11 | 西安启微迭仪半导体科技有限公司 | 一种时间交织流水线模数转换器 |
| CN105846788A (zh) * | 2016-03-25 | 2016-08-10 | 南京德睿智芯电子科技有限公司 | 一种运算放大器 |
| CN106130561A (zh) * | 2016-06-21 | 2016-11-16 | 芯海科技（深圳）股份有限公司 | 自带dac功能的adc积分器及测量方法 |
| CN106130560A (zh) * | 2016-06-21 | 2016-11-16 | 芯海科技（深圳）股份有限公司 | 应用于具有dac功能的西格玛德尔塔模数转化电路的积分器 |
| CN106230438A (zh) * | 2016-08-04 | 2016-12-14 | 成都博思微科技有限公司 | 一种用于流水线模数转换器的电容失配测试系统与方法 |
| CN107294536A (zh) * | 2017-06-16 | 2017-10-24 | 电子科技大学 | 3bit流水线式ADC的时序控制方法 |
| CN108270442A (zh) * | 2016-12-30 | 2018-07-10 | 德克萨斯仪器股份有限公司 | 具有增大分辨率的第一级的模-数转换器 |
| CN111030696A (zh) * | 2019-12-31 | 2020-04-17 | 江苏集萃微纳自动化系统与装备技术研究所有限公司 | 一种高精度模数转换器 |
| CN111193516A (zh) * | 2020-02-24 | 2020-05-22 | 苏州迅芯微电子有限公司 | 一种用于流水线模数转换器中mdac的输出共模抑制电路 |
| CN112630520A (zh) * | 2020-12-30 | 2021-04-09 | 东南大学 | 一种基于微纳间隙二极管阵列的电压采样电路 |
| CN113114248A (zh) * | 2021-05-11 | 2021-07-13 | 成都信息工程大学 | 一种自校准流水线adc |
| CN116015304A (zh) * | 2023-03-30 | 2023-04-25 | 成都信息工程大学 | 一种基于环形放大器差分输出的模拟触发异步时序电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295987A (zh) * | 2007-04-25 | 2008-10-29 | 中国科学院微电子研究所 | 一种运放共享的乘法数字模拟转换电路及应用 |
| US20110279295A1 (en) * | 2009-06-22 | 2011-11-17 | No. 24th Research Institute of China Electronics T echnology Group Corp | Pipelined analog-to-digital converter and its single redundancy bit digital correction technique |
-
2012
- 2012-12-18 CN CN2012105550437A patent/CN102983863A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295987A (zh) * | 2007-04-25 | 2008-10-29 | 中国科学院微电子研究所 | 一种运放共享的乘法数字模拟转换电路及应用 |
| US20110279295A1 (en) * | 2009-06-22 | 2011-11-17 | No. 24th Research Institute of China Electronics T echnology Group Corp | Pipelined analog-to-digital converter and its single redundancy bit digital correction technique |
Non-Patent Citations (1)
| Title |
|---|
| 赵利杰: "10位60兆采样每秒流水线结构模拟数字转换器", 《万方数据》, 25 July 2007 (2007-07-25) * |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104242944B (zh) * | 2013-06-21 | 2017-09-22 | 西安电子科技大学 | 一种带溢出位判断的2.5位乘法型数模转换器mdac结构 |
| CN104242944A (zh) * | 2013-06-21 | 2014-12-24 | 西安电子科技大学 | 一种带溢出位判断的2.5位乘法型数模转换器mdac结构 |
| CN104426525A (zh) * | 2013-08-22 | 2015-03-18 | 联发科技股份有限公司 | 信号产生装置 |
| CN104426525B (zh) * | 2013-08-22 | 2018-03-23 | 联发科技股份有限公司 | 信号产生装置 |
| CN104113335A (zh) * | 2014-01-22 | 2014-10-22 | 西安电子科技大学 | 14位高速流水线型模数转换器 |
| CN103905049A (zh) * | 2014-03-11 | 2014-07-02 | 中国科学院半导体研究所 | 一种高速快闪加交替比较式逐次逼近模数转换器 |
| CN103905049B (zh) * | 2014-03-11 | 2017-11-03 | 中国科学院半导体研究所 | 一种高速快闪加交替比较式逐次逼近模数转换器 |
| CN104796102A (zh) * | 2015-02-12 | 2015-07-22 | 太原理工大学 | 一种流水线adc中宽带电流型运算放大器 |
| CN105049046A (zh) * | 2015-08-20 | 2015-11-11 | 西安启微迭仪半导体科技有限公司 | 一种时间交织流水线模数转换器 |
| CN105049046B (zh) * | 2015-08-20 | 2018-11-20 | 西安启微迭仪半导体科技有限公司 | 一种时间交织流水级模数转换器 |
| CN105846788A (zh) * | 2016-03-25 | 2016-08-10 | 南京德睿智芯电子科技有限公司 | 一种运算放大器 |
| CN105846788B (zh) * | 2016-03-25 | 2019-05-07 | 南京德睿智芯电子科技有限公司 | 一种运算放大器 |
| CN106130560A (zh) * | 2016-06-21 | 2016-11-16 | 芯海科技（深圳）股份有限公司 | 应用于具有dac功能的西格玛德尔塔模数转化电路的积分器 |
| CN106130561A (zh) * | 2016-06-21 | 2016-11-16 | 芯海科技（深圳）股份有限公司 | 自带dac功能的adc积分器及测量方法 |
| CN106130561B (zh) * | 2016-06-21 | 2020-01-17 | 芯海科技（深圳）股份有限公司 | 自带dac功能的adc积分器及测量方法 |
| CN106130560B (zh) * | 2016-06-21 | 2020-01-17 | 芯海科技（深圳）股份有限公司 | 应用于具有dac功能的西格玛德尔塔模数转化电路的积分器 |
| CN106230438A (zh) * | 2016-08-04 | 2016-12-14 | 成都博思微科技有限公司 | 一种用于流水线模数转换器的电容失配测试系统与方法 |
| CN108270442A (zh) * | 2016-12-30 | 2018-07-10 | 德克萨斯仪器股份有限公司 | 具有增大分辨率的第一级的模-数转换器 |
| CN108270442B (zh) * | 2016-12-30 | 2023-06-23 | 德克萨斯仪器股份有限公司 | 具有增大分辨率的第一级的模-数转换器 |
| CN107294536A (zh) * | 2017-06-16 | 2017-10-24 | 电子科技大学 | 3bit流水线式ADC的时序控制方法 |
| CN107294536B (zh) * | 2017-06-16 | 2020-05-26 | 电子科技大学 | 3bit流水线式ADC的时序控制方法 |
| CN111030696A (zh) * | 2019-12-31 | 2020-04-17 | 江苏集萃微纳自动化系统与装备技术研究所有限公司 | 一种高精度模数转换器 |
| CN111193516A (zh) * | 2020-02-24 | 2020-05-22 | 苏州迅芯微电子有限公司 | 一种用于流水线模数转换器中mdac的输出共模抑制电路 |
| CN111193516B (zh) * | 2020-02-24 | 2023-10-13 | 苏州迅芯微电子有限公司 | 一种用于流水线模数转换器中mdac的输出共模抑制电路 |
| CN112630520A (zh) * | 2020-12-30 | 2021-04-09 | 东南大学 | 一种基于微纳间隙二极管阵列的电压采样电路 |
| CN112630520B (zh) * | 2020-12-30 | 2023-12-08 | 东南大学 | 一种基于微纳间隙二极管阵列的电压采样电路 |
| CN113114248A (zh) * | 2021-05-11 | 2021-07-13 | 成都信息工程大学 | 一种自校准流水线adc |
| CN116015304A (zh) * | 2023-03-30 | 2023-04-25 | 成都信息工程大学 | 一种基于环形放大器差分输出的模拟触发异步时序电路 |
| CN116015304B (zh) * | 2023-03-30 | 2023-06-20 | 成都信息工程大学 | 一种基于环形放大器差分输出的模拟触发异步时序电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102983863A (zh) | 一种流水线模数转换器的第一级电路结构 | |
| CN102545900A (zh) | 用于模数(a/d)转换的系统和方法 | |
| CN109120268A (zh) | 一种动态比较器失调电压校准方法 | |
| CN107395201B (zh) | 一种基于电压域与时域结合量化的流水线逐次逼近adc | |
| WO2021003776A1 (zh) | 一种流水线型模数转换器及其输出校正方法 | |
| CN111446964A (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
| US20100308870A1 (en) | Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit | |
| CN108075776A (zh) | 复合型模数转换器 | |
| CN104682958A (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
| CN102013894B (zh) | 一种低功耗流水线模数转换器 | |
| CN102045044A (zh) | 一种比较器和模数转换器 | |
| CN100586025C (zh) | 一种乘法数字模拟转换电路及其应用 | |
| CN101471665B (zh) | 采用多级放大器部分复用技术的模数转换器电路 | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CN101277115B (zh) | 共享运算放大器的乘法数字模拟转换电路 | |
| CN102594352A (zh) | 采样保持电路和采用该电路的流水线模数转换器动态范围扩展方法 | |
| CN100574112C (zh) | 可抑制比较器失调影响的流水线结构模数转换器 | |
| KR101122734B1 (ko) | 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기 | |
| CN107294536B (zh) | 3bit流水线式ADC的时序控制方法 | |
| CN114172516A (zh) | 一种分裂式流水线-逐次逼近型模数转换器 | |
| Kuo et al. | Bias-and-input interchanging technique for cyclic/pipelined ADCs with opamp sharing | |
| Chen et al. | 14-bit 100 MS/s 121 mW pipelined ADC | |
| CN101295985B (zh) | 一种乘法数字模拟转换电路 | |
| CN104242936A (zh) | 流水线模数转换器 | |
| JP4121969B2 (ja) | アナログデジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130320 |