CN102005476B

CN102005476B - 功率金属氧化物半导体场效应晶体管及其制作方法

Info

Publication number: CN102005476B
Application number: CN 200910194779
Authority: CN
Inventors: 三重野文健
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-08-28
Filing date: 2009-08-28
Publication date: 2013-01-02
Anticipated expiration: 2029-08-28
Also published as: CN102005476A

Abstract

一种功率金属氧化物半导体场效应晶体管及其制作方法，其中，所述功率金属氧化物半导体场效应晶体管包括：具有第一导电类型的衬底；位于所述衬底上、具有第一导电类型且浓度低于衬底掺杂浓度的外延层；位于所述外延层上、具有第二导电类型的体区；位于所述体区上、具有高掺杂浓度的第一导电类型的源区；穿过所述源区和所述体区、到达所述外延层的栅极以及其表面的栅绝缘层；穿过所述源区且到达所述体区的接触孔，其中，所述接触孔的底部形成向内凹陷部，在且仅在所述向内凹陷部的外侧表面具有第二导电类型的重掺杂区。本发明通过使所采用的接触孔结构具有垂直侧壁以及向内凹陷的底部，减轻甚至避免雪崩击穿，进而提高了产品稳定性。

Description

功率金属氧化物半导体场效应晶体管及其制作方法

技术领域

本发明涉及半导体器件，尤其是功率金属氧化物半导体场效应晶体管及其制作方法。

背景技术

由于功率金属氧化物半导体场效应晶体管(功率MOSFET)具有功率低、开关速度快等特点，并且在正向偏置工作时，多数载流子导电使得通常被认为不存在二次击穿现象，功率MOSFET被广泛应用于电源的开关器件中。

然而，当功率MOSFET反向偏置时，受漏源极电压、电流等作用，功率MOSFET内部容易发生雪崩击穿。参考图1，在功率MOSFET体内的等效电路中，其源极和漏极之间包括一个寄生三极管110，该寄生三极管110的集电极、发射极分别是所述功率MOSFET的漏极和源极，并且其源极及体区之间还包括一个正向导通的寄生体二极管120。当所述功率MOSFET的漏极存在大电流和高电压时，电离作用加剧，产生大量的空穴并通过体区流入源极，导致该寄生三极管110的基极电势升高；当基极电势升高到一定程度时，该寄生体二极管120的反向电压快速达到其击穿电压，该寄生体二极管120反向导通，使得反向电流迅速增加，产生雪崩击穿。

在雪崩击穿后如果没有适当的缓冲或抑制措施，随着反向电流的增大，功率MOSFET消耗内部能量的能力越来越差，温度将上升很快，甚至烧毁功率MOSFET。在现代功率半导体技术中，功率MOSFET设计和制造的一个很重要方面就是优化单元结构，促进雪崩击穿时的能量耗散能力。关于减轻雪崩击穿的研究，在专利号为02812811.1、名称为“具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管”的中国专利以及专利号为01144661.7、名称为“功率金属氧化物半导体场效晶体管装置及其制造方法”的中国专利中可以得到更多信息。

参考图2，发明人对现有功率MOSFET的结构进行了研究，发现在功率MOSFET的一种结构中，其接触孔采用穿过n型重掺杂(即n+)源区201且到达p型体区202的U型沟槽203，并且在U型沟槽203表面形成p型载流子的重掺杂区(即p+)204。在U型沟槽203的底端，p型体区202向n型重掺杂(即n+)源区201延伸，由于U型沟槽203表面具有p型重掺杂区204，p型体区202的延伸部沿U型沟槽203侧壁与n型重掺杂源区201形成集中的电场；而且，当功率MOSFET的漏极电压升高到一定电压时，由于U型沟槽203表面覆盖重掺杂的p型载流子，会导致载流子沿U型沟槽203的侧壁和底部聚集。因此，在U型沟槽表面，由于电场集中并且反向电流密度较大，很容易引发雪崩击穿。

发明内容

本发明解决的技术问题是提供一种功率MOSFET，以减小甚至避免雪崩击穿效应的产生。

为解决上述技术问题，本发明提供了一种功率金属氧化物半导体场效应晶体管，包括：具有第一导电类型的衬底；位于所述衬底上、具有第一导电类型且浓度低于衬底掺杂浓度的外延层；位于所述外延层上、具有第二导电类型的体区；位于所述体区上、具有高掺杂浓度的第一导电类型的源区；穿过所述源区和所述体区、到达所述外延层的栅极以及其表面的栅绝缘层；穿过所述源区且到达所述体区的接触孔，其中，所述接触孔的底部形成向内凹陷部，在且仅在所述向内凹陷部的外侧表面具有第二导电类型的重掺杂区。

此外，本发明还提供了一种功率金属氧化物半导体场效应晶体管的制作方法，包括：提供具有第一导电类型的衬底；在所述衬底上形成外延层，所述外延层位于所述衬底上、具有第一导电类型且浓度低于所述衬底掺杂浓度；在所述外延层上形成体区，所述体区位于所述外延层上且具有第二导电类型；形成源区及栅极，所述源极具有高掺杂浓度的第一导电类型，并且所述栅极穿过所述源区和所述体区、到达所述外延层；形成穿过所述源区且到达所述体区的接触孔，所述接触孔的底部具有向内凹陷部；在所述接触孔底部的向内凹陷部的外侧表面形成具有第二导电类型的重掺杂区。

与现有技术相比，本发明具有以下优点：通过采用具有垂直侧壁以及向内凹陷的底部的接触孔结构，使所述接触孔的侧壁避免产生集中的电场，并且也避免了体pn结空间电荷区扩散产生的空穴进入所述接触孔的底部，从而减轻甚至避免雪崩击穿，进而提高了产品的稳定性。

附图说明

图1是现有技术中功率金属氧化物半导体场效应晶体管结构示意图以及其寄生三极管和寄生体二极管的示意图；

图2是现有技术中功率金属氧化物半导体场效应晶体管接触孔的结构示意图；

图3是本发明功率金属氧化物半导体场效应晶体管实施方式的结构示意图；

图4是本发明功率金属氧化物半导体场效应晶体管制作方法实施方式的流程示意图；

图5是本发明功率金属氧化物半导体场效应晶体管制作方法一种具体实施例的流程示意图；

图6-图17是采用图5所示功率金属氧化物半导体场效应晶体管制作方法具体实施例的各个阶段中，功率金属氧化物半导体场效应晶体管的剖面示意图。

具体实施方式

发明人在进行了大量的实验之后，提出了一种新型的功率MOSFET结构及其制作方法，在所述功率MOSFET中，其接触孔沟槽具有垂直侧壁，以及在接触孔沟槽底部形成向内凹陷部，在且仅在所述向内凹陷部形成重掺杂区，从而使侧壁与底部的重掺杂区分离，减轻甚至避免雪崩击穿。

下面结合附图和具体实施例，对本发明功率MOSFET的实施方式作进一步说明。

在本发明功率MOSFET的一种具体实施例中，所述向内凹陷部可为半球形。参考图3，功率MOSFET可包括：具有第一导电类型的衬底301；位于衬底301上、具有第一导电类型且浓度低于衬底掺杂浓度的外延层302；位于外延层302上、具有第二导电类型的体区303；位于体区303上、具有高掺杂浓度的第一导电类型的源区304；穿过源区304和体区303、到达外延层302的栅极305以及其表面的栅绝缘层306；位于源区304上及栅极305上的绝缘层307；穿过绝缘层307和源区304且到达体区303的接触孔308，其中，接触孔308底部为向内凹陷的半球形，且在所述底部半球形的外侧表面具有第二导电类型的重掺杂区309。

具体来说，其中，衬底301和源区304可为n型重掺杂。例如，可采用砷、或锑、或磷等离子注入，形成掺杂浓度在10¹⁶/cm³-10¹⁹/cm³范围内的n型重掺杂区。

其中，外延层302可为n型轻掺杂。例如，可采用砷、或锑、或磷等离子注入，掺杂浓度在10¹⁴/cm³-10¹⁵/cm³范围。

其中，体区303可为p型轻掺杂。例如，可采用硼离子对体区303进行掺杂，使体区303为掺杂浓度在10¹⁴/cm³-10¹⁵/cm³范围内的p型轻掺杂区。

其中，接触孔308具有垂直侧壁，以避免载流子沿侧壁进行聚集；并且，重掺杂区309仅分布于其底部向内凹陷的半球形的外侧，重掺杂区309可为p型重掺杂，其掺杂离子可为硼离子，掺杂浓度可为10¹⁶/cm³-10¹⁹/cm³范围。

接触孔308的侧壁与源区304与体区303所形成的体pn结邻接，由于重掺杂区309仅分布于接触孔308向内凹陷的底部外侧表面，因此重掺杂区309与所述体pn结相互分离。功率MOSFET正是通过将重掺杂区309与体pn结分离，从而减小甚至避免了pn结空间电荷区扩展所产生的载流子对重掺杂区309的影响，进而避免了载流子在集中的电场下聚集，造成反向电流激增，从而引发雪崩击穿。

在现有技术中，参考图2，接触孔采用了U型沟槽，并且重掺杂区同时分布于U型的侧壁和底部，使U型沟槽侧壁邻接处形成较高的电场，而且当在漏极施加较高的电流和电压时，空穴不仅在U型沟槽的底部聚集，也在U型沟槽的侧壁聚集，使得在集中的电场下产生较大的电流密度，从而引发雪崩击穿。而在本发明功率MOSFET中，参考图3，正常工作的情况下，电流沿接触孔308侧壁流入源区304；源区304和体区303相接触的位置在与接触孔308侧壁邻接处形成体pn结，当在漏极施加较高的电流和电压时，电离作用加剧，所产生的空穴仅通过重掺杂区309流入；由于重掺杂区309与体pn结之间不邻接，体pn结空间电荷区扩展所产生的空穴将无法通过重掺杂区309流入源区304，使得雪崩击穿的几率大大降低。

在其它实施方式中，所述接触孔底部的向内凹陷部还可为其它形状，例如阶梯状、矩形凹陷等，这些具体形状并不影响本发明构思。

在本发明功率MOSFET的上述实施方式中，通过采用具有垂直侧壁以及向内凹陷的底部的接触孔结构，避免产生集中的电场，并且也改变了现有技术中载流子聚集的位置，从而减轻甚至避免雪崩击穿，进而提高了功率MOSFET的稳定性和持久性。

参考图4，本发明实施方式还提供了一种功率MOSFET的制作方法，以获得上述功率MOSFET结构，所述制作方法包括：

步骤S1，提供具有第一导电类型的衬底；

步骤S2，依次在所述衬底上形成外延层、体区、源区及栅极：使所述外延层位于所述衬底上、具有第一导电类型且浓度低于所述衬底掺杂浓度，使所述体区位于所述外延层上且具有第二导电类型，使所述源极具有高掺杂浓度的第一导电类型，并且使所述栅极穿过所述源区和所述体区、到达所述外延层；

步骤S3，形成穿过所述源区且到达所述体区的接触孔，并在所述接触孔底部形成外侧表面为第二导电类型重掺杂的向内凹陷部。

其中，步骤S2还可包括在栅极外表面形成栅绝缘层，以及形成覆盖源区和栅极的绝缘层。

下面参考图5至图12，结合本发明功率MOSFET制作方法的一种具体实施例对本发明进行详细描述。其中，图5为所述功率MOSFET制作方法具体实施例的流程示意图，包括步骤S11至步骤S17；图6至图12为采用所述功率MOSFET制作方法具体实施例所获得的器件剖面示意图。

步骤S11，提供具有第一导电类型的衬底。参考图6，例如，可通过向多晶硅层进行高浓度n型离子注入，形成n型重掺杂衬底400，掺杂离子可为砷、或锑、或磷等，其中，砷离子的掺杂浓度可为10¹⁶/cm³，注入能量可为10KEV(1KeV＝1.60217646×10^-16焦耳)。

步骤S12，在步骤S11所提供的衬底上形成具有第一导电类型且浓度低于所述衬底掺杂浓度的外延层。具体来说，参考图7，可在n型重掺杂衬底400上外延生长n型低掺杂区，作为外延层401。

步骤S13，在步骤S12所获得的外延层上，形成具有第二导电类型的体区。具体来说，参考图8，可先在n型低掺杂外延层401上通过物理淀积、或化学沉积等方法生长氧化层；然后，可通过向所述氧化层表面进行离子注入，例如硼离子，注入剂量可为10¹⁴cm^-2；接着，通过高温扩散，形成p型掺杂体区402。

步骤S14，在步骤S13所获得的体区上，形成具有高掺杂浓度的第一导电类型的源区。

具体来说，参考图9，先刻蚀形成源区注入窗口403；然后，参考图10，通过向源区注入窗口403进行离子注入，所注入的离子可为砷、或锑、或磷等，注入剂量可为10¹⁶cm^-2，形成具有n型重掺杂的源区404。

步骤S15，形成穿过所述源区和所述体区、并到达所述外延层的栅极及其表面的栅绝缘层。

具体来说，参考图11，刻蚀形成穿过源区404和体区402且到达外延层401的沟槽405；接着，参考图12，在所形成的沟槽405中，通过热氧化或化学气相沉积等方式，在沟槽405表面中形成栅绝缘层406，例如氧化硅；然后，参考图13，通过化学气相沉积等方式，在栅绝缘层406上形成多晶硅，使多晶硅注满沟槽405，并通过化学机械研磨等方式去处沟槽405外的氧化硅及多晶硅，形成栅电极407结构。

步骤S16，形成覆盖源区和栅极的绝缘层。例如，参考图14，通过热氧化或化学气相沉积等方式，在源区404和栅极407表面形成二氧化硅或氮化硅，构成绝缘层408。

步骤S17，形成穿过所述绝缘层和所述源区且到达所述体区的接触孔，并在所述接触孔底部形成外侧表面为第二导电类型重掺杂的向内凹陷的半球形。

具体来说，首先，参考图15，刻蚀形成沟槽409，该沟槽409的底部略穿过绝缘层408和源区404且到达体区402，所述刻蚀可为干法刻蚀，刻蚀气体可采用包含四氟化碳(CF₄)的刻蚀气体，以实现几乎不侧面腐蚀而仅垂直腐蚀，从而获得沟槽409的垂直侧壁。

在一种具体实施例中，所述刻蚀气体可为四氟化碳(CF4)，其流量为200标准状态毫升/分(sccm)，并辅以氩气，其流量为100sccm，所述刻蚀压强为1～2帕斯卡(Pa)，离化频率和能量分别为13.56兆赫兹(MHz)和1500瓦(W)，偏置频率和能量分别为13.56MHz和400W。

接着，参考图16，在沟槽409底部进行离子注入，以形成p型重掺杂区。例如，掺杂离子为可为硼离子，掺杂浓度可为3×10¹⁵/cm³，注入能量为25KeV。

接着，参考图17，沉积导电物质，例如可通过化学气相沉积的方式，采用氟化钨、硅烷与氢气的混合气体，进行钨的淀积，并使其注满沟槽409；再通过化学机械研磨等方式去除沟槽409外的多余导电物质，形成接触孔410结构。

此外，为防止金属扩散，在沉积导电金属之前还可包括：沉积隔离层。参考图17，隔离层420可为氮化钛或钛中的一种或组合，也可为其它材料；所述隔离层的沉积方法不对本发明构思造成限制。

上述步骤S11至步骤S16并不对相应部分的形成方法进行限制，或还可采用其它工艺、或其它反应物及其它浓度而实现，本领域技术人员应能理解关于所述步骤S11至步骤S16中任一项或几项的变换并不对本发明构思造成影响。

相较于现有技术，上述本发明功率MOSFET制作方法实施方式所获得的功率MOSFET，可通过形成接触孔结构，并且使所述接触孔结构具有垂直侧壁以及向内凹陷的底部，避免了所述接触孔侧壁集中电场的产生，并且也避免了体pn结空间电荷区扩散产生的空穴进入所述接触孔的底部，减轻甚至避免雪崩击穿，从而提高了功率MOSFET的稳定性和持久性。

虽然本发明已通过较佳实施例说明如上，但这些较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种改正和补充，因此，本发明的保护范围以权利要求书的范围为准。

Claims

1.一种功率金属氧化物半导体场效应晶体管，包括：

具有第一导电类型的衬底；

位于所述衬底上、具有第一导电类型且浓度低于衬底掺杂浓度的外延层；位于所述外延层上、具有第二导电类型的体区；

位于所述体区上、具有高掺杂浓度的第一导电类型的源区；

穿过所述源区和所述体区、到达所述外延层的栅极以及其表面的栅绝缘层；

穿过所述源区且到达所述体区的接触孔；其特征在于，

所述接触孔的底部形成向接触孔内的凹陷部，在且仅在所述向内凹陷部的外侧表面具有第二导电类型的重掺杂区。

2.如权利要求1所述的功率金属氧化物半导体场效应晶体管，其特征在于，所述接触孔具有垂直侧壁。

3.如权利要求1所述的功率金属氧化物半导体场效应晶体管，其特征在于，所述接触孔的向内凹陷部为半球形。

4.如权利要求1所述的功率金属氧化物半导体场效应晶体管，其特征在于，所述具有第二导电类型的重掺杂区中掺杂离子为硼离子，掺杂浓度为10¹⁶/cm³-10¹⁹/cm³。

5.一种功率金属氧化物半导体场效应晶体管的制作方法，其特征在于，包括：

提供具有第一导电类型的衬底；

在所述衬底上形成外延层，所述外延层位于所述衬底上、具有第一导电类型且浓度低于所述衬底掺杂浓度；

在所述外延层上形成体区，所述体区位于所述外延层上且具有第二导电类型；

形成源区及栅极，所述源极具有高掺杂浓度的第一导电类型，并且所述栅极穿过所述源区和所述体区、到达所述外延层；

形成穿过所述源区且到达所述体区的接触孔，所述接触孔的底部具有向内凹陷部；

在且仅在所述接触孔底部的向内凹陷部的外侧表面形成具有第二导电类型的重掺杂区。

6.如权利要求5所述的制作方法，其特征在于，所述形成穿过所述源区且到达所述体区的接触孔，其底部具有向内凹陷部，以及在所述向内凹陷部的外侧表面形成具有第二导电类型的重掺杂区，包括：

刻蚀形成沟槽，所述沟槽的底部具有向内凹陷部，穿过所述源区且到达所述体区；

向所述沟槽底部的向内凹陷部的外侧表面进行第二导电类型离子的离子注入，形成重掺杂区；

沉积导电物质直至注满沟槽，并去除所述沟槽外的多余导电物质。

7.如权利要求6所述的制作方法，其特征在于，所述刻蚀形成沟槽采用包含四氟化碳的刻蚀气体进行干法刻蚀。

8.如权利要求6所述的制作方法，其特征在于，在所述沉积导电物质并注满沟槽之前，还包括：沉积隔离层。

9.如权利要求8所述的制作方法，其特征在于，所述隔离层包括氮化钛或钛。

10.如权利要求6所述的制作方法，其特征在于，所述沉积导电物质并注满沟槽包括：用氟化钨、硅烷与氢气的混合气体，沉积钨并使其注满所述沟槽。

11.如权利要求5所述的制作方法，其特征在于，在形成所述接触孔之前还包括形成覆盖所述源区和所述栅极的绝缘层。