[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101034708A - 纳米线存储器件及其制造方法 - Google Patents

纳米线存储器件及其制造方法 Download PDF

Info

Publication number
CN101034708A
CN101034708A CNA2006101725545A CN200610172554A CN101034708A CN 101034708 A CN101034708 A CN 101034708A CN A2006101725545 A CNA2006101725545 A CN A2006101725545A CN 200610172554 A CN200610172554 A CN 200610172554A CN 101034708 A CN101034708 A CN 101034708A
Authority
CN
China
Prior art keywords
electrode
electrodes
forming
substrate
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101725545A
Other languages
English (en)
Inventor
柳震奎
金澈淳
李廷勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Seoul National University Industry Foundation
Original Assignee
Samsung Electronics Co Ltd
Seoul National University Industry Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Seoul National University Industry Foundation filed Critical Samsung Electronics Co Ltd
Publication of CN101034708A publication Critical patent/CN101034708A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器件及其制造方法。该存储器件包括：衬底；第一电极，形成在衬底上；第一纳米线，从第一电极末端延伸预定长度；第二电极，在第一电极上以交叠所述第一电极；和第二纳米线，在与第一纳米线相同的方向从相应于第一电极末端的第二电极末端延伸预定长度，其中在所述第一和第二电极之间存在绝缘层。

Description

纳米线存储器件及其制造方法
技术领域
本发明涉及一种半导体存储器件及其制造方法，更具体而言，涉及一种具有纳米线作为存储节点的存储器件及其制造方法。
背景技术
最近，大部分存储器件是具有现有的非易失存储器件和易失存储器件的优点的复合(fused)存储器件。复合存储器件的示例包括铁电RAM(FRAM)、磁RAM(MRAM)、相变RAM(PRAM)和电阻RAM(RRAM)。在存储节点的结构中可以发现FRAM、MRAM、PRAM和RRAM之间的差别。
已经引入了复合存储器件的另一示例即碳纳米管存储器件。碳纳米管存储器件使用碳纳米管作为存储节点来保持非易失特性。
由于碳纳米管存储器件使用碳纳米管作为存储节点，与FRAM、MRAM、PRAM和RRAM相比，存储节点的体积可以减小。此外，在碳纳米管存储器件中，使用合成电场形成碳纳米管。因此，碳纳米管可以形成在正确位置。
然而，在碳纳米管存储器件中(此后称为常规存储器件)，应当直接减小电极的尺寸以减小碳纳米管之间的间距，而在进行此工艺时存在困难。
此外，应该调节碳纳米管的长度从而提高可操作单元的产量。然而，在常规存储器件中，难以调节碳纳米管的长度。
此外，在常规存储器件中，所有电极水平设置在相同平面上。因此，在提高集成度方面存在限制。
发明内容
本发明提供了可以提高电极的集成度的纳米线存储器件，在纳米线存储器件制造工艺中，纳米线之间的间距可以减小而电极尺寸不减小且纳米线长度可以减小。
本发明还提供了制造纳米线存储器件的制造方法。
根据本发明的一方面，提供了一种存储器件，包括：衬底；形成在衬底上的第一电极；从第一电极末端延伸预定长度的第一纳米线；在第一电极上以交叠第一电极的第二电极；和在与第一纳米线相同方向上从对应于第一电极末端的第二电极末端延伸预定长度的第二纳米线，其中在第一和第二电极之间存在绝缘层。
衬底可以包括依次堆叠的基底衬底和绝缘衬底。
第一和第二电极可以仅部分交叠。
此外，第一和第二纳米线可以是碳纳米管。
可以在衬底上进一步提供包括第一和第二电极以及第一和第二纳米线的至少一组。
根据本发明的另一方面，提供了一种存储器件，包括：衬底；在衬底上彼此分开预定间距的第一和第二下电极；连接第一和第二下电极的第一纳米线；在第一下电极上以交叠第一下电极的第一上电极；在第二下电极上以交叠第二下电极的第二上电极；和连接第一和第二上电极的第二纳米线，其中第一和第二上电极从第一和第二下电极分开相同间距，且在第一下电极和第一上电极之间以及第二下电极和第二上电极之间存在绝缘层。
根据本发明的另一方面，提供了制造存储器件的方法，该方法包括：在衬底上形成第一和第二电极以彼此交叠并彼此绝缘；在衬底上形成分别面对第一和第二电极的第一和第二伪电极以彼此交叠并彼此绝缘；形成连接第一电极和第一伪电极的第一纳米线；形成连接第二电极和第二伪电极的第二纳米线；形成以相同长度覆盖第一和第二电极并覆盖第一和第二纳米线的掩模；和除去未被掩模覆盖第一和第二伪电极和第一和第二纳米线，并除去掩模。
形成第一和第二电极可以包括：在衬底上形成第一电极；在衬底上形成覆盖第一电极的绝缘夹层；在绝缘夹层上形成第二电极；和除去第一和第二电极周围的绝缘夹层。
除去绝缘夹层还可以包括过度蚀刻衬底中未设置第一和第二电极的区域。
在衬底上形成第一和第二伪电极可以包括：在衬底上形成覆盖第一和第二电极的第一光致抗蚀剂层；在第一光致抗蚀剂层上形成第一伪电极；在第一光致抗蚀剂层上形成覆盖第一伪电极的第二光致抗蚀剂层；在第二光致抗蚀剂层上形成第二伪电极；和除去第一和第二伪电极周围的第一和第二光致抗蚀剂层。
根据本发明的另一方面，提供了一种制造存储器件的方法，该方法包括：在衬底上形成分开预定间距的第一和第二下电极；形成连接第一和第二下电极的第一纳米线；在衬底上形成覆盖第一和第二下电极以及第一纳米线的掩模；在掩模上形成交叠第一下电极的第一上电极和交叠第二下电极的第二上电极，使得第一上电极和第二上电极分开预定间距，该预定间距与第一和第二下电极之间的预定间距相同；形成连接第一和第二上电极的第二纳米线；和除去第一和第二上电极周围的掩模。
附图说明
通过参考附图对本发明的示范性实施例的详细描述，本发明的上述和其他方面将变得更为明显，在附图中：
图1是根据本发明实施例的纳米线存储器件的平面图；
图2A是根据本发明实施例的图1沿线I-I’所取的侧视图；
图2B是根据本发明实施例的图1沿线II-II’所取的剖面图；
图3是根据本发明另一实施例的纳米线存储器件的平面图；
图4A是根据本发明另一实施例的图3沿线III-III’所取的侧视图；
图4B是根据本发明另一实施例的图3沿线IV-IV’所取的剖面图；
图5到13是示出根据本发明实施例的图1所示的纳米线存储器件的制造方法的剖面图和平面图；以及
图14到19是示出根据本发明另一实施例的图3所示纳米线存储器件的制造方法的剖面图和平面图。
具体实施方式
现在将参考附图更充分地描述本发明，在附图中示出了本发明的示范性实施例。在附图中，为了清楚而夸大了层和区域的厚度。
首先，将描述根据本发明实施例的纳米线存储器件(此后称为第一存储器件)。
图1是根据本发明实施例的纳米线存储器件的平面图，图2A是根据本发明实施例的图1沿线I-I’所取的侧视图，且图2B是根据本发明实施例的图1沿线II-II’所取的剖面图。
参考图1，第一和第二电极42和44设置在绝缘衬底40上。绝缘衬底40例如可以是SiO2衬底。绝缘衬底40的第一区A1是在纳米线存储器件制造工艺中形成的过度蚀刻部分。过度蚀刻部分的绝缘衬底40的厚度小于绝缘衬底40上设置第一和第二电极42和44的区域的厚度。第一和第二电极42和44例如可以是由Au形成的电极。为了优异的附着性，第一和第二电极42和44可以由铬层和Au层形成。第一和第二电极42和44彼此平行。在第一和第二电极42和44彼此平行的状态下，第二电极44的一部分交叠第一电极42的一部分。第一电极42的一端被处理为圆形。第一纳米线46连接到第一电极42的圆形端。第一纳米线46从第一电极42的圆形端延伸预定长度。第二电极44的一端被处理为圆形且第二电极44的圆形端与第一电极42的圆形端在相同方向。第二纳米线48连接到第二电极44的圆形端。第二纳米线48从第二电极44的圆形端延伸预定长度。第二纳米线48的长度可以与第一纳米线46的长度相同。第一和第二纳米线46和48彼此平行。第一和第二纳米线46和48可以是碳纳米管。然而，第一和第二纳米线46和48可以是除诸如碳纳米管的纳米线的纳米线。
参考图2A和2B，绝缘衬底40设置在基底衬底38上。基底衬底38例如可以是半导体衬底。一部分第二电极44位于第一电极42上方。绝缘夹层50设置在第一和第二电极42与44之间。绝缘夹层50也设置在第二电极42与绝缘衬底40之间，如图2B所示。绝缘夹层50例如可以是SiO2层。由于该绝缘夹层50，第一和第二电极42和44彼此电绝缘。然而，当第一和第二纳米线46和48彼此接触时，第一和第二电极42和44彼此电连接。
现在将描述根据本发明另一实施例的纳米线存储器件(此后称为第二存储器件)。
图3是根据本发明另一实施例的纳米线存储器件的平面图，图4A是根据本发明的另一实施例的图3沿线III-III’所取的侧视图，且图4B是根据本发明另一实施例的图3沿线IV-IV’所取的剖面图。
参考图3，第一和第二下电极62和64设置在绝缘衬底60上。绝缘衬底60例如可以是SiO2层。第一和第二下电极62和64彼此面对并彼此分开预定间距。绝缘衬底60未设置第一和第二下电极62和64部分的厚度小于设置第一和第二下电极62和64部分的厚度(见图4A和4B)。这是由制造工艺中过度蚀刻纳米线存储器件引起的。分开的第一和第二下电极62和64通过第一纳米线66彼此连接。通过第一纳米线66彼此连接的第一和第二下电极62和64的端部被处理成圆形。第一纳米线66可以是与第一存储器件的第一和第二纳米线46和48相同的材料。此外，第一和第二下电极62和64可以是与第一存储器件的第一和第二电极42和44相同的材料。
接着，第一上电极72设置在第一下电极62上，且第二上电极74设置在第二下电极64上。第一下电极62和第一上电极72彼此分开预定距离。此外，第二下电极64和第二上电极74彼此分开预定距离。
第一上电极72可以具有与第一下电极62相同的形状和材料。此外，第二上电极74可以具有与第二下电极64相同的形状和材料。然而，一部分第一上电极72交叠一部分第一下电极62。此外，一部分第二上电极74交叠一部分第二上电极64。第一和第二上电极72和74之间的距离可以与第一和第二下电极62和64之间的距离相同。分开的第一和第二上电极72和74通过第二纳米线76彼此连接。第二纳米线76可以与第一纳米线66的材料相同。
参考图4A和4B，绝缘衬底60设置在基底衬底58上。沟槽G形成在绝缘衬底60中(见图4A)。绝缘衬底60形成有沟槽G之处的厚度小于其他区域。第一和第二纳米线66和76越过沟槽G并与绝缘衬底60分开。绝缘夹层80设置在第一下电极62与第一上电极72之间以及第二下电极64与第二上电极74之间。因此，当第一和第二纳米线66和76彼此分开时，第一下电极62和第一上电极72彼此电绝缘且第二下电极64和第二上电极74也彼此电绝缘。绝缘夹层80例如可以是光致抗蚀剂层。绝缘夹层80也设置在第一上电极72未交叠第一下电极62的第一上电极72的部分与绝缘衬底60之间。此外，绝缘夹层80还设置在第二上电极74未交叠第二下电极64的第二上电极74的部分与绝缘衬底60之间。
现在将描述制造第一和第二存储器件的方法。
首先，将描述第一存储器件的制造方法。
图5到13是示出制造根据本发明实施例的图1所示的纳米线存储器件的方法的剖面图和平面图，其中下图是平面图且上图是沿平面图的线B-B’所取的剖面图。
参考图5，绝缘衬底40形成在基底衬底38上。基底衬底38可以是半导体衬底。绝缘衬底40例如可以由氧化硅膜形成。第一电极42形成在绝缘衬底40上的预定区域中。第一电极42可以由Au形成。铬层(未显示)可以进一步形成为第一电极42与绝缘衬底40之间的附着层。第一电极42的一端形成为圆形，如图5的下图平面图所示。
参考图6，覆盖第一电极42的绝缘夹层50形成在绝缘衬底40上。绝缘夹层50例如可以由氧化硅膜形成。在此实施例中，绝缘夹层50可以使用等离子体增强化学气相沉积(PECVD)形成。在绝缘夹层50的表面被平面化之后，第二电极44形成在绝缘夹层50上的预定区域中，如图7所示。第二电极44可以具有与第一电极相同的形状和材料。如图7下图的平面图所示，第二电极44形成在第一电极42附近且一部分第二电极44交叠第一电极42。然后，可以调节交叠程度。在形成第二电极44之后，绝缘夹层50被干法蚀刻直到暴露绝缘衬底，其蚀刻速度比第一和第二电极42和44的蚀刻速度高。
绝缘衬底40的A1区被过度蚀刻。结果，如图8所示，在未形成第一和第二电极42和44的区域A1中绝缘衬底40的厚度小于形成第一和第二电极42和44的区域的厚度。
接着，参考图9，覆盖第一和第二电极42和44的第一光致抗蚀剂层沉积在绝缘衬底40上。然后第一光致抗蚀剂层被烘烤并硬化。第一伪电极42a形成在硬化的第一光致抗蚀剂层55上。第一伪电极42a面对第一电极42，如图9的平面图所示。此外，第一伪电极42a形成为与第一电极42相同的形状和相同材料。
参考图10，覆盖第一伪电极42a的第二光致抗蚀剂层沉积在第一光致抗蚀剂层上。接着，第二光致抗蚀剂层被烘烤并硬化。第二伪电极44a形成在硬化的第二光致抗蚀剂层57上。第二伪电极44a可以由与第二电极44相同的材料形成并具有相同形状。一部分第二电极44交叠一部分第一电极42，而且一部分第二伪电极44a交叠一部分第一伪电极42a。第一和第二伪电极42a和44a从第一和第二电极42和44分开。此外，第一和第二伪电极42a和44a分别面对第一和第二电极42和44。在形成第二伪电极44a之后，曝光并显影第一伪电极42a周围的第一光致抗蚀剂层55和第二伪电极44a周围的第二光致抗蚀剂层57。
结果，如图11所示，除了第一伪电极42a和第二伪电极44a以下的部分之外，硬化的第一和第二光致抗蚀剂层55和57被从所有的区域移除，使得暴露第一和第二电极42和44以及第一和第二伪电极42a和44a的部分。在这种状态下，第一纳米线46形成在第一电极42与第一伪电极42a之间。此外，第二纳米线48形成在第二电极44与第二伪电极44a之间。第一和第二纳米线46和48可以是纳米线以外的碳纳米管。第一和第二纳米线46和48可以使用合成电场形成。此时，第一和第二纳米线46和48可以形成为不同长度。
在第一和第二纳米线46和48形成之后，为了使第一和第二纳米线46和48的长度相同，沉积第三光致抗蚀剂层90以覆盖第一和第二电极42和44以及一部分第一和第二纳米线46和48，如图12所示。在此实施例中，第三光致抗蚀剂层90覆盖第一和第二纳米线46和48，从而第一和第二纳米线46和48可以具有距第一和第二电极42和44相同的长度。使用第三光致抗蚀剂层90作为蚀刻掩模将暴露的第一和第二伪电极42a和44a以及暴露的第一和第二纳米线46和48除去。然后，第三光致抗蚀剂层90也被除去。结果，如图13所示，连接到第一和第二电极42和44的第一和第二纳米线46和48长度相等。
现在将描述制造第二存储器件(见图3)的方法。
图14到19是示出制造根据本发明另一实施例的图3所示的纳米线存储器件的方法的剖面图和平面图，其中下图是平面图且上图是沿平面图的线B-B’所取的剖面图。
参考图14，绝缘衬底60形成在基底衬底58上。基底衬底58可以是半导体衬底。绝缘衬底60例如可以由氧化硅膜形成。第一和第二下电极62和64形成在绝缘衬底60上。第一和第二下电极62和64彼此分开预定的水平间距。第一和第二下电极62和64例如可以由导电材料Au形成。此外，铬层也可以进一步形成为第一和第二下电极62和64与绝缘衬底60之间的附着层(未显示)。第一和第二下电极62和64彼此面对的部分可以形成为圆形。
参考图15，沟槽G通过干法蚀刻形成在第一和第二下电极62和64之间的绝缘衬底60中。结果，绝缘衬底60形成沟槽G之处的厚度小于形成第一和第二下电极62和64之处的厚度。
在形成沟槽G之后，如图16所示，形成用于彼此连接第一和第二下电极62和64的第一纳米线66。第一纳米线66可以具有与如在第一存储器件的制造方法中所述的第一纳米线46相同的材料。
接着，如图17所示，覆盖第一和第二下电极62和64以及第一纳米线66的的光致抗蚀剂层沉积在绝缘衬底60上并被烘烤，使得能够形成硬化的光致抗蚀剂层100。
参考图18，第一和第二上电极72和74形成在硬化的光致抗蚀剂层100上。第一和第二上电极72和74可以具有与第一和第二下电极62和64相同的形状和材料。第一上电极72形成在第一下电极62上以平行于第一下电极62，使得仅部分第一上电极72交叠第一电极62。此外，第二上电极74形成在第二下电极64上以平行于第二下电极64，使得仅部分第二上电极74交叠第二下电极64。第一和第二上电极72和74从第一和第二下电极62和64分开相同间距。第一和第二上电极72和74通过第二纳米线76彼此连接。第二纳米线76可以形成为与第一纳米线66相同的形式。接着，由第一和第二上电极72和74暴露的一部分硬化的光致抗蚀剂层100被显影并除去。结果，如图19所示，分别形成垂直堆叠从而部分交叠的上和下电极72和62以及74和64、以及连接上电极72和74与下电极62和64的第一和第二纳米线66和76。
第二纳米线76也可以在除去硬化的光致抗蚀剂层100之后形成。
虽然在本发明的上述实施例中已经具体示出了许多方面，但不应理解为局限于此处给出的实施例，而是，这些方面应该被理解为是示范性实施例的示例。例如，本领域的普通技术人员可以将图1或3所示的存储器件在衬底上排列成矩阵形式。此外，当电极被处理成与图1和3所示形状不同的形状时，容易形成纳米线(碳纳米管)，且如果产量可以增加，电极形状可以被处理成不同形状。此外，纳米线可以被碳纳米管的纳米结构所取代，例如碳纳米线、碳纳米纤维、硅纳米线或GaAs纳米线等。此外，如果垂直堆叠的上和下电极的厚度足够防止纳米线之间的自然接触，则垂直堆叠的电极可以形成为完全彼此交叠。
如上所述，在根据本发明的纳米线存储器件及其制造方法中，由于使用合成电场形成纳米线，纳米线可以形成在正确位置。如图1和3所示，由于电极垂直堆叠，与常规碳纳米管存储器件相比，集成度可以提高。此外，由于连接相邻电极的纳米线的长度可以形成为预定长度，可操作的存储单元的产量可以提高。此外，调节垂直堆叠的电极的交叠程度从而可以调节纳米线之间的间距。
虽然参考本发明的示范性实施例具体示出并描述了本发明，但本领域的技术人员应该理解可以进行各种形式和细节的改变而不脱离由权利要求所限定的本发明的精神和范围。

Claims (29)

1、一种存储器件，包括：
衬底；
第一电极，形成在所述衬底上；
第一纳米线，从所述第一电极末端延伸预定长度；
第二电极，在所述第一电极上以交叠所述第一电极；和
第二纳米线，沿与所述第一纳米线相同的方向从对应于所述第一电极末端的所述第二电极末端延伸预定长度，
其中在所述第一和第二电极之间存在绝缘层。
2、根据权利要求1所述的存储器件，其中所述衬底包括依次堆叠的基底衬底和绝缘衬底。
3、根据权利要求1所述的存储器件，其中所述第一和第二电极仅部分交叠。
4、根据权利要求1所述的存储器件，其中所述第一和第二纳米线是碳纳米管。
5、根据权利要求1所述的存储器件，还包括至少一组，该组包括在所述衬底上的第一和第二电极以及第一和第二纳米线。
6、一种存储器件，包括：
衬底；
在所述衬底上的第一和第二下电极，彼此分开预定距离；
第一纳米线，连接所述第一和第二下电极；
第一上电极，在所述第一下电极上以交叠所述第一下电极；
第二上电极，在所述第二下电极上以交叠所述第二下电极；和
第二纳米线，连接所述第一和第二上电极，
其中所述第一和第二上电极与所述第一和第二下电极分开相同间距，且
在所述第一下电极与所述第一上电极之间以及所述第二下电极与所述第二上电极之间存在绝缘层。
7、根据权利要求6所述的存储器件，其中所述衬底包括依次堆叠的基底衬底和绝缘衬底。
8、根据权利要求7所述的存储器件，其中在所述第一和第二下电极之间的绝缘衬底中形成沟槽。
9、根据权利要求6所述的存储器件，其中所述第一和第二上电极分别仅部分交叠所述第一和第二下电极。
10、根据权利要求6所述的存储器件，其中所述绝缘层是光致抗蚀剂层。
11、根据权利要求6所述的存储器件，其中所述第一和第二纳米线是碳纳米管。
12、一种存储器件的制造方法，该方法包括：
在衬底上形成第一和第二电极以彼此交叠并彼此绝缘；
在所述衬底上形成分别面对所述第一和第二电极的第一和第二伪电极以彼此交叠并彼此绝缘；
形成连接所述第一电极和第一伪电极的第一纳米线；
形成连接所述第二电极和第二伪电极的第二纳米线；
形成以相同长度覆盖所述第一和第二电极并覆盖所述第一和第二纳米线的掩模；和
除去未被所述掩模覆盖的第一和第二伪电极和第一及第二纳米线，并除去所述掩模。
13、根据权利要求12所述的方法，其中在衬底上形成所述第一和第二电极包括：
在所述衬底上形成第一电极；
在所述衬底上形成覆盖所述第一电极的绝缘夹层；
在所述绝缘夹层上形成第二电极；和
除去在所述第一和第二电极周围的绝缘夹层。
14、根据权利要求13所述的方法，其中除去所述绝缘夹层还包括过度蚀刻衬底中未设置所述第一和第二电极的区域。
15、根据权利要求12所述的方法，其中在所述衬底上形成所述第一和第二伪电极包括：
在所述衬底上形成覆盖所述第一和第二电极的第一光致抗蚀剂层；
在所述第一光致抗蚀剂层上形成所述第一伪电极；
在所述第一光致抗蚀剂层上形成覆盖所述第一伪电极的第二光致抗蚀剂层；
在所述第二光致抗蚀剂层上形成所述第二伪电极；和
除去所述第一和第二伪电极周围的所述第一和第二光致抗蚀剂层。
16、根据权利要求12所述的方法，还在所述衬底上形成包括所述第一和第二电极以及所述第一和第二纳米线的一组。
17、根据权利要求12所述的方法，其中所述衬底包括依次堆叠的基底衬底和绝缘衬底。
18、根据权利要求12所述的方法，其中使用合成电场形成所述第一和第二纳米线。
19、根据权利要求12所述的方法，其中形成所述第一和第二电极包括形成所述第二电极以覆盖所述第一电极的一部分。
20、根据权利要求13所述的方法，其中在所述衬底上形成所述第一和第二伪电极还包括：
在所述衬底上形成覆盖所述第一和第二电极的第一光致抗蚀剂层；
在所述第一光致抗蚀剂层上形成所述第一伪电极；
在所述第一光致抗蚀剂层上形成覆盖所述第一伪电极的第二光致抗蚀剂层；
在所述第二光致抗蚀剂层上形成所述第二伪电极；和
除去在所述第一和第二伪电极周围的第一和第二光致抗蚀剂层。
21、一种存储器件的制造方法，该方法包括：
在所述衬底上形成分离预定间距的第一和第二下电极；
形成连接所述第一和第二下电极的第一纳米线；
在所述衬底上形成覆盖所述第一和第二下电极和所述第一纳米线的掩模；
在所述掩模上形成交叠所述第一下电极的第一上电极和交叠所述第二下电极的第二上电极，由此使所述第一上电极和第二上电极分开预定距离而设置，该预定距离与所述第一和第二下电极之间的距离相同；
形成连接所述第一和第二上电极的第二纳米线；和
除去在所述第一和第二上电极周围的掩模。
22、根据权利要求21所述的方法，其中所述衬底包括依次堆叠的基底衬底和绝缘衬底。
23、根据权利要求22所述的方法，其中形成所述第一和第二下电极包括在所述第一和第二下电极之间的绝缘衬底中形成沟槽。
24、根据权利要求21所述的方法，其中形成所述第一上电极包括形成覆盖一部分所述第一下电极的第一上电极，且形成所述第二上电极包括形成覆盖一部分所述第二下电极的第二上电极。
25、根据权利要求21所述的方法，其中所述掩模由光致抗蚀剂层形成。
26、根据权利要求21所述的方法，其中使用合成电场形成所述第一和第二纳米线。
27、根据权利要求21所述的方法，其中除去所述掩模在形成所述第二纳米线之前进行。
28、根据权利要求21所述的方法，还在衬底上形成包括所述第一和第二下电极、所述第一和第二上电极以及所述第一和第二纳米线的一组。
29、根据权利要求21所述的方法，其中所述第一纳米线是碳纳米管。
CNA2006101725545A 2006-03-08 2006-12-31 纳米线存储器件及其制造方法 Pending CN101034708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21874/06 2006-03-08
KR1020060021874A KR100707212B1 (ko) 2006-03-08 2006-03-08 나노 와이어 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN101034708A true CN101034708A (zh) 2007-09-12

Family

ID=38161786

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101725545A Pending CN101034708A (zh) 2006-03-08 2006-12-31 纳米线存储器件及其制造方法

Country Status (4)

Country Link
US (3) US7821813B2 (zh)
JP (1) JP2007243175A (zh)
KR (1) KR100707212B1 (zh)
CN (1) CN101034708A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736198A (zh) * 2020-12-31 2021-04-30 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745764B1 (ko) * 2006-03-09 2007-08-02 삼성전자주식회사 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
KR100902081B1 (ko) * 2007-05-15 2009-06-09 삼성전자주식회사 탄소 나노튜브의 전극 사이 배치 방법, 탄소나노튜브-탐식자 복합체를 이용한 생체분자 검출 장치와 그방법
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
WO2010065518A1 (en) * 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Methods for graphene-assisted fabrication of micro- and nanoscale structures and devices featuring the same
WO2010065517A1 (en) 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Electromechanical devices and methods for fabrication of the same
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
KR101631452B1 (ko) * 2010-06-03 2016-06-17 삼성전자 주식회사 퓨즈 구조체, 상기 퓨즈 구조체를 포함하는 이퓨즈 및 상기 이퓨즈를 포함하는 반도체 소자
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8900935B2 (en) * 2011-01-25 2014-12-02 International Business Machines Corporation Deposition on a nanowire using atomic layer deposition
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
JP2012195037A (ja) * 2011-03-17 2012-10-11 Toshiba Corp ワード線電位制御回路
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9123421B2 (en) 2013-01-21 2015-09-01 International Business Machines Corporation Racetrack memory cells with a vertical nanowire storage element
KR101772071B1 (ko) * 2015-06-23 2017-08-28 한국과학기술원 공중부유형 나노와이어 어레이 및 이의 제조 방법
CN109643715B (zh) 2016-07-19 2023-05-12 东京毅力科创株式会社 三维半导体装置以及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001475A1 (en) * 1999-06-30 2001-01-04 The Penn State Research Foundation Electrofluidic assembly of devices and components for micro- and nano-scale integration
JP2003504857A (ja) * 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
AU2002344316A1 (en) * 2001-01-19 2002-11-25 California Institute Of Technology Carbon nanobimorph actuator and sensor
KR100434369B1 (ko) 2001-05-04 2004-06-04 엘지전자 주식회사 탄소 나노튜브를 이용한 비휘발성 메모리 소자
US20020168837A1 (en) * 2001-05-09 2002-11-14 Ibm Method of fabricating silicon devices on sapphire with wafer bonding
DE10123876A1 (de) * 2001-05-16 2002-11-28 Infineon Technologies Ag Nanoröhren-Anordnung und Verfahren zum Herstellen einer Nanoröhren-Anordnung
US6924538B2 (en) * 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
JP2003081622A (ja) * 2001-09-10 2003-03-19 Sanyo Electric Co Ltd カーボンナノチューブ集合体ならびにそれを用いた電子素子および電子回路
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US6944054B2 (en) * 2003-03-28 2005-09-13 Nantero, Inc. NRAM bit selectable two-device nanotube array
KR20040092100A (ko) 2003-04-24 2004-11-03 한국기계연구원 막대 형상의 나노 구조물이 부착된 다중신호 검출용프로브의 제조방법
US20040238907A1 (en) * 2003-06-02 2004-12-02 Pinkerton Joseph F. Nanoelectromechanical transistors and switch systems
JP4966483B2 (ja) 2003-06-25 2012-07-04 パナソニック株式会社 磁気抵抗効果素子、および磁気抵抗効果素子を用いた磁気ヘッド、記録再生装置、メモリ素子、メモリアレイ、および磁気抵抗効果素子の製造方法
WO2005017967A2 (en) 2003-08-13 2005-02-24 Nantero, Inc. Nanotube device structure and methods of fabrication
JP2005101363A (ja) 2003-09-25 2005-04-14 Sanyo Electric Co Ltd カーボンナノチューブ構造体およびトランジスタの製造方法
US6921684B2 (en) 2003-10-17 2005-07-26 Intel Corporation Method of sorting carbon nanotubes including protecting metallic nanotubes and removing the semiconducting nanotubes
KR100695124B1 (ko) * 2004-02-25 2007-03-14 삼성전자주식회사 카본나노튜브의 수평성장방법
US7652342B2 (en) * 2004-06-18 2010-01-26 Nantero, Inc. Nanotube-based transfer devices and related circuits
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
KR100653083B1 (ko) * 2004-12-27 2006-12-01 삼성전자주식회사 Ｒｆ 스위치
JP2007049084A (ja) * 2005-08-12 2007-02-22 Toshiba Corp スイッチ素子、メモリ素子および磁気抵抗効果素子
KR100723412B1 (ko) * 2005-11-10 2007-05-30 삼성전자주식회사 나노튜브를 이용하는 비휘발성 메모리 소자
KR100745764B1 (ko) * 2006-03-09 2007-08-02 삼성전자주식회사 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736198A (zh) * 2020-12-31 2021-04-30 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法

Also Published As

Publication number Publication date
US20120178233A1 (en) 2012-07-12
US8184473B2 (en) 2012-05-22
KR100707212B1 (ko) 2007-04-13
US8293654B2 (en) 2012-10-23
US7821813B2 (en) 2010-10-26
US20070268739A1 (en) 2007-11-22
JP2007243175A (ja) 2007-09-20
US20100320564A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
CN101034708A (zh) 纳米线存储器件及其制造方法
JP6464318B2 (ja) ５重メモリ積層構造体構成を有する３ｄ ｎａｎｄデバイス
CN112768459B (zh) 三维存储器件及其制作方法
CN108735748B (zh) 三维半导体器件
US10083983B2 (en) Semiconductor memory device
CN1897255A (zh) 具有垂直沟道的半导体器件及其制造方法
CN1315745A (zh) 半导体装置及其制造方法
CN100338747C (zh) 垂直碳纳米管场效应晶体管
CN1855511A (zh) 具有电荷捕获存储单元的半导体存储器及其制造方法
CN101079444A (zh) 具有凹入型控制栅电极的半导体存储器及其制造方法
TW202205626A (zh) 記憶體裝置及其製作方法
CN1992201A (zh) 用于形成具有鳍状结构的半导体元件的方法
CN1096701C (zh) 电容器的制造方法
CN110277403A (zh) 制造三维半导体存储器件的方法
CN1755938A (zh) 纳米结构及相应的制造方法
CN1477709A (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1873957A (zh) 分离栅极快闪元件与其制造方法
CN1893032A (zh) 与非型快闪存储器件的制造方法
CN1215534C (zh) 半导体器件
CN1649095A (zh) 形成半导体器件接触的方法
TWI549227B (zh) 記憶元件及其製造方法
CN1540746A (zh) 制造半导体器件的电容器的方法
CN1230022A (zh) 半导体器件及其制造方法
CN1395306A (zh) 半导体存储器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication