CN101021721A - 基于三总线结构的智能监控单元专用集成电路 - Google Patents

Abstract

本发明公开了一种基于三总线结构的智能监控单元专用集成电路，该集成电路通过各个功能模块协同工作完成智能监控单元的主要功能。这些模块分别映射到专用集成电路的硬件和软件资源上完成，其中硬件模块包括数据采集、数据处理以及部分保护控制模块，由微处理器完成的软件模块有通信和人机交互模块。微处理器通过专用集成电路内部数据、地址及控制三总线读写其他并行模块的数据。硬件模块之间采用数据流结构依次连接。通过相关优化方法提高该专用集成电路的整体性能。本发明设计的智能监控器专用集成电路，最终通过了基于可编程门阵列的验证平台的验证，证明了整个专用集成电路功能的正确性。

Description

基于三总线结构的智能监控单元专用集成电路

技术领域

本发明属于计算机应用领域，涉及用于监控、保护电网及其设备的专用集成电路(ASIC，Application Specific Integrated Circuit)，特别是电力系统自动化智能监控单元专用集成电路。

背景技术

微机智能监控单元应用于电力系统，完成对电力设备现场运行参量与状态的监测和记录对设备与被控对象的保护和控制，以及实现与远方上位机的通信等，在电力系统中起着控制和保护等重要作用。由于它具有可靠性较高，响应速度较快，对信息具有存储、记忆、运算以及数据自动采集、处理、显示等优点，目前在电力系统中已得到了广泛的应用。

尽管对于不同的场合电力监测和控制，其智能监控单元的性能要求不同，形式各异，但到目前为止，其硬件电路仍是以微处理器作为系统的核心，它的性能高低直接决定了产品性能的好坏。十几年来，智能监控单元在微处理器的选用上发生了很大的变化。从最初的单一8位处理器结构的智能装置问世，很快发展为16位单片机为主流的产品，近几年在高端产品中又发展为以32位单片机和以工业控制计算机以及以数字信号处理器(DSP，Digital SignalProcessing)技术、多处理器为主导的事实标准。

应该看到，微处理器的一些固有不足，有些甚至直接影响了在电力系统智能化领域的进一步应用。由微处理器为主构成的应用系统出现的问题通常可分为两类：一类是纯技术问题，如软件设计流程、接口器件的选择或抗干扰措施应用的合理性问题等，这些问题通常属于可解决之列。另一类则直接与微处理器本身相关，属于与生俱来的一些不可克服的缺点。这些缺点和不足主要体现在以下几个方面：

1)效率低。智能监控单元采用的微处理器以及DSP都采用排队式串行指令执行方式，从而其工作速度和效率的提高也受限于该工作方式，DSP及微处理器的速度不能满足大数据量算法对数据处理的要求，而为了达到高的处理速度，通常需要多个处理器协调工作，一方面增加了电路的复杂程度，影响了可靠性，另一方面，多处理器的协调与工作分配以及相应的软件开发也较复杂，进一步提高处理能力的空间有限。

2)资源利用率低。由于通用微处理器针对广泛的工业应用需求设计的，通常在微处理器选型上会遇到有的资源不足，而有的资源冗余的情况。由于智能监控单元的输入输出信号具有多样性，采用微处理器提供的通用I/O来处理，需要增加很多外围电路来配合，增加了分立元件的使用，增大了硬件电路的面积，系统可靠性会降低。

3)程序指针易受干扰。在强干扰或某种偶然条件下，微处理器的程序指针可能越出正常的程序流程，出现所谓的“跑飞”状态，在设计中需要采用相应的软硬件措施来防止监控单元误动作等意外情况的发生。

以上问题是通用微处理器所固有的，要解决这些问题必然要探索其它的途径。随着微电子技术的发展，专用集成电路ASIC在速度、性能、可靠性、体积及保密性等方面较通用集成电路都有很明显的优势，是近几年电子系统设计的热点。集成电路为智能监控单元的硬件设计提供了一个新的发展途径。

国内外也有将专用集成电路应用于电力系统的实例，如使用可编程逻辑器件完成数据采集的控制以及实现专用的继电保护算法，但仍以采用通用微处理器设计智能监控单元为主，因此设计面向电力系统智能监控单元应用具有自主知识产权的系统级专用集成电路具有重要的意义。

发明内容

本发明的目的在于，提出一种基于三总线结构的智能监控单元专用集成电路，利用系统级专用集成电路技术开发一个专用集成电路，代替以往的微处理器实现智能监控单元。

为了实现上述任务，本发明采取如下的技术解决方案：

一种基于三总线结构智能监控单元专用集成电路，其特征在于，所述专用集成电路内部采用三总线结构，是指微处理器与片内数据缓冲区或者控制寄存器连接的数据、地址及读写控制三总线，微处理器可根据需要通过寻址的方式读取实时数据缓冲区中某个采集通道一个周期的实时数据，计算缓冲区中某个通道的有效值、某次谐波的幅值、当前功率的计算结果以及频率测量结果；微处理器也可寻址到保护控制寄存器设置不同的保护定值；该集成电路主要完成实时监测反映被保护对象运行状态的参数，判断采集参数是否出现异常，实现通信和人机交互等功能；该集成电路主要包括：

数据采集模块，用于完成控制A/D转换器的操作，完成模拟通道的同步采集，将它转换成数字电路可处理的数字信号，并且完成开关量信号和脉冲量信号的输入处理，为数据处理模块提供实时数据；

数据处理模块，用于完成信号实时数据的有效值、功率计算等处理，以及利用快速傅立叶变换实时谐波分析，记录各次谐波幅值；

保护控制模块：用于提供的数据完成设定的保护功能；

由微处理器完成的软件模块有通信和人机交互模块；数据在上述模块中的流向是，外部实时数据通过数据采集模块进入专用集成电路内部；数据处理模块读取得到的数据进行相关计算；保护控制读取计算结果完成保护算法。

该专用集成电路采用软硬件协同工作完成测量、控制、保护、通信等功能，并在片内采用数据、地址及控制三总线结构，方便内部数据读取。并且在基于现场可编程门阵列FPGA(Field Programmable Gate Array)的测试验证硬件平台完成验证。证明了整个专用集成电路功能的正确性。

附图说明

图1是背景技术中的智能监控单元示意图；

图2是发明内容中智能监控单元专用集成电路内部模块划分；

图3是发明内容中智能监控单元专用集成电路内部数据流结构图；

图4是智能监控单元专用集成电路的结构框图；

图5是智能监控单元专用集成电路内部三总线结构图；

图6是数据采集模块结构原理图；

图7是典型保护模块的模型结构图；

图8是并行模块间的连接与控制示意图；

图9是智能监控单元专用集成电路的验证平台结构示意图；

图10是智能监控单元专用集成电路硬件验证平台的结构框图。

为了更清楚的理解本发明，以下结合附图和发明人依本发明的技术方案完成的实施例，对本发明作进一步的详细说明。

具体实施方式

本发明的智能监控单元专用集成电路按照通用的系统级专用集成电路自顶向下的设计方法进行设计。包括以下步骤：

1)智能监控单元专用集成电路系统总体设计

根据专用集成电路的设计流程，首先对监控单元专用集成电路进行总体的设计，确定系统的各个功能模块。该集成电路主要完成三部分功能，包括实时监测反映被保护对象运行状态的参数，如电压、电流、频率等；判断采集参数是否出现异常，如出现异常根据特定的算法进行保护动作；同时，实现通信和人机交互等功能。

从结构上来说，该集成电路由数据采集模块、数据处理模块、保护控制模块、通信模块以及人机交互模块组成。

2)智能监控单元专用集成电路内部功能映射

将功能划分正确映射到不同的软硬件资源上，对于实时性要求高、运算量大的功能映射为一个精确的硬件模块，具有并行性；对于实时性要求不高、控制复杂的功能映射为一个特定进程的任务，配合微处理器由软件实现。

硬件模块采用通用的硬件描述语言设计一系列模块，采用参数化元件设计，可通过引用参数改变模块的规模。主要的功能模块有：数据采集模块、数据处理模块、保护控制模块以及接口模块。微处理器完成人机交互、通信等模块。

3)智能监控单元专用集成电路内部三总线结构的设计

智能监控单元专用集成电路内部设计数据、地址、控制三总线，微处理器可通过该总线同其它并行模块建立连接，按照特定的数据结构和传输协议读取数据，可做进一步处理，还可完成功能配置、键盘显示和通信等功能。

为了方便微处理器读写内部数据，对片内数据缓冲区和寄存器以数据、地址、控制三总线的形式进行封装，构成专用集成电路内部的可寻址空间。

4)智能监控单元专用集成电路内部模块间数据流结构的设计

规范集成电路内部数据流结构，设计模块之间的连接方法和工作时序配合，以数据驱动各个处理单元之间的协同工作。

5)智能监控单元专用集成电路相关优化方法

优化设计的目的是在实现相同功能的条件下，减少资源的使用，提高系统的速度。本发明根据智能监控单元算法的特点从组合逻辑、状态机设计、全局时钟设计、资源分配等方面采取了优化措施，使设计在资源利用和速度性能上都得到了优化。

6)智能监控单元专用集成电路验证平台的设计

智能监控单元专用集成电路从设计、仿真到验证都需要平台的支持。该平台根据智能电器监控单元的结构进行设计，将可编程的专用集成电路作为核心器件，提供标准化的外围模块，用于验证设计的正确性。

所述数据采集模块、数据处理模块、保护控制模块，分别是：

数据采集模块：

该模块主要完成控制A/D转换器的操作，完成模拟通道的同步采集，将它转换成数字电路可处理的数字信号，并且完成开关量信号和脉冲量信号的输入处理，为数据处理模块提供实时数据；

数据处理模块：

该模块完成信号实时数据的有效值、功率计算等处理，以及利用快速傅立叶变换(FFT，Fast Fourier Transform)实时谐波分析，记录各次谐波幅值；

保护控制模块：

该模块根据数据处理模块提供的数据完成设定的保护功能。

数据在上述模块间的流向是，外部实时数据通过数据采集模块进入专用集成电路内部；数据处理模块读取得到的数据进行相关计算；保护控制读取计算结果完成保护算法。

所述专用集成电路内部三总线结构，是指微处理器与片内数据缓冲区或者控制寄存器连接的数据、地址及读写控制三总线。微处理器可根据需要通过寻址的方式读取实时数据缓冲区中某个采集通道一个周期的实时数据，计算缓冲区中某个通道的有效值、某次谐波的幅值、当前功率的计算结果以及频率测量结果；微处理器也可寻址到保护控制寄存器设置不同的保护定值。采用该连接方法，硬件简单灵活，通用性好，一旦片内要增加或删除某个数据处理或者保护模块，只需将该模块以片内可寻址空间的构建方式连接到片内总线上，不需要修改其它模块。

所述片内可寻址空间的构建是指，将微处理器需要读写的数据通过缓冲区或者寄存器进行存储，设计辅助电路对这些单元进行封装，每个单元都有唯一的地址编号，对外具备数据、地址及读写控制三总线接口。设计的缓冲区及寄存器包括：

实时数据缓冲区，记录各个采样通道一个周期内的实时数据；

计算缓冲区，记录各个通道有效值、某次谐波幅值、当前功率的计算结果以及频率的测量结果；

保护控制寄存器，存放保护算法的保护定值。

所述的微处理器可以是以软核或者硬核的形式集成在片内的嵌入式微处理器，也可以是在独立在片外的微处理器。

所述各硬件模块之间的连接方法如下：智能监控单元专用集成电路内三个模块以数据流结构依次连接，各模块并行工作，在数据上相互依赖，其中数据从一个模块流向下一个模块，因此在两个互联模块之间采用一个共享的缓冲区来存储这些数据。

所述各模块之间的时序配合如下：从数据流的角度看，为了保证各个模块的协同工作，在时间上需要满足一定的要求，即各模块处理速度的时间要小于其输入数据缓冲区的数据的刷新时间，以保证各模块都能及时地响应数据处理，使数据从一个模块流向下一个模块，以避免出现数据阻塞。数据采集模块输出采样数据的周期是由采样频率决定的，因此数据处理模块、保护控制模块的处理时间要小于采样的间隔时间。当采样点数增加时，数据处理模块中FFT算法消耗的时间将迅速增加，往往会超过采样间隔时间造成数据阻塞，解决的方法是在低频时逐点计算FFT，高频时间隔若干采样点计算FFT。

所述专用集成电路可采用基于门阵列、标准单元或者可编程器件等通用的集成电路半定制设计方法实现。

以下是发明人给出的实施例：

1、智能监控单元专用集成电路的结构

智能监控单元的监控对象是输电线、变压器、输配电用断路器、接触器等电气设备，它必须在系统正常工作时能及时检测和处理大量的实时数据，并且在被保护的线路、用电设备出现故障时能及时判断出故障完成保护动作。因此，智能监控单元应具有测量、保护、控制、通信、人机交互等基本功能，从功能出发，划分出各个功能模块及它们之间的连接关系是整个设计的关键。图4描述了智能监控单元专用集成电路的并行结构。根据功能映射的方法将数据采集、数据处理以及部分保护控制等模块在硬件中实现，将人机交互及通信功能模块在微处理器由软件中实现。

数据采集模块包括A/D采样控制、频率测量和数字倍频、开关量输入缓冲、电度脉冲计数等子模块。数字倍频模块的输出作为A/D转换控制模块的采样触发脉冲，以实现对电压、电流的周期信号实现固定点数的采样。A/D转换控制模块将采样得到的数据送到数据缓存中，供数据处理模块进行数据处理；同时送到连接片内总线上的数据缓存中，外部微处理器读取采样点的数据做进一步处理或者录波存储。

数据处理模块由有效值及功率计算，FFT谐波分析等对电压电流信号进行处理的功能子模块构成，在统一的数据处理控制器时序控制下运行。数据处理模块将数据处理的结果送入保护控制模块，进行保护判断，同时送入计算结果数据缓存中供外部微处理器读取进行一定的处理和显示。

保护控制模块，由于保护算法的多样性，同时体现了智能化的关键，对于算法简单，响应速度要求快的保护控制由硬件来实现。由硬件实现的各保护模块并行工作，互不干扰，提高了保护控制的速度和可靠性。保护控制模块从数据处理模块获取经过处理的实时基波或谐波的幅值等同设定的定值进行比较判断，确定是否进行保护动作。

2、智能监控单元专用集成电路片内三总线的设计

微处理器通过数据、地址以及控制线建立了专用集成电路内部各模块同微处理器的连接，读取同总线连接的片内可寻址空间的数据，这些数据包括：A/D采样控制器输出各通道当前采样点数据，频率测量结果，数据处理结果等。另外，微处理器通过接口向器件内的寄存器写入相应的数据，设置模块的控制寄存器或设定保护模块中的定值。

已有的实现方案，外部微处理器同专用集成电路接口时采用两片机通信的方式，即将片内系统封闭起来，构成一个独立系统，外部微处理器不能直接访问内部数据，而通过自定义的通信协议，实现专用集成电路同微处理器之间的双向通信。采用上述的方式，硬件代价大，通信效率低，微处理器获取专用集成电路内部数据的方式不灵活。本发明实现了一个数据、地址以及读写控制三总线结构，考虑智能监控单元专用集成电路的资源和应用特点，采用8位宽度的数据总线，以适应目前较通用的微处理器。接口的结构图如图5所示，对外部提供了15个引脚，其中8个地址数据分时复用的总线，配合其他的控制信号，在片内寻址空间扩展出8位数据线，高8位地址线，低8位地址线，构成读写内部数据的三总线结构。通过该总线，微处理器可以灵活地访问内部其它并行模块的数据。

3、智能监控单元专用集成电路主要功能模块的设计

a.数据采集模块

在以往的设计中，有提出使用FPGA针对特定的模数转换器实现数据采集，但这些设计多是非同步采集系统并且采集通道已确定好，不具备灵活性。本设计将介绍一种多通道同步采样的数据采集模块，图6是模块的结构图，该模块由一片数模转换器MAX125和两片多路选择器MAX4533组成，二者相互配合完成最多16个通道的数据采集，用户可根据需要设置模块内的控制寄存器修改转换通道个数。MAX125的转换时间是3μs，那么系统最高采样速率可以达到300k以上，当模拟通道数量在6个以下时，采样速率可达每周1024点。

设计引入了数字倍频器实时输出电网频率整数倍的脉冲信号，作为A/D转换器采样的触发信号，实现对电网信号的同步采样，并且完成频率的测量。

b.数据处理模块

智能监控单元中的数据处理主要是对实时采样得到的电压、电流数据按照测量和保护功能的要求进行相应的运算。数据处理模块采用硬件电路可以实现处理器采用算法程序无法达到的高速、高精度运算，是智能监控单元专用集成电路具有高性能的主要原因。

该模块主要完成两个部分算法，一个是在电量测量中，电压、电流的有效值计算和功率的计算，另一个对交流采样数据的谐波分析，采用快速傅立叶运算核可实现16至1024个采样点的处理。

c.保护模块

保护模块因实际监控单元保护对象的不同，具有不同的保护方法，因此在任务划分时，本发明提出将复杂的，特殊的保护模块采用软件来实现，而对于简单，通用的，且对动作速度要求高的保护算法如过流保护、瞬动保护，采用硬件来实现以提高保护动作的快速性和准确性的任务划分思想。保护算法的核心电路是实时值同定值进行比较。比较输出作为继电器动作的触发信号。典型的过流保护模型如图7所示。

保护模块的核心是一个比较器，实时值(来自于数据处理模块)同设定的定值进行比较，如果大于定值，则启动定时器，定时器采用一个减法计数器来完成，设定的时间定值作为计数的初值，当计数减为零时，发出保护动作信号。基于该结构的保护模块可通过一定的修改，设置不同的时间定值来实现瞬动保护，延时速断，过压、过流保护等。保护模块的实时值来源于FFT或有效值计算输出的相应通道基波幅值或有效值。

d.模块之间的连接与控制

为了保证各个并行模块能够协同工作，需要解决模块间的连接与控制。以数据采集与数据处理模块之间的连接为例，数据采集模块为数据处理模块提供模拟信号一个周期的实时采样数据，因此需要通过一个共享的双端口RAM来存储这些数据，同时需要建立两个模块的交互，即数据采集模块将数据准备好后，数据处理模块才可以进行处理，因此数据采集模块通过一个指示信号来启动数据处理模块的进程，进行一次数据处理操作。两个并行模块连接与控制方式如图8所示，数据处理模块的控制器通过查询指示信号是否有效，来决定是否读取数据，启动相应的处理进程。

4、智能监控单元专用集成电路相关优化方法

设计以系统资源和速度为约束条件，从以下几个方面对系统进行了优化：

a.组合逻辑电路的优化

在设计中使用较多的多输入组合逻辑电路就是多路选择器，可实现的硬件描述语言通常使用IF-ELSE语句和CASE语句，采用IF-ELSE语句，输入信号在语句中出现顺序不同具有不同的优先级，因此对应的电路由级联的方式组成，电路具有较大的延迟，而CASE语句对应的是平衡方式的选择逻辑，其实现的电路具有较小的延迟，因此在多数情况下，设计采用CASE语句来实现选择器。

由于模块间采用数据流结构，模块之间通过寄存器来保存数据，在时钟的作用下，数据经过组合逻辑的运算，送到下一个寄存器的输入，在下一个时钟边沿到来后，寄存器将输入的数据锁存并送往下一个模块，在数据流的路径上，组合逻辑的延迟决定了系统的工作时钟，为了保持系统时钟的速度，设计使用流水线技术对组合逻辑进行了改进，即将一个大的组合逻辑模块划分为若干个子模块，每个子模块之间加入寄存器，构成流水线，划分成小的模块后，每个模块的延时相应缩短，达到维持系统时钟的要求。采用流水线，会相应增加一些寄存器资源。

b.状态机的优化

智能监控单元专用集成电路中使用了有限状态机来设计控制器，如A/D采样控制器，数据处理模块的控制器等。为了降低状态转换的出错率，提高状态机的运行速度，设计采用独热码(one hot encoding)来进行状态机的编码，所谓独热码的编码方式就是编码的每一位对应一个状态，并且增加复位功能的设计，以及状态机进入其他非法状态情况下的容错性设计。

c.全局时钟的优化

时钟信号是器件中重要信号，它分布在整个器件中，驱动着时序电路的工作。在设计时，首先考虑使用全局时钟，全局时钟具有很强的驱动能力和很高的速度，可以保证各个模块和电路时钟的正常工作，在时序上，采用全局时钟可实现同步时序逻辑的设计，可避免时序混乱，简化设计。但是实际各个模块工作的时钟频率可能不同，主要是受门控时钟和外部输入时钟的影响，为此对这两种时钟做了全局化处理。

d.资源分配的优化

资源分配的优化就是如何将已设计好的算法映射到硬件资源上，并达到最优的资源代价。设计主要采用了算子复用和寄存器复用的方法，所谓算子(运算符)复用就是将运算单元分配给一些不冲突的同类型算子；所谓寄存器复用就是将几个生命期不重叠的数据用同一个寄存器来保存。

5、智能监控单元专用集成电路验证平台的设计

专用集成电路最终的完成都需要验证平台的支持，图9描述了智能监控单元专用集成电路的验证平台，它主要包括设计需要的各种EDA工具、IP库、各种用户调试工具以及硬件平台，可利用现场可编程门阵列FPGA完成专用集成集成电路的硬件验证，弥补专用集成电路设计过程软件仿真的不足。

本发明设计了基于FPGA的硬件验证平台，如图10所示。该平台由三个部分构成：第一部分是基于FPGA可编程专用集成电路，FPGA器件同配置器件编程接口组成一个最小系统，以特定的接口同外围电路所在的母板相连，第二部分是母板，由根据智能监控单元应用特点提供的一系列标准外围电路构成，第三部分是一个微处器的最小系统模块，也通过特定的接口同母板相连，因此该平台是一个组合式的系统。

Claims (8)

1.一种基于三总线结构智能监控单元专用集成电路，其特征在于，所述专用集成电路内部采用三总线结构，微处理器与片内数据缓冲区或者控制寄存器连接的数据、地址及读写控制三总线，微处理器可根据需要通过寻址的方式读取实时数据缓冲区中某个采集通道一个周期的实时数据，计算缓冲区中某个通道的有效值、某次谐波的幅值、当前功率的计算结果以及频率测量结果；微处理器也可寻址到保护控制寄存器设置不同的保护定值；该集成电路主要完成实时监测反映被保护对象运行状态的参数，判断采集参数是否出现异常，实现通信和人机交互等功能；该集成电路的硬件结构主要包括：

数据采集模块，用于完成控制A/D转换器的操作，完成模拟通道的同步采集，将它转换成数字电路可处理的数字信号，并且完成开关量信号和脉冲量信号的输入处理，为数据处理模块提供实时数据；

数据处理模块，用于完成信号实时数据的有效值、功率计算等处理，以及利用快速傅立叶变换实时谐波分析，记录各次谐波幅值；

保护控制模块，用于提供的数据完成设定的保护功能；

由微处理器完成的软件模块有通信和人机交互模块；

数据在上述模块中的流向是，外部实时数据通过数据采集模块进入专用集成电路内部；数据处理模块读取得到的数据进行相关计算；保护控制读取计算结果完成保护算法。

2.如权利要求1所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述片内可寻址空间的构建是指，将微处理器需要读写的数据通过缓冲区或者寄存器进行存储，设计辅助电路对这些单元进行封装，每个单元都有唯一的地址编号，对外具备数据、地址及读写控制三总线接口；

其中的缓冲区及寄存器包括：

实时数据缓冲区，记录各个采样通道一个周期内的实时数据；

计算缓冲区，记录各个通道有效值、某次谐波幅值、当前功率的计算结果以及频率的测量结果；

保护控制寄存器，存放保护算法的保护定值。

3.如权利要求1所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述各模块之间的连接方法如下：

智能监控单元专用集成电路内三个模块以数据流结构依次连接，各模块并行工作，在数据上相互依赖，其中数据从一个模块流向下一个模块，两个互联模块之间采用一个共享的缓冲区来存储这些数据。

4.如权利要求1所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述各模块之间的时序配合如下：

各模块处理速度的时间要小于其输入数据缓冲区的数据的刷新时间，以保证各模块都能及时地响应数据处理，使数据从一个模块流向下一个模块，以避免出现数据阻塞；

数据处理模块、保护控制模块的处理时间要小于采样的间隔时间；

当采样点数增加时，低频时逐点计算FFT，高频时间隔若干采样点计算FFT。

5.如权利要求1所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述的微处理器是以软核或者硬核的形式集成在片内的嵌入式微处理器，或者是在独立在片外的微处理器。

6.如权利要求1所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述的数据采集模块包括A/D采样控制、频率测量和数字倍频、开关量输入缓冲、电度脉冲计数等子模块；数字倍频模块的输出作为A/D转换控制模块的采样触发脉冲，以实现对电压、电流的周期信号实现固定点数的采样；A/D转换控制模块将采样得到的数据送到数据缓存中，供数据处理模块进行数据处理；同时送到连接片内总线上的数据缓存中，外部微处理器读取采样点的数据做进一步处理或者录波存储。

7.如权利要求1所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述的数据处理模块由有效值及功率计算、FFT谐波分析对电压电流信号进行处理的功能子模块构成，在统一的数据处理控制器时序控制下运行；数据处理模块将数据处理的结果送入保护控制模块，进行保护判断，同时送入计算结果数据缓存中供外部微处理器读取进行一定的处理和显示。

8.如权利要求7所述的基于三总线结构智能监控单元专用集成电路，其特征在于，所述的保护控制模块从数据处理模块获取经过处理的实时基波或谐波的幅值等同设定的定值进行比较判断，确定是否进行保护动作。

Images