[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100359663C - 晶片支撑构件及利用其的半导体制造装置 - Google Patents

晶片支撑构件及利用其的半导体制造装置 Download PDF

Info

Publication number
CN100359663C
CN100359663C CNB200510118052XA CN200510118052A CN100359663C CN 100359663 C CN100359663 C CN 100359663C CN B200510118052X A CNB200510118052X A CN B200510118052XA CN 200510118052 A CN200510118052 A CN 200510118052A CN 100359663 C CN100359663 C CN 100359663C
Authority
CN
China
Prior art keywords
conductive layer
mentioned
support member
wafer support
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510118052XA
Other languages
English (en)
Other versions
CN1779940A (zh
Inventor
井之上博范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1779940A publication Critical patent/CN1779940A/zh
Application granted granted Critical
Publication of CN100359663C publication Critical patent/CN100359663C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种在保持真空密封性的同时，使放置面上所形成的导电层和大气侧的供电端子之间进行高信赖性的电连接，简单且实用的晶片支撑构件。此晶片支撑构件，包括：具有以一方的主面作为放置晶片的放置面，并且从上述一方的主面贯通至另一方的主面的贯通孔的板状陶瓷体；和设置于上述放置面的导电层；和与上述导电层相连接的设置在上述贯通孔的内表面的连接导电层；和与上述连接导电层相连接的埋设在上述板状陶瓷体内的埋设导电层；和具有一端和另一端，在上述一端的附近与上述埋设导电层相连接，并且另一端从上述陶瓷体的另一方的主面突出，被设置在远离上述板状陶瓷体的上述贯通孔的位置上的通电端子。

Description

晶片支撑构件及利用其的半导体制造装置
技术领域：
本发明涉及一种在PVD装置、CVD装置、离子镀装置、蒸镀装置等的镀膜装置及蚀刻装置(半导体晶片处理系统)中，用于例如保持半导体晶片等的被加工物的晶片支撑构件及利用其的半导体制造装置，特别是涉及一种将设置于真空侧的电极连接至设置于大气侧的端子上的贯通供电构造。
背景技术：
半导体晶片处理系统，一般在其内部含有晶片支撑构件，即装备了感受器(suscepter)的处理容器，此晶片支撑构件，用于支撑处理容器中的晶片。晶片支撑构件，由为了将晶片保持在晶片支撑构件的晶片放置面上的规定位置上而对晶片进行固定的各种构成部件，及对晶片进行加热及/或冷却的各种构成部件所构成。此外，晶片的固定，由机械固定或静电吸盘(chuck)所提供。并且，在处理容器中，处理晶片的晶片支撑构件的以上的空间，一般被维持在高真空状态，晶片支撑构件的以下的空间，一般被维持在大气压状态。
在专利文献1中公开了，在此类的晶片支撑构件中，将设置于真空侧的电极连接至设置于大气侧的端子上的贯通供电构造110(图8A，图8B)。此晶片支撑构件100，具有带有多个固定孔106的周围接头凸缘102，在放置面104的中央部，具有如图所示的电极108。
图8B，表示的是沿图8A的200-200线，晶片支撑构件100的部分剖面图。此晶片支撑构件100的贯通供电构造体110，具有下述的构造，是为了从大气侧72供电给配置于晶片支撑构件100的真空侧70的导电性电极，固定于放置面104上的电极108而使用。
此贯通供电构造体110，由如下构件所构成，在板状陶瓷体内配置于垂直方向的多个支柱208(例如，2081、2082、2083、2084)，和由此多个支柱208相互连接的多个的导体层206(例如，2061、2062、2063、2064、及2065)，和被连接在上述导体层206中至少一个上的供电端子214。电极206，连接着来自大气侧72的供电端子214。
此外，专利文献2中公开了，如图9A所示的，具有静电吸盘机构的晶片支撑构件600。图9B，表示的是沿图9A的800-800线的剖面图。此晶片支撑构件600，具有气体供给贯通孔606，通过此气体供给贯通孔606，向晶片202和晶片支撑构件600的吸盘表面626之间的空间提供热媒(例如，氩气或氦气)。另外，此晶片支撑构件，具有用于晶片检测系统的内侧表面电极604，和外侧表面电极624。在此晶片支撑构件600中，内侧表面电极604，通过设于气体供给贯通孔606的内表面的表面导体622与检测电路650相连接。此表面导体622，形成在气体供给贯通孔606的内表面上直至晶片支撑构件600的背面，使在晶片支撑构件600的放置面626上所形成的内侧表面电极604，能连接在设于晶片支撑构件600的下方的检测电路650上。例如，内侧表面电极604和外侧表面电极624作为晶片检测用而进行使用时，将此晶片检测电路650的一端的电极连接至此内侧表面电极604上。
(专利文献1)特开1998-326823号公报
(专利文献2)特表2002-505036号公报
发明内容
但是，在专利文献1中所记载的晶片支撑构件中，连接固定于板状陶瓷体的一方的放置面的电极，和设于板状陶瓷体的另一方的面上的电极的连接结构体，分别在构成板状陶瓷体的多个陶瓷体上形成支柱，因为此分别的支柱与分别的导体层相连接制造而成，所以此连接构造体的构造复杂，其制造工序也很复杂。
此外，例如，有必要分别设置抽真空用的贯通孔和连接构造体，进一步地存在构造复杂的问题。
还有，因此连接构造体具有上述的复杂的构造，有可能在各个陶瓷体上所形成的支柱不能够与导体层充分地连接。在这些不能良好连接的情况下，已明确表明不能充分发挥检测晶片是否存在的功能及检测晶片上是否存在伤迹的功能。
此外，在专利文献2中所记载的构造中，通常，为了抽真空，在晶片支撑构件的背面配置有连通上述贯通孔的导管，但是此导管的凸缘部分，与连接晶片检测装置的一端的电极和表面导体622的一部分的配线相交错，在此交错部分中，容易在上述配线附近形成间隙。因此，通过此间隙，有可能会破坏导管内及晶片支撑构件600的放置面上的真空。还有，由于和配线的钎焊部分的热膨胀差，应力变得不均，进一步地说，因热循环引起的应变集中于此钎焊部分。因此，由于加热冷却的反复进行，有可能如图10所示，在配线和气体供给孔的内面的通电层的钎焊部分640产生裂纹641。由此，不仅有可能不能保持导电层和晶片检测装置间的通电，而且由于这样的裂纹的产生，与上述同样，也有可能不能确保导管和贯通孔的接合部分的真空密封性。
因此，本发明其目的在于提供一种在保持真空密封性的同时，能够使放置面上所形成的导电层和大气侧的供电端子进行信赖性高的电连接的，简易且实用的晶片支撑构件。
为达成上述目的，本发明的第1的晶片支撑构件，其特征在于，包括：具有以一方的主面作为放置晶片的放置面，并且从上述一方的主面贯通至另一方的主面的贯通孔的板状陶瓷体；和设置于上述放置面的导电层；和与上述导电层相连接的设置在上述贯通孔的内表面的连接导电层；和与上述连接导电层相连接的埋设在上述板状陶瓷体内的埋设导电层；和具有一端和另一端，在上述一端的附近与上述埋设导电层相连接，并且另一端从上述陶瓷体的另一方的主面突出，被设置在远离上述板状陶瓷体的上述贯通孔的位置上的通电端子。
在如此构成的本发明的第1的晶片支撑构件中，通过将埋设导电层及通电端子作为与导电层相连接的配线的一部分，例如，不需在导管和贯通孔的接合部分通过配线，因此，不会发生配线和与贯通孔相连通的导管的交错。
因此，在此导管的凸缘部分不会形成间隙，从而能够保持导管内以及静电吸盘的放置面上的真空密封性。还有，如上所述，因为在配线，和贯通孔表面所形成的连接导电层之间不需进行钎焊，所以在此钎焊部分没有裂纹发生，从而能够确保从导电层到检测装置的通电。
还有，在本发明的第一的晶片支撑构件中，此外还具有与上述贯通孔相连通而被接合的导电管时，上述通电端子与上述导管相连接，此导管也可作为通电端子的一部分进行使用。
如此，将导电管作为通电端子的一部分进行使用，则能够进一步简化晶片支撑构件的构造。还有，与埋设于板状陶瓷体内的埋设导电层相连接，一端露出的埋设于板状陶瓷体内的通电构件的焊接部分，进一步被导电管的凸缘部分所覆盖。因此，上述钎焊部分不会暴露在大气中，由此能够防止焊料的酸化等引起的电阻值的变动，从而能够使晶片支撑构件作为晶片检测装置长时间、稳定的进行使用。
在本发明的晶片支撑构件中，优选上述埋设导电层的直径为5mm～100mm。这是因为，埋设导电层的直径在5mm以上，在对通电端子用的孔和板状陶瓷体的中央的贯通孔进行机械加工时、不会有加工损伤，此外，不会受到焊接时的应力的影响。另一方面，埋设导电层的直径在100mm以下，能够防止其作为等离子电极进行作用。
还有，本发明的第2的晶片支撑构件，其特征在于，包括：具有以一方的主面作为放置晶片的放置面，并且从上述一方的主面贯通至另一方的主面的贯通孔的板状陶瓷体；和设置于上述放置面的导电层；和与上述导电层相连接的设置在上述贯通孔的内表面的连接导电层；和与上述贯通孔相连通而被接合的导电管，其中将上述连接导体层和上述导电管进行连接，使此导管作为通电端子。
如以上所构成的本发明的第2的晶片支撑构件，因为结构简单所以能够容易地进行制造。
在本发明的第1和第2的晶片支撑构件中，优选上述连接导体层为以银和铜为主的成分。如此形成的连接导体层，通过使用银和铜，此晶片支撑构件，能够保持半导体制造工序中所必需的耐热性。
在本发明的第1及第2的晶片支撑构件中，优选上述导电层被设置于上述贯通孔的内周面上延伸存在，通过其延伸存在部分与上述连接导体层相连接。
通过这样的构成，例如，作为上述连接导体层使用焊料时，因在贯通孔的上部没有设置银、铜等的焊料层，所以不需担心焊料成分附着在晶片上从而能够防止晶片的污染。
在本发明的第1及第2的晶片支撑构件中，上述导电层也可含有设于放置面的中央的中央导电层，和与此中央导电层电分离、设于上述放置面的周边部分的周边导电层。
通过如此的构成，将晶片放置到放置面上，例如，在静电吸附电极上附加电压而吸附晶片，通过测定与导电层之间的电容能够得知晶片的有无和破损的状况。
在本发明的晶片支撑构件中，上述导电层能够用于晶片的检测。
在本发明的第1及第2的晶片支撑构件中，上述板状陶瓷体可以进一步具有静电吸附用电极或加热电极。
还有，本发明的半导体制造装置，含有上述第1及第2的晶片支撑构件而构成。
如上，根据本发明，能够提供一种能够保持高真空密封性，并且在形成于放置面上的导电层和大气侧的供电端子之间，可以进行高信赖度的电连接的晶片支撑构件。
特别是，本发明的晶片支撑构件，即使反复进行加热和冷却，也不会发生供电部的电阻极端的增大，或断线，能够确实地进行通电。
此外，以本发明的通电结构作为晶片的有无及破损检测系统的供电部进行使用，能够高精度的检测出放置面的晶片的有无，或破损的有无。由此，因为能够防止在板状陶瓷体的放置面上，错误地执行蚀刻和镀膜处理，所以能够提供一种对半导体制造工序的出错改善极为有效的装置。
附图说明
图1是表示本发明的实施方式1的晶片支撑构件的立体图。
图2是图1的X-X剖面图。
图3是表示本发明的实施方式2的晶片支撑构件的剖面图。
图4是表示本发明的实施方式3的晶片支撑构件的剖面图。
图5是图4的一部分经扩大的剖面图。
图6是表示本发明的晶片支撑构件的放置面的导电层的模式图。
图7是表示本发明的晶片支撑构件的放置面的气沟的形状的图。
图8A是表示现有例的静电吸盘的平面图。
图8B是图8A的部分剖面图。
图9A是表示其他的现有例的静电吸盘的平面图。
图9B是图9A的部分剖面图。
图10是图9所示的静电吸盘的一部分的扩大部分的剖面图。
具体实施方式
以下，参照附图对本发明的实施方式的晶片支撑构件进行说明。在以下的说明中，对所谓静电吸盘，即由静电力具有将晶片吸附在放置面的功能的晶片支撑构件进行说明，但是本发明，并不仅限定于静电吸盘，也可是具有其他的固定结构的晶片支撑构件。
(实施方式1)
图1是表示本发明的实施方式1的晶片支撑构件的构成的立体图。图2是图1的X-X线的剖面图。
在本发明的实施方式1的晶片支撑构件1中，包含与晶片W具有大致相等大小的板状陶瓷体2，以其一方的主面作为放置晶片的放置面8。还有，在板状陶瓷体2的内部埋设了一对静电吸附电极4，对此静电吸附电极4通电的供电端子5，埋设于板状陶瓷体2的另一方的主面上，并使此供电端子5的一端露出。此外，在板状陶瓷体2的另一方的主面侧，在晶片W的背面，通气用的导电管6，通过接合层14与板状陶瓷体2相接合。此导管6，在与贯通板状陶瓷体2的贯通孔7相连通的位置被接合，例如，被用于抽真空用或气体的供给用。还有，此导电管6，优选为金属制导管。
在如上构成的本实施方式1的晶片支撑构件1中，将晶片放置到放置面8上，通过在上述一对的静电吸附电极4之间附加直流电压，使其产生静电吸附力，能够使晶片W吸附固定在放置面8上。
在作为晶片支撑构件而使用的本实施方式1的晶片支撑构件1中，例如，设有用于检测晶片等的碎片等的检测用电路(电阻计量仪)21。具体地说，在板状陶瓷体2中，在放置面8设有导电层9，此导电层9，通过在与放置面8相异的面上所形成的连接导电层10，以及在上述板状陶瓷体2内所埋设的埋设导电层11，与设于上述板状陶瓷体2的另一方的主面的通电端子12相连接。
更详细地说，在放置面8的表面上，使数μm的薄导电层9设于贯通孔7的内周面上延伸存在，在贯通孔7的内周面上设有与此导电层9相连接的连接导电层10，为了使在贯通孔7的内周面上与此连接导电层10相连接，在板状陶瓷体2内埋设了埋设导电层11。然后，埋设导电层11，与设于上述板状陶瓷体2的另一方的主面上的通电端子12相连接。具有如此的构造，则能够确实从通电端子12向导电层9进行供电，并且在远离贯通孔7的位置，能够使埋设导电层11和通电端子12相连接。
这里，导电层9，能够通过化学气相生长法等使W、Ti等的金属成膜，而进行制作。
还有，导电层9，因为与外侧的导电层9b相组合而检测晶片的部分的碎片等，所以中心部的导电层9的外径，优选为尽可能小。但是过小，则有可能和晶片W的接通发生困难。因此，为了能够使此装置确实地对放置面8的晶片W进行检测，其中心部的导电层9的最大直径优选为5～50mm左右。进一步优选为10～30mm。还有，导电层9的厚度，为了防止因成膜的应力使膜剥离，优选为极薄，但是为了消除因反复使其吸附晶片时的磨耗所致的通电不良，导电层9的厚度，优选为0.2μm～10μm，进一步地优选为0.5μm～5μm的范围。
还有，通过在贯通孔7的内面涂敷银、铜、钛等金属并在真空中进行加热处理，对陶瓷表面进行金属化处理后，通过在如此进行处理的金属化面上流过银铜焊料或金镍焊料等的焊材，能够制作出连接导电层10。还有，埋设导电层11，由以钨及钼为主要成分的导体层构成。通电端子12，在板状陶瓷体2由氮化物或碳化物等的低热膨胀材料所构成时，优选由Fe-Ni-Co系的合金制作而成。
为了对导电层9通过通电端子12进行通电，连接导电层10，优选在贯通板状陶瓷体2的贯通孔7的内面形成。通过在贯通孔7的内面设置连接导电层10并使其导通，能够防止专利文献1中所记载的支柱和导电层之间的接触不良。还有，使埋设导电层11从贯通孔7的内侧露出，通过在焊材层对此露出部和连接导电层10进行钎焊，而能够更确切地进行通电。
(实施方式2)
图3，是表示本发明的实施方式2的晶片支撑构件的一个示例的立体图。在实施方式1所示的静电吸盘中，电阻计量仪21的一方的电极通过导线23被连接在通电端子12上，对此，在实施方式2的静电吸盘中，电阻计量仪21的一方的电极通过导线23被连接在导电管36上，在此点上，本实施方式2的静电吸盘，与实施方式1的静电吸盘不同。除此之外的构成，和实施方式1的静电吸盘的构成相同。根据上述的差异，实施方式2的静电吸盘，能够防止钎焊部32a的氧化，此点比实施方式1的静电吸盘优异。以下，对实施方式2的静电吸盘进行详细说明。
如上所述，在本实施方式2的晶片支撑构件(静电吸盘)1中，导电管36作为通电端子进行使用，使上述贯通孔7的中心轴和上述导电管36的中心轴一致，使上述贯通孔7和上述导电管36相连通，将上述导电管36接合在上述贯通孔7上。在此实施方式2的晶片支撑构件1中，如图3所示，使与埋设导电层11相连接的通电构件32，和与上述贯通孔7相接合的带有导电性的凸缘的导管36相导通而连接。此构造中，设于通电构件32的外周的钎焊部32a，因为没有被暴露在大气环境38中，所以不会出现焊料的氧化而引起的电阻值的变化，能够长时间、稳定地进行使用。在通常的半导体制造装置中，晶片支撑构件1的放置面8，位于处理容器内，但是导管36及通电端子12等的构件被钎焊后的背面部分，大多被暴露在大气中，在高温条件下使用时，焊材被酸化的可能性高。但是，通过采用如此的构成，通电构件32的钎焊部32a，被导管36的凸缘部分所保护，能够防止由此引起的氧化。
优选埋设导电层11，由与放置面8近似平行的圆形的导体层构成。
即，埋设导电层11，由W等高熔点金属材料构成，由于与板状陶瓷体2的热膨胀差所至的应力发生，在板状陶瓷体2中，优选应力呈中心对称的均一化。
还有，优选圆形的埋设导电层11的外径(直径)为5mm～10mm。以下对其理由进行说明。
中央的贯通孔7的直径，考虑到板状陶瓷体2的加工性和稳定地供给微量的气体的方面，优选为直径1mm以上。还有，图2所示的通电端子12，被钎焊在设于板状陶瓷体2的中央的贯通孔7相邻的位置上。此处，通电端子12，在制作上，为了获得与通电端子所插入的孔部之间有良好的导电性，有必要使通电端子12的直径为1mm以上。还有，在对此通电端子12所插入的孔部，和使板状陶瓷体2的中央贯通所加工的贯通孔7进行机械加工时，不产生加工损伤，此外，为了不受钎焊时的应力的影响，有必要设置数mm的距离。从这些情况，以导通中央的贯通孔7和在通电端子12所插入的孔上所形成的钎焊部32a为结构时的埋设导电层11的大小，优选为距贯通孔7的中心的距离是2.5mm以上，即，埋设导电层11的直径为5mm以上。
另外，半导体制作装置，多为在等离子体环境中进行使用。此时，静电吸附电极，也能作为等离子体发生用电极而使用，以设于板状陶瓷体2的放置面8的相反面的金属衬底(未图示)作为等离子体发生用电极的情况较多。如此而进行使用时，埋设导电层11的直径变大，则有可能此埋设导电层11作为等离子体发生用电极产生作用，为不佳。由此，埋设导电层11，优选直径为比硅晶片的直径200mm小，在100mm以下。
还有，埋设导电层11的埋设位置，有可能与放置面8接近而作为等离子体电极产生作用，为不佳。由此，优选埋设导电层11尽可能埋设在远离放置面8的位置。另外，由于在与放置面8相反的面的表面上，钎焊有与埋设导电层11相近的供电端子5、通电端子12、气体导管6、36，由于钎焊的应力，会作用至数mm的深度，有可能在埋设导电层11上发生裂纹。因此，优选在远离放置面8、48的相反的面的位置上进行埋设。为此，埋设导电层11的埋设位置，相对于板状陶瓷体2的厚度，埋设在距放置面48在1mm以上的位置，并且优选为距与放置面8的相反面在2mm以上的位置。埋设导电层11的埋设位置，进一步地优选为埋设于距与放置面8在5mm以上，距板状陶瓷体2的另一方的主面5mm以上的位置。
(实施方式3)
图4是表示本发明的实施方式3的晶片支撑构件1的一个示例的立体图。上述实施方式2中所示的静电吸盘，如图3所示，电阻计量仪21的一方的电极通过导线23而连接的导电管36，通过通电构件32和埋设导电层11被连接在连接导电层10，对此，在实施方式3的静电吸盘中，如图4所示，此导电管46，在被连接到直接连接导电层60的方面上，本实施方式3的静电吸盘，与实施方式2中的静电吸盘不同。除此之外的构成，和实施方式2中的静电吸盘的构成相同。因为上述的差异，实施方式3的静电吸盘，不需制作通电构件32和埋设导电层11，静电吸盘结构简单，制作容易，所以实施方式3的静电吸盘，在上述方面比实施方式2的静电吸盘优异。以下，对实施方式3的静电吸盘进行详细说明。
在本发明的晶片支撑构件1的实施方式3中，以如图4所示的板状陶瓷体42的一方的主面作为放置晶片的放置面48，设有贯通上述板状陶瓷体42的贯通孔47，和与此贯通孔47相连通的金属导管46。然后，在上述放置面48设有导电层49b，此导电层49b，通过设于上述贯通孔47的内面的连接导电层60，与设于上述板状陶瓷体42的另一方的主面的金属导管46相连接。即，在本实施方式中，此金属导管46，作为通电端子46而进行使用。上述导电层49b和连接导电层60直接连接，此连接导电层60和上述导管46被直接连接的供电构造，其构造简单制造容易。
在图4的晶片支撑构件中，采用焊材流过作为连接导电层60的金属化层的构造，则容易发生焊材在贯通孔47的端部和导管46的端面上滞留的所谓的焊材滞留，有可能在如图5所示的焊材滞留51上产生裂纹52。但是，对焊材的量进行适当的调整，在焊材滞留51产生时，通过磨削加工而除去焊材滞留51从而能够防止裂纹的发生，能够确保连接导电层60和供给46之间的通电。
以下，对实施方式1～3的、各个构件的优选方式及其他的方式进行说明。
首先，优选连接导电层10、60以银和铜作为主要成分。更具体地说，以银和铜作为主要成分的焊材是因为，钎焊温度在800℃左右以下，虽然耐热性不高，但是，相比晶片支撑构件1在半导体制造工序中所使用的600℃左右要高，能够满足作为在此程度的温度下所使用的晶片支撑构件1的耐热性。还有是因为，此焊材，因为柔软，所以能够缓和板状陶瓷体2、42和连接导电层10、60的热膨胀差引起的热应力。还有是因为不必担心，晶片支撑构件1，有时在高温且真空氛围的环境中进行使用，若包含Pb等的焊材，焊材成分气化而附着在晶片上成为污染的原因。此外，以银和铜为主要成分的焊材，由于电阻小，所以表现出作为通电材料特别优异的电性特征。
还有，至此，对导电层9、49b在放置面8上所形成进行了说明，但是和导电层9、49b相同，导电性组成物形成于上述贯通孔7、47的内面的一部分，上述导电层9、49b和上述导电性组成物，可以相连而连接。由于这样的构成，因为在贯通孔7的上部没有配置银和铜等的焊材层，所以不必担心有焊材成分附着在晶片上的，能够防止晶片的污染，所以为佳。
还有，作为放置面的电极构造，优选设有在放置面8、48的中央与晶片W相接触的导电层9、49b，和在上述放置面8、48周边的周边导电层9b、49a。通过设有如此的周边导电层9b、49a，对放置面8、48上放置晶片的静电吸附电极4、44施加电压而吸附晶片，测定导电层9、49b和导电层9b、49a之间的电容C从而能够获知晶片W的有无及破损状况。
还有，本发明的晶片支撑构件1，对在内部埋设的静电吸着电极4、44为例进行了说明，但是在对板状陶瓷体2中埋设加热电极而对晶片W的温度进行控制的晶片支撑构件中，至今未有能够提供更高信赖度的供电构造。
以下，对本发明的给电构造的其他的构成进行说明。
埋设导电层11，由于采用W及Mo等的低热膨胀材料能够减小与氮化铝陶瓷等的低热膨胀材料的热膨胀差所至的应力。还有，如果埋设导电层11的厚度为数μm左右，所产生的应力会变得非常地小，所以为佳。
以下，对通电端子12的连接构造进行说明。通电端子12、36、46，优选具有与以氮化物及炭化物的氮化铝及炭化硅组成的板状陶瓷体2、42的热膨胀率相类似的5×10-6/℃左右的热膨胀率，如焊材般会破断的KOVAR(Fe-Ni-Co合金的商标)，优选由具有W、Mo等的低热膨胀系数的金属材料所构成。还有，在上述金属材料埋设于板状陶瓷体2、42内的部分，优选在内部设有锪部(未图示)，缓和热应力的构造。由此，优选使用金属导管36、46。还有，通电端子12的向板状陶瓷体2的埋设部分的直径，从减轻热应力的观点出发优选为0.5～4mm，进一步优选为1～3mm。然后，优选在通电端子12的端部设置螺孔部(未图示)，与外部端子连接。还有，供电端子是金属导管36、46时，在端部开设螺栓部(未图示)，能够在端部进行溶接与外部端子连接。
还有，通电端子12的钎焊部分，形成银、铜、钛等的金属形后，相对于钎焊孔的大小和端子的外径，为了不使钎焊引起的应力过大，设计成使焊材所充填的孔和端子的间隙变薄，如果构件通过机械加工制作成规定的尺寸，不会发生设计值以上的由钎焊引起的应力变大，能够抑制钎焊部的应力。钎焊孔的大小优选为，确实可以获得由通电端子12所致的电导的0.5mm以上，并且在不使钎焊所致的应力过大的10mm以下。进一步优选为1mm～5mm的大小。还有，在通电端子12和孔的间隙中，可以为钎焊所致的应力不会过大，并且焊材能够填充至间隙中的0.05mm～0.5mm左右。
还有，对钎焊通电端子12的构造进行了说明，但是也可以进行根据通电构件32与导管36相连接的如图3所示的钎焊。此图3的构造，也与对上述的导电端子12进行钎焊的构造相同，通电构件32的长度可以设计为，与导管36的连接，并且具有能够形成间隙的尺寸的孔的深度，及通电构件的长度。
(实施例1)
本发明的实施例如以下所示。
实施例1中，制作了具有静电吸盘机构的晶片支撑构件。此处，首先，在纯度99％，平均粒径1.2μm的AlN原料粉末中仅加入有机粘合剂和溶剂制作成浆，由刮胶刀(doctor blade)法成形多枚厚度大约0.5mm的印刷电路基板。还有，通过在纯度99％以上、平均粒径大约2μm的W的原料粉末中将5重量％的AlN原料粉末和有机粘合剂进行搅拌，制成静电吸附电极4、44，加热用的加热用电极，以及成为埋设导电层11的电极用的膏剂(paste)。此导电材膏剂在上述印刷电路基板上通过网板印刷法进行印刷，由此而制作成规定的电极。直径50mm的埋设导电层11，配置于板状陶瓷体的厚度方向中的中央附近并且层叠。根据必要，设置了此静电吸附电极4、44，加热用电极，以及埋设导电层11，各种的印刷电路基板层叠体，在50℃的温度、5000Pa的压力下进行热压，通过对提高印刷电路基板间的密封性的层叠体进行切削加工而加工成圆盘状，对此圆盘状的层叠体进行了真空脱脂。其后，此圆盘状的层压体，在氮气氛围中2000℃的高温下进行烧固。由此，制成内藏有由W所形成的静电吸着电极4、44，加热用电极，以及导通用的埋设导电层11的各种的板状陶瓷体。
此外，对这些板状陶瓷体进行磨削加工，使其直径为200mm，其厚度为9mm，并且从放置面到静电吸附电极的距离为0.5mm。其后，进行了如上述的磨削加工的板状陶瓷体的表面通过抛光加工，使此表面的算术平均粗糙度Ra为0.2μm而完成，以此表面作为放置面。还有，在板状陶瓷体的中心附近，在晶片的后面开设加工了使气体流通的直径为5mm的贯通孔。此外，根据必要，在放置面的相反侧的面上，开设加工了与静电吸附电极、加热电极、及埋设导电层分别连接的孔。
其次，为了对各板状陶瓷体的规定的部分进行金属化，将Ag、Cu、Ti的3种类的原料粉体分别计量为75、22、3重量％。其后，这些原料粉末，和10wt％的有机粘合剂相混合，制作金属化用的膏剂。作为金属原料粉体，由于使用的是平均粒径分别为2μm以下的微细物，所以此分别的金属原料粉体容易在陶瓷体内进行扩散，而且，能够形成均一的金属化层。此金属化用的膏剂，以厚度0.2mm左右的均一的厚度，涂敷于在形成于上述的各板状陶瓷体的中心的、流通气体用的贯通孔的内面部分，以及静电吸附电极用的供电端子，加热电极用的供电端子，埋设导电层用的通电端子和通电构件进行钎焊的规定的部分上。其后，将涂敷了金属化用膏剂的板状陶瓷体，在真空炉中真空下进行大约1000℃15分钟的加热，从而在陶瓷表面形成金属化层。此后，焊材Au、Ni为主成分，分别含有82.5、17.5重量％，其厚度约为0.1mm的薄片状的焊材，和Ag、Cu为主成分，分别含有72、28重量％，其厚度约为0.1mm的薄片状的焊材，作为钎焊用的焊材进行使用，在真空中大约1000℃或850℃下，对低热膨胀合金KOVAR(Fe-Ni-Co合金的商标)制的静电吸附电极用的供电端子，加热电极用的供电端子，埋设导电层用的通电端子及通电构件进行钎焊，制作出试料No.1～6。
在所制作的试料No.1～4中，如图2所示，为使流通气体而设置的中央的贯通孔的直径和气体导管的直径相一致，对内径为5mm，外径为6mm的KOVAR(Fe-Ni-Co合金的商标)制的气体导管进行了钎焊。在试料No.1中，使用以Au、Ni为主成分的上述的焊材，在试料No.4中，使用以Ag、Cu为主成分的上述的焊材。
在试料No.2中，如图3所示，与埋设导电材11连通的通电构件32，使其不露出表面，通过外径50mm的接合面14，与同样具有凸缘部分的外径为50mm的导电管36进行钎焊。
在试料No.3中，如图4所示，在贯通孔的内面由焊材层形成了连接导电层60，使导电层49b和导管46相连接。在此试料No.3中，在对导管46进行钎焊后，通过机械加工而除去导管46的接合部分上产生的焊材滞留。
作为比较例所列举的试料No.5的晶片支撑构件，如图8所示，具有现有的供电构造。因此，放置面104上的导体层108，通过5层的电极层及支柱，连接在上述的KOVAR(Fe-Ni-Co合金的商标)制的通电端子上。此处，在如此的供电构造中，设置了5层外径为10mm、厚度为10μm的导体层206。然后，将外径0.5mm的支柱在各层上各配置8个，使其导通导体层206。还有，此支柱，使用采用了上述的W粉末的导电材膏剂在支柱的内部进行印刷、涂敷而成。
此外，制作了作为比较例的如图9所示的供电构造的试料No.6。在此试料中，以放置面626上所形成的内侧表面电极604，和气体供给孔606的内面作为表面导体，形成与试料No.1同样的、由银·铜·钛而制作的金属化层，以及由金·镍焊材构成的连接导电层。在此连接导电层由焊材如图10所示钎焊了外径1mm的铜线。
还有，虽然图中未记载，但是在全部的试料的晶片支撑构件中埋设了加热电极，此晶片支撑构件，具有能够进行加热的构造。因而，试料No.1～3、5、6，作为焊材使用的是金·镍焊材。
然后，在最后，对所制作的全部的试料，形成了TiN制的导电层。此TiN制的导电层，利用PVD装置形成于放置面的表面、以及贯通孔的内面。还有，此导电层，利用TiN的靶材通过规定的模式形状以3μm以下厚度进行成膜。
上述导电层的模式形状，如图6所示，是在内侧和外侧具有两个的环的形状。内侧的环，具有内径5mm外径2mm的形状，外侧的环，具有内径180mm外径200mm的形状。还有，在外侧中为了达到导通，外周部的侧面、以及阶段差部分的面上也有导电层成膜。还有，预先确认到吸附的晶片不会引起由导电层的厚度而发生变形，吸附力的下降。
因此，将制作的静电吸盘配置在PVD镀膜装置上，在此静电吸盘的放置面上放置晶片，对加热电极进行通电，加热晶片W，评价静电吸盘的供电构造的信赖性。作为评价信赖性的方法，使用的是通过晶片W使导电层间导通，在加热冷却的重复进行下经过供电构造的电阻如何变化的测定方法。此处，由固定于试样的后面的热电偶测定晶片温度，通过控制此温度，对加热温度进行调整，使其达到规定的成膜温度。
加热温度，作为成膜温度的200、300、及500℃，从室温25℃到各成膜温度以20℃/分进行加热，并保持此温度10分钟。其后，断开加热电源自然冷却。然后，测定室温的晶片吸附时的电阻值。还有，将加热冷却试验后的晶片的电阻值减去试验前的电阻值而得到的值，除以试验前的电阻值并扩大1 00倍，算出电阻变化率。
因此，表1中表示了成膜处理温度和加热冷却次数和电阻变化率。
[表1]
关于现有的静电吸盘的试料No.5、6，检测到即使在常温25℃和200℃间反复进行加热冷却100次，其电阻变化率为2％，十分稳定。但是，在常温25℃和300℃间反复进行加热冷却100次，则其电阻变化率分别变大为5％、10％。此外，在常温25℃和500℃间反复进行加热冷却10次，电阻变化率变大，No.5为20％、No.6为50％。此外，No.5中，反复进行加热冷却100次断线，No.6中，反复进行加热冷却70次断线。从试验装置上取下此静电吸盘，确认到，在作为供电构造使用支柱的试料No.5的静电吸盘中，在作为导电层的支柱部产生凹陷，发生部分破断。这是因为多个的支柱的热膨胀率与金属W相接近，所以由于和以氮化铝为主成分的板状陶瓷体间的热膨胀率差引起在热循环时发生了凹陷和破断。
还有，在将铜线钎焊于连接导电层的静电吸盘的试料No.6中，通过反复进行上述的加热冷却，如图10所示，在铜线和气体供给孔的内面的连接导电层的钎焊部分640，发生裂纹641出现剥离。这被认为是和铜线的钎焊部分，由于是部分的钎焊，由热膨胀差引起的应力不均一，此外，由于热循环引起的应变集中在此钎焊部分而发生断线。
另一方面，本发明的晶片支撑构件的试料No.1，其板状陶瓷体的一方的主面，作为放置晶片的放置面，并且在上述放置面的表面，具有导电层，和与该导电层相连接、在与放置面不同的面上所形成的连接导电层，此连接导电层，和埋设于上述板状陶瓷体中的埋设导电层的露出部相连接，上述埋设导电层，和设于上述板状陶瓷体的另一方的主面上的通电端子相连接，此试料，即使在常温25℃和500℃间反复进行加热冷却100次，其电阻变化率为5％，显示出此晶片支撑构件的优异的特性，可以得知能够作为晶片检测装置而进行使用。
还有，从试料No.1，可以得知优选连接导电层形成在贯通上述板状陶瓷体的贯通孔的内面上。
此外，上述通电端子，连通上述贯通孔而被接合的导电管的晶片支撑构件相的试料No.2中，即使在常温25℃和300℃间反复进行加热冷却100次，电阻变化率为2％没有变化，即使在常温25℃和500℃间反复进行加热冷却100次，电阻变化率是4％变小，更显示出优异的特性。这被认为是因为接合通电构件的焊材，被导管的凸缘覆盖，防止焊材的氧化。
还有，本发明的晶片支撑构件的试料No.3，其板状陶瓷体的一方的主面，作为放置晶片的放置面，并且具有贯通上述板状陶瓷体的贯通孔，和设于上述放置面的表面的导电层，和形成于上述贯通孔的内面的连接导电层，和设于上述板状陶瓷体的另一方的主面、与上述贯通孔连通的导电管，上述导电层和连接导电层直接连接，此连接导电层和导管直接连接，此试料，即使在常温25℃和500℃间反复进行加热冷却100次，电阻变化率为5％变小，可以得知能够作为晶片检测用的供电构造进行使用。
此外，在连接导电层以银和铜为主成分而形成的试料No.4中，可以得知，即使在常温25℃和500℃间反复进行加热冷却100次，电阻变化率最小为2％，显示出优异的特性。
这被认为是因为，连接导电层以银和铜为主成分的焊材所形成，因为此焊材柔软，所以即使有和板状陶瓷体的热膨胀差，其缓和热应力的效果大，所以不容易发生连接导电层的剥离等，显示出优异特性。

Claims (9)

1.一种晶片支撑构件，其特征在于，包括：
板状陶瓷体，其具有以一方的主面作为放置晶片的放置面，并且从上述一方的主面贯通至另一方的主面的贯通孔；
导电层，其包括：设置于上述放置面的中央的中央导电层、与该中央导电层电性分离地设置在上述放置面的周边部的周边导电层；
连接导电层，其与上述中央导电层相连接地设置在上述贯通孔的内表面；
埋设导电层，其与上述连接导电层相连接地埋设在上述板状陶瓷体内；
通电端子，其具有一端和另一端，在上述一端的附近与上述埋设导电层相连接，并且另一端从上述陶瓷体的另一方的主面突出，被设置在上述板状陶瓷体的远离上述贯通孔的位置上。
2.根据权利要求1中所述的晶片支撑构件，其特征在于，还具有与上述贯通孔相连通而被接合的导电管，上述通电端子被连接在上述导电管上。
3.根据权利要求1中所述的晶片支撑构件，其特征在于，上述埋设导电层，由平行于上述放置面的圆形的导体层构成，上述埋设导电层的外径为5mm～100mm。
4.根据权利要求1所述的晶片支撑构件，其特征在于，上述连接导体层以银和铜作为主成分。
5.根据权利要求1所述的晶片支撑构件，其特征在于，上述中央导电层，被设于上述贯通孔的内周面上延伸存在，在此延伸存在部分与上述连接导体层相连接。
6.根据权利要求1所述的晶片支撑构件，其特征在于，上述中央导电层和周边导电层被设为晶片检测用。
7.根据权利要求1所述的晶片支撑构件，其特征在于，上述板状陶瓷体，还具有静电吸附用电极。
10.根据权利要求1所述的晶片支撑构件，其特征在于，在上述板状陶瓷体中具有加热电极。
11.一种半导体制造装置，其特征在于，含有权利要求1所述的晶片支撑构件。
CNB200510118052XA 2004-10-26 2005-10-26 晶片支撑构件及利用其的半导体制造装置 Expired - Fee Related CN100359663C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004311243A JP4365766B2 (ja) 2004-10-26 2004-10-26 ウェハ支持部材とそれを用いた半導体製造装置
JP2004311243 2004-10-26

Publications (2)

Publication Number Publication Date
CN1779940A CN1779940A (zh) 2006-05-31
CN100359663C true CN100359663C (zh) 2008-01-02

Family

ID=36385133

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510118052XA Expired - Fee Related CN100359663C (zh) 2004-10-26 2005-10-26 晶片支撑构件及利用其的半导体制造装置

Country Status (5)

Country Link
US (1) US7326886B2 (zh)
JP (1) JP4365766B2 (zh)
KR (1) KR100779551B1 (zh)
CN (1) CN100359663C (zh)
TW (1) TWI299539B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013981B2 (en) 2007-06-14 2011-09-06 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4450106B1 (ja) * 2008-03-11 2010-04-14 東京エレクトロン株式会社 載置台構造及び処理装置
US8194384B2 (en) * 2008-07-23 2012-06-05 Tokyo Electron Limited High temperature electrostatic chuck and method of using
US8064185B2 (en) * 2008-09-05 2011-11-22 Applied Materials, Inc. Electrostatic chuck electrical balancing circuit repair
CN101770971B (zh) * 2008-12-31 2012-06-20 中芯国际集成电路制造(上海)有限公司 晶圆承载装置
WO2010151839A1 (en) * 2009-06-26 2010-12-29 Evo, Inc. Electric cooking apparatus
KR101025265B1 (ko) * 2009-09-10 2011-03-29 가부시키가이샤 어드밴티스트 통전 부재, 접속 부재, 시험 장치 및 접속 부재를 수선하는 방법
US9082804B2 (en) 2011-02-07 2015-07-14 Varian Semiconductor Equipment Associates, Inc. Triboelectric charge controlled electrostatic clamp
US9691644B2 (en) 2012-09-28 2017-06-27 Semes Co., Ltd. Supporting unit, substrate treating device including the same, and method of manufacturing the supporting unit
KR101412636B1 (ko) * 2012-09-28 2014-06-27 세메스 주식회사 지지 유닛 및 이를 포함하는 기판 처리 장치, 그리고 지지 유닛 제조 방법
US9129895B2 (en) * 2013-10-09 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. In situ real-time wafer breakage detection
JP6280012B2 (ja) * 2014-09-29 2018-02-14 京セラ株式会社 試料保持具
US10177024B2 (en) * 2015-05-12 2019-01-08 Lam Research Corporation High temperature substrate pedestal module and components thereof
US9738975B2 (en) 2015-05-12 2017-08-22 Lam Research Corporation Substrate pedestal module including backside gas delivery tube and method of making
JP6767826B2 (ja) * 2016-09-23 2020-10-14 日本特殊陶業株式会社 加熱装置
US10147610B1 (en) 2017-05-30 2018-12-04 Lam Research Corporation Substrate pedestal module including metallized ceramic tubes for RF and gas delivery
JP7140610B2 (ja) * 2018-09-06 2022-09-21 株式会社日立ハイテク プラズマ処理装置
CN114041323B (zh) * 2019-07-16 2024-10-11 日本碍子株式会社 带轴的陶瓷加热器
US20220319897A1 (en) * 2021-03-30 2022-10-06 Ngk Spark Plug Co., Ltd. Electrode-embedded member, substrate holding member, ceramic heater, and electrostatic chuck
KR102716919B1 (ko) * 2022-06-24 2024-10-16 주식회사 아바코 기판지지장치
JP7494973B1 (ja) 2023-03-27 2024-06-04 Toto株式会社 静電チャック

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283608A (ja) * 1996-04-15 1997-10-31 Kyocera Corp 静電チャック
JPH10326823A (ja) * 1997-04-01 1998-12-08 Applied Materials Inc セラミック体のための導電性フィードスルー及びその製造方法
JP2002505036A (ja) * 1997-06-11 2002-02-12 アプライド マテリアルズ インコーポレイテッド ウェハ検知方法と装置
JP2003133403A (ja) * 2001-10-29 2003-05-09 Kyocera Corp ウェハ保持装置
JP2003224181A (ja) * 2002-01-30 2003-08-08 Kyocera Corp ウエハ支持部材

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457477B2 (ja) * 1995-09-06 2003-10-20 日本碍子株式会社 静電チャック
JPH11354260A (ja) * 1998-06-11 1999-12-24 Shin Etsu Chem Co Ltd 複層セラミックスヒータ
US6444957B1 (en) * 2000-04-26 2002-09-03 Sumitomo Osaka Cement Co., Ltd Heating apparatus
US6538872B1 (en) * 2001-11-05 2003-03-25 Applied Materials, Inc. Electrostatic chuck having heater and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283608A (ja) * 1996-04-15 1997-10-31 Kyocera Corp 静電チャック
JPH10326823A (ja) * 1997-04-01 1998-12-08 Applied Materials Inc セラミック体のための導電性フィードスルー及びその製造方法
JP2002505036A (ja) * 1997-06-11 2002-02-12 アプライド マテリアルズ インコーポレイテッド ウェハ検知方法と装置
JP2003133403A (ja) * 2001-10-29 2003-05-09 Kyocera Corp ウェハ保持装置
JP2003224181A (ja) * 2002-01-30 2003-08-08 Kyocera Corp ウエハ支持部材

Also Published As

Publication number Publication date
TW200625507A (en) 2006-07-16
US20060102595A1 (en) 2006-05-18
CN1779940A (zh) 2006-05-31
JP2006128203A (ja) 2006-05-18
US7326886B2 (en) 2008-02-05
JP4365766B2 (ja) 2009-11-18
KR100779551B1 (ko) 2007-11-27
TWI299539B (en) 2008-08-01
KR20060049383A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
CN100359663C (zh) 晶片支撑构件及利用其的半导体制造装置
JP3870824B2 (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP2023154070A (ja) Ｒｆおよびガス供給のための金属化セラミック管を備える基板台座モジュール
JP3323135B2 (ja) 静電チャック
US6756132B2 (en) Joined structures of metal terminals and ceramic members, joined structures of metal members and ceramic members, and adhesive materials
JP2004079588A (ja) サセプタ装置
JP3297637B2 (ja) ウエハ支持部材
JP4005268B2 (ja) セラミックスと金属との接合構造およびこれに使用する中間挿入材
KR100553444B1 (ko) 서셉터 및 그 제조방법
KR101397133B1 (ko) 정전척의 제조방법
JP2006313919A (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
JP3728078B2 (ja) プラズマ発生用部材
JP3966376B2 (ja) 被処理物保持体、処理装置および半導体製造装置用セラミックスサセプタ
JP3914671B2 (ja) ウエハ支持部材
KR100934827B1 (ko) 처리 장치용 워크피스 지지체 및 이를 사용하는 처리 장치
JP3906087B2 (ja) ウエハ支持部材
JP2006179897A (ja) 被処理物保持体、半導体製造装置用サセプタおよび処理装置
CN115116884A (zh) 多层复合陶瓷盘及引出多层复合陶瓷盘的导电层的方法
JP4454505B2 (ja) ウェハ支持部材
JP2008153701A (ja) 静電チャック
JP2004031599A (ja) 静電チャック
JP2006191124A (ja) 被処理物保持体、処理装置および半導体製造装置用セラミックスサセプタ
JP3320706B2 (ja) ウエハプローバ、ウエハプローバに使用されるセラミック基板およびウエハプローバ装置
CN119501217A (zh) 陶瓷基座及陶瓷基座的基体制造方法
JP2003133403A (ja) ウェハ保持装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20201026

CF01 Termination of patent right due to non-payment of annual fee